KR101910499B1 - 반도체 장치의 캐패시터 제조방법 - Google Patents

반도체 장치의 캐패시터 제조방법 Download PDF

Info

Publication number
KR101910499B1
KR101910499B1 KR1020120071152A KR20120071152A KR101910499B1 KR 101910499 B1 KR101910499 B1 KR 101910499B1 KR 1020120071152 A KR1020120071152 A KR 1020120071152A KR 20120071152 A KR20120071152 A KR 20120071152A KR 101910499 B1 KR101910499 B1 KR 101910499B1
Authority
KR
South Korea
Prior art keywords
film
forming
open portion
storage node
mold
Prior art date
Application number
KR1020120071152A
Other languages
English (en)
Other versions
KR20140003865A (ko
Inventor
임성원
염승진
이효석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120071152A priority Critical patent/KR101910499B1/ko
Priority to US13/610,588 priority patent/US9240442B2/en
Publication of KR20140003865A publication Critical patent/KR20140003865A/ko
Priority to US14/966,834 priority patent/US9373681B2/en
Application granted granted Critical
Publication of KR101910499B1 publication Critical patent/KR101910499B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 기술은 스페이서패터닝기술 또는 더블패터닝기술을 사용하지 않고도 반도체 장치가 요구하는 선폭을 갖는 오픈부를 형성할 수 있는 반도체 장치의 캐패시터 제조방법을 제공하기 위한 것으로, 기판상에 몰드막을 형성하는 단계; 상기 몰드막을 선택적으로 식각하여 예비 오픈부를 형성하는 단계; 상기 예비 오픈부의 측벽에 희생막을 형성하여 상기 예비 오픈부보다 선폭이 감소된 오픈부를 형성하는 단계; 상기 오픈부 내부에 스토리지노드를 형성하는 단계; 상기 몰드막 및 상기 희생막을 선택적으로 식각하여 상기 몰드막 위로 상기 스토리지노드를 돌출시키는 홈을 형성하는 단계; 상기 홈을 매립하는 지지패턴을 형성하는 단계; 및 상기 몰드막 및 상기 희생막을 제거하는 단계를 포함하는 반도체 장치의 캐패시터 제조방법을 제공한다.

Description

반도체 장치의 캐패시터 제조방법{METHOD FOR FABRICATING CAPACITOR IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치 제조 기술에 관한 것으로, 보다 구체적으로는 반도체 장치의 캐패시터 제조방법에 관한 것이다.
반도체 장치의 집적도가 급격히 높아짐에 따라 기술의 난이도 역시 함께 증가하고 있다. 디램(DRAM)의 경우, 디자인룰 감소(Design shrinkage)에 따라 요구되는 정전용량을 갖는 캐패시터를 제공하기 위해서는 고종횡비(High Aspect Ratio)를 갖는 스토리지노드 공정(Storage Node process)이 필연적이다. 스토리지노드 공정은 몰드막(Mold layer)을 식각하여 홀 형태(Hole type)의 오픈부(Opening)를 형성하고, 오픈부 내에 스토리지노드를 형성하는 공정이다.
도 1a 내지 도 1d는 종래기술에 따른 반도체 장치의 캐패시터 제조방법을 도시한 공정단면도이다.
도 1a에 도시된 바와 같이, 소정의 구조물이 형성된 기판(11)상에 층간절연막(12)을 형성하고, 이어서 층간절연막(12)을 관통하는 스토리지노드콘택플러그(13)를 형성한다.
다음으로, 층간절연막(12) 상에 식각정지막(14), 몰드막(15), 지지막(16), 캡핑막(17) 및 하드마스크패턴(18)을 순차적으로 형성한다. 식각정지막(14)은 몰드막(15)에 선택비를 갖는 물질로 형성하고, 지지막(16)은 몰드막(15) 및 캡핑막(17)에 선택비를 갖는 물질로 형성한다. 캡핑막(17)은 공정간 지지막(16)이 손실되는 것을 방지하는 역할을 수행한다.
다음으로, 하드마스크패턴(18)을 식각마스크로 캡핑막(17), 지지막(16), 몰드막(15) 및 식각정지막(14)을 순차적으로 식각하여 스토리지노드콘택플러그(13)를 오픈하는 오픈부(19)를 형성한다. 하드마스크패턴(18)은 오픈부(19) 형성공정시 소실되어 제거되거나, 오픈부(19)를 형성한 이후에 별도의 제거공정을 통해 제거한다.
도 1b에 도시된 바와 같이, 오픈부(19) 내부에 스토리지노드(20)를 형성한 후에 스토리지노드(20) 상에 오픈부(19)를 갭필하는 희생막(21)을 형성한다.
도 1c에 도시된 바와 같이, 희생막(21)을 포함한 구조물 상에 마스크패턴(미도시)을 형성하고, 마스크패턴을 식각마스크로 캡핑막(17) 및 지지막(16)을 식각하여 지지패턴(16A)을 형성한다. 지지패턴(16A)은 후속 딥아웃공정(Dip out precess)시 스토리지노드(20)가 쓰러지는 것을 방지하는 역할을 수행한다.
도 1d에 도시된 바와 같이, 캡핑막(17), 희생막(21) 및 몰드막(15)을 제거한다. 이때, 몰드막(15)은 딥아웃공정(Dip out precess)을 통해 제거한다. 이때, 지지패턴(16A)은 딥아웃공정시 스토리지노드(20)가 쓰러지는 것을 방지한다. 이후, 도면에 도시하지는 않았지만, 유전막 및 플레이트 전극을 순차적으로 형성하여 캐패시터를 완성한다.
최근, 반도체 장치의 집적도가 높아짐에 따라 스토리지노드 공정을 진행함에 있어 홀 형태의 오픈부(19) 선폭이 지속적으로 감소하고 있다. 이로 인해, 반도체 장치가 요구하는 선폭을 갖는 오픈부(19)를 형성하기 EUV, 스페이서패터닝기술(Spacer Patterning Technology; SPT), 더블패터닝기술(Double Patterning Technology; DPT) 등의 방법들이 도입되었다. EUV는 장비 상용화까지 수년의 시간이 필요한 상황으로 실질적으로 오픈부(19) 형성공정에 적용이 불가능한 상태이다. 따라서, 종래기술에서는 스페이서패터닝기술 또는 더블패터닝기술을 이용하여 오픈부(19)를 형성하고 있다.
그러나, 종래기술에 따른 스페이서패터닝기술 또는 더블패터닝기술을 이용한 오픈부(19) 형성은 홀 형태의 오픈부(19)를 정의하는 하드마스크패턴(18)을 형성하기까지 많은 공정스탭(process step)을 진행해야하기 때문에 양산성이 낮고, 일괄적으로 균일한 선폭을 갖는 오픈부(19)를 형성하기 어렵다는 문제점이 있다. 또한, 스페이서패터닝기술 또는 더블패터닝기술을 이용한 오픈부(19) 형성은 오픈부(19)의 선폭이 감소할수록 오픈부(19)를 정의하는 하드마스크패턴(18)을 형성하기까지의 공정스탭이 기하급수적으로 증가하여 상술한 문제점이 더욱더 심화된다.
또한, 종래기술은 오픈부(19)를 형성하기 이전에 지지막(16) 및 지지막(16)을 보호하기 위한 캡핑막(17)을 형성하기 때문에 오픈부(19)를 형성하기 위한 식각공정에 대한 부담이 증가하고, 오픈부(19)의 측벽 프로파일 제어가 어렵다는 문제점이 있다.
본 발명의 실시예는 스페이서패터닝기술 또는 더블패터닝기술을 사용하지 않고도 반도체 장치가 요구하는 선폭을 갖는 오픈부를 형성할 수 있는 반도체 장치의 캐패시터 제조방법을 제공한다.
또한, 본 발명의 실시예는 오픈부를 형성하기 위한 식각공정에 대한 부담을 경감시키고, 측벽 프로파일 제어가 용이한 반도체 장치의 캐패시터 제조방법을 제공한다.
본 발명의 실시예에 따른 반도체 장치의 캐패시터 제조방법은 기판상에 몰드막을 형성하는 단계; 상기 몰드막을 선택적으로 식각하여 예비 오픈부를 형성하는 단계; 상기 예비 오픈부의 측벽에 희생막을 형성하여 상기 예비 오픈부보다 선폭이 감소된 오픈부를 형성하는 단계; 상기 오픈부 내부에 스토리지노드를 형성하는 단계; 상기 몰드막 및 상기 희생막을 선택적으로 식각하여 상기 몰드막 위로 상기 스토리지노드를 돌출시키는 홈을 형성하는 단계; 상기 홈을 매립하는 지지패턴을 형성하는 단계; 및 상기 몰드막 및 상기 희생막을 제거하는 단계를 포함할 수 있다.
또한, 본 발명의 실시예에 따른 반도체 장치의 캐패시터 제조방법은 기판상에 몰드막을 형성하는 단계; 상기 몰드막을 선택적으로 식각하여 예비 오픈부를 형성하는 단계; 상기 예비 오픈부의 측벽에 희생막을 형성하여 상기 예비 오픈부보다 선폭이 감소된 오픈부를 형성하는 단계; 상기 오픈부 내부에 실린더형 스토리지노드를 형성하는 단계; 상기 스토리지노드 상에 상기 오픈부를 갭필하는 보호막을 형성하는 단계; 상기 몰드막 및 상기 희생막을 선택적으로 식각하여 상기 몰드막 위로 상기 스토리지노드를 돌출시키는 홈을 형성하는 단계; 상기 홈을 매립하는 지지패턴을 형성하는 단계; 및 상기 몰드막, 상기 희생막 및 상기 보호막을 제거하는 단계를 포함할 수 있다.
상술한 과제의 해결 수단을 바탕으로 하는 본 기술은 예비 오픈부를 형성한 이후에 희생막을 이용하여 예비 오픈부의 선폭을 감소시키는 방법으로 반도체 장치가 요구하는 오픈부의 선폭을 구현함으로써, 스페이서패터닝기술 또는 더블패터닝기술을 사용하여 오픈부를 형성함에 따른 문제점을 원천적으로 방지할 수 있는 효과가 있다. 따라서, 종래기술 대비 공정스탭을 현저히 감소시킬 수 있고, 양산성을 증가시킬 수 있으며, 일괄적으로 균일한 선폭을 갖는 오픈부를 제공할 수 있는 효과가 있다.
또한, 스토리지노드를 형성한 이후에 지지패턴을 형성함으로써, 오픈부 형성공정에 대한 식각부담을 경감시키고, 오픈부의 측벽 프로파일을 용이하게 제어할 수 있는 효과가 있다.
도 1a 내지 도 1d는 종래기술에 따른 반도체 장치의 캐패시터 제조방법을 도시한 공정단면도.
도 2a 내지 도 2h는 본 발명의 실시예에 따른 반도체 장치의 캐패시터 제조방법을 도시한 공정단면도.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.
후술할 본 발명의 실시예에서는 고종횡비(High Aspect Ratio)를 갖는 스토리지노드 공정(Storage Node process)에서 스페이서패터닝기술(Spacer Patterning Technology; SPT) 또는 더블패터닝기술(Double Patterning Technology; DPT)을 사용하지 않고도, 반도체 장치가 요구하는 미세 선폭을 갖는 오픈부(Opering)를 형성할 수 있는 반도체 장치의 캐패시터 제조방법을 제공한다. 이와 동시에, 본 발명의 실시예는 오픈부를 형성하기 위한 식각공정에 대한 부담을 경감시키고, 측벽 프로파일 제어가 용이한 반도체 장치의 캐패시터 제조방법을 제공한다.
도 2a 내지 도 2h는 본 발명의 실시예에 따른 반도체 장치의 캐패시터 제조방법을 도시한 공정단면도이다.
도 2a에 도시된 바와 같이, 소정의 구조물이 형성된 기판(31) 상에 층간절연막(32)을 형성한다. 층간절연막(32)은 산화막, 질화막 및 산화질화막으로 이루어진 그룹으로부터 선택된 어느 하나로 형성할 수 있다. 일례로, 층간절연막(32)은 산화막으로 형성할 수 있다. 그리고, 기판(31)에 형성된 구조물은 트랜지스터, 워드라인, 비트라인, 랜딩플러그등을 포함할 수 있다.
다음으로, 층간절연막(32)을 관통하는 복수의 스토리지노드콘택플러그(33)를 형성한다. 스토리지노드콘택플러그(33)는 층간절연막(32)을 선택적으로 식각하여 콘택홀을 형성하고, 콘택홀 내부를 도전물질로 매립하는 일련의 공정스탭을 통해 형성할 수 있다. 스토리지노드콘택플러그(33)는 불순물이 도핑된 실리콘막 또는 금속을 포함한 도전물질인 금속성막으로 형성할 수 있다.
다음으로, 스토리지노드콘택플러그(33)를 포함한 층간절연막(32) 상에 식각정지막(34)을 형성한다. 식각정지막(34)은 산화막, 질화막 및 산화질화막으로 이루어진 그룹으로부터 선택된 어느 하나로 형성할 수 있으며, 층간절연막(32)과 선택비를 갖는 물질로 형성한다. 일례로, 식각정지막(34)은 질화막으로 형성할 수 있다.
다음으로, 식각정지막(34) 상에 몰드막(35)을 형성한다. 몰드막(35)은 식각정지막(34)과 선택비를 갖는 물질로 형성한다. 구체적으로, 몰드막(35)은 산화막, 질화막등을 포함한 절연막 또는 실리콘막등을 포함한 반도체막으로 형성할 수 있다. 또한, 몰드막(35)은 절연막과 반도체막이 적층된 적층막으로 형성할 수 있다. 여기서, 반도체막은 불순물이 도핑된 도프드 반도체막(Doped semiconductor layer)이거나, 또는 불순물이 도핑되지 않은 언도프드 반도체막(Undoped semiconductor layer)일 수 있다.
도 2b에 도시된 바와 같이, 몰드막(35) 상에 하드마스크패턴(36)을 형성한 후에 하드마스크패턴(36)을 식각마스크로 몰드막(35)을 식각하여 예비 오픈부(37)를 형성한다. 이때, 예비 오픈부(37)의 선폭(CD1)은 반도체 장치가 요구하는 오픈부의 선폭(CD2)보다 더 크게 형성한다(CD1 > CD2). 예컨대, 반도체 장치가 요구하는 오픈부의 선폭(CD2)이 30nm인 경우에 하드마스크패턴(36)을 통해 형성되는 예비 오픈부(37)는 40nm 또는 50nm의 선폭(CD1)을 갖도록 형성한다.
본 발명의 실시예에서는 반도체 장치가 요구하는 오픈부의 선폭(CD2)보다 하드마스크패턴(36)을 통해 형성되는 예비 오픈부(37)의 선폭(CD1)이 더 크기 때문에 스페이서패터닝기술 또는 더블패터닝기술을 사용하지 않고도 하드마스크패턴(36)을 형성할 수 있다. 예컨대, 공지된 ArF 또는 KrF를 노광기술을 이용하여 하드마스크패턴(36)을 형성할 수 있다. 따라서, 스페이서패터닝기술 또는 더블패터닝기술을 사용함에 따른 문제점(공정스탭 증가에 따른 양산성 및 균일성 저하)을 원천적으로 방지할 수 있다.
또한, 본 발명의 실시예에서는 몰드막(35)을 식각하여 예비 오픈부(37)를 형성하기 때문에 종래기술 대비 식각공정에 대한 부담을 경감시킬 수 있고, 측벽 프로파일을 용이하게 제어할 수 있다. 참고로, 종래기술에서는 서로 선택비를 갖는 캡핑막, 지지막, 몰드막 및 식각정지막을 식각하여 오픈부를 형성하기 때문에 식각공정에 대한 부담이 크고, 측벽 프로파일 제어가 어렵다는 문제점이 있었다.
도 2c에 도시된 바와 같이, 하드마스크패턴(36)을 제거한다. 하드마스크패턴(36)은 예비 오픈부(37) 형성공정시 소실되어 제거되거나, 예비 오픈부(37) 형성 이후에 별도의 제거공정을 통해 제거할 수 있다.
다음으로, 예비 오픈부(37) 측벽에 희생막(38)을 형성한다. 이때, 희생막(38)은 반도체 장치가 요구하는 선폭을 갖도록 예비 오픈부(37)의 선폭(CD1)을 감소시키는 역할을 수행한다. 즉, 예비 오픈부(37) 측벽에 희생막(38)을 형성하여 반도체 장치가 요구하는 선폭(CD2)을 갖는 오픈부(37A)를 형성한다. 따라서, 희생막(38)의 두께는 예비 오픈부(37)의 선폭(CD1) 및 반도체 장치가 요구하는 오픈부(37A)의 선폭(CD2)에 따라 조절할 수 있다.
희생막(38)은 예비 오픈부(37)를 포함한 구조물 표면을 따라 일정한 두께를 갖는 물질막을 형성한 후에 전면식각 예컨대, 에치백(Etchback)을 진행하는 일련의 공정과정을 통해 형성할 수 있다. 희생막(38)은 산화막, 질화막등의 절연막 또는 실리콘막등의 반도체막으로 형성할 수 있다. 이때, 희생막(38)은 몰드막(35)과 동일한 물질로 형성할 수 있다. 여기서, 희생막(38)으로 적용되는 물질에는 제한이 없으나, 일괄적으로 균일한 선폭을 갖는 오픈부(37A)를 제공하기 위해 단차피복성이 우수한 물질을 사용하는 것이 바람직하다.
다음으로, 오픈부(37A) 저면의 식각정지막(34)을 식각하여 스토리지노드콘택플러그(33)를 오픈시킨다.
도 2d에 도시된 바와 같이, 오픈부(37A) 내부에 스토리지노드(39)를 형성한다. 스토리지노드(39)는 실린더형으로 형성할 수 있다. 실린더형 스토리지노드(39)는 오픈부(37A)를 포함한 구조물 표면을 따라 도전막을 형성한 후에 전면식각을 실시하여 인접한 스토리지노드(39) 사이를 분리시키는 일련의 공정스탭을 통해 형성할 수 있다. 이때, 인접한 스토리지노드(39) 사이를 분리시키는 전면식각은 바이어스 파워, 압력 등의 공정조건을 조절하여 오픈부(37A) 저면에 형성된 도전막은 식각되지 않도록 진행한다.
한편, 스토리지노드(39)는 필라형으로도 형성할 수 있다.
도 2e에 도시된 바와 같이, 스토리지노드(39) 상에 오픈부(37A)를 갭필하는 보호막(40)을 형성한다. 보호막(40)은 후속 공정간 스토리지노드(39)를 보호하는 역할을 수행하는 것으로, 몰드막(35) 및 희생막(38)과 선택비를 갖는 물질로 형성한다. 일례로, 보호막(40)은 폴리실리콘막으로 형성할 수 있다.
오픈부(37A)를 갭필하는 보호막(40)은 기판(31) 전면에 보호막(40)을 형성한 이후에 몰드막(35)이 노출될때까지 평탄화공정을 실시하는 일련의 공정스탭을 통해 형성할 수 있다. 평탄화공정은 화학적기계적연마법(CMP)을 사용하여 실시할 수 있다.
한편, 스토리지노드(39)를 필라형으로 형성한 경우에는 보호막(40) 형성공정을 생략할 수 있다.
도 2f에 도시된 바와 같이, 보호막(40)을 포함한 구조물 상에 마스크패턴(미도시)을 형성한 후에 마스크패턴을 식각마스크로 몰드막(35) 및 희생막(38)을 소정 두께 식각하는 리세스식각을 실시한다. 이로써, 몰드막(35) 위로 스토리지노드(39) 일부를 돌출시키는 홈(41)을 형성할 수 있다. 홈(41)은 후속 공정을 통해 지지패턴이 형성될 공간을 제공하기 위한 것이다. 따라서, 후속 공정을 통해 형성될 지지패턴의 형상에 따라 홈(41)의 형태를 조절할 수 있다.
한편, 몰드막(35)과 희생막(38)을 서로 동일한 물질로 형성한 경우에는 홈(41)을 형성하기 위한 리세스식각을 보다 용이하게 진행할 수 있다.
도 2g에 도시된 바와 같이, 마스크패턴을 제거한 후에 기판(31) 전면에 홈(41)을 매립하도록 지지막을 형성하고, 보호막(40)이 노출될때까지 평탄화공정을 실시하여 홈(41)에 매립된 지지패턴(42)을 형성한다. 평탄화공정은 화학적기계적연마법을 사용하여 실시할 수 있다. 지지패턴(42)은 산화막, 질화막 및 산화질화막으로 이루어진 그룹으로부터 선택된 어느 하나로 형성할 수 있으며, 보호막(40), 희생막(38) 및 몰드막(35)과 선택비를 갖는 물질로 형성할 수 있다. 일례로, 지지패턴(42)은 질화막으로 형성할 수 있다.
도 2g에 도시된 바와 같이, 보호막(40), 희생막(38) 및 몰드막(35)을 제거한다. 이때, 몰드막(35)은 딥아웃공정을 통해 제거할 수 있다. 물론, 보호막(40) 및 희생막(38)도 딥아웃공정을 통해 제거할 수 있다. 보호막(40), 희생막(38) 및 몰드막(35)을 제거하는 과정에서 지지패턴(42)에 의하여 스토리지노드(39)의 쓰러짐을 방지할 수 있다.
다음으로, 도면에 도시하지는 않았지만, 유전막 및 플레이트 전극을 순차적으로 형성하여 반도체 장치의 캐패시터를 완성한다.
상술한 본 발명의 실시예에 따르면, 예비 오픈부(37)를 형성한 이후에 희생막(38)을 이용하여 예비 오픈부(37)의 선폭을 감소시키는 방법으로 반도체 장치가 요구하는 오픈부(37A)의 선폭을 구현함으로써, 스페이서패터닝기술 또는 더블패터닝기술을 사용하여 오픈부(37A)를 형성함에 따른 문제점을 원천적으로 방지할 수 있다. 따라서, 본 발명의 실시예에 따르면 종래기술 대비 공정스탭을 현저히 감소시킬 수 있고, 양산성을 증가시킬 수 있으며, 일괄적으로 균일한 선폭을 갖는 오픈부(37A)를 제공할 수 있다.
또한, 본 발명의 실시예에 따르면, 스토리지노드(39)를 형성한 이후에 지지패턴(42)을 형성함으로써, 오픈부(37A) 형성공정에 대한 식각부담을 경감시키고, 오픈부(37A)의 측벽 프로파일을 용이하게 제어할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
31 : 기판 32 : 층간절연막
33 : 스토리지노드콘택플러그 34 : 식각정지막
35 : 몰드막 36 : 하드마스크패턴
37 : 예비 오픈부 37A : 오픈부
38 : 희생막 39 : 스토리지노드
40 : 보호막 41 : 홈
42 : 지지패턴

Claims (16)

  1. 기판 상에 스토리지노드콘택플러그를 형성하는 단계;
    상기 스토리지노드콘택플러그 상에 식각정지막을 형성하는 단계;
    상기 식각정지막 상에 몰드막을 형성하는 단계;
    상기 몰드막을 선택적으로 식각하여 예비 오픈부를 형성하는 단계;
    상기 예비 오픈부의 측벽에 희생막을 형성하여 상기 예비 오픈부보다 선폭이 감소된 오픈부를 형성하는 단계;
    상기 오픈부 저면의 식각정지막을 식각하여 상기 스토리지노드콘택플러그를 오픈시키는 단계;
    상기 오픈부 내부에 스토리지노드를 형성하는 단계;
    상기 몰드막 및 상기 희생막을 선택적으로 식각하여 상기 몰드막 위로 상기 스토리지노드를 돌출시키는 홈을 형성하는 단계;
    상기 홈을 매립하는 지지패턴을 형성하는 단계; 및
    상기 몰드막 및 상기 희생막을 제거하는 단계
    를 포함하는 반도체 장치의 캐패시터 제조방법.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 몰드막은 절연막 또는 반도체막으로 형성하거나, 또는 절연막과 반도체막이 적층된 적층막으로 형성하는 반도체 장치의 캐패시터 제조방법.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 희생막을 형성하는 단계는,
    상기 예비 오픈부를 포함한 구조물 표면을 따라 일정한 두께를 갖는 희생막을 형성하는 단계; 및
    상기 희생막에 대한 전면식각공정을 실시하는 단계
    를 포함하는 반도체 장치의 캐패시터 제조방법.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 희생막은 상기 몰드막과 동일한 물질로 형성하는 반도체 장치의 캐패시터 제조방법.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 홈을 형성하는 단계는,
    상기 스토리지노드를 포함한 구조물 상에 마스크패턴을 형성하는 단계;
    상기 마스크패턴을 식각장벽으로 상기 몰드막 및 상기 희생막을 소정 두께 식각하는 리세스식각을 실시하는 단계; 및
    상기 마스크패턴을 제거하는 단계
    를 포함하는 반도체 장치의 캐패시터 제조방법.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 지지패턴을 형성하는 단계는,
    상기 홈을 포함한 구조물 전면에 지지막을 형성하는 단계; 및
    상기 스토리지노드가 노출될때까지 평탄화공정을 실시하는 단계
    를 포함하는 반도체 장치의 캐패시터 제조방법.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 지지패턴은 상기 희생막 및 상기 몰드막과 선택비를 갖는 물질로 형성하는 반도체 장치의 캐패시터 제조방법.
  8. 기판 상에 스토리지노드콘택플러그를 형성하는 단계;
    상기 스토리지노드콘택플러그 상에 식각정지막을 형성하는 단계;
    상기 식각정지막 상에 몰드막을 형성하는 단계;
    상기 몰드막을 선택적으로 식각하여 예비 오픈부를 형성하는 단계;
    상기 예비 오픈부의 측벽에 희생막을 형성하여 상기 예비 오픈부보다 선폭이 감소된 오픈부를 형성하는 단계;
    상기 오픈부 저면의 식각정지막을 식각하여 상기 스토리지노드콘택플러그를 오픈시키는 단계;
    상기 오픈부 내부에 실린더형 스토리지노드를 형성하는 단계;
    상기 스토리지노드 상에 상기 오픈부를 갭필하는 보호막을 형성하는 단계;
    상기 몰드막 및 상기 희생막을 선택적으로 식각하여 상기 몰드막 위로 상기 스토리지노드를 돌출시키는 홈을 형성하는 단계;
    상기 홈을 매립하는 지지패턴을 형성하는 단계; 및
    상기 몰드막, 상기 희생막 및 상기 보호막을 제거하는 단계
    를 포함하는 반도체 장치의 캐패시터 제조방법.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 몰드막은 절연막 또는 반도체막으로 형성하거나, 또는 절연막과 반도체막이 적층된 적층막으로 형성하는 반도체 장치의 캐패시터 제조방법.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 희생막을 형성하는 단계는,
    상기 예비 오픈부를 포함한 구조물 표면을 따라 일정한 두께를 갖는 희생막을 형성하는 단계; 및
    상기 희생막에 대한 전면식각공정을 실시하는 단계
    를 포함하는 반도체 장치의 캐패시터 제조방법.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 희생막은 상기 몰드막과 동일한 물질로 형성하는 반도체 장치의 캐패시터 제조방법.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 보호막을 형성하는 단계는,
    상기 오픈부를 갭필하도록 상기 스토리지노드를 포함한 구조물 전면에 보호막을 형성하는 단계; 및
    상기 몰드막이 노출될때까지 평탄화공정을 실시하는 단계
    를 포함하는 반도체 장치의 캐패시터 제조방법.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 보호막은 상기 몰드막 및 상기 희생막과 선택비를 갖는 물질로 형성하는 반도체 장치의 캐패시터 제조방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 홈을 형성하는 단계는,
    상기 보호막을 포함한 구조물 상에 마스크패턴을 형성하는 단계;
    상기 마스크패턴을 식각장벽으로 상기 몰드막 및 상기 희생막을 소정 두께 식각하는 리세스식각을 실시하는 단계; 및
    상기 마스크패턴을 제거하는 단계
    를 포함하는 반도체 장치의 캐패시터 제조방법.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 지지패턴을 형성하는 단계는,
    상기 홈을 포함한 구조물 전면에 지지막을 형성하는 단계; 및
    상기 스토리지노드가 노출될때까지 평탄화공정을 실시하는 단계
    를 포함하는 반도체 장치의 캐패시터 제조방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 지지패턴은 상기 희생막, 상기 몰드막 및 상기 보호막과 선택비를 갖는 물질로 형성하는 반도체 장치의 캐패시터 제조방법.
KR1020120071152A 2012-06-29 2012-06-29 반도체 장치의 캐패시터 제조방법 KR101910499B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120071152A KR101910499B1 (ko) 2012-06-29 2012-06-29 반도체 장치의 캐패시터 제조방법
US13/610,588 US9240442B2 (en) 2012-06-29 2012-09-11 Method for fabricating capacitor of semiconductor device
US14/966,834 US9373681B2 (en) 2012-06-29 2015-12-11 Method for fabricating capacitor of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120071152A KR101910499B1 (ko) 2012-06-29 2012-06-29 반도체 장치의 캐패시터 제조방법

Publications (2)

Publication Number Publication Date
KR20140003865A KR20140003865A (ko) 2014-01-10
KR101910499B1 true KR101910499B1 (ko) 2018-10-23

Family

ID=49778548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120071152A KR101910499B1 (ko) 2012-06-29 2012-06-29 반도체 장치의 캐패시터 제조방법

Country Status (2)

Country Link
US (2) US9240442B2 (ko)
KR (1) KR101910499B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101910499B1 (ko) * 2012-06-29 2018-10-23 에스케이하이닉스 주식회사 반도체 장치의 캐패시터 제조방법
KR102304926B1 (ko) 2015-09-11 2021-09-24 삼성전자 주식회사 서포터들을 갖는 반도체 소자 및 그 제조 방법
KR20180070973A (ko) 2016-12-19 2018-06-27 삼성전자주식회사 미세 패턴 형성 방법, 커패시터 및 그의 형성 방법, 반도체 소자 및 그의 제조 방법, 반도체 소자를 포함하는 전자 시스템
KR102661837B1 (ko) 2018-07-23 2024-05-02 삼성전자주식회사 반도체 장치
CN111326655B (zh) * 2018-12-13 2023-10-17 夏泰鑫半导体(青岛)有限公司 半导体装置及其制造方法
CN113013142A (zh) * 2019-12-20 2021-06-22 台湾积体电路制造股份有限公司 集成芯片
KR20220048295A (ko) * 2020-10-12 2022-04-19 삼성전자주식회사 반도체 소자 및 이의 제조 방법
CN116234312B (zh) * 2023-05-05 2023-09-22 长鑫存储技术有限公司 半导体结构及其制作方法、存储器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016688A (ja) * 2006-07-07 2008-01-24 Elpida Memory Inc 半導体装置の製造方法
US20090286402A1 (en) 2008-05-13 2009-11-19 Applied Materials, Inc Method for critical dimension shrink using conformal pecvd films

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546395B1 (ko) 2003-11-17 2006-01-26 삼성전자주식회사 반도체소자의 커패시터 및 그 제조방법
KR100734289B1 (ko) * 2005-11-22 2007-07-02 삼성전자주식회사 내부 표면상에 보호막을 갖는 스토리지 노드 전극을구비하는 반도체 소자 및 그 제조 방법
KR100865709B1 (ko) 2007-06-27 2008-10-29 주식회사 하이닉스반도체 원통형 전하저장전극을 구비하는 캐패시터 제조 방법
US7939877B2 (en) * 2009-03-23 2011-05-10 Micron Technology, Inc. DRAM unit cells, capacitors, methods of forming DRAM unit cells, and methods of forming capacitors
US8575753B2 (en) 2009-05-27 2013-11-05 Samsung Electronics Co., Ltd. Semiconductor device having a conductive structure including oxide and non oxide portions
KR101090369B1 (ko) 2010-07-07 2011-12-07 주식회사 하이닉스반도체 캐패시터 제조 방법
KR101195268B1 (ko) * 2011-02-14 2012-11-14 에스케이하이닉스 주식회사 커패시터 및 복층 금속 콘택을 포함하는 반도체 소자 및 형성 방법
KR20120093731A (ko) * 2011-02-15 2012-08-23 에스케이하이닉스 주식회사 반도체소자의 스토리지노드 형성방법 및 이를 이용한 커패시터 형성방법
KR101204675B1 (ko) * 2011-02-15 2012-11-26 에스케이하이닉스 주식회사 커패시터 및 금속 콘택을 포함하는 반도체 소자 및 형성 방법
KR20130049393A (ko) * 2011-11-04 2013-05-14 에스케이하이닉스 주식회사 반도체 장치 제조방법
KR20130074246A (ko) 2011-12-26 2013-07-04 에스케이하이닉스 주식회사 반도체 장치의 캐패시터 제조방법
KR20130106151A (ko) * 2012-03-19 2013-09-27 에스케이하이닉스 주식회사 고종횡비 캐패시터 제조 방법
KR101910499B1 (ko) * 2012-06-29 2018-10-23 에스케이하이닉스 주식회사 반도체 장치의 캐패시터 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016688A (ja) * 2006-07-07 2008-01-24 Elpida Memory Inc 半導体装置の製造方法
US20090286402A1 (en) 2008-05-13 2009-11-19 Applied Materials, Inc Method for critical dimension shrink using conformal pecvd films

Also Published As

Publication number Publication date
US20160104764A1 (en) 2016-04-14
US20140004678A1 (en) 2014-01-02
US9240442B2 (en) 2016-01-19
KR20140003865A (ko) 2014-01-10
US9373681B2 (en) 2016-06-21

Similar Documents

Publication Publication Date Title
KR101910499B1 (ko) 반도체 장치의 캐패시터 제조방법
KR101095780B1 (ko) 반도체 소자 및 그 제조방법
KR101972159B1 (ko) 실리콘함유하드마스크를 구비한 반도체장치 및 그 제조 방법
US9209193B2 (en) Method of manufacturing device
US10079277B2 (en) Method of fabricating metal-insulator-metal capacitor
US20110294276A1 (en) Method of manufacturing semiconductor device
US10672648B2 (en) Method of forming semiconductor memory device
KR20120074850A (ko) 반도체 소자의 제조 방법
US7435677B2 (en) Method for fabricating semiconductor device
US20100155802A1 (en) Semiconductor device and method of forming semiconductor device
KR100687871B1 (ko) 반도체 소자의 스토리지노드 전극 제조 방법
US20080160759A1 (en) Method for fabricating landing plug contact in semiconductor device
KR100772777B1 (ko) 반도체 소자 및 그의 형성 방법
KR101156033B1 (ko) 반도체 장치 제조방법
KR20110078133A (ko) 반도체 소자의 캐패시터 형성방법
KR101211686B1 (ko) 반도체 장치의 캐패시터 제조 방법
KR20120052504A (ko) 이중 실린더형 스토리지노드를 구비하는 캐패시터 및 그 제조 방법
KR101025732B1 (ko) 크랙 방지를 위한 캐패시터 제조 방법
KR20090045715A (ko) 반도체 소자의 캐패시터 제조방법
KR20000003613A (ko) 반도체소자의 캐패시터 제조방법
KR20030001857A (ko) 반도체 소자의 캐패시터 제조방법
KR20090122560A (ko) 캐패시터 및 그의 제조방법
KR20120033508A (ko) 캐패시터 제조 방법
KR20130023745A (ko) 반도체장치 제조 방법
KR20060068993A (ko) 반도체 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant