KR20110078133A - 반도체 소자의 캐패시터 형성방법 - Google Patents

반도체 소자의 캐패시터 형성방법 Download PDF

Info

Publication number
KR20110078133A
KR20110078133A KR1020090134870A KR20090134870A KR20110078133A KR 20110078133 A KR20110078133 A KR 20110078133A KR 1020090134870 A KR1020090134870 A KR 1020090134870A KR 20090134870 A KR20090134870 A KR 20090134870A KR 20110078133 A KR20110078133 A KR 20110078133A
Authority
KR
South Korea
Prior art keywords
layer
film
storage node
forming
lower electrode
Prior art date
Application number
KR1020090134870A
Other languages
English (en)
Inventor
이상도
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090134870A priority Critical patent/KR20110078133A/ko
Publication of KR20110078133A publication Critical patent/KR20110078133A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Abstract

본 발명은 반도체 소자의 캐패시터 형성방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 반도체 소자의 캐패시터 형성방법은, 반도체 기판 상부에 콘택홀을 구비한 제1층간절연막을 형성하는 제1단계; 상기 콘택홀에 스토리지노드 콘택플러그를 형성하는 제2단계; 상기 스토리지노드 콘택플러그를 포함하는 상부에 하부전극분리막을 형성하는 제3단계; 상기 스토리지노드 콘택플러그가 드러나도록 상기 하부전극분리막에 오픈영역을 형성하는 제4단계; 상기 제4단계와 동일 장비에서 폴리머 및 상기 스토리지노드 콘택플러그 계면의 데미지를 제거하는 플라즈마 공정을 진행하는 제5단계; 크리닝 공정으로 상기 오픈영역을 확장하는 제6단계; 상기 오픈영역 내에만 분리된 스토리지 노드를 형성하는 제7단계; 및 상기 제1층간절연막이 드러나도록 상기 하부전극분리막에 습식딥아웃 공정을 진행하는 제8단계를 포함하며, 상술한 본 발명은 스토리지 노드 사이의 마진을 확보하여 스토리지 노드 브리지 페일(storage node bridge fail)이 발생하는 것을 방지할 수 있는 효과가 있다.
캐패시터, 스토리지 노드, 브리지, 식각방지막

Description

반도체 소자의 캐패시터 형성방법{METHOD FOR FABRICATING CAPACITOR OF SEMICONDUCTOR DEVICE}
본 발명은 반도체소자에 관한 것으로서, 특히 스토리지 노드 사이의 마진을 확보하여 브리지(bridge) 페일이 발생하는 것을 방지할 수 있는 반도체 소자의 캐패시터 형성방법에 관한 것이다.
반도체 메모리장치가 고집적화되면서 메모리 셀(Memory Cell) 면적은 빠른 속도로 감소하고 있다. 이에, 신뢰성 있는 소자 동작을 위해서 메모리 셀당 요구되는 정전용량(Capacitance)을 맞추기 위해 하부전극의 구조를 실린더형(Cylinder Type) 구조로 사용하고 있다.
이하, 종래에 따른 반도체 소자의 캐패시터 형성방법에 대하여 설명한다.
도 1a 내지 도 1e는 종래기술에 따른 반도체 소자의 캐패시터 형성방법을 나타낸 공정 단면도이다.
종래의 반도체 소자의 캐패시터 형성방법은, 도 1a에 도시한 바와 같이, 소 정공정이 완료된 반도체 기판(11) 상부에 산화막으로 구성된 제1층간절연막(12)을 증착하고, 제1층간절연막(12)을 관통하는 스토리지노드 콘택플러그(13)를 형성한다.
이어서, 스토리지노드 콘택플러그(13)를 포함하는 전면에 하부전극분리막(10)을 형성한다. 하부전극분리막(10)은 제1질화막(14)과 제1산화막(15)과 제2질화막(16)과 제2산화막(17)을 적층하여 형성한다. 이때, 제1질화막(14)은 식각 방지막으로 사용되고, 제2질화막(16)은 지지막으로 사용된다.
이후에, 제2산화막(17)상에 하드 마스크(18) 및 감광막(미도시)을 차례대로 형성하고, 오픈될 영역이 드러나도록 사진식각 공정으로 감광막 패턴(미도시)을 형성한다. 그리고, 상기 감광막 패턴을 식각 마스크로 사용하여 상기 하드 마스크(18)를 패터닝한다. 이때, 하드 마스크(18)는 비정질 카본막으로 형성한다.
다음에, 상기 패터닝된 하드 마스크(18)를 이용하여 상기 제2산화막(17)과 제2질화막(16)과 제1산화막(15)과 제1질화막(14)을 차례로 식각하여, 스토리지노드 콘택플러그(13)가 노출되도록 오픈영역(19)을 형성한다.
이후에, 도 1b에 도시한 바와 같이, 감광막 스트립 공정으로 하드 마스크( 18)를 제거하고, 크리닝 공정을 진행한 다음, 스토리지노드 콘택플러그(13)가 드러나도록 제1질화막 (14)을 추가로 식각한다 . 이와 같은 공정을 진행할 때, 보호막(17)의 상부가 더 식각되고, 지지막 역할을 하는 제2질화막(16)의 측벽도 더 식각되어 손실되는 현상이 발생한다.
다음에, 도 1c에 도시한 바와 같이, 스토리지노드 콘택플러그(13) 계면의 데 미지층을 제거하기 위해서 다운 스트림(down stream) 방식으로 CF4+O2 플라즈마 처리 공정을 진행한다. 이때, 도면에 도시된 바와 같이, 제2질화막(16)의 측벽 손실이 심하게 나타난다.
이후에, 도 1d에 도시한 바와 같이, 제1산화막(15)을 포함한 오픈영역(19) 표면에 도전막(미도시)을 형성하고, 제1산화막(15)의 표면이 드러날 때까지 도전막을 에치백하여 오픈영역(19) 내부에만 존재하는 실린더 형태의 스토리지 노드(20)를 형성한다.
다음에, 도 1e 도시한 바와 같이, 습식딥아웃 공정을 통해 제1산화막(15)과 제2산화막(16)을 제거한다.
상술한 종래의 캐패시터 형성방법은, 스토리지노드 콘택플러그(13)가 드러나도록 식각방지막 역할을 하는 제1질화막(14)을 식각할 때와, 스토리지노드 콘택 플러그(13)의 계면 처리를 진행할 때, 스토리지 노드를 지지해주는 제2질화막(16)의 측벽이 심하게 손실되는 문제가 발생한다.
이와 같이 제2질화막16)의 측벽이 손실되면, 도 1e에 도시한 바와 같이, 스토리지 노드(20)들의 간격이 줄어들게 되고, 이에 따라서, 스토리지 노드 브리지 페일(storage node bridge fail)이 발생할 수 있다.
본 발명은 상기한 종래기술에 따른 문제점을 해결하기 위해 제안된 것으로서, 스토리지 노드 사이의 마진을 확보하여 스토리지 노드 브리지 페일(storage node bridge fail)이 발생하는 것을 방지할 수 있는 반도체 소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 캐패시터 형성방법은 반도체 기판 상부에 콘택홀을 구비한 제1층간절연막을 형성하는 제1단계; 상기 콘택홀에 스토리지노드 콘택플러그를 형성하는 제2단계; 상기 스토리지노드 콘택플러그를 포함하는 상부에 하부전극분리막을 형성하는 제3단계; 상기 스토리지노드 콘택플러그가 드러나도록 상기 하부전극분리막에 오픈영역을 형성하는 제4단계; 상기 제4단계와 동일 장비에서 폴리머 및 상기 스토리지노드 콘택플러그 계면의 데미지를 제거하는 플라즈마 공정을 진행하는 제5단계; 크리닝 공정으로 상기 오픈영역을 확장하는 제6단계; 상기 오픈영역 내에만 분리된 스토리지 노드를 형성하는 제7단계; 및 상기 제1층간절연막이 드러나도록 상기 하부전극분리막에 습식딥아웃 공정을 진행하는 제8단계를 포함하는 것을 특징으로 한다.
상술한 본 발명은 스토리지노드 콘택플러그가 형성되는 제1층간절연막을 질화막으로 형성하므로써, 스토리지노드 콘택플러그 상부에 식각방지막을 별도로 형성하지 않아도 된다. 따라서, 오픈영역(29)을 형성할 때, 식각방지막을 별도로 더 식각하고 크리닝하는 공정을 진행하지 않아도 되므로, 스토리지 노드 상부를 지지해주는 지지막의 측벽이 손상되는 것을 방지할 수 있다. 따라서, 스토리지 노드 사이의 마진을 확보하여 스토리지 노드 브리지 페일(storage node bridge fail)이 발생하는 것을 방지할 수 있는 효과가 있다.
또한, 스토리지노드 콘택플러그 상부에 식각방지막을 별도로 형성하지 않아도되므로, 공정을 단순화시킬 수 있다. 따라서, 생산성 향상에 따른 경제적인 효과도 얻을 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 반도체 소자의 캐패시터 형성방법을 나타낸 공정 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 반도체 기판(21) 상부에 제1층간절연막(22)을 형성한 후, 제1층간절연막(22)에 콘택홀을 형성하고, 이 콘택홀이 매립되도록 스토리지노드 콘택플러그(23)를 형성한다.
도시되지 않았지만, 제1층간절연막(22) 형성전에는 통상적으로 워드라인을 포함하는 트랜지스터, 비트라인 공정이 진행되어 있을 수 있다.
그리고, 스토리지노드 콘택플러그(23)는 콘택홀을 채울때까지 전면에 폴리실리콘막을 증착한 후 에치백 또는 CMP(Chemical Mechanical Polishing) 공정을 진행하여 형성한다.
상기에서 제1층간절연막(22)은 차후에 스토리지 노드를 형성공정시 산화막으로 구성된 구성물들을 식각할 때 식각정지막(Etch stop) 역할을 할 수 있도록 실리콘 질화막으로 형성한다.
다음으로, 스토리지노드 콘택플러그(23)가 매립된 제1층간절연막(22) 상에 하부전극분리막(101)을 형성한다. 하부전극분리막(101)은 제2층간절연막(24)과 지지막(25)과 보호막(26)이 적층된 구조로 형성한다.
이때, 제2층간절연막(24)과 보호막(26)은 후속 습식딥아웃 공정에 의해 제거될 수 있으며, BPSG, USG, TEOS 또는 HDP 산화막으로 형성한다. 그리고, 지지막(25)은 질화막으로 형성하는데, NFC(Nitride Floating Capacitor)에 적용하기 위한 물질로서 후속 습식딥아웃 공정시 스토리지 노드가 쓰러지는 것을 방지하는 지지대(Supporter) 역할을 한다.
이후에, 보호막(26)상에 하드 마스크(27)와 반사방지막(28)을 차례로 증착한다. 그리고, 반사방지막(28)상에 감광막(미도시)을 형성하고, 사진식각 공정으로 오픈시킬 부분이 드러나도록 감광막 패턴을 형성한다.
상기에서 하드마스크(27)는 식각할 층 즉, 보호막(26)을 포함한 하부 구성층 들의 식각마진을 확보하기 위한 것으로, 비정질 카본막으로 형성할 수 있다.
그리고, 상기 반사방지막(28)은 실리콘옥시나이트라이드(SiOxNy)로 형성하며, 하드마스크(27)를 식각하기 위한 마스크 역할과 감광막 노광시 반사를 방지하는 역할을 동시에 수행하기 위한 것으로, 화학기상증착법(Chemical Vapor Deposition:CVD)으로 형성한다.
다음, 상기 감광막 패턴을 식각 마스크로 사용하여 상기 반사방지막(28) 및 하드마스크(27)를 패터닝 한 후, 상기 감광막 패턴을 제거한다. 이때, 반사방지막(28)은 CF4+CHF3+O2 가스를 주입하여 식각하고, 하드마스크(27)는 O2+COS 플라즈마 가스를 사용하여 식각한다.
이어서, 하드마스크(27)를 이용하여 하부전극분리막(101)을 식각하여 오픈영역(29)을 형성한다. 좀 더 자세하게는, 하드마스크(27)를 이용하여 하부전극분리막(101)을 구성하는 보호막(26)과 지지막(25)과 제2층간절연막(24)을 순차적으로 식각하여 스토리지노드 콘택플러그(23) 상부를 개방시켜서 오픈영역(29)을 형성한다. 이때, 보호막(26)과 지지막(25)은 C4F8+CH2F2+O2+Ar 가스를 사용하여 식각하고, 제2층간절연막(24)은 C4F8+C4F6+O2+Ar 가스를 사용하여 식각한다.
이후에, 상기 반사방지막(28)과 하드마스크(27)를 제거한다.
이때, 오픈영역(29)은 캐패시터의 하부전극인 스토리지 노드가 형성될 3차원 구조의 홀패턴으로 형성할 수 있다.
이후에, 도 2b에 도시된 바와 같이, 오픈영역(29)을 형성한 동일장비에서 CF4+O2+Ar 플라즈마 처리를 한다.
좀 더 자세하게는, 먼저, O2+Ar 플라즈마 가스를 사용하여 스토리지노드 콘택플러그(23)와 질화막이 만나서 발생하는 폴리머를 제거한다.
다음에, CF4+O2 플라즈마 가스를 사용하여 스토리지노드 콘택플러그(23) 계면의 데미지층을 제거한다. 이때, 지지막(25)의 측벽이 손상되는 것을 줄이기 위해 10~30mT 범위의 저압과, 500W 미만의 낮은 바이어스 파워를 가하며, CF4/O2의 비율은 1/5~1/10의 범위가 되도록 한다.
다음에, 도 2c에 도시한 바와 같이, BOE(Bufferd Oxide Etchant) 용액을 사용한 크리닝 공정으로 잔류하는 식각 폴리머 및 산화된 스토리지노드 콘택플러그(23)의 계면층을 제거한다. 이때, 도면에 도시된 바와 같이 산화막으로 구성된 제2층간절연막(24)과 보호막(26)의 측벽도 일부 식각되어 오픈영역(29)의 면적이 더 넓어진다. 즉, 차후에 스토리지 노드를 형성할 면적이 증가된다.
이후에, 도 2d에 도시한 바와 같이, 오픈영역(29)의 형상을 따라 하부전극분리막(101) 상에 하부전극으로 사용될 도전막(30)을 형성한다. 도전막(30)은 TiN을 포함하며, TiN은 CVD, PVD 또는 ALD 방법을 이용하여 증착할 수 있다.
다음에, 도 2e에 도시한 바와 같이, 하부전극분리 공정을 진행한다. 하부전극 분리 공정은 하부전극분리막(101) 상에 형성된 도전막(30)을 식각하므로써 오픈영역(29) 내부에만 도전막을 잔류시켜 이웃한 하부전극끼리 서로 분리되도록 실린더형태의 하부전극(30A)을 형성하는 공정이다. 예를 들어, 하부전극 분리 공정은 도전막(30)이 티타늄질화막(TiN)인 경우, Cl2 플라즈마를 이용한 에치백 공정을 이용한다.
이후에, 도 2f에 도시된 바와 같이, 제1층간절연막(22)이 드러나도록 습식딥아웃 공정을 진행한다. 이때, 습식딥아웃 공정은 불산 용액을 이용한다. 이에 따라, 산화막으로 구성된 제2층간절연막(24)과 보호막(26)이 제거된다.
이때, 질화막으로 형성된 지지막(25)은 불산용액에 의해 제거되지 않고 잔류하여, 하부전극(30A)이 쓰러지는 것을 방지한다.
또한, 제1층간절연막(22)도 질화막으로 형성하여 식각방지막 역할을 하므로, 습식딥아웃 공정시 식각되지 않고 남아 있다. 이와 같이 제1층간절연막(22)을 산화막으로 형성하지 않고, 질화막으로 형성함으로써, 종래와 같이 제1층간절연막(22) 상에 별도의 식각방지막을 형성하고 식각할 필요가 없게 된다.
상기와 같이 제1층간절연막(22)을 질화막으로 형성하면, 스토리지노드 콘택플러그(23)가 드러나도록 오픈영역(29)을 형성할 때, 종래와 같이 식각방지막을 별도로 더 식각하고 크리닝하는 공정을 진행하지 않아도 된다. 따라서, 스토리지 노드 상부를 지지해주는 지지막(25)의 측벽이 손상되는 것도 방지할 수 있다.
따라서, 스토리지 노드 사이의 마진을 확보하여 스토리지 노드 브리지 페일(storage node bridge fail)이 발생하는 것을 방지할 수 있다.
그리고 상기에서 습식딥아웃 공정에 의해 제거되는 보호막(26)은 산화막외에 에치백 공정시 하부전극으로 사용되는 도전막과 선택비를 가지면서도 습식식각을 통해 주변물질을 어택하지 않고 쉽게 제거되는 물질로 형성할 수도 있다.
상기 본 발명의 실시예와 같이, 지지막(25)의 측벽이 손상되어 차후에 스토리지 노드 브리지 페일이 발생하는 것을 방지하기 위한 공정은, 캐패시터의 스토리 지 노드를 TiN으로 형성한 경우에 국한되지 않고, TiN을 제외한 Pt, Ru 등의 금속막을 하부전극으로 적용하는 실린더 구조의 MIM 캐패시터에도 적용할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a 내지 도 1e는 종래기술에 따른 반도체 소자의 캐패시터 형성방법을 나타낸 공정 단면도이다.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 반도체 소자의 캐패시터 형성방법을 나타낸 공정 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 22 : 제1층간절연막
23 : 스토리지노드 콘택플러그 24 : 제2층간절연막
25 : 지지막 26 : 보호막
27 : 하드마스크 28 : 반사방지막
29 : 오픈영역 30 : 도전막
30A : 스토리지 노드 101 : 하부전극분리막

Claims (16)

  1. 반도체 기판 상부에 콘택홀을 구비한 제1층간절연막을 형성하는 제1단계;
    상기 콘택홀에 스토리지노드 콘택플러그를 형성하는 제2단계;
    상기 스토리지노드 콘택플러그를 포함하는 상부에 하부전극분리막을 형성하는 제3단계;
    상기 스토리지노드 콘택플러그가 드러나도록 상기 하부전극분리막에 오픈영역을 형성하는 제4단계;
    상기 제4단계와 동일 장비에서 폴리머 및 상기 스토리지노드 콘택플러그 계면의 데미지를 제거하는 플라즈마 공정을 진행하는 제5단계;
    크리닝 공정으로 상기 오픈영역을 확장하는 제6단계;
    상기 오픈영역 내에만 분리된 스토리지 노드를 형성하는 제7단계; 및
    상기 제1층간절연막이 드러나도록 상기 하부전극분리막에 습식딥아웃 공정을 진행하는 제8단계를 포함함을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  2. 제1항에 있어서,
    상기 스토리지노드 콘택플러그는 상기 콘택홀을 채울때까지 전면에 폴리실리콘막을 증착한 후 에치백 또는 CMP(Chemical Mechanical Polishing) 공정을 진행하여 형성하는 반도체소자의 캐패시터 형성방법.
  3. 제1항에 있어서,
    상기 제1층간절연막은 식각방지막 역할을 하는 실리콘 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  4. 제1항에 있어서,
    상기 하부전극분리막은 제2층간절연막과 지지막과 보호막을 적층하여 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  5. 제4항에 있어서,
    상기 하부전극분리막 중, 상기 제2층간절연막과 상기 보호막은 BPSG, USG, TEOS 또는 HDP 산화막으로 형성하고, 상기 지지막은 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  6. 제1항 또는 제4항에 있어서,
    상기 오픈영역을 형성하는 제4단계는,
    상기 보호막 상에 하드마스크와 반사방지막을 차례로 증착하는 단계,
    상기 반사방지막 상에 오픈시킬 부분이 드러나도록 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 마스크로 상기 반사방지막 및 상기 하드마스크를 패터닝 하는 단계,
    상기 하드마스크를 이용하여 상기 하부전극분리막인 상기 보호막과 상기 지지막 및 상기 제2층간절연막을 순차적으로 식각하는 단계를 포함함을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  7. 제6항에 있어서,
    상기 하드마스크는 비정질 카본막으로 형성하고, 상기 반사방지막은 실리콘옥시나이트라이드(SiOxNy)로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  8. 제6항에 있어서,
    상기 반사방지막은 CF4+CHF3+O2 가스를 주입하여 식각하고, 상기 하드마스크는 O2+COS 플라즈마 가스를 사용하여 식각하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  9. 제6항에 있어서,
    상기 하부전극분리막 식각 중, 상기 보호막과 상기 지지막은 C4F8+CH2F2+O2+Ar 가스를 사용하여 1차 식각하고, 상기 제2층간절연막은 C4F8+C4F6+O2+Ar 가스를 사용하여 2차 식각하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  10. 제1항에 있어서,
    상기 오픈영역은 3차원 구조의 홀패턴으로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  11. 제1항에 있어서,
    상기 플라즈마 공정을 진행하는 제5단계는,
    상기 폴리머 제거를 위해 O2+Ar 플라즈마 가스를 주입하는 1차 단계와,
    상기 스토리지노드 콘택플러그 계면의 데미지층 제거를 위해 CF4+O2 플라즈마 가스를 주입하는 2차 단계로 구성됨을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  12. 제11항에 있어서,
    상기 CF4+O2 플라즈마를 주입할 때, 압력은 10~30mT, 바이어스 파워는 500W 미만이 되도록 하며, CF4/O2의 비율은 1/5~1/10의 범위가 되도록 하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  13. 제1항에 있어서,
    상기 크리닝 공정시 BOE(Bufferd Oxide Etchant) 용액을 사용함을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  14. 제4항 또는 제13항에 있어서,
    상기 BOE 용액에 의해, 상기 하부전극분리막의 상기 제2층간절연막과 상기 보호막의 측벽이 식각되어 상기 오픈영역의 면적이 확장되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  15. 제1항에 있어서,
    상기 스토리지 노드를 형성하는 제7단계는,
    상기 보호막을 포함한 상기 오픈영역의 형상을 따라 도전막을 형성하는 단계,
    상기 오픈영역 내에만 남도록 상기 도전막을 에치백하는 단계를 포함함을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  16. 제1항 또는 제4항에 있어서,
    상기 습식딥아웃 공정시, 상기 하부전극분리막 중 상기 지지막을 제외한 상기 제2층간절연막과 상기 보호막이 제거됨을 특징으로 하는 반도체소자의 캐패시터 형성방법.
KR1020090134870A 2009-12-30 2009-12-30 반도체 소자의 캐패시터 형성방법 KR20110078133A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090134870A KR20110078133A (ko) 2009-12-30 2009-12-30 반도체 소자의 캐패시터 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090134870A KR20110078133A (ko) 2009-12-30 2009-12-30 반도체 소자의 캐패시터 형성방법

Publications (1)

Publication Number Publication Date
KR20110078133A true KR20110078133A (ko) 2011-07-07

Family

ID=44917634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090134870A KR20110078133A (ko) 2009-12-30 2009-12-30 반도체 소자의 캐패시터 형성방법

Country Status (1)

Country Link
KR (1) KR20110078133A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601494B2 (en) 2014-08-12 2017-03-21 Samsung Electronics Co., Ltd. Semiconductor devices having a supporter and methods of fabricating the same
CN113555504A (zh) * 2021-07-22 2021-10-26 长鑫存储技术有限公司 半导体结构及半导体结构的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601494B2 (en) 2014-08-12 2017-03-21 Samsung Electronics Co., Ltd. Semiconductor devices having a supporter and methods of fabricating the same
CN113555504A (zh) * 2021-07-22 2021-10-26 长鑫存储技术有限公司 半导体结构及半导体结构的制造方法
CN113555504B (zh) * 2021-07-22 2023-10-03 长鑫存储技术有限公司 半导体结构及半导体结构的制造方法

Similar Documents

Publication Publication Date Title
US20110294276A1 (en) Method of manufacturing semiconductor device
KR20080013174A (ko) 캐패시터의 스토리지노드 분리 방법
US20060073699A1 (en) Method for fabricating semiconductor device
US20080242042A1 (en) Method for fabricating a capacitor in a semiconductor device
KR20110078133A (ko) 반도체 소자의 캐패시터 형성방법
KR101096230B1 (ko) 반도체 장치의 캐패시터 제조 방법
JP2006191053A (ja) 半導体メモリ装置の製造方法
KR20100008556A (ko) 반도체 장치 제조방법
US7951682B2 (en) Method for fabricating capacitor in semiconductor device
JP2006148052A (ja) 半導体素子の格納電極形成方法
KR100948092B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR101175259B1 (ko) 반도체 장치 제조 방법
KR100818651B1 (ko) 캐패시터의 제조 방법
KR100674894B1 (ko) 2단계 화학기계적 연마를 통한 하부전극층 분리방법
KR100913016B1 (ko) 반도체 소자의 캐패시터 및 이의 형성 방법
KR100792429B1 (ko) 더블 캐패시터를 갖는 반도체 소자의 제조방법
KR20060023004A (ko) 반도체소자의 콘택 플러그 형성 방법
KR101161216B1 (ko) Ｍｄｌ 소자의 캐패시터 형성방법
KR20090111018A (ko) 필라형 스토리지노드를 구비한 캐패시터 제조 방법
KR20120052504A (ko) 이중 실린더형 스토리지노드를 구비하는 캐패시터 및 그 제조 방법
KR20100034629A (ko) 캐패시터 제조 방법
KR20100077723A (ko) 캐패시터의 하부전극 분리 방법
KR20080029314A (ko) 반도체 소자의 캐패시터 제조 방법
KR20070002798A (ko) 반도체소자의 제조 방법
KR20060000911A (ko) 실린더형 캐패시터 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid