CN113555504A - 半导体结构及半导体结构的制造方法 - Google Patents
半导体结构及半导体结构的制造方法 Download PDFInfo
- Publication number
- CN113555504A CN113555504A CN202110832234.2A CN202110832234A CN113555504A CN 113555504 A CN113555504 A CN 113555504A CN 202110832234 A CN202110832234 A CN 202110832234A CN 113555504 A CN113555504 A CN 113555504A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor structure
- lower electrode
- protective layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000011241 protective layer Substances 0.000 claims abstract description 64
- 239000003990 capacitor Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000000463 material Substances 0.000 claims abstract description 33
- 229910021385 hard carbon Inorganic materials 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 168
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- -1 silicon carbide nitride Chemical class 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及半导体技术领域，提出了一种半导体结构及半导体结构的制造方法。半导体结构包括：衬底；多个下电极，多个下电极间隔地位于衬底上；保护层，保护层位于下电极的上部，并将下电极分隔开；其中，保护层的材质包括氢化非晶硬碳。通过使得保护层的材质包括氢化非晶硬碳，即保护层的硬度较高，因此在形成电容孔的过程中不会对保护层形成破坏，所以可以保证形成的下电极的质量，从而改善半导体结构的性能。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构及半导体结构的制造方法。
背景技术
相关技术中，半导体结构的电容下电极通过叠成结构进行支撑，由于叠成结构本身的限定，在形成电容孔过程中，叠成结构容易被破坏，从而影响后续形成的电容下电极结构。
发明内容
本发明提供一种半导体结构及半导体结构的制造方法，以改善半导体结构的性能。
根据本发明的第一个方面，提供了一种半导体结构，包括：
衬底；
多个下电极，多个下电极间隔地位于衬底上；
保护层，保护层位于下电极的上部，并将下电极分隔开；
其中，保护层的材质包括氢化非晶硬碳。
在本发明的一个实施例中，保护层为类金刚石薄膜层。
在本发明的一个实施例中，半导体结构还包括：
第一支撑层，第一支撑层位于下电极的中部，并将下电极分隔开。
在本发明的一个实施例中，保护层覆盖第一支撑层的表面。
在本发明的一个实施例中，保护层的厚度小于第一支撑层的厚度。
在本发明的一个实施例中，保护层的厚度不大于第一支撑层的厚度的一半。
在本发明的一个实施例中，半导体结构还包括：
第二支撑层，第二支撑层位于下电极的中部，并将下电极分隔开；
其中，第二支撑层位于第一支撑层的下方，且与第一支撑层间隔设置。
在本发明的一个实施例中，半导体结构还包括：
介质层，介质层覆盖在下电极的表面；
上电极，上电极覆盖在介质层的表面。
在本发明的一个实施例中，衬底包括多个间隔设置的接触垫，下电极与接触垫直接接触。
根据本发明的第二个方面，提供了一种半导体结构的制造方法，包括：
提供衬底；
在衬底上形成叠层结构；
在叠层结构中形成多个电容孔，电容孔暴露衬底；
其中，叠层结构包括保护层，保护层形成电容孔的上部，保护层的材质包括氢化非晶硬碳。
在本发明的一个实施例中，叠层结构还包括在衬底上依次形成的第一牺牲层、第二支撑层、第二牺牲层以及第一支撑层；
其中，保护层形成于第一支撑层上。
在本发明的一个实施例中，半导体结构的制造方法，还包括：
在电容孔中形成下电极，下电极的底部与衬底直接接触。
在本发明的一个实施例中，保护层的厚度小于第一支撑层的厚度。
在本发明的一个实施例中，半导体结构的制造方法，还包括：
形成电容孔之后，
去除保护层；
在电容孔中形成下电极，下电极的底部与衬底直接接触。
在本发明的一个实施例中，半导体结构的制造方法，还包括：
形成下电极之后，
去除第一牺牲层和第二牺牲层；
在下电极的表面形成介质层；
在介质层的表面形成上电极。
本发明实施例的半导体结构包括衬底、多个下电极以及保护层，通过使得保护层的材质包括氢化非晶硬碳，即保护层的硬度较高，因此在形成电容孔的过程中不会对保护层形成破坏，所以可以保证形成的下电极的质量，从而改善半导体结构的性能。
附图说明
通过结合附图考虑以下对本发明的优选实施方式的详细说明，本发明的各种目标，特征和优点将变得更加显而易见。附图仅为本发明的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
图1是根据一示例性实施方式示出的一种半导体结构的制造方法的流程示意图；
图2是根据一示例性实施方式示出的一种半导体结构的制造方法形成电容孔的结构图；
图3是根据一示例性实施方式示出的一种半导体结构的制造方法形成下电极的结构图；
图4是根据一示例性实施方式示出的一种半导体结构的制造方法去除第一牺牲层和第二牺牲层的结构图；
图5是根据一示例性实施方式示出的一种半导体结构的制造方法形成介质层的结构图；
图6是根据一示例性实施方式示出的一种半导体结构的结构示意图。
附图标记说明如下：
10、衬底；11、电容孔；12、阻挡层；13、基底；20、下电极；30、叠层结构；31、第一支撑层；32、第二支撑层；33、第一牺牲层；34、第二牺牲层；40、保护层；50、介质层；60、上电极。
具体实施方式
体现本发明特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本发明能够在不同的实施例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本发明。
在对本公开的不同示例性实施方式的下面描述中，参照附图进行，附图形成本公开的一部分，并且其中以示例方式显示了可实现本公开的多个方面的不同示例性结构、系统和步骤。应理解的是，可以使用部件、结构、示例性装置、系统和步骤的其他特定方案，并且可在不偏离本公开范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”、“之间”、“之内”等来描述本公开的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本公开的范围内。
本发明的一个实施例提供了一种半导体结构的制造方法，请参考图1，半导体结构的制造方法包括：
S101，提供衬底10；
S103，在衬底10上形成叠层结构30；
S105，在叠层结构30中形成多个电容孔11，电容孔11暴露衬底10；
其中，叠层结构30包括保护层40，保护层40形成电容孔11的上部，保护层40的材质包括氢化非晶硬碳。
本发明一个实施例的半导体结构的制造方法在叠层结构30中形成电容孔11，叠层结构30包括保护层40，且保护层40形成电容孔11的上部，通过使得保护层40的材质包括氢化非晶硬碳，即保护层40的硬度较高，因此在形成电容孔11的过程中不会对保护层40形成破坏，可以保证后续形成下电极20的质量，从而改善半导体结构的性能。
需要说明的是，氢化非晶硬碳形成的保护层40为类金刚石薄膜，类金刚石薄膜兼具了金刚石和石墨的优良特性，而具有高硬度，高热导率，高电阻率，良好光学性能以及优秀的摩擦学特性，所以由类金刚石而来的DLC膜同样是一种亚稳态长程无序的非晶材料，碳原子间的键合方式是共价键。
需要说明的是，衬底10可以包括基底13和阻挡层12，阻挡层12上形成叠层结构30，形成的电容孔11暴露基底13，即阻挡层12形成了电容孔11的下部。对于电容孔11的成型工艺此处不作限定，可以采用相关技术中的工艺，如间距倍增技术形成电容孔11，在形成电容孔11的过程中，由于类金刚石薄膜的硬度较大，因此不会被破坏。
基底13可以包括由含硅材料形成的部分。基底13可以由任何合适的材料形成，例如，包括硅、单晶硅、多晶硅、非晶硅、硅锗、单晶硅锗、多晶硅锗以及碳掺杂硅中的至少一种。阻挡层12可以包括氮化硅(SiN)、氮氧化硅(SiON)、氮碳化硅(SiCN)等。
在一个实施例中，如图2所示，叠层结构30还包括在衬底10上依次形成的第一牺牲层33、第二支撑层32、第二牺牲层34以及第一支撑层31；其中，保护层40形成于第一支撑层31上，保护层40可以形成对第一支撑层31的保护，避免形成电容孔11的过程中对第一支撑层31形成破坏。
具体的，在基底13上形成阻挡层12，在阻挡层12上形成第一牺牲层33，在第一牺牲层33上形成第二支撑层32，并在第二支撑层32上形成第二牺牲层34，在第二牺牲层34上形成第一支撑层31，最后在第一支撑层31上形成保护层40，即形成了叠层结构30，然后在叠层结构30内形成电容孔11，此时电容孔11暴露基底13，具体如图2所示。
针对上述实施例，需要说明的是，阻挡层12、第一牺牲层33、第二支撑层32、第二牺牲层34、第一支撑层31以及保护层40可以通过采用物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺等形成。
阻挡层12、第二支撑层32以及第一支撑层31可以采用相同的材料，如氮化硅(SiN)、氮氧化硅(SiON)、氮碳化硅(SiCN)等。或者，阻挡层12、第二支撑层32以及第一支撑层31也可以采用不同的材料。
可选的，半导体结构的制造方法，还包括：在电容孔11中形成下电极20，下电极20的底部与衬底10直接接触，此时下电极20覆盖保护层40的侧表面，且下电极20的底部与基底13直接接触，具体如图3所示。
进一步的，保护层40的厚度小于第一支撑层31的厚度，保护层40主要起到保护作用，因此可以尽量降低保护层40的厚度，以此降低半导体结构的制造成本。
可选的，半导体结构的制造方法，还包括：形成电容孔11之后，去除保护层40；在电容孔11中形成下电极20，下电极20的底部与衬底10直接接触。即在形成电容孔11的过程中，保护层40实现了对第一支撑层31保护，而在形成电容孔11之后，可以将保护层40去除，而保护层40的材质包括氢化非晶硬碳，因此也容易去除。
在一个实施例中，半导体结构的制造方法，还包括：形成下电极20之后，去除第一牺牲层33和第二牺牲层34；在下电极20的表面形成介质层50；在介质层50的表面形成上电极60。
具体的，在形成如图2所示的结构后，在电容孔11中形成下电极20，如图3所示，并将第一牺牲层33和第二牺牲层34进行去除，保护层40、第一支撑层31、第二支撑层32以及阻挡层12实现对下电极20的支撑，如图4所示。并在下电极20的表面形成介质层50，介质层50还覆盖保护层40的上表面，如图5所示。最后在介质层50的表面形成上电极60，具体可以参见图6所示的半导体结构。
可选的，在形成电容孔11之后，如果将保护层40进行了去除，则形成的介质层50覆盖第一支撑层31的上表面。
可选的，基底13包括多个分立的接触垫，而下电极20与接触垫直接接触。其中，接触垫的材料包括但不限于钨(W)。
需要说明的是，第一牺牲层33和第二牺牲层34可以采用湿法刻蚀工艺去除。对于下电极20、介质层50以及上电极60的形成工艺可以是相关技术中的物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺等，此处不作限定。
下电极20的材料包括但不限于氮化钛。
上电极60的材料包括但不限于氮化钛。
介质层50的材料包括高k材料；其中，高k材料包括但不限于氧化铝、氧化锆和氧化铪中的至少一种。
本发明的一个实施例还提供了一种半导体结构，请参考图6，半导体结构包括：衬底10；多个下电极20，多个下电极20间隔地位于衬底10上；保护层40，保护层40位于下电极20的上部，并将下电极20分隔开；其中，保护层40的材质包括氢化非晶硬碳。
本发明一个实施例的半导体结构包括衬底10、多个下电极20以及保护层40，通过使得保护层40的材质包括氢化非晶硬碳，即保护层40的硬度较高，因此在形成电容孔11的过程中不会对保护层40形成破坏，所以可以保证形成的下电极20的质量，从而改善半导体结构的性能。
在一个实施例中，保护层40为类金刚石薄膜层，具有高硬度，高热导率，高电阻率，良好光学性能以及优秀的摩擦学特性。
可选的，保护层40包括的氢化非晶硬碳可以掺杂其他材料，如，氮化硅(SiN)、氮氧化硅(SiON)、氮碳化硅(SiCN)等，以此方便与叠层结构30的其他结构进行连接。
需要说明的是，衬底10可以包括基底13和阻挡层12，阻挡层12形成了电容孔11的下部。
基底13可以包括由含硅材料形成的部分。基底13可以由任何合适的材料形成，例如，包括硅、单晶硅、多晶硅、非晶硅、硅锗、单晶硅锗、多晶硅锗以及碳掺杂硅中的至少一种。阻挡层12可以包括氮化硅(SiN)、氮氧化硅(SiON)、氮碳化硅(SiCN)等。
在一个实施例中，半导体结构还包括：第一支撑层31，第一支撑层31位于下电极20的中部，并将下电极20分隔开。第一支撑层31可以进一步实现对下电极20起到支撑作用。
可选的，第一支撑层31和保护层40间隔设置。
可选的，保护层40覆盖第一支撑层31的表面，即保护层40可以实现对第一支撑层31的有效保护，避免第一支撑层31在蚀刻形成电容孔11的过程中被破坏。
在一个实施例中，保护层40的厚度小于第一支撑层31的厚度。
可选的，保护层40的厚度不大于第一支撑层31的厚度的一半。即较薄的一层类金刚石薄膜就可以实现对第一支撑层31的有效保护，且保护层40在与第一支撑层31相接触时，第一支撑层31就可以实现对下电极20的有效支撑，因此可以使得保护层40较薄。
在一个实施例中，如图6所示，半导体结构还包括：第二支撑层32，第二支撑层32位于下电极20的中部，并将下电极20分隔开；其中，第二支撑层32位于第一支撑层31的下方，且与第一支撑层31间隔设置。
具体的，如图6所示，保护层40、第一支撑层31以及第二支撑层32沿高度方向依次设置，且保护层40和第一支撑层31相接触，而第一支撑层31以及第二支撑层32间隔设置，保护层40、第一支撑层31以及第二支撑层32实现了对下电极20的支撑。
阻挡层12、第二支撑层32以及第一支撑层31可以采用相同的材料，如氮化硅(SiN)、氮氧化硅(SiON)、氮碳化硅(SiCN)等。或者，阻挡层12、第二支撑层32以及第一支撑层31也可以采用不同的材料。
需要说明的是，第一支撑层31和第二支撑层32的厚度关系此处不作限定，第一支撑层31的厚度可以等于第二支撑层32的厚度，或者，第一支撑层31的厚度可以小于第二支撑层32的厚度，或者，第一支撑层31的厚度可以大于第二支撑层32的厚度。
在一个实施例中，如图6所示，半导体结构还包括：介质层50，介质层50覆盖在下电极20的表面；上电极60，上电极60覆盖在介质层50的表面。
衬底10可以包括基底13和阻挡层12，阻挡层12与保护层40、第一支撑层31以及第二支撑层32实现了对下电极20和上电极60的支撑作用。
可选的，下电极20和上电极60之间设置有介质层50，介质层50的材料包括高k材料；其中，高k材料包括但不限于氧化铝、氧化锆和氧化铪等高K材料或其任意组合物。
可选的，下电极20的材料包括但不限于氮化钛。
可选的，上电极60的材料包括但不限于氮化钛。
在一个实施例中，衬底10包括多个间隔设置的接触垫，下电极20与接触垫直接接触，从而保证下电极20与接触垫之间电连接。。
具体的，接触垫的材料包括但不限于钨(W)。多个下电极20与多个接触垫一一相对应地设置。
需要说明的是，本实施例中的半导体结构可以由上述的半导体结构的制造方法获得，对于本实施例中半导体结构的其他材料以及结构均可以参考上述半导体结构的制造方法。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和示例实施方式仅被视为示例性的，本发明的真正范围和精神由所附的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。
Claims (15)
1.一种半导体结构，其特征在于，包括：
衬底；
多个下电极，多个所述下电极间隔地位于所述衬底上；
保护层，所述保护层位于所述下电极的上部，并将所述下电极分隔开；
其中，所述保护层的材质包括氢化非晶硬碳。
2.根据权利要求1所述的半导体结构，其特征在于，所述保护层为类金刚石薄膜层。
3.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：
第一支撑层，所述第一支撑层位于所述下电极的中部，并将所述下电极分隔开。
4.根据权利要求3所述的半导体结构，其特征在于，所述保护层覆盖所述第一支撑层的表面。
5.根据权利要求4所述的半导体结构，其特征在于，所述保护层的厚度小于所述第一支撑层的厚度。
6.根据权利要求5所述的半导体结构，其特征在于，所述保护层的厚度不大于所述第一支撑层的厚度的一半。
7.根据权利要求3至6中任一项所述的半导体结构，其特征在于，所述半导体结构还包括：
第二支撑层，所述第二支撑层位于所述下电极的中部，并将所述下电极分隔开；
其中，所述第二支撑层位于所述第一支撑层的下方，且与所述第一支撑层间隔设置。
8.根据权利要求7所述的半导体结构，其特征在于，所述半导体结构还包括：
介质层，所述介质层覆盖在所述下电极的表面；
上电极，所述上电极覆盖在所述介质层的表面。
9.根据权利要求1所述的半导体结构，其特征在于，所述衬底包括多个间隔设置的接触垫，所述下电极与所述接触垫直接接触。
10.一种半导体结构的制造方法，其特征在于，包括：
提供衬底；
在所述衬底上形成叠层结构；
在所述叠层结构中形成多个电容孔，所述电容孔暴露所述衬底；
其中，所述叠层结构包括保护层，所述保护层形成所述电容孔的上部，所述保护层的材质包括氢化非晶硬碳。
11.根据权利要求10所述的半导体结构的制造方法，其特征在于，所述叠层结构还包括在所述衬底上依次形成的第一牺牲层、第二支撑层、第二牺牲层以及第一支撑层；
其中，所述保护层形成于所述第一支撑层上。
12.根据权利要求11所述的半导体结构的制造方法，其特征在于，还包括：
在所述电容孔中形成下电极，所述下电极的底部与所述衬底直接接触。
13.根据权利要求12所述的半导体结构的制造方法，其特征在于，所述保护层的厚度小于所述第一支撑层的厚度。
14.根据权利要求11所述的半导体结构的制造方法，其特征在于，还包括：
形成所述电容孔之后，
去除所述保护层；
在所述电容孔中形成下电极，所述下电极的底部与所述衬底直接接触。
15.根据权利要求12至14中任一项所述的半导体结构的制造方法，其特征在于，还包括：
形成所述下电极之后，
去除所述第一牺牲层和所述第二牺牲层；
在所述下电极的表面形成介质层；
在所述介质层的表面形成上电极。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110832234.2A CN113555504B (zh) | 2021-07-22 | 2021-07-22 | 半导体结构及半导体结构的制造方法 |
| PCT/CN2021/117517 WO2023000472A1 (zh) | 2021-07-22 | 2021-09-09 | 半导体结构及半导体结构的制造方法 |
| US17/647,741 US20230022355A1 (en) | 2021-07-22 | 2022-01-12 | Semiconductor structure and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110832234.2A CN113555504B (zh) | 2021-07-22 | 2021-07-22 | 半导体结构及半导体结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113555504A true CN113555504A (zh) | 2021-10-26 |
| CN113555504B CN113555504B (zh) | 2023-10-03 |
Family
ID=78104083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110832234.2A Active CN113555504B (zh) | 2021-07-22 | 2021-07-22 | 半导体结构及半导体结构的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113555504B (zh) |
| WO (1) | WO2023000472A1 (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060086952A1 (en) * | 2004-10-26 | 2006-04-27 | Hyun-Young Kim | Capacitor and method of manufacturing the same |
| KR20110078133A (ko) * | 2009-12-30 | 2011-07-07 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
| US20140065784A1 (en) * | 2012-08-29 | 2014-03-06 | Samsung Electronics Co., Ltd. | Methods of fabricating a semiconductor device with capacitors using mold structure and protection layer |
| CN105262456A (zh) * | 2015-10-09 | 2016-01-20 | 锐迪科微电子（上海）有限公司 | 一种高性能薄膜体声波谐振器及其制造方法 |
| JP2016039162A (ja) * | 2014-08-05 | 2016-03-22 | マイクロン テクノロジー， インク． | 半導体装置及びその製造方法 |
| US20180026040A1 (en) * | 2016-07-25 | 2018-01-25 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor device |
| US20180308923A1 (en) * | 2017-04-21 | 2018-10-25 | United Microelectronics Corp. | Semiconductor memory device and manufacturing method thereof |
| CN109065501A (zh) * | 2018-07-19 | 2018-12-21 | 长鑫存储技术有限公司 | 电容阵列结构及其制备方法 |
| CN110634733A (zh) * | 2018-06-22 | 2019-12-31 | 长鑫存储技术有限公司 | 半导体存储器电容孔的制备方法 |
| US20200212169A1 (en) * | 2018-12-27 | 2020-07-02 | SK Hynix Inc. | Semiconductor device and method for fabricating the same |
| US20200312552A1 (en) * | 2019-03-29 | 2020-10-01 | SK Hynix Inc. | Semiconductor device and method for fabricating the same |
| CN111755314A (zh) * | 2020-05-25 | 2020-10-09 | 长江存储科技有限责任公司 | 薄膜生长装置及薄膜生长方法 |
| CN111834529A (zh) * | 2020-08-07 | 2020-10-27 | 福建省晋华集成电路有限公司 | 一种电容结构、半导体器件以及电容结构制备方法 |
| CN112908968A (zh) * | 2019-12-03 | 2021-06-04 | 长鑫存储技术有限公司 | 半导体存储器中的电容及其制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9230980B2 (en) * | 2013-09-15 | 2016-01-05 | Sandisk Technologies Inc. | Single-semiconductor-layer channel in a memory opening for a three-dimensional non-volatile memory device |
| CN104576325B (zh) * | 2015-01-27 | 2017-07-21 | 株洲南车时代电气股份有限公司 | 一种制作碳化硅sbd器件的方法及其正面保护方法 |
| CN108538822A (zh) * | 2018-06-07 | 2018-09-14 | 睿力集成电路有限公司 | 半导体电容装置及其制作方法 |
| CN112185963B (zh) * | 2020-09-30 | 2022-06-03 | 福建省晋华集成电路有限公司 | 存储器及其形成方法 |
-
2021
- 2021-07-22 CN CN202110832234.2A patent/CN113555504B/zh active Active
- 2021-09-09 WO PCT/CN2021/117517 patent/WO2023000472A1/zh active Application Filing
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060086952A1 (en) * | 2004-10-26 | 2006-04-27 | Hyun-Young Kim | Capacitor and method of manufacturing the same |
| KR20110078133A (ko) * | 2009-12-30 | 2011-07-07 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
| US20140065784A1 (en) * | 2012-08-29 | 2014-03-06 | Samsung Electronics Co., Ltd. | Methods of fabricating a semiconductor device with capacitors using mold structure and protection layer |
| JP2016039162A (ja) * | 2014-08-05 | 2016-03-22 | マイクロン テクノロジー， インク． | 半導体装置及びその製造方法 |
| CN105262456A (zh) * | 2015-10-09 | 2016-01-20 | 锐迪科微电子（上海）有限公司 | 一种高性能薄膜体声波谐振器及其制造方法 |
| US20180026040A1 (en) * | 2016-07-25 | 2018-01-25 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor device |
| US20180308923A1 (en) * | 2017-04-21 | 2018-10-25 | United Microelectronics Corp. | Semiconductor memory device and manufacturing method thereof |
| CN110634733A (zh) * | 2018-06-22 | 2019-12-31 | 长鑫存储技术有限公司 | 半导体存储器电容孔的制备方法 |
| CN109065501A (zh) * | 2018-07-19 | 2018-12-21 | 长鑫存储技术有限公司 | 电容阵列结构及其制备方法 |
| US20200212169A1 (en) * | 2018-12-27 | 2020-07-02 | SK Hynix Inc. | Semiconductor device and method for fabricating the same |
| US20200312552A1 (en) * | 2019-03-29 | 2020-10-01 | SK Hynix Inc. | Semiconductor device and method for fabricating the same |
| CN112908968A (zh) * | 2019-12-03 | 2021-06-04 | 长鑫存储技术有限公司 | 半导体存储器中的电容及其制备方法 |
| CN111755314A (zh) * | 2020-05-25 | 2020-10-09 | 长江存储科技有限责任公司 | 薄膜生长装置及薄膜生长方法 |
| CN111834529A (zh) * | 2020-08-07 | 2020-10-27 | 福建省晋华集成电路有限公司 | 一种电容结构、半导体器件以及电容结构制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113555504B (zh) | 2023-10-03 |
| WO2023000472A1 (zh) | 2023-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8963287B1 (en) | Deep trench capacitor with conformally-deposited conductive layers having compressive stress | |
| CN1132240C (zh) | 半导体芯片及其制造方法 | |
| US7432122B2 (en) | Electronic device and a process for forming the electronic device | |
| JPH04277648A (ja) | ダイヤモンド・コーティングを施した静電チャック | |
| US20080076071A1 (en) | Method of forming a fine pattern | |
| CN112151676B (zh) | 具有石墨烯结构的电容器、包括其的半导体器件及其形成方法 | |
| US7135774B2 (en) | Heat resistant ohmic electrode and method of manufacturing the same | |
| CN111063689A (zh) | 半导体装置及其制造方法 | |
| JP7499406B2 (ja) | ダイヤモンド状炭素及び堆積ケイ素系材料を含むエンボスを有する静電チャック、及び関連する方法 | |
| US6303487B1 (en) | Method for forming an air gap in an insulating film between adjacent interconnection conductors in a semiconductor device | |
| CN113555504B (zh) | 半导体结构及半导体结构的制造方法 | |
| US5936159A (en) | Semiconductor sensor having multi-layer movable beam structure film | |
| JP2024015124A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20230022355A1 (en) | Semiconductor structure and manufacturing method thereof | |
| KR100801736B1 (ko) | 증가된 센싱마진을 갖는 반도체 메모리소자의 제조방법 | |
| US20110073990A1 (en) | Capacitor and Method for Making Same | |
| JP2004228584A (ja) | 集積回路のコンタクトを形成する方法 | |
| TW201540649A (zh) | 微機械構件用的層裝置 | |
| CN114068672B (zh) | 半导体元件及其制备方法 | |
| CN116546876A (zh) | 电容器件及其形成方法 | |
| CN107924954B (zh) | 沟槽电容器和用于制造沟槽电容器的方法 | |
| US6521520B1 (en) | Semiconductor wafer arrangement and method of processing a semiconductor wafer | |
| WO2021173607A1 (en) | Raised pad formations for contacts in three-dimensional structures on microelectronic workpieces | |
| JP2024035661A (ja) | 半導体装置 | |
| JP2021136284A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |