CN114068672B - 半导体元件及其制备方法 - Google Patents

半导体元件及其制备方法 Download PDF

Info

Publication number
CN114068672B
CN114068672B CN202110647081.4A CN202110647081A CN114068672B CN 114068672 B CN114068672 B CN 114068672B CN 202110647081 A CN202110647081 A CN 202110647081A CN 114068672 B CN114068672 B CN 114068672B
Authority
CN
China
Prior art keywords
layer
upper contact
frame
porous
frame layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110647081.4A
Other languages
English (en)
Other versions
CN114068672A (zh
Inventor
黄则尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN114068672A publication Critical patent/CN114068672A/zh
Application granted granted Critical
Publication of CN114068672B publication Critical patent/CN114068672B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开提供一种半导体元件及该半导体元件的制备方法。该半导体元件具有一基底、一上接触点、一上导电层、多个多孔隔离层、多个第一框架层以及一第二框架层；该上接触点位在该基底上；该上导电层位在该上接触点上；所述多孔隔离层位在该上接触点的两侧上；所述第一框架层位在所述多孔隔离层的各下表面上以及在所述多孔隔离层的各侧壁上；该第二框架层位在该上接触点与所述多孔隔离层之间、位在该上接触点的下表面上以及位在所述多孔隔离层的上表面上。

Description

半导体元件及其制备方法
技术领域
本申请案主张2020年8月4日申请的美国正式申请案第16/984,828号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
本公开是关于一种半导体元件以及该半导体元件的制备方法。特别是有关于一种具有多个多孔隔离层的半导体元件，以及具有所述多孔隔离层的该半导体元件的制备方法。
背景技术
半导体元件是使用在不同的电子应用，例如个人电脑、手机、数码相机，或其他电子设备。半导体元件的尺寸是逐渐地变小，以符合计算能力所逐渐增加的需求。然而，在尺寸变小的制程期间，是增加不同的问题，且如此的问题在数量与复杂度上持续增加。因此，仍然持续着在达到改善品质、良率、效能与可靠度以及降低复杂度方面的挑战。
上文的“先前技术”说明仅是提供背景技术，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。
发明内容
本公开的一实施例提供一种半导体元件，具有一基底；一上接触点，位在该基底上；一上导电层，位在该上接触点上；多个多孔隔离层，位在该上接触点的两侧上；多个第一框架层，位在所述多孔隔离层的各下表面上以及在所述多孔隔离层的各侧壁上；以及一第二框架层，位在该上接触点与所述多孔隔离层之间、位在该上接触点的下表面上，以及位在所述隔离层的上表面上。
在本公开的一些实施例中，该半导体元件还包括多个覆盖层，位在该上接触点与该第二框架层之间，而该第二框架层是为位在该上接触点与所述多孔隔离层之间处。
在本公开的一些实施例中，所述第一框架层与该第二框架层是由一材料所制，该材料包含具有六面晶体结构的碳(carbons having hexagonal crystal structures)。
在本公开的一些实施例中，所述第一框架层与该第二框架层是由石墨烯(graphene)、石墨(graphite)或类似物所制。
在本公开的一些实施例中，所述覆盖层的厚度是朝该基底而逐渐缩减。
在本公开的一些实施例中，所述覆盖层的各最低点是接触该第二框架层，而该第二框架层是为位在该上接触点的该下表面处。
在本公开的一些实施例中，所述覆盖层是由下列材料所制：碳化铝(aluminumcarbide)、氮化铝(aluminum nitride)、碳化钨(tungsten carbide)或氮化钨(tungstennitride)。
在本公开的一些实施例中，所述多孔隔离层的各孔隙率是介于大约30％到大约95％之间。
在本公开的一些实施例中，该半导体元件还包括一下导电层以及一下接触点，该上导电层位在该上接触点下方，该下接触点位在该下导电层下方，其中该上接触点的一宽度是等于或小于该下接触点的一宽度。
在本公开的一些实施例中，该半导体元件还包括多个间隙子，位在该上导电层的各侧壁上。
本公开的另一实施例提供一种半导体元件，包括一基底；一上接触点，位在该基底上；一上导电层，位在该上接触点上；多个多孔隔离层，位在该上接触点的两侧上；一第一框架层，位在所述多孔隔离层的各下表面上、在所述多孔隔离层的各侧壁上以及在该上接触点的该下表面上；以及一第二框架层，位在该上接触点与所述多孔隔离层之间、在该上接触点与该第一框架层之间，以及位在所述多孔隔离层的各上表面上。
在本公开的一些实施例中，该半导体元件还包括多个覆盖层，位在该上接触点与该第二框架层之间，而该第二框架层是为位在该上接触点与所述多孔隔离层之间处。
本公开的另一实施例提供一种半导体元件的制备方法。该制备方法包括：提供一基底；形成一隔离层在该基底上；形成一第一开口在该隔离层中；共形形成一第一框架层在该第一开口中；形成一能量可移除层在该第一框架层上，并充填该第一开口；形成一第二开口以沿着该能量可移除层与该第一框架层设置；共形形成一第二框架层在该第二开口中；形成一上接触点在该第二框架层上，并充填该第二开口，且形成一上导电层在该上接触点上；以及执行一能量处理，以转换该能量可移除层成为多个多孔隔离层在该上接触点的两侧上。
在本公开的一些实施例中，该半导体元件的制备方法还包括一步骤：形成多个覆盖层在该第二框架层的各侧壁上以及在该第二开口中。
在本公开的一些实施例中，所述覆盖层是由下列材料所制：碳化铝、氮化铝、碳化钨或氮化钨。
在本公开的一些实施例中，该第一框架层与该第二框架层是由一材料所制，该材料包含具有六面晶体结构的碳。
在本公开的一些实施例中，所述多孔隔离层的孔隙率是介于大约30％到大约95％之间。
在本公开的一些实施例中，该能量可移除层包括一基础材料以及一可分解成孔剂材料。
在本公开的一些实施例中，该基础材料包括氧化硅或甲基硅酸盐(methylsilsesquioxane)、低介电材料或氧化硅。
在本公开的一些实施例中，该能量处理的一能量源为热、光或其组合。
由于本公开该半导体元件的设计，所述多孔隔离层可降低该半导体元件的寄生电容。此外，在多个覆盖层存在的情况下，可制造上接触点而无须任何孔洞(void)。因此，可改善该半导体元件的制造良率。
上文已相当广泛地概述本公开的技术特征及优点，而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。
附图说明
参阅实施方式与权利要求合并考量图式时，可得以更全面了解本申请案的揭示内容，图式中相同的元件符号是指相同的元件。
图1为依据本公开一实施例一种半导体元件的剖视示意图。
图2到图6为依据本公开一实施例各半导体元件的剖视示意图。
图7为依据本公开一实施例一种半导体元件的制备方法的流程示意图。
图8到图19为依据本公开一实施例该半导体元件的制备方法的一流程的剖视示意图。
图20到图22为依据本公开一实施例一半导体元件的制备方法的一流程的剖视示意图。
图23到图25为依据本公开另一实施例一半导体元件的制备方法的一流程的剖视示意图。
其中，附图标记说明如下：
1A：半导体元件
1B：半导体元件
1C：半导体元件
1D：半导体元件
1E：半导体元件
1F：半导体元件
10：制备方法
101：基底
103-1：第一隔离层
103-3：第一隔离层
103-5：第一隔离层
103-7：第一隔离层
105：下接触点
107：下导电层
109：间隙子
201：上接触点
201BS：下表面
203：上导电层
301：多孔隔离层
301BS：下表面
301SW：侧壁
301TS：上表面
303：气隙
401：第一框架层
401B：下部
401S：侧部
401T：上部
403：第二框架层
403B：下部
403S：侧部
403T：上部
501：覆盖层
501BP：最低点
601：第一开口
603：能量可移除层
605：第一遮罩层
607：第二开口
609：导电材料
611：第二遮罩层
613：第一隔离材料
S11：步骤
S13：步骤
S15：步骤
S17：步骤
S19：步骤
S21：步骤
S23：步骤
S25：步骤
T1：厚度
T2：厚度
T3：厚度
W1：宽度
W2：宽度
W3：宽度
W4：宽度
W5：宽度
Z：方向
具体实施方式
以下描述了组件和配置的具体范例，以简化本公开的实施例。当然，这些实施例仅用以例示，并非意图限制本公开的范围。举例而言，在叙述中第一部件形成于第二部件之上，可能包含形成第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不会直接接触的实施例。另外，本公开的实施例可能在许多范例中重复参照标号及/或字母。这些重复的目的是为了简化和清楚，除非内文中特别说明，其本身并非代表各种实施例及/或所讨论的配置之间有特定的关系。
此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对关系用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对关系用语旨在除图中所绘示的取向外亦囊括元件在使用或操作中的不同取向。所述装置可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对关系描述语可同样相应地进行解释。
应当理解，当形成一个部件在另一个部件之上(on)、与另一个部件相连(connected to)、及/或与另一个部件耦合(coupled to)，其可能包含形成这些部件直接接触的实施例，并且也可能包含形成额外的部件介于这些部件之间，使得这些部件不会直接接触的实施例。
应当理解，尽管这里可以使用术语第一，第二，第三等来描述各种元件、部件、区域、层或区段(sections)，但是这些元件、部件、区域、层或区段不受这些术语的限制。相反，这些术语仅用于将一个元件、组件、区域、层或区段与另一个区域、层或区段所区分开。因此，在不脱离本发明进步性构思的教导的情况下，下列所讨论的第一元件、组件、区域、层或区段可以被称为第二元件、组件、区域、层或区段。
除非内容中另有所指，否则当代表定向(orientation)、布局(layout)、位置(location)、形状(shapes)、尺寸(sizes)、数量(amounts)，或其他量测(measures)时，则如在本文中所使用的例如“同样的(same)”、“相等的(equal)”、“平坦的(planar)”，或是“共面的(coplanar)”等术语(terms)并非必要意指一精确地完全相同的定向、布局、位置、形状、尺寸、数量，或其他量测，但其意指在可接受的差异内，是包含差不多完全相同的定向、布局、位置、形状、尺寸、数量，或其他量测，而举例来说，所述可接受的差异是可因为制造流程(manufacturing processes)而发生。术语“大致地(substantially)”是可被使用在本文中，以表现出此意思。举例来说，如大致地相同的(substantially the same)、大致地相等的(substantially equal)，或是大致地平坦的(substantially planar)，是为精确地相同的、相等的，或是平坦的，或者是其是可为在可接受的差异内的相同的、相等的，或是平坦的，而举例来说，所述可接受的差异是可因为制造流程而发生。
在本公开中，一半导体元件通常意指可借由利用半导体特性(semiconductorcharacteristics)运行的一元件，而一光电元件(electro-optic device)、一发光显示元件(light-emitting display device)、一半导体线路(semiconductor circuit)以及一电子元件(electronic device)，是均包括在半导体元件的范畴中。
应当理解，在本公开的描述中，上方(above)(或之上(up))是对应Z方向箭头的该方向，而下方(below)(或之下(down))是对应Z方向箭头的相对方向。
图1为依据本公开一实施例中一种半导体元件1A的剖视示意图。请参考图1，半导体元件1A可具有一基底101、第一隔离层103-1、103-3、103-5、103-7、一下接触点105、一下导电层107、一上接触点201、一上导电层203、多个多孔隔离层301、多个第一框架层(framework layer)401、一第二框架层403以及多个覆盖层501。
参考图1，在一些实施例中，基底101可为一块状(bulk)半导体基底，其是完全由至少一半导体材料所组成；块状半导体基底并未包含任何介电质、隔离层或导电特征。举例来说，块状半导体基底可由一元素半导体、一化合物半导体、一非半导体材料、其他适合的材料或其组合所制；元素半导体是例如硅或锗；化合物半导体是例如硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟(indium antimonide)或其他III-V族化合物半导体或II-VI族化合物半导体；非半导体材料是例如钠钙玻璃(soda-lime glass)、熔融硅石(fusedsilica)、熔融石英(fused quartz)、氟化钙(calcium fluoride)。
在一些实施例中，基底101可包含一绝缘体上覆半导体结构，其从下到上是由一处置基底(handle substrate)、一隔离层以及一最上面的半导体材料层。处置基底与最上面的半导体材料层可由与如同前述块状半导体基底相同的材料所制。隔离层可为一晶体或非晶体介电材料，例如一氧化物及/或一氮化物。举例来说，隔离层可为一介电质氧化物，例如氧化硅。举另一个例子，隔离层可为一介电质氮化物，例如氮化硅或氮化硼(boronnitride)。再举其他的例子，隔离层可包括一介电质氧化物与一介电质氮化物的一堆叠，例如以下任何顺序的一堆叠：氧化硅与氮化硅或氮化硼。隔离层可具有一厚度，是介于大约10nm到大约200nm之间。
在一些实施例中，基底101可包含设置在块状半导体基底或最上面的半导体材料层上的多个介电质、多个隔离层或多个导电特征。举例来说，所述介电质或所述隔离层可由下列材料所制：氧化硅、硼磷硅酸盐玻璃(borophosphosilicate glass)、未掺杂硅酸盐玻璃(undoped silicate glass)、氟硅酸盐玻璃(fluorinated silicate glass)、低介电常数(low-k)介电材料、类似物或其组合。每一介电质或每一隔离层可具有一厚度，是介于大约0.5微米(micrometer)到大约3.0微米之间。所述低介电常数介电材料可具有一介电常数，是小于3.0或甚至小于2.5。所述导电特征可为多个导电线、多个导电通孔、多个导电接触点或类似物。
应当理解，在本公开中，氮氧化硅表示一物质(substance)，其是包含硅、氮以及氧，且氧的一比率大于氮的一比率。氧化氮化硅(Silicon nitride oxide)表示一物质，其是包含硅、氧以及氮，且氮的一比率大于氧的一比率。
在一些实施例中，多个装置元件(图未示)可设置在基底101中。举例来说，所述装置元件可为双极性接面晶体管(bipolar junction transistors)、金属氧化物半导体场效晶体管(metal-oxide-semiconductor field effect transistor)、二极管、系统大型集成电路(system large-scale integration)、快闪存储器(flash memories)、动态随机存取存储器(dynamic random-access memories)、静态随机存取存储器(static random-access memories)、电可擦除可编程只读存储器(electrically erasable programmableread-only memory)、影像感测器、微机电系统、主动元件或被动元件。所述装置元件可借由多个隔离结构而与相邻的多个装置元件电性隔离，而所述隔离结构是例如浅沟隔离(shallow trench isolation)。
请参考图1，第一隔离层103-1、103-3、103-5、103-7可堆叠在基底101上。举例来说，第一隔离层103-1、103-3、103-5、103-7可由下列材料所制：氧化硅、氮化硅、氮氧化硅、氧化氮化硅、硼磷硅酸盐玻璃(borophosphosilicate glass)、未掺杂硅酸盐玻璃(undopedsilicate glass)、氟硅酸盐玻璃(fluorinated silicate glass)、低介电常数(low-k)介电材料、类似物或其组合，但并不以此为限。每一第一隔离层103-1、103-3、103-5、103-7可具有一厚度，是介于大约0.5微米(micrometer)到大约3.0微米之间。低介电常数介电材料可具有一介电常数，是小于3.0，或甚至小于2.5。
请参考图1，下接触点105可设置在第一隔离层103-1中。举例来说，下接触点105可由下列材料所制：钨、钴、锆、钽、钛、铝、钌、铜、金属碳化物(例如碳化钽、碳化钛、碳化钽镁(tantalum magnesium carbide))、金属氮化物(例如氮化钛)、过渡金属铝化物(transition metal aluminides)或其组合。下接触点105可电性连接到在基底101中的所述装置元件。
请参考图1，下导电层107可设置在下接触点105上，且设置在第一隔离层103-3中。举例来说，下导电层107可由下列材料所制：铜、铝、钛、钨、类似物或其组合。下导电层107可电性连接到下接触点105。
请参考图1，上接触点201可设置在下导电层107上。上接触点201可设置在第一隔离层103-5中，以及在第一隔离层103-7的一下部中。在剖视图中，上接触点201的一宽度W1可等于或小于下接触点105的一宽度W2。举例来说，上接触点201可由下列材料所制：钨、钴、锆、钽、钛、铝、钌、铜、金属碳化物(例如碳化钽、碳化钛、碳化钽镁(tantalum magnesiumcarbide))、金属氮化物(例如氮化钛)、过渡金属铝化物(transition metal aluminides)或其组合。上接触点201可电性耦接到下导电层107。
请参考图1，上导电层203可设置在上接触点201上。上导电层203可设置在第一隔离层103-7中。在剖视图中，上导电层203的一宽度W3可大于上接触点201的宽度W1。在一些实施例中，上导电层203可对称地设置在上接触点201上。在一些实施例中，上导电层203可非对称地设置在上接触点201上。上导电层203可由与上接触点201相同的材料所制。
请参考图1，所述多孔隔离层301可分别对应设置在上接触点201的两侧上。所述多孔隔离层301可设置在第一隔离层103-5中以及在第一隔离层103-7的下部中。为了便于描述，仅描述一个多孔隔离层301。
多孔隔离层301可从一能量可移除材料所制。多孔隔离层301可包含一骨架(skeleton)以及多个空的空间，而所述空的空间是设置在骨架之间。所述空的空间可相互连接，并可被空气所填满。举例来说，骨架可包含氧化硅、低介电常数材料或甲基硅倍半氧烷(methylsilsesquioxane)。多孔隔离层301可具有一孔隙率(porosity)，是介于大约30％到大约95％之间。在一些实施例中，多孔隔离层301的孔隙率可介于大约50％到大约85％之间。多孔隔离层301的多个空的空间可被空气所填满。因此，举例来说，多孔隔离层301的一介电常数可大大地低于仅由氧化硅所制的所述间隙子的一介电常数。因此，多孔隔离层301可大大地降低在上接触点201与水平地邻近的多个导电元件(为了清楚，在图1中未示)之间的寄生电容。意即，多孔隔离层301可大大地减轻一干扰效应(interference effect)，而该干扰效应是位在上接触点201所产生的所述电子信号之间或者是施加到上接触点201的所述电子信号之间。
能量可移除材料可包括一材料，例如一热可分解材料、一光可分解材料、一电子束可分解材料或其组合。举例来说，能量可移除材料可包括一基础材料以及一可分解成孔剂材料，该可分解成孔剂材料是在暴露于一能量源时会被牺牲地移除。
请参考图1，所述第一框架层401可设置在下导电层107与所述多孔隔离层301之间、在第一隔离层103-5与所述多孔隔离层301之间，以及在上导电层203与第一隔离层103-5之间。
为了便于描述，是仅描述一个第一框架层401。在一些实施例中，所述第一框架层401可包括一下部401B、一侧部401S以及一上部401T。下部401B、侧部401S以及上部401T可呈直线形状。侧部401S可连接下部401B与上部401T。
第一框架层401的下部401B可设置在多孔隔离层301的下表面301BS上。换言之，第一框架层401的下部401B设置在下导电层107与所述多孔隔离层301之间。第一框架层401的侧部401S可设置在所述多孔隔离层301的各侧壁301SW上，而各侧壁301SW是设置在与上接触层201的相反处。换言之，第一框架层401的侧部401S可设置在第一隔离层103-5与所述多孔隔离层301之间。第一框架层401的上部401T可设置在上导电层203的下表面与第一隔离层103-5之间。
在一些实施例中，举例来说，第一框架层401可由包含sp2混成的碳原子(hybridized carbon atoms)的一材料所制。在一些实施例中，举例来说，第一框架层401可由一材料所制，该材料包含具有六面晶体结构的碳。在一些实施例中，举例来说，第一框架层401可由石墨烯(graphene)、石墨(graphite)或类似物所制。
请参考图1，第二框架层403可设置在第一隔离层103-5与上导电层203之间、在上导电层203与所述多孔隔离层301之间、在上接触点201与所述多孔隔离层301之间，以及在上接触点201与下导电层107之间。
在一些实施例中，第二框架层403可包括一下部403B、多个侧部403S以及多个上部403T。在剖视图中，下部403B可呈直线形状，并可水平地设置。所述侧部403S可呈直线形状。所述侧部403S可垂直地连接到下部403B的两端。上部403T可水平地设置，并可分别对应连接到所述侧部403S的各端部，而该各端部是位在与下部403B的相反处。
第二框架层403的下部403B可设置在上接触点201的下表面201BS上。换言之，第二框架层403的下部403B可设置在上接触点201与下导电层107之间。第二框架层403的所述侧部403S可设置在所述多孔隔离层301的各侧壁301SW上，而各侧壁301SW是设置在面对上接触点201处。换言之，第二框架层403的所述侧部403S可设置在上接触点201与所述多孔隔离层301之间。
第二框架层403的所述上部403T可设置在所述多孔隔离层301的各上表面301TS上，以及在所述第一框架层401的各上部401T上。换言之，第二框架层403的所述上部403T可设置在第一隔离层103-5与上导电层203之间，以及在上导电层203与所述多孔隔离层301之间。
在一些实施例中，第二框架层403可具有一厚度T1，是等于第一框架层401的一厚度T2。在一些实施例中，第二框架层403的厚度T1可大于第一框架层401的厚度T2。在一些实施例中，第二框架层403的厚度T1可小于第一框架层401的厚度T2。
在一些实施例中，第二框架层403是由与所述第一框架层401相同的材料所制。在一些实施例中，第二框架层403可由与所述第一框架层401不同的材料所制。举例来说，第二框架层403可由包含sp2混成的碳原子(hybridized carbon atoms)的一材料所制。举另一个例子，第二框架层403可由一材料所制，该材料包含具有六面晶体结构的碳。再举另一个例子，第二框架层403可由石墨烯、石墨或类似物所制。
请参考图1，在剖视图中，所述多孔隔离层301可被所述第一框架层401以及第二框架层403所包围。在一些实施例中，所述多孔隔离层301可被第一框架层401的下部401B、第一框架层401的侧部401S、第二框架层403的上部403T以及第二框架层403的侧部403S所包围。所述第一框架层401以及第二框架层403可提供额外的机械支撑给所述多孔隔离层301。
请参考图1，可设置所述覆盖层501以覆盖第二框架层403的上部403T以及第二框架层403的侧部403S。所述覆盖层501覆盖第二框架层403的侧部403S的一厚度T3，是可朝基底101而逐渐缩减。所述覆盖层501的最低点501BP可位在一垂直位面，是较高于第二框架层403的下部403B。换言之，所述覆盖层501可不接触第二框架层403的下部403B。第二框架层403的下部403B并未被所述覆盖层501所覆盖。
在一些实施例中，所述覆盖层501可由任何适合金属、金属氧化物、金属碳化物、金属氮化物或其组合所制。举例来说，所述覆盖层501可由碳化铝、氮化铝、碳化钨或氮化钨所制。在一些实施例中，举例来说，所述覆盖层501可由下列材料所制：氧化铝、氧化铪、氧化锆、氧化钛、氮化钛、氮化钨、氮化硅或氧化硅。所述覆盖层501可当成润湿层(wettinglayers)使用，以改善第二框架层403、上接触点201以及上导电层203之间的粘性(adhesion)。
图2到图6为依据本公开一实施例各半导体元件1B、1C、1D、1E、1F的剖视示意图。请参考图2，半导体元件1B可具有类似于图1所例示的结构。在图2中与图1中相同或相似的元件是已经用类似的元件编号进行标示，并且省略了重复的描述。
请参考图2，所述覆盖层501的最低点501BP可接触第二框架层403的下部403B。应当理解，第二框架层403的下部403B的大部分并未被所述覆盖层501所覆盖。
请参考图3，半导体元件1C可具有类似于图1所例示的结构。在图3中与图1中相同或相似的元件是已经用类似的元件编号进行标示，并且省略了重复的描述。
请参考图3，第一框架层401的下部401B可设置在下导电层107与所述多孔隔离层301之间，以及在上接触点201与下导电层107之间。第二框架层403的下部403B可设置在所述第一框架层401的下部401B上，且设置在所述多孔隔离层301之间。换言之，第二框架层403的下部403B可设置在上接触点201与所述第一框架层401的下部401B之间。所述覆盖层501的最低点501BP可位在一垂直位面，是较高于第二框架层403的下部403B。
请参考图4，半导体元件1D可具有类似于图3所例示的结构。在图4中与图3中相同或相似的元件是已经用类似的元件编号进行标示，并且省略了重复的描述。
请参考图4，所述覆盖层501的最低点501BP可接触第二框架层403的下部403B。应当理解，第二框架层403的下部403B的大部分并未被所述覆盖层501所覆盖。
请参考图5，半导体元件1E可具有类似于图1所例示的结构。在图5中与图1中相同或相似的元件是已经用类似的元件编号进行标示，并且省略了重复的描述。
请参考图5，由上导电层203的各侧壁、所述覆盖层501的各侧壁、第二框架层403的上部403T的各侧壁以及第一框架层401的上部401T的各侧壁所组成的各平面，是大致呈垂直。多个间隙子109是可设置在前述的所述平面上。举例来说，所述间隙子109可由下列材料所制：氧化硅、氮化硅、氮化硅碳(silicon carbon nitride)、氧化氮化硅(siliconnitride oxide)或氮氧化硅。所述间隙子109可使上导电层203、所述第一框架层401、第二框架层403以及所述覆盖层501与在第一隔离层103-7中的相邻的多个导电元件(为了清楚，在图5中未示)电性绝缘。
应当理解，在本公开的描述中，若是存在一个垂直平面，则一表面(或侧壁)是呈“垂直(vertical)”的话，则该表面与该垂直平面的偏离不会超过该表面的均方根粗糙度的三倍。
请参考图6，半导体元件1F可具有类似于图1所例示的结构。在图6中与图1中相同或相似的元件是已经用类似的元件编号进行标示，并且省略了重复的描述。
请参考图6，所述多孔隔离层301的孔隙率可为100％，其是表示所述多孔隔离层301仅包括所述空的空间，且所述多孔隔离层301可当作是多个气隙303。所述气隙303的介电常数是为1.0，其是可大大地降低在上接触点201与垂直邻近的多个导电元件(为了清楚，在图6中未示)之间的寄生电容。
应当理解，“正在形成(forming)”、“已经形成(formed)”以及“形成(form)”的术语，可表示并包括任何产生(creating)、构建(building)、图案化(patterning)、植入(implanting)或沉积(depositing)一元件(element)、一掺杂物(dopant)或一材料的方法。形成方法的例子可包括原子层沉积(atomic layer deposition)、化学气相沉积(chemicalvapor deposition)、物理气相沉积(physical vapor deposition)、喷溅(sputtering)、旋转涂布(spin coating)、扩散(diffusing)、沉积(depositing)、生长(growing)、植入(implantation)、微影(photolithography)、干蚀刻以及湿蚀刻，但并不以此为限。
应当理解，文中所提到的功能或步骤是可发生不同于各图式中的顺序。举例来说，连续显示的两个图式实际上可以大致同时执行，或者是有时可以相反顺序执行，其是取决于所包含的功能或步骤。
图7为依据本公开一实施例一种半导体元件1A的制备方法10的流程示意图。图8到图19为依据本公开一实施例该半导体元件1A的制备方法的一流程的剖视示意图。请参考图7及图8，在步骤S11，可提供一基底101，而一下接触点105、一下导电层107以及多个第一隔离层103-1、103-3、103-5可形成在基底101上，且一第一开口601可形成在第一隔离层103-5中。
请参考图8，基底101可包括一绝缘体上覆半导体结构。在一些实施例中，绝缘体上覆半导体结构可由晶元接合(wafer bonding)所形成。在一些实施例中，绝缘体上覆半导体结构可借由一植入制程所形成，例如布植氧分离(separation by implanting oxygen)。在一些实施例中，一热混合(thermal mixing)制程或一热缩合(thermal condensation)制程可使用在形成绝缘体上覆半导体结构的最上面的半导体材料层中。热混合制程可包括在一惰性环境(例如氦及/或氩)中进行退火(annealing)，同时热缩合制程是可包括在一氧化环境(例如空气、氧、臭氧及/或二氧化氮(NO2))中进行退火。热混合制程与热缩合制程两者的退火温度，是可介于大约600℃到大约1200℃之间。
第一隔离层103-1、103-3、103-5可借由多个沉积制程所形成，例如化学气相沉积、电浆加强化学气相沉积、蒸镀(evaporation)或旋转涂布。在所述沉积制程之后，可分别对应执行多个平坦化制程，以移除多余材料，并提供一大致平坦表面给接下来的处理步骤。在第一隔离层103-1、103-3形成期间，是可形成下接触点105与下导电层107。
第一开口601可形成在第一隔离层103-5中。下导电层107的一部分可经由第一开口601而暴露。在剖视图中，第一开口601的一宽度W4可等于或大于下接触点105的宽度W2。第一开口601的宽度W4可小于下导电层107的一宽度W5。
请参考图7及图9，在步骤S13，一第一框架层401可共形形成在第一开口601中。请参考图9，第一框架层401可共形形成在第一隔离层103-5的上表面上，以及在第一开口601中。在一些实施例中，举例来说，第一框架层401包含sp2混成的碳原子(hybridized carbonatoms)的一材料所制。在一些实施例中，举例来说，第一框架层401可由一材料所制，该材料包含具有六面晶体结构的碳。在一些实施例中，举例来说，第一框架层401可由石墨烯、石墨或类似物所制。
在一些实施例中，第一框架层401可形成在一催化剂基底(catalyst substrate)上，然后转换成在图8中所例示的中间半导体元件上。催化剂基底可包含镍、铜、钴、铂、银、钌、铱、钯、铁与镍的合金、铜与镍的合金、镍与钼的合金、金与镍的合金以及钴与铜的合金。
在一些实施例中，一催化导电层(catalytic conductive layer)(为了清楚，图未示)可共形形成在第一隔离层103-5的上表面上，以及在第一开口601中。第一框架层401可形成在催化导电层上。催化导电层可包含镍、铜、钴、铂、银、钌、铱、钯、铁与镍的合金、铜与镍的合金、镍与钼的合金、金与镍的合金以及钴与铜的合金。
在一些实施例中，第一框架层401可以在多个催化剂的辅助下形成。所述催化剂可为单结晶金属(single crystalline metal)或多结晶金属(polycrystalline metal)、二元合金(binary alloy)或液态金属。举例来说，单结晶金属或多结晶金属可为镍、铜、钴、铂、银、钌、铱或钯。举例来说，二元合金可为铁与镍的合金、铜与镍的合金、镍与钼的合金、金与镍的合金以及钴与铜的合金。举例来说，液态金属可为液态镓、液态铟或液态铜。
请参考图7及图10，一能量可移除层603可形成在第一开口601中。请参考图10，能量可移除层603可形成在如图9所例示的中间半导体元件上，以填满第一开口601。可执行一平坦化制程，例如化学机械研磨或回蚀制程，直到第一隔离层103-5的上表面暴露为止，以移除多余材料，并提供一大致平坦表面给接下来的处理步骤。能量可移除层603可包括一材料，例如热可分解材料、光可分解材料、电子束可解材料或其组合。
请参考图7、图11及图12，在步骤S17，一第二开口607是沿着能量可移除层603与第一框架层401所形成。请参考图11，一第一遮罩层605可形成在如图10所例示的中间半导体元件上，并界定出第二开口607的位置。在一些实施例中，第一遮罩层605可为一光阻层。在一些实施例中，第一遮罩层605可为一堆叠层结构，包括一硬遮罩层、一抗反射涂布层以及一光阻层。
请参考图12，可执行一蚀刻制程，例如一非等向性干蚀刻制程，以移除能量可移除层603的一部分以及第一框架层401的一部分。蚀刻制程可为一单一步骤蚀刻制程或者是一多步骤蚀刻制程。在蚀刻制程之后，可暴露下导电层107的上表面。所述第一框架层401可借由蚀刻制程而划分成两个区段。能量可移除层603可借由蚀刻制程而划分成两各区段。
请参考图7及图13，在步骤S19，一第二框架层403可形成在第二开口607中。请参考图13，第二框架层403可共形形成在第一框架层401上、在能量可移除层603上以及在第二开口607中。第一框架层401与第二框架层403可包围能量可移除层603。第一框架层401与第二框架层403可疑通额外的结构支撑给能量可移除层603。
在一些实施例中，第二框架层403可由与第一框架层401相同的材料所制。在一些实施例中，第二框架层403可由与第一框架层401不同的材料所制。举例来说，第二框架层403可由包含sp2混成的碳原子(hybridized carbon atoms)的一材料所制。举另一个例子，第二框架层403可由一材料所制，该材料包含具有六面晶体结构的碳。再举另一个例子，第二框架层403可由石墨烯、石墨或类似物所制。
在一些实施例中，第二框架层403可形成在一催化剂基底(catalyst substrate)上，然后转换成在图12中所例示的中间半导体元件上。催化剂基底可包含镍、铜、钴、铂、银、钌、铱、钯、铁与镍的合金、铜与镍的合金、镍与钼的合金、金与镍的合金以及钴与铜的合金。
举例来说，能量可移除层603可包括一基础材料以及一可分解成孔剂材料，该可分解成孔剂材料是在暴露于一能量源时会被牺牲地移除。基础材料包括甲基硅倍半氧烷基(methylsilsesquioxane based)材料、低介电常数材料或氧化硅。可分解成孔剂材料可包括一成孔剂有机化合物，其是提供孔隙率给能量可移除层的基础材料。在一些实施例中，能量可移除层603可包括大约95％或更多的可分解成孔剂材料以及大约5％或更少的基础材料。在一些实施例中，能量可移除层603可包括大约30％或更多的可分解成孔剂材料以及大约70％或更少的基础材料。
在一些实施例中，一催化导电层(catalytic conductive layer)(为了清楚，图未示)可共形形成在第一框架层401上、在能量可移除层603上以及在第二开口607中。第二框架层403可形成在催化导电层上。催化导电层可包含镍、铜、钴、铂、银、钌、铱、钯、铁与镍的合金、铜与镍的合金、镍与钼的合金、金与镍的合金以及钴与铜的合金。
在一些实施例中，第二框架层403可以在多个催化剂的辅助下形成。所述催化剂可为单结晶金属(single crystalline metal)或多结晶金属(polycrystalline metal)、二元合金(binary alloy)或液态金属。举例来说，单结晶金属或多结晶金属可为镍、铜、钴、铂、银、钌、铱或钯。举例来说，二元合金可为铁与镍的合金、铜与镍的合金、镍与钼的合金、金与镍的合金以及钴与铜的合金。举例来说，液态金属可为液态镓、液态铟或液态铜。
请参考图7及图14，在步骤S21，多个覆盖层501可形成来覆盖第二框架层403的多个部分。请参考图14，在一些实施例中，所述覆盖层501可由任何适当金属、金属氧化物、金属碳化物、金属氮化物或其组合所制。举例来说，所述覆盖层501可由碳化铝、氮化铝、碳化钨或氮化钨所制。所述覆盖层501借由共形沉积一金属在第二框架层403上以及在第二开口607中所形成。由于第二开口607的几何形状可避免金属到达第二开口607的下表面，因此相较于下部403B，金属可更快沉积在侧部403S。接下来，可施加使用含氮或含碳气体的一电浆处理，以转换金属成为一金属氮化物或一金属碳化物。
在一些实施例中，所述覆盖层501可共形形成在侧部403S与下部403B上。可施加一非等向性蚀刻制程，以移除形成在下部403B处的所述覆盖层501。
在一些实施例中，所述覆盖层501可借由一沉积制程所形成，而沉积制程是例如一原子层沉积法，以精确地控制原子层沉积法的一第一前驱物的数量。举例来说，所述覆盖层501是由下列材料所制：氧化铝、氧化铪、氧化锆、氧化钛、氮化钛、氮化钨、氮化硅或氧化硅。
在一些实施例中，当所述覆盖层501由氧化铝所制时，原子层沉积法的第一前驱物可为三甲基铝(trimethylaluminum)，且原子层沉积法的一第二前驱物可为水或臭氧(ozone)。
在一些实施例中，当所述覆盖层501由氧化铪所制时，原子层沉积法的第一前驱物可为四氯化铪(hafnium tetrachloride)、三级丁氧化铪(hafnium tert-butoxide)、二甲苯胺化铪(hafnium dimethylamide)、乙基甲基酰胺化铪(hafnium ethylmethylamide)、乙胺基化铪(hafnium diethylamide)或甲氧基叔丁醇化铪(hafnium methoxy-t-butoxide)，而原子层沉积法的第二前驱物可为水或臭氧。
在一些实施例中，当所述覆盖层501由氧化锆所制时，原子层沉积法的第一前驱物可为四氯化锆(zirconium tetrachloride)，且原子层沉积法的第二前驱物可为水或臭氧。
在一些实施例中，当所述覆盖层501由氧化钛所制时，原子层沉积法的第一前驱物可为四氯化钛(titanium tetrachloride)、钛酸四乙酯(tetraethyl titanate)或异丙醇钛(Titanium isopropoxide)，且原子层沉积法的第二前驱物可为水或臭氧。
在一些实施例中，当所述覆盖层501由氮化钛所制时，原子层沉积法的第一前驱物可为四氯化钛或氨水(ammonia)。
在一些实施例中，当所述覆盖层501由氮化钨所制时，原子层沉积法的第一前驱物可为六氟化钨(tungsten hexafluoride)或氨水。
在一些实施例中，当所述覆盖层501由氮化硅所制时，原子层沉积法的第一前驱物可为硅烯(silylene)、氯(chlorine)、氨水及/或四氢化二氮(dinitrogen tetrahydride)。
在一些实施例中，当所述覆盖层501由氧化硅所制时，原子层沉积法的第一前驱物可为四氯化硅(silicon tetraisocyanate)或CH3OSi(NCO)3，且原子层沉积法的第二前驱物可为氢或臭氧。
请参考图7及图15到图18，在步骤S23，一上接触点201可形成在第二开口607中，以及一上导电层203可形成在上接触点201上。请参考图15，一层第一导电材料609可沉积在如图14所例示的中间半导体元件上，以完全填满第二开口607，并覆盖所述覆盖层501。举例来说，第一导电材料609可由下列材料所制：钨、钴、锆、钽、钛、铝、钌、铜、金属碳化物(例如碳化钽、碳化钛、碳化钽镁(tantalum magnesium carbide))、金属氮化物(例如氮化钛)、过渡金属铝化物(transition metal aluminides)或其组合。该层第一导电材料609可借由下列方法所沉积：原子层沉积、化学气相沉积或其他共形沉积法。
由于所述覆盖层501的存在，可降低该层第一导电材料609位在第二开口607的各侧壁上的沉积率。因此，第一导电材料609位在第二开口607的各侧壁上的沉积率以及第一导电材料609位在第二开口607的下表面的沉积率，是可变得相互接近。所以，第二开口607可被充填，且在第二开口607的下表面附近没有形成任何孔洞(void)。可执行一平坦化制程，例如化学机械研磨，以提供一大致平坦表面给接下来的处理步骤。
请参考图16，一第二遮罩层611可形成在该层第一导电材料609上，并界定出上导电层203的位置。在一些实施例中，第二遮罩层611可为一光阻层。在一些实施例中，第二遮罩层611可为一堆叠层结构，包括一硬遮罩层、一抗反射涂布层以及一光阻层。
请参考图17，可执行一蚀刻制程，以移除该层第一导电材料609的一部分、所述覆盖层501的一些部分、第二框架层403的一些部分以及第一框架层401的一些部分。在蚀刻制程之后，上接触点201可形成在第二开口607中，且上导电层203可同时形成在上接触点201上。
请参考图18，一第一隔离层103-7可形成在如图17所例示的中间半导体元件上，以覆盖上导电层203。可执行一平坦化制程，例如化学机械研磨，直到上导电层203的一上表面暴露为止，以移除多余材料并提供一大致平坦表面给接下来的处理步骤。
请参考图7及图19，在步骤S25，可执行一能量处理，以转换能量可移除层603成为多个多孔隔离层301。请参考图19，能量处理制程可借由施加一能量源在如图18所例示的中间半导体元件而执行在如图18所例示的中间半导体元件上。能量源可包括热、光或其组合。当热被用来当作能量源时，能量处理的一温度可介于大约800℃到大约900℃之间。当光被用来当作能量源时，可施加一紫外光(ultraviolet light)。能量处理可从能量可移除层603移除可分解成孔剂材料，以产生多个空的空间(孔洞)，且基础材料是保留在原处。
图20到图22为依据本公开一实施例一半导体元件1C的制备方法的一流程的剖视示意图。请参考图20，一中间半导体元件是可以类似于如图8到图11所例示的一程序所制造。可执行一蚀刻制程，以移除能量可移除层603的一部分。应当理解，在蚀刻制程之后，第一框架层401的下部401B仍是完好无损的。蚀刻制程的能量可移除层603的蚀刻率可较快于蚀刻制程的第一框架层401的蚀刻率。举例来说，在蚀刻制程期间，能量可移除层603对第一框架层401的一蚀刻率的比率，可介于大约100：1到大约1.05：1之间。举另一个例子，在蚀刻制程期间，能量可移除层603对第一框架层401的一蚀刻率的比率，可介于大约20：1到大约10：1之间。
请参考图21，第二框架层403可形成在第一框架层401上。第二框架层403的下部403B可形成在第一框架层401的下部401B上。请参考图22，半导体元件1C剩余的各元件是可以类似于如图14到图19的一程序所制造。
图23到图25为依据本公开另一实施例一半导体元件1E的制备方法的流程的剖视示意图。请参考图23，一中间半导体元件是可以类似于如图8到图17所例示的一程序所制造。可形成一层第一隔离材料613，以覆盖第一隔离层103-5的上表面以及上导电层203。举例来说，第一隔离材料613可为下列材料所制：氧化硅、氮化硅、氮化硅碳(silicon carbonnitride)、氧化氮化硅(silicon nitride oxide)或氮氧化硅。
请参考图24，可执行一蚀刻制程，例如一非等向性干蚀刻制程，以移除该层第一隔离材料613的一些部分，且同时形成多个间隙子109。请参考图25，第一隔离层103-7与所述多孔隔离层301可以类似于如图18及图19所例示的一程序所形成。
本公开的一实施例提供一种半导体元件，具有一基底；一上接触点，位在该基底上；一上导电层，位在该上接触点上；多个多孔隔离层，位在该上接触点的两侧上；多个第一框架层，位在所述多孔隔离层的各下表面上以及在所述多孔隔离层的各侧壁上；以及一第二框架层，位在该上接触点与所述多孔隔离层之间、位在该上接触点的下表面上，以及位在所述隔离层的上表面上。
本公开的另一实施例提供一种半导体元件，包括一基底；一上接触点，位在该基底上；一上导电层，位在该上接触点上；多个多孔隔离层，位在该上接触点的两侧上；一第一框架层，位在所述多孔隔离层的各下表面上、在所述多孔隔离层的各侧壁上以及在该上接触点的该下表面上；以及一第二框架层，位在该上接触点与所述多孔隔离层之间、在该上接触点与该第一框架层之间，以及位在所述多孔隔离层的各上表面上。
本公开的另一实施例提供一种半导体元件的制备方法。该制备方法包括：提供一基底；形成一隔离层在该基底上；形成一第一开口在该隔离层中；共形形成一第一框架层在该第一开口中；形成一能量可移除层在该第一框架层上，并充填该第一开口；形成一第二开口以沿着该能量可移除层与该第一框架层设置；共形形成一第二框架层在该第二开口中；形成一上接触点在该第二框架层上，并充填该第二开口，且形成一上导电层在该上接触点上；以及执行一能量处理，以转换该能量可移除层成为多个多孔隔离层在该上接触点的两侧上。
由于本公开该半导体元件的设计，所述多孔隔离层301可降低半导体元件1A的寄生电容。此外，在所述覆盖层501存在的情况下，可制造上接触点201而无须任何孔洞(void)。因此，可改善半导体元件1A的制造良率。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多制程，并且以其他制程或其组合替代上述的许多制程。
再者，本申请案的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的制程、机械、制造、物质组成物、手段、方法、或步骤。据此，此等制程、机械、制造、物质组成物、手段、方法、或步骤是包含于本申请案的权利要求内。

Claims (16)

1.一种半导体元件，包括：
一基底；
一上接触点，位在该基底上；
一上导电层，位在该上接触点上；
多个多孔隔离层，位在该上接触点的两侧上；
多个第一框架层，位在所述多孔隔离层的各下表面上以及在所述多孔隔离层的各侧壁上；
一第二框架层，位在该上接触点与所述多孔隔离层之间、位在该上接触点的下表面上，以及位在所述多孔隔离层的上表面上；以及
多个覆盖层，位在该上接触点与该第二框架层之间，而该第二框架层位在该上接触点与所述多孔隔离层之间；
其中所述第一框架层与该第二框架层由包含具有六面晶体结构的碳的材料形成；
其中所述覆盖层的厚度是朝该基底而逐渐缩减。
2.如权利要求1所述的半导体元件，其中所述第一框架层与该第二框架层包含石墨烯、石墨。
3.如权利要求1所述的半导体元件，其中所述覆盖层的各最低点是接触该第二框架层，而该第二框架层是为位在该上接触点的该下表面处。
4.如权利要求3所述的半导体元件，其中所述覆盖层包含碳化铝、氮化铝、碳化钨或氮化钨。
5.如权利要求1所述的半导体元件，其中所述多孔隔离层的各孔隙率是介于30％到95％之间。
6.如权利要求5所述的半导体元件，还包括一下导电层以及一下接触点，该下导电层位在该上接触点下方，该下接触点位在该下导电层下方，其中该上接触点的一宽度是等于或小于该下接触点的一宽度。
7.如权利要求6所述的半导体元件，还包括多个间隙子，位在该上导电层的各侧壁上。
8.一种半导体元件，包括：
一基底；
一上接触点，位在该基底上；
一上导电层，位在该上接触点上；
多个多孔隔离层，位在该上接触点的两侧上；
一第一框架层，位在所述多孔隔离层的各下表面上、在所述多孔隔离层的各侧壁上以及在该上接触点的该下表面上；以及
一第二框架层，位在该上接触点与所述多孔隔离层之间、在该上接触点与该第一框架层之间，以及位在所述多孔隔离层的各上表面上；
多个覆盖层，位在该上接触点与该第二框架层之间，而该第二框架层是为位在该上接触点与所述多孔隔离层之间处；
其中所述覆盖层的厚度是朝该基底而逐渐缩减。
9.一种半导体元件的制备方法，包括：
提供一基底；
形成一隔离层在该基底上；
形成一第一开口在该隔离层中；
共形形成一第一框架层在该第一开口中；
形成一能量可移除层在该第一框架层上，并充填该第一开口；
形成一第二开口以沿着该能量可移除层与该第一框架层设置；
共形形成一第二框架层在该第二开口中；
形成一上接触点在该第二框架层上，并充填该第二开口，且形成一上导电层在该上接触点上；以及
执行一能量处理，以转换该能量可移除层成为多个多孔隔离层在该上接触点的两侧上。
10.如权利要求9所述的半导体元件的制备方法，还包括一步骤：形成多个覆盖层在该第二框架层的各侧壁上以及在该第二开口中。
11.如权利要求10所述的半导体元件的制备方法，其中所述覆盖层包含碳化铝、氮化铝、碳化钨或氮化钨。
12.如权利要求11所述的半导体元件的制备方法，其中该第一框架层与该第二框架层包含具有六面晶体结构的碳。
13.如权利要求12所述的半导体元件的制备方法，其中所述多孔隔离层的孔隙率是介于30％到95％之间。
14.如权利要求13所述的半导体元件的制备方法，其中该能量可移除层包括一基础材料以及一可分解成孔剂材料。
15.如权利要求14所述的半导体元件的制备方法，其中该基础材料包括氧化硅或甲基硅酸盐、低介电材料。
16.如权利要求15所述的半导体元件的制备方法，其中该能量处理的一能量源为热、光或其组合。
CN202110647081.4A 2020-08-04 2021-06-10 半导体元件及其制备方法 Active CN114068672B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/984,828 US11424187B2 (en) 2020-08-04 2020-08-04 Semiconductor device with porous insulating layers and method for fabricating the same
US16/984,828 2020-08-04

Publications (2)

Publication Number Publication Date
CN114068672A CN114068672A (zh) 2022-02-18
CN114068672B true CN114068672B (zh) 2024-03-29

Family

ID=80113989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110647081.4A Active CN114068672B (zh) 2020-08-04 2021-06-10 半导体元件及其制备方法

Country Status (3)

Country Link
US (2) US11424187B2 (zh)
CN (1) CN114068672B (zh)
TW (1) TWI793599B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107046019A (zh) * 2016-02-05 2017-08-15 台湾积体电路制造股份有限公司 半导体元件结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
WO2005053009A1 (ja) * 2003-11-28 2005-06-09 Nec Corporation 多孔質絶縁膜及びその製造方法並びに多孔質絶縁膜を用いた半導体装置
KR100641362B1 (ko) * 2005-01-13 2006-10-31 삼성전자주식회사 이중 확산방지막을 갖는 배선구조 및 그 제조방법
JP5395542B2 (ja) * 2009-07-13 2014-01-22 株式会社東芝 半導体装置
US8716863B2 (en) * 2011-07-13 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for high performance interconnect
CN103871961B (zh) * 2012-12-17 2017-08-25 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
US10770354B2 (en) * 2017-11-15 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming integrated circuit with low-k sidewall spacers for gate stacks

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107046019A (zh) * 2016-02-05 2017-08-15 台湾积体电路制造股份有限公司 半导体元件结构

Also Published As

Publication number Publication date
CN114068672A (zh) 2022-02-18
US11424187B2 (en) 2022-08-23
US20220045006A1 (en) 2022-02-10
US11616022B2 (en) 2023-03-28
TW202220149A (zh) 2022-05-16
US20220059463A1 (en) 2022-02-24
TWI793599B (zh) 2023-02-21

Similar Documents

Publication Publication Date Title
CN112582415B (zh) 半导体元件及其制备方法
CN114078970B (zh) 半导体元件及其制备方法
CN112563273B (zh) 半导体元件及其制备方法
WO2011160423A1 (zh) 半导体器件的接触的制造方法及具有该接触的半导体器件
CN116247035A (zh) 半导体元件及其制备方法
CN114334961A (zh) 半导体装置结构
CN113658907A (zh) 半导体结构的形成方法
CN114068672B (zh) 半导体元件及其制备方法
CN112447723A (zh) 半导体装置及其制造方法
CN113555341B (zh) 具有气隙的半导体元件
TWI793520B (zh) 半導體元件及其製備方法
CN116247036A (zh) 半导体元件及其制备方法
TW202306116A (zh) 半導體裝置
TW202141735A (zh) 具有氣隙的半導體晶粒結構及其製備方法
CN113314524A (zh) 半导体元件及其制备方法
CN112563245A (zh) 半导体装置及其制造方法
CN110942979A (zh) 半导体结构的形成方法
TWI833530B (zh) 具有可程式設計結構之半導體元件的製備方法
TWI840863B (zh) 具有多孔結構之半導體結構的製備方法
TWI803113B (zh) 具有墊層結構的半導體元件及其製備方法
TWI802885B (zh) 具有石墨烯基元素的半導體元件及其製備方法
US6245633B1 (en) Fabrication method for a double-side double-crown stacked capacitor
US11282743B2 (en) Semiconductor device with multi-layer connecting structure and method for fabricating the same
CN112736082B (zh) 半导体元件及其制备方法
CN114464593A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant