CN116546876A - 电容器件及其形成方法 - Google Patents

电容器件及其形成方法 Download PDF

Info

Publication number
CN116546876A
CN116546876A CN202310353649.0A CN202310353649A CN116546876A CN 116546876 A CN116546876 A CN 116546876A CN 202310353649 A CN202310353649 A CN 202310353649A CN 116546876 A CN116546876 A CN 116546876A
Authority
CN
China
Prior art keywords
dielectric material
material layer
layer
dielectric
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310353649.0A
Other languages
English (en)
Inventor
陈益群
林清俤
邓维平
沈超
施云生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Qunxin Microelectronics Co ltd
Original Assignee
Ningbo Qunxin Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Qunxin Microelectronics Co ltd filed Critical Ningbo Qunxin Microelectronics Co ltd
Priority to CN202310353649.0A priority Critical patent/CN116546876A/zh
Publication of CN116546876A publication Critical patent/CN116546876A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种电容器件及其形成方法，所述方法可以包括：提供半导体衬底；在所述半导体衬底上形成底部介质薄膜；形成介质材料堆叠层，所述介质材料堆叠层覆盖所述底部介质薄膜，且所述介质材料堆叠层包含至少一层第一介质材料层以及多层第二介质材料层的堆叠层；在所述介质材料堆叠层上形成顶部介质薄膜；在所述顶部介质薄膜的表面形成极板材料层；其中，所述第二介质材料层的单位体积的耐压值大于所述第一介质材料层的单位体积的耐压值。本发明可以有效提高电容器件的耐压性能，并且降低生产成本。

Description

电容器件及其形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种电容器件及其形成方法。
背景技术
目前，利用电容器件通交流、隔直流的性质，采用电容器件对电信号(如直流信号)进行隔断的技术被广泛地应用于半导体器件应用中。
在现有的电容器件中，通常会兼容标准的集成电路工艺，采用金属布线工艺分别形成下极板和上极板，并采用氧化硅材料形成上下极板间的介质层，导致生产成本较高，且耐压性不足，难以满足需求。
亟需一种电容器件的形成方法，能够提高电容器件的耐压性能，并且降低生产成本。
发明内容
本发明解决的技术问题是提供一种电容器件及其形成方法，可以有效提高电容器件的耐压性能，并且降低生产成本。
为解决上述技术问题，本发明实施例提供一种电容器件的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成底部介质薄膜；形成介质材料堆叠层，所述介质材料堆叠层覆盖所述底部介质薄膜，且所述介质材料堆叠层包含至少一层第一介质材料层以及多层第二介质材料层的堆叠层；在所述介质材料堆叠层上形成顶部介质薄膜；在所述顶部介质薄膜的表面形成极板材料层；其中，所述第二介质材料层的单位体积的耐压值大于所述第一介质材料层的单位体积的耐压值。
可选的，所述多层第二介质材料层的总厚度是基于预设的目标耐压值、所述第二介质材料层的堆积比率的倒数以及调整因子的乘积确定的；其中，所述目标耐压值越大和/或所述第二介质材料层的堆积比率越小，所述多层第二介质材料层的总厚度越大。
可选的，采用下述公式，确定多层所述第二介质材料层的总厚度：
其中，d用于表示多层所述第二介质材料层的总厚度，Ub用于表示目标耐压值，K用于表示所述第二介质材料层的堆积比率，v用于表示所述第二介质材料层的单个原子的体积，ε0用于表示真空介电常数，εr用于表示所述第二介质材料层的介质相对介电常数，V用于表示所述第二介质材料层的单个晶胞的体积，p用于表示所述第二介质材料层的单个原子的电偶极矩，用于表示所述调整因子。
可选的，所述介质材料堆叠层中的第一介质材料层的数量为多层；其中，部分或全部相邻的第二介质材料层之间被单层第一介质材料层间隔。
可选的，所述介质材料堆叠层中的第一介质材料层的数量为单层；其中，所述第一介质材料层与所述底部介质薄膜之间的第二介质材料层的总厚度与所述第一介质材料层与所述顶部介质薄膜之间的第二介质材料层的总厚度的厚度差小于第一预设厚度。
可选的，所述多层第二介质材料层中的一层或多层为张应力第二介质材料层，其余层为压应力第二介质材料层；其中，所述张应力第二介质材料层的总厚度与所述压应力第二介质材料层的总厚度的厚度差小于第二预设厚度。
可选的，采用低压力化学气相沉积LPCVD工艺形成所述介质材料堆叠层；其中，所述张应力第二介质材料层与所述压应力第二介质材料层的工艺参数满足以下一项或多项：所述张应力第二介质材料层的沉积温度小于所述压应力第二介质材料层的沉积温度；所述张应力第二介质材料层的反应压力大于所述压应力第二介质材料层的反应压力；所述张应力第二介质材料层的第一反应材料与第二反应材料的流量比小于所述压应力第二介质材料层的流量比。
可选的，所述第二介质材料层的材料为氮化硅；其中，所述第一反应材料含硅元素，所述第二反应材料含氮元素。
可选的，所述张应力第二介质材料层的沉积温度选自：750℃～850℃；所述压应力第二介质材料层的沉积温度选自：800℃～900℃；其中，所述张应力第二介质材料层的沉积温度小于所述压应力第二介质材料层的沉积温度。
可选的，所述形成介质材料堆叠层，包括：升高所述沉积温度直至达到所述压应力第二介质材料层的沉积温度；形成一层或多层所述压应力第二介质材料层；逐渐降低所述沉积温度，并在所述压应力第二介质材料层上形成所述第一介质材料层；继续降低所述沉积温度直至达到所述张应力第二介质材料层的沉积温度；在所述第一介质材料层上形成一层或多层所述张应力第二介质材料层。
可选的，所述张应力第二介质材料层的反应压力选自：45Pa～95Pa；所述压应力第二介质材料层的反应压力选自：20Pa～50Pa。
可选的，所述张应力第二介质材料层的第一反应材料与第二反应材料的流量比选自1:3～3:1之间；所述压应力第二介质材料层的第一反应材料与第二反应材料的流量比选自6:1～10:1之间。
可选的，满足以下一项或多项：所述底部介质薄膜的材料为氧化硅；所述顶部介质薄膜的材料为氧化硅；所述第一介质材料层的材料为氧化硅；所述第二介质材料层的材料为氮化硅；所述极板材料层的材料为导电材料。
可选的，所述半导体衬底具有掺杂离子，且所述半导体衬底的电阻率小于预设电阻率阈值。
为解决上述技术问题，本发明实施例提供一种电容器件，包括：半导体衬底；底部介质薄膜，所述底部介质薄膜位于所述半导体衬底上；介质材料堆叠层，所述介质材料堆叠层覆盖所述底部介质薄膜，且所述介质材料堆叠层包含至少一层第一介质材料层以及多层第二介质材料层的堆叠层；顶部介质薄膜，所述顶部介质薄膜位于所述介质材料堆叠层上；极板材料层，位于所述顶部介质薄膜的表面；其中，所述第二介质材料层的单位体积的耐压值大于所述第一介质材料层的单位体积的耐压值。
可选的，所述介质材料堆叠层中的第一介质材料层的数量为多层；其中，部分或全部相邻的第二介质材料层之间被单层第一介质材料层间隔。
可选的，所述介质材料堆叠层中的第一介质材料层的数量为单层；其中，所述第一介质材料层与所述底部介质薄膜之间的第二介质材料层的总厚度与所述第一介质材料层与所述顶部介质薄膜之间的第二介质材料层的总厚度的厚度差小于第一预设厚度。
可选的，所述多层第二介质材料层中的一层或多层为张应力第二介质材料层，其余层为压应力第二介质材料层；其中，所述张应力第二介质材料层的总厚度与所述压应力第二介质材料层的总厚度的厚度差小于第二预设厚度。
可选的，满足以下一项或多项：所述底部介质薄膜的材料为氧化硅；所述顶部介质薄膜的材料为氧化硅；所述第一介质材料层的材料为氧化硅；所述第二介质材料层的材料为氮化硅；所述极板材料层的材料为导电材料。
可选的，所述半导体衬底具有掺杂离子，且所述半导体衬底的电阻率小于预设电阻率阈值。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在本发明实施例中，采用半导体衬底作为下极板，并在形成底部介质薄膜的基础上，形成包含至少一层第一介质材料层以及多层第二介质材料层的堆叠层的介质材料堆叠层，然后在介质材料堆叠层上形成顶部介质薄膜和极板材料层用作上极板，由于第二介质材料层的单位体积的耐压值大于所述第一介质材料层的单位体积的耐压值，因此相比于仅采用第一介质材料层作为电容器件的介质层，采用本发明实施例的方案，可以通过多层第二介质材料层，有效提高电容器件的耐压性能，更好地满足高耐压工作场景的需求。此外，相比于现有技术中的下极板需要通过两道光刻工艺形成金属极板，采用本发明实施例的方案，通过采用半导体衬底作为下极板，可以省略两道光刻工艺及其相关工艺，有效降低工艺成本，提高生产效率。
进一步，所述多层第二介质材料层的总厚度是基于预设的目标耐压值、所述第二介质材料层的堆积比率的倒数以及调整因子的乘积确定的；其中，所述目标耐压值越大和/或所述第二介质材料层的堆积比率越小，所述多层第二介质材料层的总厚度越大。采用上述方案，可以基于对耐压性能的具体需求、第二介质材料层的堆积比率(又可称为致密度)，确定合适的第二介质材料层的总厚度，从而使得形成的电容器件在能够满足更多高耐压工作场景的需求的同时，还能够满足定制化需求。
进一步，在本发明实施例的一种具体实施方式中，所述介质材料堆叠层中的第一介质材料层的数量为多层，其中，部分或全部相邻的第二介质材料层之间被单层第一介质材料层间隔，从而可以形成两种介质材料层的间隔堆叠层，一方面避免单层第二介质材料层的厚度过厚导致工艺难度增大，另一方面通过间隔的多层第一介质材料层分别提高相邻的第二介质材料层之间的粘附性和平衡应力，提高电容器件的品质。
进一步，在本发明实施例的另一种具体实施方式中，所述介质材料堆叠层中的第一介质材料层的数量为单层，其中，所述第一介质材料层与所述底部介质薄膜之间的第二介质材料层的总厚度与所述第一介质材料层与所述顶部介质薄膜之间的第二介质材料层的总厚度的厚度差小于第一预设厚度，从而可以形成被单层第一介质材料层分割开的上下两部分第二介质材料层，且上下两部分第二介质材料层的厚度比较一致，既可以通过较少数量的第一介质材料层降低工艺切换频率，提高生产效率，还可以降低某些第二介质材料层的厚度，避免由于过厚导致工艺难度增大，还可以通过间隔的第一介质材料层提高粘附性和平衡应力，提高电容器件的品质。
进一步，所述多层第二介质材料层中的一层或多层为张应力第二介质材料层，其余层为压应力第二介质材料层，其中，所述张应力第二介质材料层的总厚度与所述压应力第二介质材料层的总厚度的厚度差小于第二预设厚度。采用上述方案，可以更好地平衡张应力和压应力，降低因应力不平衡导致器件翘曲变形的可能性。
进一步，采用LPCVD工艺形成所述介质材料堆叠层；所述张应力第二介质材料层与所述压应力第二介质材料层的工艺参数满足以下一项或多项：所述张应力第二介质材料层的沉积温度小于所述压应力第二介质材料层的沉积温度；所述张应力第二介质材料层的反应压力大于所述压应力第二介质材料层的反应压力；所述张应力第二介质材料层的第一反应材料与第二反应材料的流量比小于所述压应力第二介质材料层的流量比，从而在保持耐压性能的基础上，可以基于LPCVD工艺的一种或多种工艺参数调整，形成应力平衡性能更佳的介质材料堆叠层。
进一步，所述第二介质材料层的材料为氮化硅；其中，所述第一反应材料含硅元素，所述第二反应材料含氮元素。采用上述方案，由于氮化硅相比于其他多种介质材料(如氧化硅)具有更高的应力，因此通过对LPCVD工艺的一种或多种工艺参数进行调整，能够更好地调整应力高的材料的应力平衡，进一步提高器件的品质。
进一步，升高所述沉积温度直至达到所述压应力第二介质材料层的沉积温度；形成一层或多层所述压应力第二介质材料层；逐渐降低所述沉积温度，并在所述压应力第二介质材料层上形成所述第一介质材料层；继续降低所述沉积温度直至达到所述张应力第二介质材料层的沉积温度；在所述第一介质材料层上形成一层或多层所述张应力第二介质材料层。采用上述方案，可以先升高温度形成一层或多层所述压应力第二介质材料层，再逐渐降低温度，形成第一介质材料层和一层或多层所述张应力第二介质材料层，可以形成应力平衡性能更佳的介质材料堆叠层，并且相比于先形成低温介质材料层(如张应力第二介质材料层)，再升高温度，最后还需要等待一定的降温时长，避免高温对后续工艺中的极板材料层产生负面影响，采用本发明实施例的方案，可以在保持耐压性能、形成应力平衡性能更佳的介质材料堆叠层的基础上，采用更合理的升降温曲线，有效降低对后续工艺中的极板材料层的影响。
附图说明
图1是现有技术中一种电容器件的剖面结构示意图；
图2是本发明实施例中一种电容器件的形成方法的流程图；
图3至图4是本发明实施例中一种电容器件的形成方法中各步骤对应的器件剖面结构示意图；
图5是本发明实施例中另一种电容器件的剖面结构示意图；
图6是本发明实施例中又一种电容器件的剖面结构示意图；
图7是本发明实施例中再一种电容器件的剖面结构示意图；
图8是本发明实施例中还一种电容器件的剖面结构示意图。
附图标记说明：
半导体衬底100、薄膜层110、下极板120、介质层130、介质子层131、介质子层132、介质子层133、介质子层134、上极板140、半导体衬底200、底部介质薄膜210、介质材料堆叠层220、第一介质材料层221、第二介质材料层222、顶部介质薄膜230、极板材料层240、第一保护层250、第二保护层260、介质材料堆叠层320、第一介质材料层321、压应力第二介质材料层322、张应力第二介质材料层323、介质材料堆叠层420、第一介质材料层421、压应力第二介质材料层422、张应力第二介质材料层423。
具体实施方式
在现有的电容器件中，通常会兼容标准的集成电路工艺，采用金属布线工艺分别形成下极板和上极板，由于每层金属布线均需要两次光刻工艺形成层间介质层和金属层，导致生产成本较高。此外，现有的上下极板间的介质层均是由氧化硅材料形成，其可靠性和耐压性受到每层氧化硅层影响。
参照图1，图1是现有技术中一种电容器件的剖面结构示意图。
所述电容器件包括半导体衬底100、下极板120、介质层130以及上极板140。
其中，介质层130可以包含多层介质子层，例如图1示出的介质子层131、介质子层132、介质子层133以及介质子层134。
在现有技术的一种具体应用中，各层介质子层的材料可以为氧化硅，下极板120和上极板140的材料可以为金属铝。
需要指出的是，为了在半导体衬底100上形成下极板120，可以增加薄膜层110以提高下极板120与半导体衬底100之间的粘附性。
经过研究发现，以介质层130厚度在8um到10um之间为例进行计算，介质层130的耐压值约为500Vrms/um，单个隔离电容的耐压值约为4000Vrms到5000Vrms，在许多高耐压工作场景中难以满足需求。
经过研究进一步发现，如图1所示，下极板120和上极板140之间形成隔离电容，可以用于实现隔离功能，然而，下极板120和半导体衬底100之间还会形成寄生电容，导致发生传输信号的损耗问题。在现有技术的一种具体应用中，薄膜层110的厚度是介质层130的一半左右，则等效寄生电容值达到隔离电容的两倍左右，其形成的传输信号损耗问题非常严重。
进一步，由于隔离电容需要和其他电路在同一芯片上形成，其面积受限严重，导致隔离电容值较小，例如面积为500um×500um的隔离电容的电容值仅为1pF左右，其可靠性和耐压性进一步受到影响。
在本发明实施例中，采用半导体衬底作为下极板，并在形成底部介质薄膜的基础上，形成包含至少一层第一介质材料层以及多层第二介质材料层的堆叠层的介质材料堆叠层，然后在介质材料堆叠层上形成顶部介质薄膜和极板材料层用作上极板，由于第二介质材料层的单位体积的耐压值大于所述第一介质材料层的单位体积的耐压值，因此相比于仅采用第一介质材料层作为电容器件的介质层，采用本发明实施例的方案，可以通过多层第二介质材料层，有效提高电容器件的耐压性能，更好地满足高耐压工作场景的需求。此外，相比于现有技术中的下极板需要通过两道光刻工艺形成金属极板，采用本发明实施例的方案，通过采用半导体衬底作为下极板，可以省略两道光刻工艺及其相关工艺，有效降低工艺成本，提高生产效率。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参照图2，图2是本发明实施例中一种电容器件的形成方法的流程图。所述电容器件的形成方法可以包括步骤S21至步骤S25：
步骤S21：提供半导体衬底；
步骤S22：在所述半导体衬底上形成底部介质薄膜；
步骤S23：形成介质材料堆叠层，所述介质材料堆叠层覆盖所述底部介质薄膜，且所述介质材料堆叠层包含至少一层第一介质材料层以及多层第二介质材料层的堆叠层；
步骤S24：在所述介质材料堆叠层上形成顶部介质薄膜；
步骤S25：在所述顶部介质薄膜的表面形成极板材料层。
其中，所述第二介质材料层的单位体积的耐压值大于所述第一介质材料层的单位体积的耐压值。
下面结合图3至图4对上述各个步骤进行说明。
图3至图4是本发明实施例中一种电容器件的形成方法中各步骤对应的器件剖面结构示意图。
参照图3，提供半导体衬底200，在所述半导体衬底200上形成底部介质薄膜210，形成覆盖所述底部介质薄膜210的介质材料堆叠层220，在所述介质材料堆叠层220上形成顶部介质薄膜230，在所述顶部介质薄膜230的表面形成极板材料层240。
在具体实施中，所述半导体衬底200可以为硅衬底，或者所述半导体衬底200的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等适当的材料，所述半导体衬底200还可以为绝缘体表面的硅衬底或者绝缘体表面的锗衬底，或者是生长有外延层(Epitaxy layer，Epi layer)的衬底。
进一步地，所述半导体衬底200具有掺杂离子，且所述半导体衬底200的电阻率小于预设电阻率阈值。
其中，所述半导体衬底200的掺杂类型可以为N型掺杂，还可以为P型掺杂。
非限制性地，所述预设电阻率阈值可以为120mΩ·cm。
在本发明实施例中，通过设置半导体衬底200的电阻率小于预设电阻率阈值，可以实现电容器件的下极板的导电有效性。
作为一个非限制性的具体实施例，所述半导体衬底200的电阻率可以选自：1mΩ·cm至100mΩ·cm，例如可以为50mΩ·cm。
进一步地，在形成电容器件之后，还可以自背面对半导体衬底200进行减薄处理，例如得到的半导体衬底200的厚度可以为300um到500um。
在本发明实施例中，通过采用半导体衬底200作为下极板，并且控制下极板具有适当的电阻率和厚度，可以经由电容器件的背面引出下极板，相比于图1示出的现有技术，本发明实施例中不会形成寄生电容。
进一步地，可以对半导体衬底200进行化学清洗，以改善下极板与后续形成的材料的粘附性。
更进一步地，可以采用有机溶剂清洗或无机酸清洗方式，有助于去除水气、灰尘杂质和钠离子污染等。
进一步地，在半导体衬底200为硅衬底的情况下，底部介质薄膜210的材料可以为氧化硅。
其中，所述氧化硅例如可以为SiO2。
可以理解的是，在半导体衬底200为其他材料的衬底的情况下，底部介质薄膜210的材料可以适应性改变，例如半导体衬底200为锗衬底，则底部介质薄膜210的材料可以为氧化锗。
进一步地，所述底部介质薄膜210的厚度可以小于预设的薄膜厚度阈值。
作为一个非限制性的例子，所述薄膜厚度阈值可以为2μm，所述底部介质薄膜210的厚度可以选自0.1μm至2μm，例如可以为1μm。
更进一步地，可以采用热氧化技术，形成所述底部介质薄膜210，从而可以热氧化生长的材料致密性高的特性，提高底部介质薄膜210的耐压特性、抗载流子穿透的能力。
更进一步地，所述热氧化技术的氧化方式可以为干氧-湿氧-干氧交替的氧化方式，其中，干氧氧化用于改善半导体衬底200与后续形成的材料层的粘附性，湿氧氧化用于提高底部介质薄膜210的生长速度。
进一步地，介质材料堆叠层220可以包含至少一层第一介质材料层221以及多层第二介质材料层222的堆叠层。
其中，多层第二介质材料层222的厚度可以一致或不一致。
进一步地，所述多层第二介质材料层222的总厚度是基于预设的目标耐压值、所述第二介质材料层222的堆积比率的倒数以及调整因子的乘积确定的；其中，所述目标耐压值越大和/或所述第二介质材料层222的堆积比率越小，所述多层第二介质材料层222的总厚度越大。
其中，耐压值用于表示电容电极之间能够承受的瞬时电压最大值。具体而言，当电容两极之间的电压超过了耐压值时，电介质会因为极间电场过强而发生电离，导致电容被击穿。电容器件的耐压值上限又可以被称为击穿电压。
堆积比率又可以称为致密度或空间最大利用率，是指晶胞中原子本身所占的体积百分数，即晶胞中所包含的原子体积与晶胞体积的比值。
在本发明实施例中，堆积比率可以采用下述公式进行计算：
其中，K用于表示堆积比率，n用于表示原子个数，v用于表示单个原子的体积，V用于表示单个晶胞的体积。
在本发明实施例中，所述多层第二介质材料层222的总厚度是基于预设的目标耐压值、所述第二介质材料层222的堆积比率的倒数以及调整因子的乘积确定的；其中，所述目标耐压值越大和/或所述第二介质材料层222的堆积比率越小，所述多层第二介质材料层222的总厚度越大。采用上述方案，可以基于对耐压性能的具体需求、第二介质材料层222的堆积比率，确定合适的第二介质材料层222的总厚度，从而使得形成的电容器件在能够满足更多高耐压工作场景的需求的同时，还能够满足定制化需求。
更进一步地，可以采用下述公式，确定多层所述第二介质材料层222的总厚度：
其中，d用于表示多层所述第二介质材料层222的总厚度，Ub用于表示目标耐压值，K用于表示所述第二介质材料层222的堆积比率，v用于表示所述第二介质材料层222的单个原子的体积，ε0用于表示真空介电常数，εr用于表示所述第二介质材料层222的介质相对介电常数，V用于表示所述第二介质材料层222的单个晶胞的体积，p用于表示所述第二介质材料层222的单个原子的电偶极矩，用于表示所述调整因子。
在本发明实施例中，通过采用上述公式，可以基于对耐压性能的具体需求、第二介质材料层222的堆积比率，确定具体的第二介质材料层222的总厚度，从而进一步提高厚度确定的准确性。
进一步地，所述介质材料堆叠层220中的第一介质材料层221的数量为多层；其中，部分或全部相邻的第二介质材料层222之间被单层第一介质材料层221间隔。
如图3示出的电容器件中，全部相邻的第二介质材料层222之间均被单层第一介质材料层221间隔。
在本发明实施例的一种具体实施方式中，所述介质材料堆叠层220中的第一介质材料层221的数量为多层，其中，部分或全部相邻的第二介质材料层222之间被单层第一介质材料层221间隔，从而可以形成两种介质材料层的间隔堆叠层，一方面避免单层第二介质材料层222的厚度过厚导致工艺难度增大，另一方面通过间隔的多层第一介质材料层221分别提高相邻的第二介质材料层222之间的粘附性和平衡应力，提高电容器件的品质。
进一步地，所述介质材料堆叠层220中的第一介质材料层221的数量可以为单层；其中，所述第一介质材料层221与所述底部介质薄膜210之间的第二介质材料层222的总厚度与所述第一介质材料层221与所述顶部介质薄膜230之间的第二介质材料层222的总厚度的厚度差小于第一预设厚度。
更进一步地，所述第一预设厚度可以较小，例如可以为第二介质材料层222的总厚度的预设百分比，所述预设百分比例如选自1％至20％。
具体地，对于仅有单层第一介质材料层221的情况，可以尽可能设置第一介质材料层221居于介质材料堆叠层220的中间位置。
在本发明实施例的另一种具体实施方式中，所述介质材料堆叠层220中的第一介质材料层221的数量为单层，其中，所述第一介质材料层221与所述底部介质薄膜210之间的第二介质材料层222的总厚度与所述第一介质材料层221与所述顶部介质薄膜230之间的第二介质材料层222的总厚度的厚度差小于第一预设厚度，从而可以形成被单层第一介质材料层221分割开的上下两部分第二介质材料层222，且上下两部分第二介质材料层222的厚度比较一致，既可以通过较少数量的第一介质材料层221降低工艺切换频率，提高生产效率，还可以降低某些第二介质材料层222的厚度，避免由于过厚导致工艺难度增大，还可以通过间隔的第一介质材料层221提高粘附性和平衡应力，提高电容器件的品质。
进一步地，所述第一介质材料层221的材料可以为氧化硅；所述第二介质材料层222的材料可以为氮化硅。
其中，所述氧化硅例如可以为SiO2，所述氮化硅例如可以为Si3N4。
更进一步地，可以采用低压力化学气相沉积(Low Pressure Chemical VaporDeposition，LPCVD)工艺形成所述介质材料堆叠层220，从而可以利用LPCVD工艺生长的薄膜结构致密的性能，进一步提高第一介质材料层221和第二介质材料层222的堆积比率，根据前述公式可知，提高堆积比率有助于降低材料厚度，进一步降低工艺成本和提高生产效率。
在本发明实施例中，通过选择LPCVD工艺，可以在降低材料厚度的基础上，进一步抑制杂质和潮气的扩散，提高台阶覆盖能力和沉积均匀性。
进一步地，顶部介质薄膜230的材料可以为氧化硅。
进一步地，所述顶部介质薄膜230的厚度可以小于预设的薄膜厚度。
作为一个非限制性的例子，所述薄膜厚度可以为1μm，所述顶部介质薄膜230的厚度可以选自0.1μm至1μm，例如可以为0.5μm。
更进一步地，可以采用等离子体增强化学气相沉积工艺(Plasma EnhancedChemical Vapor Deposition，PECVD)技术，形成所述顶部介质薄膜230，从而可以提高顶部介质薄膜230与后续形成的极板材料层240之间的粘附性。
进一步地，所述极板材料层240的材料可以为导电材料。
具体地，所述极板材料层240的材料可以选自以下任一种，或选自以下多种的组合：铝、铜、银、金、铂、铱、钨、镁、钼、铂铱合金、钛合金、石墨、碳纳米管以及聚乙烯二氧噻吩PEDOT。
在一个非限制性的具体实施例中，可以采用铜铝合金(如AlCu或AlSiCu)。
具体地，可以利用铝层光刻版把芯片边缘的铝刻蚀掉，留出划片通道，以免划片划伤铝层。
进一步地，可以采用干法刻蚀技术，以避免湿法腐蚀液对顶部介质薄膜230的表面产生影响，同时减轻腐蚀液对金属层下面金属的侧向腐蚀问题。
更进一步地，为了进一步提高顶部介质薄膜230与极板材料层240的粘附性，可以采用高温烘焙和六甲基硅亚胺对顶部介质薄膜230进行处理，以消除顶部介质薄膜230表面的OH基等亲水基团。
参照图4，可以在极板材料层240上形成第一保护层250和第二保护层260。
其中，第一保护层250的材料可以是氧化硅，厚度可以在1μm左右。第二保护层260的材料可以是聚酰亚胺PI，厚度可以在1μm左右。
其中，聚酰亚胺PI具有较强的机械性能，耐化学腐蚀性能以及抗潮湿能力，从而改善高压特性和可靠性。
更进一步地，可以利用图形化的掩膜版去除第一保护层250和第二保护层260的一部分，以暴露出极板材料层240的一部分表面。
在本发明实施例中，还可以对半导体衬底200进行减薄处理，例如减薄到150μm至200μm，以减小串联电阻，然后可以通过划片分出单个电容器件。
在本发明实施例中，采用半导体衬底200作为下极板，并在形成底部介质薄膜210的基础上，形成包含至少一层第一介质材料层221以及多层第二介质材料层222的堆叠层的介质材料堆叠层220，然后在介质材料堆叠层220上形成顶部介质薄膜230和极板材料层240用作上极板，由于第二介质材料层222的单位体积的耐压值大于所述第一介质材料层221的单位体积的耐压值，因此相比于仅采用第一介质材料层221作为电容器件的介质层，采用本发明实施例的方案，可以通过多层第二介质材料层222，有效提高电容器件的耐压性能，更好地满足高耐压工作场景的需求。此外，相比于现有技术中的下极板需要通过两道光刻工艺形成金属极板，采用本发明实施例的方案，通过采用半导体衬底200作为下极板，可以省略两道光刻工艺及其相关工艺，有效降低工艺成本，提高生产效率。
参照图5，图5是本发明实施例中另一种电容器件的剖面结构示意图，
如图5所示，所述多层第二介质材料层中的一层或多层为张应力第二介质材料层323，其余层为压应力第二介质材料层322；其中，所述张应力第二介质材料层323的总厚度与所述压应力第二介质材料层322的总厚度的厚度差小于第二预设厚度。
更进一步地，所述第二预设厚度可以较小，例如可以为第二介质材料层320的总厚度的预设百分比，所述预设百分比例如选自1％至20％。
在本发明实施例中，所述多层第二介质材料层中的一层或多层为张应力第二介质材料层323，其余层为压应力第二介质材料层322；其中，所述张应力第二介质材料层323的总厚度与所述压应力第二介质材料层322的总厚度的厚度差小于第二预设厚度。采用上述方案，可以更好地平衡张应力和压应力，降低因应力不平衡导致器件翘曲变形的可能性。
更进一步地，可以采用低压力化学气相沉积LPCVD工艺形成所述介质材料堆叠层320；其中，所述张应力第二介质材料层323与所述压应力第二介质材料层322的工艺参数可以满足以下一项或多项：所述张应力第二介质材料层323的沉积温度小于所述压应力第二介质材料层322的沉积温度；所述张应力第二介质材料层323的反应压力大于所述压应力第二介质材料层322的反应压力；所述张应力第二介质材料层323的第一反应材料与第二反应材料的流量比小于所述压应力第二介质材料层322的流量比。
在本发明实施例中，采用LPCVD工艺形成所述介质材料堆叠层320；所述张应力第二介质材料层323与所述压应力第二介质材料层322的工艺参数满足以下一项或多项：所述张应力第二介质材料层323的沉积温度小于所述压应力第二介质材料层322的沉积温度；所述张应力第二介质材料层323的反应压力大于所述压应力第二介质材料层322的反应压力；所述张应力第二介质材料层323的第一反应材料与第二反应材料的流量比小于所述压应力第二介质材料层322的流量比，从而在保持耐压性能的基础上，可以基于LPCVD工艺的一种或多种工艺参数调整，形成应力平衡性能更佳的介质材料堆叠层320。
更进一步地，所述第二介质材料层的材料可以为氮化硅；其中，所述第一反应材料含硅元素，所述第二反应材料含氮元素。
在本发明实施例中，所述第二介质材料层的材料为氮化硅；其中，所述第一反应材料含硅元素，所述第二反应材料含氮元素。采用上述方案，由于氮化硅相比于其他多种介质材料(如氧化硅)具有更高的应力，因此通过对LPCVD工艺的一种或多种工艺参数进行调整，能够更好地调整应力高的材料的应力平衡，进一步提高器件的品质。
在一个非限制性的具体实施例中，所述第一反应材料可以是二氯甲硅烷(SiH2Cl2)，所述第二反应材料可以是氨气(NH3)。
更进一步地，所述张应力第二介质材料层323的沉积温度选自：750℃～850℃；所述压应力第二介质材料层322的沉积温度选自：800℃～900℃；其中，所述张应力第二介质材料层323的沉积温度小于所述压应力第二介质材料层322的沉积温度。
更进一步地，所述形成介质材料堆叠层320的步骤可以包括：升高所述沉积温度直至达到所述压应力第二介质材料层322的沉积温度；形成一层或多层所述压应力第二介质材料层322；逐渐降低所述沉积温度，并在所述压应力第二介质材料层322上形成所述第一介质材料层321；继续降低所述沉积温度直至达到所述张应力第二介质材料层323的沉积温度；在所述第一介质材料层321上形成一层或多层所述张应力第二介质材料层323。
在本发明实施例中，升高所述沉积温度直至达到所述压应力第二介质材料层322的沉积温度；形成一层或多层所述压应力第二介质材料层322；逐渐降低所述沉积温度，并在所述压应力第二介质材料层322上形成所述第一介质材料层321；继续降低所述沉积温度直至达到所述张应力第二介质材料层323的沉积温度；在所述第一介质材料层321上形成一层或多层所述张应力第二介质材料层323。采用上述方案，可以先升高温度形成一层或多层所述压应力第二介质材料层322，再逐渐降低温度，形成第一介质材料层321和一层或多层所述张应力第二介质材料层323，可以形成应力平衡性能更佳的介质材料堆叠层320，并且相比于先形成低温介质材料层(如张应力第二介质材料层323)，再升高温度，最后还需要等待一定的降温时长，避免高温对后续工艺中的极板材料层产生负面影响，采用本发明实施例的方案，可以在保持耐压性能、形成应力平衡性能更佳的介质材料堆叠层320的基础上，采用更合理的升降温曲线，有效降低对后续工艺中的极板材料层的影响。
需要指出的是，在图5示出的电容器件中，在部分或全部相邻的压应力第二介质材料层322之间，还可以形成第一介质材料层321，此时可以直接在前一层形成的压应力第二介质材料层322的沉积温度基础上，继续形成第一介质材料层321，也即可以不对形成第一介质材料层321的沉积温度进行特殊调整。
在图5示出的电容器件中，在部分或全部相邻的张应力第二介质材料层323之间，还可以形成第一介质材料层321，此时可以直接在前一层形成的张应力第二介质材料层323的沉积温度基础上，继续形成第一介质材料层321，也即可以不对形成第一介质材料层321的沉积温度进行特殊调整。
进一步地，所述张应力第二介质材料层323的反应压力可以选自：45Pa～95Pa；所述压应力第二介质材料层322的反应压力可以选自：20Pa～50Pa。
其中，所述反应压力可以通过调节沉积腔室的腔压实现。
在具体实施中，通过选择适当的反应压力，且所述张应力第二介质材料层323的反应压力大于所述压应力第二介质材料层322的反应压力，可以在保持耐压性能的基础上，形成应力平衡性能更佳的介质材料堆叠层320。
进一步地，所述张应力第二介质材料层323的第一反应材料与第二反应材料的流量比选自1:3～3:1之间；所述压应力第二介质材料层322的第一反应材料与第二反应材料的流量比选自6:1～10:1之间。
其中，所述第二介质材料层的材料可以为氮化硅；其中，所述第一反应材料含硅元素，所述第二反应材料含氮元素。在一个非限制性的具体实施例中，所述第一反应材料可以是二氯甲硅烷(SiH2Cl2)，所述第二反应材料可以是氨气(NH3)。
在具体实施中，通过选择适当的反应材料的流量比，且所述张应力第二介质材料层323的第一反应材料与第二反应材料的流量比小于所述压应力第二介质材料层322的流量比，可以在保持耐压性能的基础上，形成应力平衡性能更佳的介质材料堆叠层320。
参照图6，图6是本发明实施例中又一种电容器件的剖面结构示意图。以下对图6与图5中不同的内容进行说明。
如图6所示，介质材料堆叠层320可以仍然包括第一介质材料层321、压应力第二介质材料层322以及张应力第二介质材料层323。
其中，压应力第二介质材料层322的数量可以为多层，张应力第二介质材料层323的数量可以为多层，压应力第二介质材料层322和张应力第二介质材料层323交替排列，第一介质材料层321的数量可以为多层。
其中，部分或全部相邻的压应力第二介质材料层322之间，可以形成有第一介质材料层321，部分或全部相邻的张应力第二介质材料层323之间，也可以形成有第一介质材料层321，压应力第二介质材料层322与张应力第二介质材料层323之间可以形成有第一介质材料层321。
在本发明实施例中，通过形成压应力第二介质材料层322和张应力第二介质材料层323交替排列的方式，可以在保持介质材料堆叠层320的耐压性能的基础上，进一步提高应力平衡性能。
参照图7，图7是本发明实施例中再一种电容器件的剖面结构示意图。
如图7所示，介质材料堆叠层420可以包括第一介质材料层421、压应力第二介质材料层422以及张应力第二介质材料层423。
其中，第一介质材料层421的数量可以为单层，所述第一介质材料层421与所述底部介质薄膜210之间的第二介质材料层的总厚度(如图7示出的压应力第二介质材料层422的厚度之和)与所述第一介质材料层与所述顶部介质薄膜230之间的第二介质材料层的总厚度(如图7示出的张应力第二介质材料层423的厚度之和)的厚度差小于第一预设厚度。
其中，有关第一预设厚度的更多内容，请参照前文以及图3至图4的相关描述，此处不再赘述。
其中，压应力第二介质材料层422的数量可以为多层，张应力第二介质材料层423的数量可以为多层，且压应力第二介质材料层422可以连续排列，张应力第二介质材料层423也可以连续排列。
在本发明实施例中，采用上述方案，可以先升高温度形成一层或多层所述压应力第二介质材料层422，再逐渐降低温度，形成第一介质材料层421和一层或多层所述张应力第二介质材料层423，可以形成应力平衡性能更佳的介质材料堆叠层420，并且相比于先形成低温介质材料层(如张应力第二介质材料层423)，再升高温度，最后还需要等待一定的降温时长，避免高温对后续工艺中的极板材料层产生负面影响，采用本发明实施例的方案，可以在保持耐压性能、形成应力平衡性能更佳的介质材料堆叠层420的基础上，采用更合理的升降温曲线，有效降低对后续工艺中的极板材料层的影响。
参照图8，图8是本发明实施例中还一种电容器件的剖面结构示意图。以下对图8与图7中不同的内容进行说明。
如图8所示，介质材料堆叠层420可以仍然包括第一介质材料层421、压应力第二介质材料层422以及张应力第二介质材料层423。
其中，压应力第二介质材料层422的数量可以为多层，张应力第二介质材料层423的数量可以为多层，压应力第二介质材料层422和张应力第二介质材料层423交替排列，第一介质材料层421的数量可以为多层。
其中，压应力第二介质材料层422与张应力第二介质材料层423之间可以形成有第一介质材料层421。
在本发明实施例中，通过形成压应力第二介质材料层422与张应力第二介质材料层423交替排列的方式，可以在保持介质材料堆叠层420的耐压性能的基础上，进一步提高应力平衡性能。
在本发明实施例中，还提供了一种电容器件，参照图4，可以包括：半导体衬底200；底部介质薄膜210，所述底部介质薄膜210位于所述半导体衬底200上；介质材料堆叠层220，所述介质材料堆叠层220覆盖所述底部介质薄膜210，且所述介质材料堆叠层220包含至少一层第一介质材料层221以及多层第二介质材料层222的堆叠层；顶部介质薄膜230，所述顶部介质薄膜230位于所述介质材料堆叠层220上；极板材料层240，位于所述顶部介质薄膜230的表面；其中，所述第二介质材料层222的单位体积的耐压值大于所述第一介质材料层221的单位体积的耐压值。
进一步地，所述介质材料堆叠层220中的第一介质材料层221的数量为多层；其中，部分或全部相邻的第二介质材料层222之间被单层第一介质材料层221间隔。
进一步地，所述介质材料堆叠层220中的第一介质材料层221的数量为单层；其中，所述第一介质材料层221与所述底部介质薄膜210之间的第二介质材料层222的总厚度与所述第一介质材料层221与所述顶部介质薄膜230之间的第二介质材料层222的总厚度的厚度差小于第一预设厚度。
进一步地，所述多层第二介质材料层222中的一层或多层为张应力第二介质材料层323(参照图5)，其余层为压应力第二介质材料层322(参照图5)；其中，所述张应力第二介质材料层323的总厚度与所述压应力第二介质材料层322的总厚度的厚度差小于第二预设厚度。
进一步地，满足以下一项或多项：所述底部介质薄膜210的材料为氧化硅；所述顶部介质薄膜230的材料为氧化硅；所述第一介质材料层221的材料为氧化硅；所述第二介质材料层222的材料为氮化硅；所述极板材料层240的材料为导电材料。
进一步地，所述半导体衬底200具有掺杂离子，且所述半导体衬底200的电阻率小于预设电阻率阈值。
关于该电容器件的原理、具体实现和有益效果请参照前文所述的关于电容器件的形成方法的相关描述，此处不再赘述。
应理解，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，表示前后关联对象是一种“或”的关系。
本申请实施例中出现的“多个”是指两个或两个以上。
本申请实施例中出现的第一、第二等描述，仅作示意与区分描述对象之用，没有次序之分，也不表示本申请实施例中对设备个数的特别限定，不能构成对本申请实施例的任何限制。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种电容器件的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成底部介质薄膜；
形成介质材料堆叠层，所述介质材料堆叠层覆盖所述底部介质薄膜，且所述介质材料堆叠层包含至少一层第一介质材料层以及多层第二介质材料层的堆叠层；
在所述介质材料堆叠层上形成顶部介质薄膜；
在所述顶部介质薄膜的表面形成极板材料层；
其中，所述第二介质材料层的单位体积的耐压值大于所述第一介质材料层的单位体积的耐压值。
2.根据权利要求1所述的电容器件的形成方法，其特征在于，所述多层第二介质材料层的总厚度是基于预设的目标耐压值、所述第二介质材料层的堆积比率的倒数以及调整因子的乘积确定的；
其中，所述目标耐压值越大和/或所述第二介质材料层的堆积比率越小，所述多层第二介质材料层的总厚度越大。
3.根据权利要求2所述的电容器件的形成方法，其特征在于，采用下述公式，确定多层所述第二介质材料层的总厚度：
其中，d用于表示多层所述第二介质材料层的总厚度，Ub用于表示目标耐压值，K用于表示所述第二介质材料层的堆积比率，v用于表示所述第二介质材料层的单个原子的体积，ε0用于表示真空介电常数，εr用于表示所述第二介质材料层的介质相对介电常数，V用于表示所述第二介质材料层的单个晶胞的体积，p用于表示所述第二介质材料层的单个原子的电偶极矩，用于表示所述调整因子。
4.根据权利要求1所述的电容器件的形成方法，其特征在于，所述介质材料堆叠层中的第一介质材料层的数量为多层；
其中，部分或全部相邻的第二介质材料层之间被单层第一介质材料层间隔。
5.根据权利要求1所述的电容器件的形成方法，其特征在于，所述介质材料堆叠层中的第一介质材料层的数量为单层；
其中，所述第一介质材料层与所述底部介质薄膜之间的第二介质材料层的总厚度与所述第一介质材料层与所述顶部介质薄膜之间的第二介质材料层的总厚度的厚度差小于第一预设厚度。
6.根据权利要求1所述的电容器件的形成方法，其特征在于，所述多层第二介质材料层中的一层或多层为张应力第二介质材料层，其余层为压应力第二介质材料层；
其中，所述张应力第二介质材料层的总厚度与所述压应力第二介质材料层的总厚度的厚度差小于第二预设厚度。
7.根据权利要求6所述的电容器件的形成方法，其特征在于，采用低压力化学气相沉积LPCVD工艺形成所述介质材料堆叠层；
其中，所述张应力第二介质材料层与所述压应力第二介质材料层的工艺参数满足以下一项或多项：
所述张应力第二介质材料层的沉积温度小于所述压应力第二介质材料层的沉积温度；
所述张应力第二介质材料层的反应压力大于所述压应力第二介质材料层的反应压力；
所述张应力第二介质材料层的第一反应材料与第二反应材料的流量比小于所述压应力第二介质材料层的流量比。
8.根据权利要求7所述的电容器件的形成方法，其特征在于，所述第二介质材料层的材料为氮化硅；
其中，所述第一反应材料含硅元素，所述第二反应材料含氮元素。
9.根据权利要求7所述的电容器件的形成方法，其特征在于，
所述张应力第二介质材料层的沉积温度选自：750℃～850℃；
所述压应力第二介质材料层的沉积温度选自：800℃～900℃；
其中，所述张应力第二介质材料层的沉积温度小于所述压应力第二介质材料层的沉积温度。
10.根据权利要求7或9所述的电容器件的形成方法，其特征在于，所述形成介质材料堆叠层，包括：
升高所述沉积温度直至达到所述压应力第二介质材料层的沉积温度；
形成一层或多层所述压应力第二介质材料层；
逐渐降低所述沉积温度，并在所述压应力第二介质材料层上形成所述第一介质材料层；
继续降低所述沉积温度直至达到所述张应力第二介质材料层的沉积温度；在所述第一介质材料层上形成一层或多层所述张应力第二介质材料层。
11.根据权利要求7所述的电容器件的形成方法，其特征在于，
所述张应力第二介质材料层的反应压力选自：45Pa～95Pa；
所述压应力第二介质材料层的反应压力选自：20Pa～50Pa。
12.根据权利要求7或8所述的电容器件的形成方法，其特征在于，所述张应力第二介质材料层的第一反应材料与第二反应材料的流量比选自1:3～3:1之间；
所述压应力第二介质材料层的第一反应材料与第二反应材料的流量比选自6:1～10:1之间。
13.根据权利要求1所述的电容器件的形成方法，其特征在于，满足以下一项或多项：
所述底部介质薄膜的材料为氧化硅；
所述顶部介质薄膜的材料为氧化硅；
所述第一介质材料层的材料为氧化硅；
所述第二介质材料层的材料为氮化硅；
所述极板材料层的材料为导电材料。
14.根据权利要求1所述的电容器件的形成方法，其特征在于，所述半导体衬底具有掺杂离子，且所述半导体衬底的电阻率小于预设电阻率阈值。
15.一种电容器件，其特征在于，包括：
半导体衬底；
底部介质薄膜，所述底部介质薄膜位于所述半导体衬底上；
介质材料堆叠层，所述介质材料堆叠层覆盖所述底部介质薄膜，且所述介质材料堆叠层包含至少一层第一介质材料层以及多层第二介质材料层的堆叠层；
顶部介质薄膜，所述顶部介质薄膜位于所述介质材料堆叠层上；
极板材料层，位于所述顶部介质薄膜的表面；
其中，所述第二介质材料层的单位体积的耐压值大于所述第一介质材料层的单位体积的耐压值。
16.根据权利要求15所述的电容器件，其特征在于，所述介质材料堆叠层中的第一介质材料层的数量为多层；
其中，部分或全部相邻的第二介质材料层之间被单层第一介质材料层间隔。
17.根据权利要求15所述的电容器件，其特征在于，所述介质材料堆叠层中的第一介质材料层的数量为单层；
其中，所述第一介质材料层与所述底部介质薄膜之间的第二介质材料层的总厚度与所述第一介质材料层与所述顶部介质薄膜之间的第二介质材料层的总厚度的厚度差小于第一预设厚度。
18.根据权利要求15所述的电容器件，其特征在于，所述多层第二介质材料层中的一层或多层为张应力第二介质材料层，其余层为压应力第二介质材料层；
其中，所述张应力第二介质材料层的总厚度与所述压应力第二介质材料层的总厚度的厚度差小于第二预设厚度。
19.根据权利要求15所述的电容器件，其特征在于，满足以下一项或多项：所述底部介质薄膜的材料为氧化硅；
所述顶部介质薄膜的材料为氧化硅；
所述第一介质材料层的材料为氧化硅；
所述第二介质材料层的材料为氮化硅；
所述极板材料层的材料为导电材料。
20.根据权利要求15所述的电容器件，其特征在于，所述半导体衬底具有掺杂离子，且所述半导体衬底的电阻率小于预设电阻率阈值。
CN202310353649.0A 2023-03-31 2023-03-31 电容器件及其形成方法 Pending CN116546876A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310353649.0A CN116546876A (zh) 2023-03-31 2023-03-31 电容器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310353649.0A CN116546876A (zh) 2023-03-31 2023-03-31 电容器件及其形成方法

Publications (1)

Publication Number Publication Date
CN116546876A true CN116546876A (zh) 2023-08-04

Family

ID=87449610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310353649.0A Pending CN116546876A (zh) 2023-03-31 2023-03-31 电容器件及其形成方法

Country Status (1)

Country Link
CN (1) CN116546876A (zh)

Similar Documents

Publication Publication Date Title
US11658062B2 (en) Air gap spacer formation for nano-scale semiconductor devices
US8487405B2 (en) Deep trench capacitor with conformally-deposited conductive layers having compressive stress
US20200066922A1 (en) Film scheme for a high density trench capacitor
US20220285550A1 (en) Semiconductor Device Having Contact Trenches Extending from Opposite Sides of a Semiconductor Body
CN101814475B (zh) 用于衬底通孔的阻挡结构和方法
CN102569250B (zh) 高密度电容器及其电极引出方法
CN102005474B (zh) 半导体装置及其制造方法
CN102656697A (zh) 半导体装置
CN106170858A (zh) 电容器结构
CN105529256B (zh) 半导体器件和使用对准层制造半导体器件的方法
CN107634098A (zh) 半导体器件及其制造方法
CN115172338A (zh) 一种图案化衬底、一种电容器
TW201719894A (zh) 具有底部閘極之金氧半場效電晶體功率元件及其製作方法
CN108766953B (zh) 半导体器件及其形成方法
CN105990095B (zh) Mim电容器及其制备方法
CN110323266A (zh) 石墨烯场效应晶体管
CN116546876A (zh) 电容器件及其形成方法
CN106935645B (zh) 具有底部栅极的金氧半场效晶体管功率元件
WO2023073483A1 (en) Structure containing a via-to-buried power rail contact structure or a via-to-backside power rail contact structure
CN214313250U (zh) 一种电容结构以及半导体器件
US11107881B2 (en) Semiconductor package devices having conductive layer, semiconductor wall, conductive wall, and insulation layer
US20110073990A1 (en) Capacitor and Method for Making Same
CN107978634A (zh) 高压半导体组件以及其制作方法
TW202404108A (zh) 積體晶片及形成溝渠電容器的方法
US20070048932A1 (en) Semiconductor constructions comprising conductive structures, and methods of forming conductive structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination