TW202404108A - 積體晶片及形成溝渠電容器的方法 - Google Patents

積體晶片及形成溝渠電容器的方法 Download PDF

Info

Publication number
TW202404108A
TW202404108A TW112101058A TW112101058A TW202404108A TW 202404108 A TW202404108 A TW 202404108A TW 112101058 A TW112101058 A TW 112101058A TW 112101058 A TW112101058 A TW 112101058A TW 202404108 A TW202404108 A TW 202404108A
Authority
TW
Taiwan
Prior art keywords
capacitor
capacitor electrode
layer
warp
structures
Prior art date
Application number
TW112101058A
Other languages
English (en)
Inventor
許庭禎
鄭新立
林均穎
徐英傑
蘇淑慧
吳細閔
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202404108A publication Critical patent/TW202404108A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申請的各種實施例是有關於一種積體晶片（integrated chip；IC）。所述IC包括上覆於基底上的溝渠電容器。溝渠電容器包括多個電容器電極結構、多個翹曲減小結構及多個電容器介電結構。所述多個電容器電極結構、所述多個翹曲減小結構與所述多個電容器介電結構交替地堆疊且界定在垂直方向上延伸至基底中的溝渠段。所述多個電容器電極結構包含金屬組分及氮組分。所述多個翹曲減小結構包含金屬組分、氮組分及氧組分。

Description

減小基底翹曲的溝渠電容器膜方案
一些電子系統（例如，行動電話、物聯網（Internet of Things；IoT）裝置、電腦等）常常依賴於陶瓷電容器及其他被動裝置，所述陶瓷電容器及其他被動裝置分立地安裝至電子系統的印刷電路板（printed circuit board；PCB）且藉由PCB電性耦合至電子系統的積體晶片（integrated chip；IC）。然而，此會消耗PCB上的大量表面積，且會限制裝置大小及/或裝置功能。此外，對被動裝置進行分立安裝及電性耦合會提高製造成本。因此，下一代電子系統越來越多地轉向將被動裝置整合至IC中以減小大小、降低成本並增加功能。
以下揭露內容提供用於實施本揭露的不同特徵的諸多不同實施例或實例。以下闡述組件及排列的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「位於…之下（beneath）」、「位於…下方（below）」、「下部的（lower）」、「位於…上方（above）」、「上部的（upper）」及類似用語等空間相對性用語來闡述圖中所示的一個元件或特徵與另一（其他）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向（旋轉90度或處於其他定向），且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
一些積體晶片（integrated chip；IC）包括設置於半導體基底內且上覆於半導體基底上的溝渠電容器。舉例而言，半導體基底可包括界定一或多個溝渠的側壁。溝渠電容器包括多個電極及多個介電結構。所述多個電極與所述多個介電結構交替地堆疊於所述一或多個溝渠中。
包括溝渠電容器的IC的挑戰在於半導體基底的翹曲。由於溝渠電容器會在半導體基底上施加物理應力，因此溝渠電容器可能會使半導體基底發生翹曲。舉例而言，電極可包含氮化鈦（TiN），且介電結構可包含高介電常數介電材料（例如，氧化鋯（ZrO））。由於電極包含氮化鈦（TiN），因此電極可為拉伸膜（例如具有拉伸膜應力的膜，具有拉伸膜應力的膜會使下伏基底的表面的曲率半徑發生變化（在下伏基底的表面上形成所述膜之後），使得下伏基底的表面調節成具有凹的幾何形狀）。此外，由於介電結構包含高介電常數介電材料，因此介電結構亦可為拉伸膜。因此，溝渠電容器在半導體基底上施加相對大的物理應力，此可能會使半導體基底發生翹曲。
另外，可藉由增加溝渠電容器所包括的電極及介電結構的數目來改善溝渠電容器的效能（例如，由於更大數目的電極及介電結構會增大每單位面積的平行板電容器（parallel plate capacitor）的數目，因此溝渠電容器的電容密度可增加）。然而，隨著電極及介電結構的數目的增加，因半導體基底的翹曲而產生的問題（例如，由於破裂、分層等所導致的裝置故障）預期會變得更加突出。更具體而言，隨著電極及介電結構的數目的增加，溝渠電容器施加至半導體基底上的物理應力亦可能會增大，藉此潛在地加劇半導體基底的翹曲。
本申請的各種實施例是有關於一種具有高電容密度且會引起低的基底翹曲的溝渠電容器（例如，深溝渠電容器）。在一些實施例中，溝渠電容器上覆於半導體基底上且設置於由半導體基底界定的溝渠內。溝渠電容器包括設置於溝渠中的多個電容器電極結構、多個翹曲減小結構及多個電容器介電結構。所述多個電容器電極結構、所述多個翹曲減小結構與所述多個電容器介電結構交替地堆疊。所述多個電容器電極結構包含金屬組分及氮組分（例如，所述多個電容器電極結構包含氮化鈦（TiN））。所述多個翹曲減小結構包含金屬組分、氮組分及氧組分（例如，所述多個翹曲減小結構包含氮氧化鈦（TiN YO X））。
由於所述溝渠電容器包括所述多個翹曲減小結構，因此相較於典型的溝渠電容器（例如，不包括翹曲減小結構的溝渠電容器）而言，所述溝渠電容器可使半導體基底翹曲得更少。舉例而言，由於所述多個翹曲減小結構包含金屬組分、氮組分及氧組分，因此所述多個翹曲減小結構是壓縮膜（例如具有壓縮膜應力的膜，具有壓縮膜應力的膜會使下伏基底的表面的曲率半徑發生變化（在下伏基底的表面上形成所述膜之後），使得下伏基底的表面調節成具有凸的幾何形狀）。在一些實施例中，由於所述多個翹曲減小結構包含氧組分，因此所述多個翹曲減小結構可為壓縮膜（例如，若所述多個翹曲減小結構不包含氧組分，則所述多個翹曲減小結構將為拉伸膜）。在又一些實施例中，至少部分地由於其中形成所述多個翹曲減小結構的製程，因此所述多個翹曲減小結構可為壓縮膜（例如，若所述多個翹曲減小結構並非藉由特定的形成製程（例如，濺鍍）形成，則所述多個翹曲減小結構將為拉伸膜）。
因此，所述多個翹曲減小結構在所述多個電容器電極結構及/或所述多個電容器介電結構上施加物理應力。因此，由所述多個翹曲減小結構施加的物理應力可減小所述多個電容器電極結構及/或所述多個電容器介電結構施加至半導體基底上的物理應力（例如，所述多個翹曲減小結構的壓縮膜應力抵消所述多個電容器介電結構/電容器電極結構的拉伸膜應力）。因此，由於溝渠電容器包括所述多個翹曲減小結構，因此溝渠電容器可具有高電容密度且引起低的基底翹曲（例如，相較於典型的溝渠電容器而言，本揭露的溝渠電容器可在半導體基底上施加更低的物理應力的同時包括更多的電容器電極結構及更多的電容器介電結構）。
圖1示出包括溝渠電容器102的積體晶片（IC）的一些實施例的剖視圖，溝渠電容器102具有高電容密度且會引起低的基底翹曲。
如圖1的剖視圖100中所示，IC包括溝渠電容器102（例如，深溝渠電容器（deep trench capacitor；DTC））。溝渠電容器102上覆於基底104（例如，半導體基底）上，且對由基底104界定的多個溝渠104t進行填充。所述多個溝渠104t由基底104的側壁界定。基底104可包括任何類型的半導體主體（例如，單晶矽/互補金屬氧化物半導體（Complementary Metal Oxide Semiconductor；CMOS）塊、鍺（Ge）、III-V族半導體材料、矽-鍺（SiGe）、絕緣體上矽（silicon on insulator；SOI）等）。
在一些實施例中，摻雜區105設置於基底104中。摻雜區105是基底104的具有第一摻雜類型（例如，p型或n型）的區。在又一些實施例中，摻雜區105具有不同於基底104的環繞區的摻雜輪廓。舉例而言，摻雜區105可具有第一摻雜類型，且基底104的環繞區可具有相反於第一摻雜類型的第二摻雜類型（例如，n型或p型）。作為另一實例，基底104的摻雜區105與環繞區兩者皆可具有第一摻雜類型，但摻雜區105可具有較基底104的環繞區更高的摻雜濃度。
溝渠電容器102包括多個電容器電極結構106、多個翹曲減小結構107及多個電容器介電結構108。電容器電極結構106、翹曲減小結構107與電容器介電結構108交替地堆疊，使得電容器電極結構106中的每一者藉由翹曲減小結構107中的對應一者且藉由電容器介電結構108中的對應一者而與電容器電極結構106中的相鄰一者間隔開，且使得翹曲減小結構107中的對應一者設置於電容器電極結構106中的其對應一者與電容器介電結構108的和電容器電極結構106中的其對應一者對應的一者之間。
舉例而言，所述多個電容器電極結構106包括第一電容器電極結構106a及第二電容器電極結構106b。所述多個翹曲減小結構107包括第一翹曲減小結構107a及第二翹曲減小結構107b。所述多個電容器介電結構108包括第一電容器介電結構108a及第二電容器介電結構108b。第一翹曲減小結構107a設置於第一電容器電極結構106a之上。第一電容器介電結構108a設置於第一翹曲減小結構107a之上。第一翹曲減小結構107a設置於第一電容器介電結構108a與第一電容器電極結構106a之間（例如，在垂直方向上設置於第一電容器介電結構108a與第一電容器電極結構106a之間）。第二電容器電極結構106b設置於第一電容器介電結構108a之上。第一電容器電極結構106a與第二電容器電極結構106b間隔開。第一電容器電極結構106a相鄰於第二電容器電極結構106b。換言之，第一電容器電極結構106a藉由第一翹曲減小結構107a（其對應於第一電容器電極結構106a）及第一電容器介電結構108a（其亦對應於第一電容器電極結構106a）而與第二電容器電極結構106b（其相鄰於第一電容器電極結構106a）間隔開，且第一翹曲減小結構107a設置於第一電容器電極結構106a（第一翹曲減小結構107a所對應的第一電容器電極結構106a）與第一電容器介電結構108a之間。
同樣地，第二翹曲減小結構107b設置於第二電容器電極結構106b之上。第二電容器介電結構108b設置於第二翹曲減小結構107b之上。第二翹曲減小結構107b設置於第二電容器介電結構108b與第二電容器電極結構106b之間（例如，在垂直方向上設置於第二電容器介電結構108b與第二電容器電極結構106b之間）。換言之，第二電容器電極結構106b藉由第二翹曲減小結構107b（其對應於第二電容器電極結構106b）及第二電容器介電結構108b（其亦對應於第二電容器電極結構106b）而與第三電容器電極結構106c（其上覆於第二電容器電極結構106b上且相鄰於第二電容器電極結構106b）間隔開，且第二翹曲減小結構107b設置於第二電容器電極結構106b（第二翹曲減小結構107b所對應的第二電容器電極結構106b）與第二電容器介電結構108b之間。在一些實施例中，電容器電極結構106、翹曲減小結構107及電容器介電結構108在寬度上自溝渠電容器102的底部至溝渠電容器102的頂部減小。在又一些實施例中，溝渠電容器102可在溝渠電容器102的相對側上具有階梯狀輪廓，如圖1的剖視圖100中所示。
溝渠電容器102上覆於基底104上且具有對溝渠104t進行填充的溝渠段110。電容器電極結構106、翹曲減小結構107與電容器介電結構108界定溝渠電容器102的溝渠段110。舉例而言，設置於溝渠104t中的第一者中的電容器電極結構106的部分、翹曲減小結構107的部分與電容器介電結構108的部分界定溝渠段110中的第一者，且設置於溝渠104t中的第二者中的電容器電極結構106的部分、翹曲減小結構107的部分與電容器介電結構108的部分界定溝渠段110中的第二者。溝渠段110可設置於摻雜區105內。在一些實施例中，摻雜區105被配置成將溝渠電容器102與設置於基底104內及/或基底104上的其他裝置電性隔離。
基底104包括在側向上設置於基底104的溝渠104t之間（以及在側向上設置於溝渠電容器102的溝渠段110之間）的柱結構111。在一些實施例中，介電襯墊結構112設置於溝渠電容器102與基底104之間。介電襯墊結構112可沿著基底104的第一表面104f（例如，前側表面）以及沿著基底104的界定溝渠104t及柱結構111的表面（例如，側壁、下表面等）延伸（例如，對基底104的第一表面104f（例如，前側表面）以及基底104的界定溝渠104t及柱結構111的表面（例如，側壁、下表面等）進行襯墊）。基底104的第一表面104f與基底104的第二表面（例如，後側表面）相對。在其他實施例中，會省略介電襯墊結構112。在此種實施例中，第一電容器電極結構106a可沿著基底104的第一表面104f（例如，前側表面）以及沿著基底104的界定溝渠104t及柱結構111的表面延伸。在又一些實施例中，介電襯墊結構112可為或可包含例如氧化物（例如，SiO 2）、氮化物（例如，氮化矽（SiN））、半導體系氮氧化物（例如，氮氧化矽（SiON））或類似材料。
層間介電（interlayer dielectric；ILD）結構114設置於基底104及溝渠電容器102之上。在一些實施例中，ILD結構114包括一或多個堆疊的ILD層，其可分別包含低介電常數介電質（例如，介電常數小於約3.9的介電質材料）、氧化物（例如，二氧化矽（SiO 2））或類似材料。多個導電接觸件116（例如，金屬接觸件）設置於ILD結構114中及溝渠電容器102之上。所述多個導電接觸件116分別電性耦合至所述多個電容器電極結構106且自所述多個電容器電極結構106延伸。在一些實施例中，所述多個導電接觸件116包含例如鎢（W）、銅（Cu）、鋁（Al）、一些其他導電材料、或前述材料的組合。應理解，所述多個導電接觸件116可為內連線結構（例如，銅內連線結構）的設置於ILD結構114中且位於基底104及溝渠電容器102之上的一部分。
在一些實施例中，蝕刻終止層118沿著溝渠電容器102的上表面且沿著溝渠電容器102的側壁設置。在其他實施例中，可省略蝕刻終止層118。在又一些實施例中，蝕刻終止層118可為或可包含例如氧化物（例如，SiO 2）、氮化物（例如，SiN）、半導體系氮氧化物（例如，SiON）、碳化物（例如，碳化矽（SiC））或類似材料。
在一些實施例中，頂蓋介電結構120設置於ILD結構114與溝渠電容器102之間。在又一些實施例中，頂蓋介電結構120設置於蝕刻終止層118與溝渠電容器102之間。在又一些實施例中，頂蓋介電結構120可具有設置於第一電容器電極結構106a的下表面下方的下表面（例如，最下表面）。在又一些實施例中，頂蓋介電結構120可為或可包含例如氧化物（例如，SiO 2）、氮化物（例如，SiN）、半導體系氮氧化物（例如，SiON）、低介電常數介電質（例如，介電常數小於約3.9的介電質材料）、一些其他介電質材料、或前述材料的組合。
電容器電極結構106堆疊於基底104之上。在一些實施例中，電容器電極結構106是共形結構。在一些實施例中，電容器電極結構106是或包含金屬氮化物，例如氮化鈦（TiN）、氮化鉭（TaN）或類似材料。在此種實施例中，電容器電極結構106包含金屬組分（例如，鈦（Ti）原子）及氮組分（例如，氮（N）原子）。
在一些實施例中，電容器電極結構106分別為拉伸膜。在一些實施例中，拉伸膜是在膜已形成於基底表面上之後使基底表面的曲率半徑發生變化的膜，所述膜使基底表面在所述膜已形成於基底表面上之後調節成具有凹的幾何形狀。舉例而言，藉由在基底表面上形成第一電容器電極結構106a（或電容器電極結構106中的任何其他一者），第一電容器電極結構106a將會使基底表面的曲率半徑發生變化，使得基底表面調節成具有凹的幾何形狀（或更凹的幾何形狀）。在又一些實施例中，由於電容器電極結構106的拉伸應力狀態多於壓縮應力狀態（例如，電容器電極結構106處於拉伸應力下），因此電容器電極結構106可為拉伸膜。
電容器介電結構108設置於電容器電極結構106之間。電容器介電結構108被配置成使電容器電極結構106彼此電性絕緣。舉例而言，第一電容器介電結構108a設置於第一電容器電極結構106a與第二電容器電極結構106b之間，且將第一電容器電極結構106a與第二電容器電極結構106b電性絕緣，第二電容器介電結構108b設置於第二電容器電極結構106b與第三電容器電極結構106c之間，且將第二電容器電極結構106b與第三電容器電極結構106c電性絕緣，以此類推。在一些實施例中，電容器介電結構108是共形結構。
在一些實施例中，電容器介電結構108可為或可包含例如高介電常數介電材料或一些其他合適的介電材料。高介電常數介電材料可為或可包括例如氧化鉿（HfO）、氧化鋯（ZrO）、氧化鋁（AlO）、介電常數大於約3.9的一些其他介電材料或前述材料的組合。在再一些實施例中，電容器介電結構108可為多層介電結構（例如，包括介電質材料不同的高介電常數介電層與基礎介電層（base dielectric layer））。
在一些實施例中，電容器介電結構108分別為拉伸膜。舉例而言，藉由在基底表面上形成第一電容器介電結構108a（或電容器介電結構108中的任何其他一者），第一電容器介電結構108a將會使基底表面的曲率半徑發生變化，使得基底表面調節成具有凹的幾何形狀（或更凹的幾何形狀）。在又一些實施例中，由於電容器介電結構108的拉伸應力狀態多於壓縮應力狀態（例如，電容器介電結構108處於拉伸應力下），因此電容器介電結構108可為拉伸膜。
翹曲減小結構107中的每一者設置於電容器介電結構108中的對應一者與電容器電極結構106中的對應一者之間。舉例而言，第一翹曲減小結構107a設置於第一電容器電極結構106a與第一電容器介電結構108a之間，第二翹曲減小結構107b設置於第二電容器電極結構106b與第二電容器介電結構108b之間，以此類推。在一些實施例中，翹曲減小結構107中的每一者接觸（例如，直接接觸）電容器電極結構106中的對應一者。舉例而言，第一翹曲減小結構107a接觸（例如，直接接觸）第一電容器電極結構106a，第二翹曲減小結構107b接觸（例如，直接接觸）第二電容器電極結構106b，以此類推。在一些實施例中，翹曲減小結構107中的每一者接觸（例如，直接接觸）電容器介電結構108中的對應一者。舉例而言，第一翹曲減小結構107a接觸（例如，直接接觸）第一電容器介電結構108a，第二翹曲減小結構107b接觸（例如，直接接觸）第二電容器介電結構108b，以此類推。在一些實施例中，電容器介電結構108中的每一者接觸（例如，直接接觸）電容器電極結構106中的對應一者及翹曲減小結構107中的對應一者。舉例而言，第一電容器介電結構108a接觸（例如，直接接觸）第二電容器電極結構106b，且接觸（例如，直接接觸）第一翹曲減小結構107a。
在一些實施例中，翹曲減小結構107可具有與電容器介電結構108中的和翹曲減小結構107對應的一者實質上相同的寬度（例如，實質上相同的寬度包括由製作製程引起的小的製程變化範圍）。舉例而言，第一翹曲減小結構107a可具有與第一電容器介電結構108a實質上相同的寬度（例如，相對最外側壁之間的側向距離），如圖1的剖視圖100中所示。在又一些實施例中，翹曲減小結構107的相對外側壁可與電容器介電結構108中的和翹曲減小結構107對應的一者的相對最外側壁實質上對齊。舉例而言，第一翹曲減小結構107a可具有與第一電容器介電結構108a的相對外側壁實質上對齊的相對外側壁，如圖1的剖視圖100中所示。在又一些實施例中，翹曲減小結構107可具有與電容器電極結構106中的上覆（例如，直接上覆）的一者實質上相同的寬度。舉例而言，第一翹曲減小結構107a可具有與第二電容器電極結構106b實質上相同的寬度，如圖1的剖視圖100中所示。在又一些實施例中，翹曲減小結構107的相對外側壁可與電容器電極結構106中的上覆的一者的相對最外側壁實質上對齊。舉例而言，第一翹曲減小結構107a的相對外側壁可與第二電容器電極結構106b的相對外側壁實質上對齊，如圖1的剖視圖100中所示。
翹曲減小結構107包括電容器電極結構106的金屬組分、電容器電極結構106的氮組分、及氧成分（例如，氧（O）原子）。在又一些實施例中，翹曲減小結構107是或包含金屬氮氧化物，例如氮氧化鈦（TiN YO X）、氮氧化鉭（TaN YO X）或類似材料。舉例而言，在一些實施例中，電容器電極結構106是氮化鈦（TiN）,而翹曲減小結構107是氮氧化鈦（TiN YO X）。在一些實施例中，電容器電極結構106具有第一化學成分（例如，TaN），而翹曲減小結構107具有不同於第一化學成分的第二化學成分（例如，TaN YO X）。在一些實施例中，翹曲減小結構107具有厚度123。舉例而言，在一些實施例中，第一翹曲減小結構107a具有厚度123，第二翹曲減小結構107b具有厚度123，以此類推。在一些實施例中，厚度123介於約10埃（Å）與約1000埃之間。在又一些實施例中，厚度123介於約25埃與約65埃之間。
在一些實施例中，翹曲減小結構107是導電的。在此種實施例中，溝渠電容器102相較於假若翹曲減小結構107是電性絕緣的而言可具有更高的電容器密度。舉例而言，若翹曲減小結構107具有大於絕緣體的導電率，則溝渠電容器102相較於假若翹曲減小結構107是絕緣體（例如，假若翹曲減小結構107為介電質材料，例如，SiO 2、SiN等）而言可具有更高的電容器密度。
在一些實施例中，第一電容器電極結構106a較任何其他電容器電極結構106更靠近基底104設置。在一些實施例中，第一翹曲減小結構107a較任何其他翹曲減小結構107更靠近基底104設置。在一些實施例中，第一電容器介電結構108a較任何其他電容器介電結構108更靠近基底104設置。
在一些實施例中，第一電容器電極結構106a上覆於介電襯墊結構112上且對介電襯墊結構112進行襯墊。在一些實施例中，第一翹曲減小結構107a上覆於第一電容器電極結構106a上且對第一電容器電極結構106a進行襯墊。在一些實施例中，第一電容器介電結構108a上覆於第一翹曲減小結構107a上且對第一翹曲減小結構107a進行襯墊。在一些實施例中，第二電容器電極結構106b上覆於第一電容器介電結構108a上且對第一電容器介電結構108a進行襯墊。
在一些實施例中，翹曲減小結構107分別為壓縮膜。壓縮膜是在膜已形成於基底表面上之後使基底表面的曲率半徑發生變化的膜，所述膜使基底表面在所述膜已形成於基底表面上之後調節成具有凸的幾何形狀。舉例而言，藉由在基底表面上形成第一翹曲減小結構107a（或翹曲減小結構107中的任何其他一者），第一翹曲減小結構107a將會使基底表面的曲率半徑發生變化，使得基底表面調節成具有凸的幾何形狀（或更凸的幾何形狀）。在又一些實施例中，由於翹曲減小結構107的壓縮應力狀態多於拉伸應力狀態（例如，翹曲減小結構107處於壓縮應力下），因此翹曲減小結構107可為壓縮膜。在一些實施例中，由於翹曲減小結構107包含金屬組分、氮組分及氧組分，因此翹曲減小結構107是壓縮膜（例如，若翹曲減小結構107不包括氧組分，則翹曲減小結構107將為拉伸膜）。舉例而言，氧組分可改變翹曲減小結構107中的鍵（例如，化學鍵），藉此使得翹曲減小結構107中的每一者成為壓縮膜。
由於溝渠電容器102包括翹曲減小結構107，因此基底104相較於假若典型的溝渠電容器（例如，不包括翹曲減小結構的溝渠電容器）設置於基底104上/基底104之上而言可翹曲得更少。換言之，由於溝渠電容器102包括翹曲減小結構107，因此溝渠電容器102可較典型的溝渠電容器而言使基底104翹曲得更小。舉例而言，由於翹曲減小結構107是壓縮膜，因此翹曲減小結構107將物理應力施加至電容器電極結構106及/或電容器介電結構108上。由翹曲減小結構107施加的該些物理應力可減小電容器電極結構106及/或電容器介電結構108施加至基底104上的物理應力（例如，翹曲減小結構107的壓縮膜應力抵消所述多個電容器介電結構/電容器電極結構的拉伸膜應力）。因此，由於溝渠電容器102包括翹曲減小結構107，因此溝渠電容器102可具有高電容密度且引起低的基底翹曲（例如，相較於典型的溝渠電容器而言，溝渠電容器102可在向基底104上施加更低的物理應力的同時包括更多的電容器電極結構106及/或更多的電容器介電結構108）。
圖2示出圖1所示IC的一些其他實施例的剖視圖200。
如圖2的剖視圖200中所示，在一些實施例中，電容器電極結構106、翹曲減小結構107與電容器介電結構108交替地堆疊，使得電容器電極結構106中的每一者上覆於翹曲減小結構107中的對應一者上。舉例而言，所述多個電容器電極結構106包括第三電容器電極結構106c及第四電容器電極結構106d。所述多個翹曲減小結構107包括第三翹曲減小結構107c及第四翹曲減小結構107d。第三電容器電極結構106c上覆於第三翹曲減小結構107c上。第四電容器電極結構106d上覆於第四翹曲減小結構107d上。第四翹曲減小結構107d設置於第三電容器電極結構106c與第四電容器電極結構106d之間。第三電容器電極結構106c設置於第四翹曲減小結構107d與第三翹曲減小結構107c之間。
在一些實施例中，第三翹曲減小結構107c可將第三電容器電極結構106c與基底104分隔開。在一些實施例中，第三翹曲減小結構107c將第三電容器電極結構106c與介電襯墊結構112分隔開。在又一些實施例中，第三翹曲減小結構107c可接觸（例如，直接接觸）第三電容器電極結構106c及/或介電襯墊結構112。在一些實施例中，第三翹曲減小結構107c可具有與第三電容器電極結構106c實質上相同的寬度（例如，相對最外側壁之間在側向上的距離），如圖2的剖視圖200中所示。在又一些實施例中，第三翹曲減小結構107c可具有與第三電容器電極結構106c的相對外側壁實質上對齊的相對外側壁，如圖2的剖視圖200中所示。
在又一些實施例中，電容器電極結構106、翹曲減小結構107與電容器介電結構108交替地堆疊，使得電容器介電結構108中的每一者上覆於電容器電極結構106中的對應一者上。舉例而言，所述多個電容器介電結構108包括第三電容器介電結構108c及第四電容器介電結構108d。第三電容器介電結構108c上覆於第三電容器電極結構106c上。第四電容器介電結構108d上覆於第四電容器電極結構106d上。第三電容器介電結構108c設置於第四翹曲減小結構107d與第三電容器電極結構106c之間。第四電容器電極結構106d設置於第三電容器介電結構108c與第四電容器介電結構108d之間。
在一些實施例中，第三電容器介電結構108c可接觸（例如，直接接觸）第三電容器電極結構106c及/或第四翹曲減小結構107d。在一些實施例中，第三電容器介電結構108c可具有與第四電容器電極結構106d及/或第四翹曲減小結構107d實質上相同的寬度（例如，相對最外側壁之間在側向上的距離），如圖2的剖視圖200中所示。在又一些實施例中，第三電容器介電結構108c可具有與第四電容器電極結構106d的相對外側壁及/或第四翹曲減小結構107d的相對外側壁實質上對齊的相對外側壁，如圖2的剖視圖200中所示。
在一些實施例中，溝渠104t的側壁是實質上垂直的（例如，以實質上直線在垂直方向上延伸），如圖2的剖視圖200中所示。在其他實施例中，溝渠104t的側壁可成角度（例如，向內成角度、向外成角度、或向內成角度及向外成角度兩者）。在一些實施例中，溝渠104t的下表面是實質上平坦的，如圖2的剖視圖200中所示。在其他實施例中，溝渠104t的下表面是修圓的。
儘管圖2（及圖1）示出包括兩（2）個單獨的溝渠的溝渠104t，但應理解，溝渠104t可包括任意數目的單獨的溝渠（例如，一（1）個單獨的溝渠、兩（2）個單獨的溝渠、三（3）個單獨的溝渠等）。在一些實施例中，溝渠104t可包括七（7）個單獨的溝渠。亦應理解，溝渠104t可為以陣列形式設置的多個溝渠中的一組溝渠（當沿著俯視圖觀察時）。舉例而言，所述多個溝渠可包括多列及多行的單獨的溝渠，且圖2中所示的溝渠104t可為設置於溝渠陣列的單獨的列（或單獨的行）中的溝渠。
圖3示出圖2所示IC的一些其他實施例的剖視圖300。
如圖3的剖視圖300中所示，在一些實施例中，電容器電極結構106、翹曲減小結構107與電容器介電結構108交替地堆疊，使得電容器電極結構106中的每一者上覆於翹曲減小結構107中的第一對應一者且下伏於翹曲減小結構107中的第二對應一者下。舉例而言，所述多個翹曲減小結構107包括第三翹曲減小結構107c、第四翹曲減小結構107d及第五翹曲減小結構107e。第三電容器電極結構106c上覆於第三翹曲減小結構107c上。第三電容器電極結構106c下伏於第五翹曲減小結構107e下。第三電容器電極結構106c亦下伏於第四翹曲減小結構107d及第三電容器介電結構108c下。第三電容器介電結構108c上覆於第五翹曲減小結構107e。第三電容器介電結構108c將第五翹曲減小結構107e與第四翹曲減小結構107d分隔開。第五翹曲減小結構107e將第三電容器介電結構108c與第三電容器電極結構106c分隔開。第四翹曲減小結構107d將第三電容器介電結構108c與第四電容器電極結構106d分隔開。
在一些實施例中，第三電容器介電結構108c可接觸（例如，直接接觸）第五翹曲減小結構107e及/或第四翹曲減小結構107d。在一些實施例中，第五翹曲減小結構107e可接觸（例如，直接接觸）第三電容器介電結構108c及/或第三電容器電極結構106c。第四翹曲減小結構107d可接觸（例如，直接接觸）第三電容器介電結構108c及/或第四電容器電極結構106d。在一些實施例中，第五翹曲減小結構107e可具有與第四電容器電極結構106d、第四翹曲減小結構107d及/或第三電容器介電結構108c實質上相同的寬度（例如，相對最外側壁之間在側向上的距離），如圖3的剖視圖300中所示。在又一些實施例中，第五翹曲減小結構107e可具有與第三電容器介電結構108c的相對外側壁、第四翹曲減小結構107d的相對外側壁及/或第四電容器電極結構106d的相對外側壁實質上對齊的相對外側壁，如圖3的剖視圖300中所示。在一些實施例中，由於電容器電極結構106中的每一者上覆於翹曲減小結構107中的第一對應一者且下伏於翹曲減小結構107中的第二對應一者下，因此溝渠電容器102可使基底104翹曲得更小（例如，由於附加的翹曲減小結構會抵消所述多個電容器介電結構/電容器電極結構的更多的拉伸膜應力）。
儘管本文中已闡述了電容器電極結構106及電容器介電結構108可為拉伸膜，但應理解，在其他實施例中，電容器電極結構106及電容器介電結構108可為壓縮膜。在此種實施例中，翹曲減小結構107則是拉伸膜。在又一些此種實施例中，溝渠電容器102仍可較典型的溝渠電容器而言使基底104翹曲得更小（例如，翹曲減小結構107的拉伸膜應力會抵消所述多個電容器介電結構/電容器電極結構的壓縮膜應力）。
圖4示出圖1所示IC的一些其他實施例的剖視圖400。
如圖4的剖視圖400中所示，在一些實施例中，空腔402分別設置於溝渠104t中。在一些實施例中，空腔402由頂蓋介電結構120的表面（例如，內側壁、上表面等）界定。在又一些實施例中，頂蓋介電結構120可對空腔402進行密封，使得空腔402在預先定義的壓力下被密封（例如，氣密密封）。空腔402可被配置成進一步減小溝渠電容器102使基底104翹曲的量。舉例而言，由於空腔402提供其中電容器電極結構106、翹曲減小結構107及/或電容器介電結構108可在經歷熱膨脹時進行延伸的空間，因此空腔402可減小基底翹曲，藉此進一步減輕基底104的翹曲。
在一些實施例中，空腔402可因空腔402的形狀而減輕基底104的翹曲。舉例而言，如圖4的剖視圖400中所示，空腔402的第一空腔具有上部點。第一空腔的寬度自第一空腔的上部點至第一中點增大。第一空腔的寬度自第一空腔的第一中點至第二中點減小。第一中點在垂直方向上設置於第一空腔的第二中點與上部點之間。第一空腔的寬度自第一空腔的第二中點至下部點增大。在一些實施例中，空腔402中的每一者具有相同的形狀。在一些實施例中，至少部分地由於空腔402具有本文中所闡述的形狀（例如，本文中所闡述的第一空腔的形狀），因此空腔402可減輕基底104的翹曲。由於翹曲減小結構107對溝渠104t進行襯墊，因此應理解，翹曲減小結構107可具有與空腔402的形狀對應的側壁，如圖4的剖視圖400中所示。
圖5示出圖1所示IC的區域122的一些其他實施例的剖視圖500。
如圖5的剖視圖500中所示，柱結構111具有上表面111u。柱結構111的上表面111u在柱結構111的第一外部點502與柱結構111的第二外部點504之間在側向上延伸。柱結構111的第一外部點502與柱結構111的第二外部點504相對。在一些實施例中，柱結構111的上表面111u是修圓的，如圖5的剖視圖500中所示。在一些實施例中，柱結構111的修圓上表面111u是凹的，如圖5的剖視圖500中所示。在其他實施例中，柱結構111的上表面111u可為實質上平坦的。
圖5的剖視圖500中亦示出，翹曲減小結構107包括第六翹曲減小結構107f。第六翹曲減小結構107f具有上表面506。在一些實施例中，第六翹曲減小結構107f的上表面506是修圓的，如圖5的剖視圖500中所示。在又一些實施例中，第六翹曲減小結構107f的修圓上表面506自超過柱結構111的第一外部點502（例如，自第一外部點502的左側）至超過柱結構111的第二外部點504（例如，至第一外部點502的右側）連續地成弧形。在再一些實施例中，第六翹曲減小結構107f的修圓上表面506是凸的，如圖5的剖視圖500中所示。在其他實施例中，第六翹曲減小結構107f的上表面506可為實質上平坦的。在一些實施例中，翹曲減小結構107中的每一者具有自超過柱結構111的第一外部點502至超過柱結構111的第二外部點504連續地成弧形的上表面。
圖6示出圖5所示溝渠電容器102的一些實施例的能量色散偵測器（energy-dispersive detector；EDS）圖表600的一些實施例。圖6的EDS圖表600中所示的資料是指沿著圖5所示線A-A’截取的資料。
如圖6的EDS圖表600中所示，翹曲減小結構107的第七翹曲減小結構107g包含金屬組分、氮組分及氧組分。金屬組分包括多個金屬原子（例如，鈦原子、鉭原子等）。在一些實施例中，所述多個金屬原子是多個鈦（Ti）原子，如圖6的EDS圖表600中所示。氧組分包括多個氧（O）原子。氮組分包括多個氮（N）原子。
在一些實施例中，第七翹曲減小結構107g包含至少百分之二十（20%）的氧原子。換言之，所述多個氧（O）原子佔第七翹曲減小結構107g的總的原子組成的至少百分之二十（20%）。在一些實施例中，若第七翹曲減小結構107g包含少於百分之二十（20%）的氧原子，則第七翹曲減小結構107g（因此以及其他翹曲減小結構107）可為壓縮膜（或者程度減小的拉伸膜）。因此，在一些實施例中，若第七翹曲減小結構107g包含少於百分之二十（20%）的氧原子，則翹曲減小結構107可不太可能減少電容器電極結構106及/或電容器介電結構108施加至基底104上的物理應力，藉此限制翹曲減小結構107的減少基底104的翹曲的能力。
在一些實施例中，第七翹曲減小結構107g包含至少百分之三十（30%）的氧原子。換言之，所述多個氧（O）原子佔第七翹曲減小結構107g的總的原子組成的至少百分之三十（30%）。在一些實施例中，若第七翹曲減小結構107g包含少於百分之三十（30%）的氧原子，則第七翹曲減小結構107g（因此以及其他翹曲減小結構107）可為壓縮膜（或程度減小的拉伸膜）。因此，在一些實施例中，若第七翹曲減小結構107g包含少於百分之三十（30%）的氧原子，則翹曲減小結構107可不太可能減小電容器電極結構106及/或電容器介電結構108施加至基底104上的物理應力，藉此限制翹曲減小結構107減少基底104的翹曲的能力。
圖6的EDS圖表600中亦示出，電容器電極結構106的第五電容器電極結構106e包含金屬組分（例如，鈦（Ti）原子）及氮組分（例如，氮（N）原子）。在一些實施例中，第五電容器電極結構106e（因此以及其他電容器電極結構106）亦可包含氧組分（例如，氧（O）原子）。然而，在其中第五電容器電極結構106e（及電容器電極結構106）包含氧組分的實施例中，第五電容器電極結構106e（及電容器電極結構106）包含少於臨限百分比的氧原子。在一些實施例中，氧原子的臨限百分比是百分之三十（30%）（例如，在其中第七翹曲減小結構107g包含至少百分之三十（30%）的氧原子的實施例中）。換言之，在其中第五電容器電極結構106e（及其他電容器電極結構106）包含氧組分的一些實施例中，第五電容器電極結構106e（及電容器電極結構106）包含少於百分之三十（30%）的氧原子。在其他實施例中，氧原子的臨限百分比是百分之二十（20%）（例如，在其中第七翹曲減小結構107g包含至少百分之二十（20%）的氧原子的實施例中）。
圖7至圖15示出用於形成包括溝渠電容器102的積體晶片（IC）的方法的一些實施例的一系列剖視圖700至1500，溝渠電容器102具有高電容密度且引起低的基底翹曲。
如圖7的剖視圖700中所示，在基底104（例如，半導體基底）中形成多個溝渠104t。基底104可包括任何類型的半導體主體（例如，單晶矽/CMOS塊、鍺（Ge）、III-V族半導體材料、矽-鍺（SiGe）、絕緣體上矽（SOI）等）。在一些實施例中，形成溝渠104t亦會形成基底104的柱結構111。基底104的柱結構111在側向上形成於溝渠104t的相鄰者之間。
在一些實施例中，用於形成溝渠104t的製程包括在基底104的第一表面104f之上形成經圖案化罩幕層702（例如，正光阻/負光阻、硬罩幕等）。可藉由以下步驟來形成經圖案化罩幕層702：在基底104的第一表面104f上形成罩幕層材料（例如，藉由旋塗製程、化學氣相沉積（chemical vapor deposition，CVD）、物理氣相沉積（physical vapor deposition，PVD）、原子層沉積（atomic layer deposition，ALD）、熱氧化、一些其他沉積製程或生長製程、或前述製程的組合），將罩幕層材料暴露於圖案（例如，藉由微影製程，例如光微影、極紫外微影（extreme ultraviolet lithography）或類似製程），以及對罩幕層材料進行顯影以形成經圖案化罩幕層702。此後，在經圖案化罩幕層702就位的情況下，對基底104實行蝕刻製程，藉此根據經圖案化罩幕層702形成溝渠104t。蝕刻製程移除基底104的未掩蔽部分，藉此形成溝渠104t。在一些實施例中，蝕刻製程可為例如反應離子蝕刻（reactive ion etching，RIE）製程、濕式蝕刻製程、乾式蝕刻製程、一些其他蝕刻製程、或前述製程的組合。隨後可將經圖案化罩幕層702剝除（例如，藉由電漿灰化製程）。
如圖8的剖視圖800中所示，在基底104中形成摻雜區105。摻雜區105是基底104的具有第一摻雜類型（例如，p型或n型）的區。在一些實施例中，可藉由摻雜製程（例如，離子植入製程、擴散製程等）形成摻雜區105且可利用經圖案化罩幕層（未示出）（例如，正光阻/負光阻、硬罩幕等）以選擇性地將第一摻雜類型的摻雜物質（例如，p型摻雜劑（例如硼（B）、鋁（Al）、鎵（Ga）等）或n型摻雜劑（例如磷（P）、砷（As）、銻（Sb）等））植入至基底104中。在其他實施例中，摻雜製程可為毯覆式摻雜製程（blanket doping process）。
如圖9的剖視圖900中所示，在一些實施例中，在基底104之上形成介電襯墊層902。可沿著基底104的第一表面104f並沿著基底104的界定溝渠104t且界定基底104的柱結構111的表面（例如，側壁、下表面等）形成介電襯墊層902（例如，將介電襯墊層902形成為對基底104的第一表面104f並對基底104的界定溝渠104t且界定基底104的柱結構111的表面（例如，側壁、下表面等）進行襯墊）。在一些實施例中，介電襯墊層902可為或可包含例如氧化物（例如，SiO 2）、氮化物（例如，SiN）、半導體系氮氧化物（例如，SiON）或類似材料。在一些實施例中，用於形成介電襯墊層902的製程包括：在基底104的第一表面104f上且在基底104的界定溝渠104t及柱結構111的表面上對介電襯墊層902進行沉積或生長。在一些實施例中，介電襯墊層902可藉由例如CVD、PVD、ALD、熱氧化、一些其他沉積製程或生長製程、或前述製程的組合來形成。
圖9的剖視圖900中亦示出，在基底104之上形成多個多層膜904。舉例而言，所述多個多層膜904可包括第一多層膜904a、第二多層膜904b、第三多層膜904c及第四多層膜904d。所述多個多層膜904堆疊並設置於溝渠104t中。所述多個多層膜904亦可設置於柱結構111及/或基底104的第一表面104f之上。
此外，多層膜904包括電容器電極層906、翹曲減小層907及電容器介電層908。舉例而言，第一多層膜904a包括第一電容器電極層906a、第一翹曲減小層907a及第一電容器介電層908a；第二多層膜包括第二電容器電極層906b、第二翹曲減小層907b及第二電容器介電層908b；以此類推。在一些實施例中，電容器電極層906、翹曲減小層907與電容器介電層908交替地堆疊，使得電容器電極層906中的每一者藉由翹曲減小層907中的對應一者且藉由電容器介電層908中的對應一者而與電容器電極層906中的相鄰一者間隔開，且使得翹曲減小層907中的對應一者設置於電容器電極層906中的其對應一者與電容器介電層908中的和電容器電極層906中的其對應一者對應的一者之間。
舉例而言，第一翹曲減小層907a設置於第一電容器電極層906a之上。第一電容器介電層908a設置於第一翹曲減小層907a之上。第一翹曲減小層907a設置於第一電容器介電層908a與第一電容器電極層906a之間（例如，在垂直方向上設置於第一電容器介電層908a與第一電容器電極層906a之間）。第二電容器電極層906b設置於第一電容器介電層908a之上。第一電容器電極層906a與第二電容器電極層906b間隔開。第一電容器電極層906a相鄰於第二電容器電極層906b。換言之，第一電容器電極層906a藉由第一翹曲減小層907a（其對應於第一電容器電極層906a）及第一電容器介電層908a（其亦對應於第一電容器電極層906a）而與第二電容器電極層906b（其相鄰於第一電容器電極層906a）間隔開，且第一翹曲減小層907a設置於第一電容器電極層906a（第一翹曲減小層907a所對應的第一電容器電極層906a）與第一電容器介電層908a之間。
相似地，第二翹曲減小層907b設置於第二電容器電極層906b之上。第二電容器介電層908b設置於第二翹曲減小層907b之上。第二翹曲減小層907b設置於第二電容器介電層908b與第二電容器電極層906b之間（例如，在垂直方向上設置於第二電容器介電層908b與第二電容器電極層906b之間）。換言之，第二電容器電極層906b藉由第二翹曲減小層907b（其對應於第二電容器電極層906b）及第二電容器介電層908b（其亦對應於第二電容器電極層906b）而與第三電容器電極層（其上覆於第二電容器電極層906b上且相鄰於第二電容器電極層906b）間隔開，且第二翹曲減小層907b設置於第二電容器電極層906b（第二翹曲減小層907b所對應的第二電容器電極層906b）與第二電容器介電層908b之間。
應理解，所述多個多層膜904可包括電容器電極層906、翹曲減小層907及電容器介電層908的其他配置（參見例如圖2至圖5）。舉例而言，電容器電極層906、翹曲減小層907與電容器介電層908可交替地堆疊，使得電容器電極層906中的每一者上覆於翹曲減小層907中的對應一者上（參見例如圖2）；電容器電極層906、翹曲減小層907與電容器介電層908可交替地堆疊，使得電容器電極層906中的每一者上覆於翹曲減小層907中的第一對應一者上且下伏於翹曲減小層907中的第二對應一者下（參見例如圖3）；以此類推。亦應理解，所述多個多層膜904可包括任意數目的單獨的多層膜（例如，一（1）個多層膜、兩（2）個多層膜、三（3）個多層膜、四（4）個多層膜、五（5）個多層膜、六（6）個多層膜等）。
電容器電極層906堆疊於基底104之上。電容器電極層906是導電的。在一些實施例中，電容器電極層906是共形層。在一些實施例中，電容器電極層906是或包含金屬氮化物，例如氮化鈦（TiN）、氮化鉭（TaN）或類似材料。在此種實施例中，電容器電極層906包含金屬組分（例如，鈦（Ti）原子）及氮組分（例如，氮（N）原子）。
在一些實施例中，電容器電極層906分別為拉伸膜。舉例而言，藉由在基底表面上形成第一電容器電極層906a（或電容器電極層906中的任何其他一者），第一電容器電極層906a將會使基底表面的曲率半徑發生變化，使得基底表面調節成具有凹的幾何形狀（或更凹的幾何形狀）。在又一些實施例中，由於電容器電極層906的拉伸應力狀態多於壓縮應力狀態（例如，電容器電極層906處於拉伸應力下），因此電容器電極層906可為拉伸膜。
電容器介電層908設置於電容器電極層906之間。電容器介電層908被配置成使電容器電極層906彼此電性絕緣。舉例而言，第一電容器介電層908a設置於第一電容器電極層906a與第二電容器電極層906b之間且將第一電容器電極層906a與第二電容器電極層906b電性絕緣，且第二電容器介電層908b設置於第二電容器電極層906b與第三電容器電極層（其上覆於第二電容器電極層906b上且相鄰於第二電容器電極層906b）之間且將第二電容器電極層906b與第三電容器電極層電性絕緣，以此類推。在一些實施例中，電容器介電層908是共形層。
在一些實施例中，電容器介電層908可為或可包含例如高介電常數介電材料或一些其他合適的介電材料。高介電常數介電材料可為或可包括例如氧化鉿（HfO）、氧化鋯（ZrO）、氧化鋁（AlO）、介電常數大於約3.9的一些其他介電材料、或前述材料的組合。在再一些實施例中，電容器介電層908可為多層介電結構（例如，包括介電質材料不同的高介電常數介電層與基礎介電層）。
在一些實施例中，電容器介電層908分別為拉伸膜。舉例而言，藉由在基底表面上形成第一電容器介電層908a（或電容器介電層908中的任何其他一者），第一電容器介電層908a將會使基底表面的曲率半徑發生變化，使得基底表面調節成具有凹的幾何形狀（或更凹的幾何形狀）。在又一些實施例中，由於電容器介電層908的拉伸應力狀態多於壓縮應力狀態（例如，電容器介電層908處於拉伸應力下），因此電容器介電層908可為拉伸膜。
翹曲減小層907中的每一者設置於電容器介電層908中的對應一者與電容器電極層906中的對應一者之間。舉例而言，第一翹曲減小層907a設置於第一電容器電極層906a與第一電容器介電層908a之間，第二翹曲減小層907b設置於第二電容器電極層906b與第二電容器介電層908b之間，以此類推。在一些實施例中，翹曲減小層907中的每一者接觸（例如，直接接觸）電容器電極層906中的對應一者。舉例而言，第一翹曲減小層907a接觸（例如，直接接觸）第一電容器電極層906a，第二翹曲減小層907b接觸（例如，直接接觸）第二電容器電極層906b，以此類推。在一些實施例中，翹曲減小層907中的每一者接觸（例如，直接接觸）電容器介電層908中的對應一者。舉例而言，第一翹曲減小層907a接觸（例如，直接接觸）第一電容器介電層908a，第二翹曲減小層907b接觸（例如，直接接觸）第二電容器介電層908b，以此類推。在一些實施例中，電容器介電層908中的每一者接觸（例如，直接接觸）電容器電極層906中的對應一者及翹曲減小層907中的對應一者。舉例而言，第一電容器介電層908a接觸（例如，直接接觸）第二電容器電極層906b且接觸（例如，直接接觸）第一翹曲減小層907a。
翹曲減小層907包含電容器電極層906的金屬組分、電容器電極層906的氮組分、及氧組分（例如，氧（O）原子）。在又一些實施例中，翹曲減小層907是或包含金屬氮氧化物，例如氮氧化鈦（TiN YO X）、氮氧化鉭（TaN YO X）或類似材料。舉例而言，在一些實施例中，電容器電極層906是氮化鈦（TiN），而翹曲減小層907是氮氧化鈦（TiN YO X）。在一些實施例中，電容器電極層906具有第一化學成分（例如，TaN），而翹曲減小層907具有不同於第一化學成分的第二化學成分（例如，TaN YO X）。在一些實施例中，翹曲減小層907具有厚度。舉例而言，在一些實施例中，第一翹曲減小層907a具有所述厚度，第二翹曲減小層907b具有所述厚度，以此類推。在一些實施例中，所述厚度介於約10埃與約1000埃之間。在又一些實施例中，所述厚度介於約25埃與約65埃之間。在一些實施例中，翹曲減小層907是導電的。
在一些實施例中，第一電容器電極層906a較任何其他電容器電極層906更靠近基底104設置。在一些實施例中，第一翹曲減小層907a較任何其他翹曲減小層907更靠近基底104設置。在一些實施例中，第一電容器介電層908a較任何其他電容器介電層908更靠近基底104設置。
在一些實施例中，第一電容器電極層906a上覆於介電襯墊結構112上且對介電襯墊結構112進行襯墊。在一些實施例中，第一翹曲減小層907a上覆於第一電容器電極層906a上且對第一電容器電極層906a進行襯墊。在一些實施例中，第一電容器介電層908a上覆於第一翹曲減小層907a上且對第一翹曲減小層907a進行襯墊。在一些實施例中，第二電容器電極層906b上覆於第一電容器介電層908a上且對第一電容器介電層908a進行襯墊。
在一些實施例中，翹曲減小層907分別為壓縮膜。舉例而言，藉由在基底表面上形成第一翹曲減小層907a（或翹曲減小層907中的任何其他一者），第一翹曲減小層907a將會使基底表面的曲率半徑發生變化，使得基底表面調節成具有凸的幾何形狀（或更凸的幾何形狀）。在又一些實施例中，由於翹曲減小層907的壓縮應力狀態多於拉伸應力狀態（例如，翹曲減小層907處於壓縮應力下），因此翹曲減小層907可為壓縮膜。在一些實施例中，由於翹曲減小層907包含金屬組分、氮組分及氧組分，因此翹曲減小層907是壓縮膜（例如，若翹曲減小層907不包含氧組分，則翹曲減小層907將為拉伸膜）。舉例而言，氧組分可改變翹曲減小層907中的鍵（例如，化學鍵），藉此使得翹曲減小層907中的每一者成為壓縮膜。
在一些實施例中，用於形成所述多個多層膜904的製程包括在基底104（及介電襯墊層902）之上形成電容器電極層906、翹曲減小層907及電容器介電層908。此外，用於形成多層膜904的製程包括在基底104之上以垂直堆疊形成多層膜904。舉例而言，在第一多層膜904a之上形成第二多層膜904b，在第二多層膜904b之上形成第三多層膜904c，以此類推。
在一些實施例中，用於形成第一多層膜904a的製程包括：在基底104（及介電襯墊層902）之上形成第一電容器電極層906a；在第一電容器電極層906a之上形成第一翹曲減小層907a；以及在第一翹曲減小層907a之上形成第一電容器介電層908a。在又一些實施例中，用於形成第一多層膜904a的製程包括：在基底104（或介電襯墊層902）上沉積第一電容器電極層906a（例如，將第一電容器電極層906a沉積成與基底104（或介電襯墊層902）直接接觸）；在第一電容器電極層906a上沉積第一翹曲減小層907a（例如，將第一翹曲減小層907a沉積成與第一電容器電極層906a直接接觸）；以及在第一翹曲減小層907a上沉積第一電容器介電層908a（例如，將第一電容器介電層908a沉積成與第一翹曲減小層907a直接接觸）。在又一些實施例中，用於形成第一多層膜904a的製程可包括自第一電容器電極層906a得到第一翹曲減小層907a。應理解，多層膜904中的每一者皆可以與形成第一多層膜904a實質上相似的方式形成。舉例而言，用於形成第二多層膜904b的製程包括在第一電容器介電層908a之上/第一電容器介電層908a上形成第二電容器電極層906b（例如，藉由沉積製程）；在第二電容器電極層906b之上/第二電容器電極層906b上形成第二翹曲減小層907b（例如，藉由沉積製程）；以及在第二翹曲減小層907b之上/第二翹曲減小層907b上形成第二電容器介電層908b（例如，藉由沉積製程）。
在一些實施例中，電容器電極層906可藉由例如CVD、PVD、ALD、無電鍍覆、電鍍、一些其他沉積製程、或前述製程的組合來形成。在一些實施例中，翹曲減小層907可藉由例如濺鍍（例如，反應濺鍍）、CVD、PVD、ALD、一些其他沉積製程、或前述製程的組合來形成。在一些實施例中，電容器介電層908可藉由例如CVD、PVD、ALD、一些其他沉積製程、或前述製程的組合來形成。在又一些實施例中，電容器電極層906、翹曲減小層907及/或電容器介電層908可藉由一或多個共形沉積製程（例如，共形CVD製程、共形濺鍍製程等）來形成。
由於多層膜904分別形成有翹曲減小層907，因此基底104相較於假若在基底104之上形成典型多層膜（例如，包括電容器電極層906及電容器介電層908，但不包括翹曲減小層907的多層膜）而言可翹曲得更小。換言之，由於用於形成多層膜904的製程包括形成翹曲減小層907，因此用於形成多層膜904的製程可使基底104相較於用於形成典型多層膜的製程而言翹曲得更小。舉例而言，藉由形成翹曲減小層907，翹曲減小層907會向電容器電極層906及/或電容器介電層908上施加物理應力。由翹曲減小層907施加的該些物理應力可減小電容器電極層906及/或電容器介電層908施加至基底104上的物理應力（例如，電容器電極層906及/或電容器介電層908可由於其形成製程而為拉伸膜，而翹曲減小層907的壓縮膜應力可抵消電容器介電結構/電容器電極結構的拉伸膜應力）。因此，由於多層膜904形成有翹曲減小層907，相較於包括典型多層膜的多層膜堆疊而言，所述多個多層膜904可在向基底104上施加更小的物理應力的同時形成有更多單獨的多層膜。
在一些實施例中，翹曲減小層907藉由濺鍍製程（例如，射頻（Radio Frequency，RF）濺鍍、直流（Direct Current，DC）濺鍍、離子束濺鍍、二極體濺鍍、反應濺鍍、磁控濺鍍等）來形成。在又一些實施例中，濺鍍製程包括將基底104（以及基底104上已形成的任何層）裝載至第一處理室中。第一處理室可不同於其中形成電容器電極層906的處理室及/或其中形成電容器介電層908的處理室。在再一些實施例中，濺鍍製程包括將處理氣體流入至第一處理室中（例如，將處理氣體泵送至第一處理室中）。在再一些實施例中，處理氣體是或包含一氧化二氮（N 2O）。應理解，其他處理氣體亦為可行的。在一些實施例中，藉由透過濺鍍製程形成翹曲減小層907，翹曲減小層907可被形成為壓縮膜。換言之，在一些實施例中，濺鍍製程使翹曲減小層907被形成為壓縮膜（例如，其他類型的形成製程可使翹曲減小層907被形成為拉伸膜及/或使翹曲減小層907不會具有像壓縮膜那樣程度的壓縮性）。
在一些實施例中，藉由ALD製程形成電容器電極層906。在一些實施例中，ALD製程可使電容器電極層906被形成為壓縮膜（例如，若電容器電極層906藉由不同的製程形成，則電容器電極層906無法被形成為壓縮膜（或者可被形成為較薄弱的壓縮膜））。在又一些實施例中，藉由ALD製程形成電容器介電層908。在一些實施例中，ALD製程可使電容器介電層908被形成為壓縮膜（例如，若電容器介電層908藉由不同的製程形成，則電容器介電層908無法被形成為壓縮膜（或者可被形成為較薄弱的壓縮膜））。
圖9的剖視圖900中亦示出，在一些實施例中，在所述多個多層膜904之上形成頂蓋介電層910。可沿著多層膜904中的最上一者的表面（例如，上表面、側壁等）形成頂蓋介電層910（例如，可將頂蓋介電層910形成為對多層膜904中的最上一者的表面（例如，上表面、側壁等）進行襯墊）。舉例而言，如圖9的剖視圖900中所示，沿著第四多層膜904d（其為圖9的剖視圖900中所示的多層膜904的最上多層膜）的表面形成頂蓋介電層910。
在一些實施例中，頂蓋介電層910可為或可包含例如氧化物（例如，SiO 2）、氮化物（例如，SiN）、半導體系氮氧化物（例如，SiON）、低介電常數介電質（例如，介電常數小於約3.9的介電質材料）、一些其他介電質材料、或前述材料的組合。在一些實施例中，用於形成頂蓋介電層910的製程包括在多層膜904中的最上一者的表面上對頂蓋介電層910進行沉積或生長。在一些實施例中，頂蓋介電層910可藉由例如CVD、PVD、ALD、熱氧化、一些其他沉積製程或生長製程、或前述製程的組合來形成。
如圖10至圖13的剖視圖1000至剖視圖1300中所示，將多個電容器電極結構106、多個翹曲減小結構107與多個電容器介電結構108形成為在基底104之上交替地堆疊。藉由選擇性地移除電容器電極層906的部分來形成所述多個電容器電極結構106。藉由選擇性地移除所述多個翹曲減小層907的部分來形成所述多個翹曲減小結構107。藉由選擇性地移除所述多個電容器介電層908的部分來形成所述多個電容器介電結構108。
在一些實施例中，用於形成所述多個電容器電極結構106、所述多個翹曲減小結構107及所述多個電容器介電結構108的製程包括對圖9的剖視圖900中所示的結構依序地實行圖案化製程。依序的圖案化製程選擇性地移除電容器電極層906的部分，藉此將電容器電極層906的其餘部分留在原處作為電容器電極結構106。依序的圖案化製程選擇性地移除翹曲減小層907的部分，藉此將翹曲減小層907的其餘部分留在原處作為翹曲減小結構107。依序的圖案化製程選擇性地移除電容器介電層908的部分，藉此將電容器介電層908的其餘部分留在原處作為電容器介電結構108。在一些實施例中，依序的圖案化製程藉由首先對多層膜904中的最上一者進行圖案化且最後對多層膜904中的最下一者進行圖案化來依序地對多層膜904進行圖案化。
舉例而言，在一些實施例中，用於形成所述多個電容器電極結構106、所述多個翹曲減小結構107及所述多個電容器介電結構108的製程包括實行第一圖案化製程1002（參見例如圖10）、第二圖案化製程1102（參見例如圖11）、第三圖案化製程1202（參見例如圖12）及第四圖案化製程1302（參見例如圖13）。在第一圖案化製程1002之後實行第二圖案化製程1102。在第二圖案化製程1102之後實行第三圖案化製程1202。在第三圖案化製程1202之後實行第四圖案化製程1302。
第一圖案化製程1002包括在多層膜904之上/多層膜904上形成第一經圖案化罩幕層1004（例如，正光阻/負光阻、硬罩幕等）。在一些實施例中，在頂蓋介電層910（參見例如圖9）之上/頂蓋介電層910上形成第一經圖案化罩幕層1004。可藉由以下步驟來形成第一經圖案化罩幕層1004：在頂蓋介電層910上對罩幕層材料進行沉積（例如，藉由旋塗製程），將罩幕層材料暴露於圖案（例如，藉由微影製程，例如光微影、極紫外微影或類似製程），且對罩幕層材料進行顯影以形成第一經圖案化罩幕層1004。
此後，在第一經圖案化罩幕層1004就位的情況下，對第四多層膜904d實行第一蝕刻製程，藉此根據第一經圖案化罩幕層1004對第四多層膜904d進行圖案化。第一蝕刻製程移除第四多層膜904d的電容器介電層908的未掩蔽部分，藉此將第四多層膜904d的電容器介電層908的其餘部分留在原處作為所述多個電容器介電結構108中的一者。第一蝕刻製程亦移除第四多層膜904d的翹曲減小層907的未掩蔽部分，藉此將第四多層膜904d的翹曲減小層907的其餘部分留在原處作為所述多個翹曲減小結構107中的一者。第一蝕刻製程亦移除第四多層膜904d的電容器電極層906的未掩蔽部分，藉此將第四多層膜904d的電容器電極層906的其餘部分留在原處作為所述多個電容器電極結構106中的一者。
在一些實施例中，亦對第三多層膜904c部分地實行第一蝕刻製程。舉例而言，如圖10的剖視圖1000中所示，第一蝕刻製程可移除第三多層膜904c的電容器介電層908的未掩蔽部分，藉此將第三多層膜904c的電容器介電層908的其餘部分留在原處作為所述多個電容器介電結構108中的另一者。此外，第一蝕刻製程亦可移除第三多層膜904c的翹曲減小層907的未掩蔽部分，藉此將第三多層膜904c的翹曲減小層907的其餘部分留在原處作為所述多個翹曲減小結構107中的另一者。在一些實施例中，第一蝕刻製程終止於第三多層膜904c的電容器電極層906上（例如，第三多層膜904c的電容器電極層906充當第一蝕刻製程的蝕刻終止部）。
在一些實施例中，第一蝕刻製程可為例如濕式蝕刻製程、乾式蝕刻製程、反應離子蝕刻（RIE）製程、一些其他蝕刻製程、或前述製程的組合。在又一些實施例中，第一蝕刻製程可包括多個蝕刻步驟。舉例而言，第一蝕刻製程可包括第一蝕刻步驟、第二蝕刻步驟及第三蝕刻步驟。在第一蝕刻步驟之後實行第二蝕刻步驟，且在第二蝕刻步驟之後實行第三蝕刻步驟。
第一蝕刻步驟可包括將第四多層膜904d的電容器介電層908及翹曲減小層907暴露於第一蝕刻劑，所述第一蝕刻劑選擇性地移除第四多層膜904d的電容器介電層908的未掩蔽部分及第四多層膜904d的翹曲減小層907的未掩蔽部分。在一些實施例中，第一蝕刻步驟終止於第四多層膜904d的電容器電極層906上（例如，第四多層膜904d的電容器電極層906充當第一蝕刻步驟的蝕刻終止部）。在一些實施例中，第一蝕刻步驟可為或可包括例如濕式蝕刻製程、乾式蝕刻製程、RIE製程、一些其他蝕刻製程、或前述製程的組合。
第二蝕刻步驟可包括將第四多層膜904d的電容器電極層906暴露於與第一蝕刻劑不同的第二蝕刻劑，以選擇性地移除第四多層膜904d的電容器電極層906的未掩蔽部分。在一些實施例中，第二蝕刻步驟終止於第三多層膜904c的電容器介電層908上（例如，第三多層膜904c的電容器介電層908充當第二蝕刻步驟的蝕刻終止部）。在一些實施例中，第二蝕刻步驟可為或可包括例如濕式蝕刻製程、乾式蝕刻製程、RIE製程、一些其他蝕刻製程、或前述製程的組合。
第三蝕刻步驟可包括將第三多層膜904c的電容器介電層908及翹曲減小層907暴露於與第二蝕刻劑不同的第三蝕刻劑，以選擇性地移除第三多層膜904c的電容器介電層908的未掩蔽部分及第三多層膜904c的翹曲減小層907的未掩蔽部分。在一些實施例中，第三蝕刻步驟終止於第三多層膜904c的電容器電極層906上（例如，第三多層膜904c的電容器電極層906充當第三蝕刻步驟的蝕刻終止部）。在一些實施例中，第一蝕刻劑與第三蝕刻劑具有實質上相似的蝕刻劑成分。在一些實施例中，第三蝕刻步驟可為或可包括例如濕式蝕刻製程、乾式蝕刻製程、RIE製程、一些其他蝕刻製程、或前述製程的組合。
應理解，第一蝕刻步驟、第二蝕刻步驟及第三蝕刻步驟亦可對多層膜904的不同於以上所闡述的層進行蝕刻。舉例而言，第一蝕刻步驟可對第四多層膜904d的電容器介電層908進行蝕刻，第二蝕刻步驟可對第四多層膜904d的翹曲減小層907及第四多層膜904d的電容器電極層906進行蝕刻，而第三蝕刻步驟可對第三多層膜904c的電容器介電層908進行蝕刻。
在第一圖案化製程1002之後，實行第二圖案化製程1102（參見圖11）。第二圖案化製程1102包括在先前形成的電容器介電結構108、翹曲減小結構107及電容器電極結構106之上/上形成第二經圖案化罩幕層1104（例如，正光阻/負光阻、硬罩幕等）。第二經圖案化罩幕層1104亦形成於其餘的多層膜904之上。在一些實施例中，第二經圖案化罩幕層1104亦形成於頂蓋介電結構120之上。第二經圖案化罩幕層1104可以與第一經圖案化罩幕層1004實質上相似的方式形成。
此後，在第二經圖案化罩幕層1104就位的情況下，對第三多層膜904c且對第二多層膜904b實行第二蝕刻製程。第二蝕刻製程移除第三多層膜904c的電容器電極層906的未掩蔽部分，藉此將第三多層膜904c的電容器電極層906的其餘部分留在原處作為所述多個電容器電極結構106中的另一者。第二蝕刻製程亦移除第二多層膜904b的電容器介電層908的未掩蔽部分，藉此將第二多層膜904b的電容器介電層908的其餘部分留在原處作為所述多個電容器介電結構108中的另一者（例如，第二電容器介電結構108b）。第二蝕刻製程亦移除第二多層膜904b的翹曲減小層907的未掩蔽部分，藉此將第二多層膜904b的翹曲減小層907的其餘部分留在原處作為所述多個翹曲減小結構107中的另一者（例如，第二翹曲減小結構107b）。在一些實施例中，第二蝕刻製程終止於第二多層膜904b的電容器電極層906上（例如，第二多層膜904b的電容器電極層906充當第二蝕刻製程的蝕刻終止部）。
在一些實施例中，第二蝕刻製程可為例如濕式蝕刻製程、乾式蝕刻製程、RIE製程、一些其他蝕刻製程、或前述製程的組合。在又一些實施例中，第二蝕刻製程可包括多個蝕刻步驟。舉例而言，第二蝕刻製程可包括第四蝕刻步驟及第五蝕刻步驟。在第四蝕刻步驟之後實行第五蝕刻步驟。
第四蝕刻步驟可包括將第三多層膜904c的電容器電極層906暴露於第四蝕刻劑，以選擇性地移除第三多層膜904c的電容器電極層906的未掩蔽部分。第四蝕刻步驟可實質上相同於第二蝕刻步驟（例如，包括實質上相同的蝕刻參數/蝕刻劑參數）。第五蝕刻步驟可包括將第二多層膜904b的電容器介電層908及翹曲減小層907暴露於第五蝕刻劑，所述第五蝕刻劑選擇性地移除第二多層膜904b的電容器介電層908的未掩蔽部分及第二多層膜904b的翹曲減小層907的未掩蔽部分。第五蝕刻步驟可實質上相同於第一蝕刻步驟（及/或第三蝕刻步驟）（例如，包括實質上相同的蝕刻參數/蝕刻劑參數）。
在第二圖案化製程1102之後，實行第三圖案化製程1202（參見圖12）。第三圖案化製程1202包括在先前形成的電容器介電結構108、翹曲減小結構107及電容器電極結構106之上/上形成第三經圖案化罩幕層1204（例如，正光阻/負光阻、硬罩幕等）。第三經圖案化罩幕層1204亦形成於其餘的多層膜904之上。在一些實施例中，第三經圖案化罩幕層1204亦形成於頂蓋介電結構120之上。第三經圖案化罩幕層1204可以與第一經圖案化罩幕層1004實質上相似的方式形成。
此後，在第三經圖案化罩幕層1204就位的情況下，對第二多層膜904b且對第一多層膜904a實行第三蝕刻製程。第三蝕刻製程移除第二多層膜904b的電容器電極層906的未掩蔽部分，藉此將第二多層膜904b的電容器電極層906的其餘部分留在原處作為所述多個電容器電極結構106中的另一者（例如，第二電容器電極結構106b）。第三蝕刻製程亦移除第一多層膜904a的電容器介電層908的未掩蔽部分，藉此將第一多層膜904a的電容器介電層908的其餘部分留在原處作為所述多個電容器介電結構108中的另一者（例如，第一電容器介電結構108a）。第三蝕刻製程亦移除第一多層膜904a的翹曲減小層907的未掩蔽部分，藉此將第一多層膜904a的翹曲減小層907的其餘部分留在原處作為所述多個翹曲減小結構107中的另一者（例如，第一翹曲減小結構107a）。在一些實施例中，第三蝕刻製程終止於第一多層膜904a的電容器電極層906上（例如，第一多層膜904a的電容器電極層906充當第二蝕刻製程的蝕刻終止部）。在一些實施例中，第三蝕刻製程可為例如濕式蝕刻製程、乾式蝕刻製程、RIE製程、一些其他蝕刻製程、或前述製程的組合。在又一些實施例中，可以與第二蝕刻製程實質上相似的方式實行第三蝕刻製程。
在第三圖案化製程1202之後，實行第四圖案化製程1302（參見圖13）。第四圖案化製程1302包括在先前形成的電容器介電結構108、翹曲減小結構107及電容器電極結構106之上/上形成第四經圖案化罩幕層1304（例如，正光阻/負光阻、硬罩幕等）。第四經圖案化罩幕層1304亦形成於多層膜904中的其餘一者（多者）的任何部分（例如，第一多層膜904a的電容器電極層906）之上。在一些實施例中，第四經圖案化罩幕層1304亦形成於頂蓋介電結構120之上。第四經圖案化罩幕層1304可以與第一經圖案化罩幕層1004實質上相似的方式形成。
此後，在第四經圖案化罩幕層1304就位的情況下，對第一多層膜904a實行第四蝕刻製程。第四蝕刻製程移除第一多層膜904a的電容器電極層906的未掩蔽部分，藉此將第一多層膜904a的電容器電極層906的其餘部分留在原處作為所述多個電容器電極結構106中的另一者（例如，第一電容器電極結構106a）。在一些實施例中，第四蝕刻製程終止於基底104上。在其他實施例中，第四蝕刻製程可終止於在垂直方向上設置於基底104與第一多層膜904a的電容器電極層906之間的一些其他層/結構上。在一些實施例中，第四蝕刻製程可為例如濕式蝕刻製程、乾式蝕刻製程、RIE製程、一些其他蝕刻製程、或前述製程的組合。在一些實施例中，形成所述多個電容器電極結構106、所述多個翹曲減小結構107及所述多個電容器介電結構108完成形成溝渠電容器102。應理解，在其中翹曲減小層907源自對應的電容器電極層906的實施例中，翹曲減小結構107已源自對應的電容器電極結構106。舉例而言，第一翹曲減小結構107a可源自第一電容器電極結構106a，第二翹曲減小結構107b可源自第二電容器電極結構106b，依次類推。
圖10至圖13的剖視圖1000至剖視圖1300中亦示出（參見例如圖10），在一些實施例中，在所述多個多層膜904之上形成頂蓋介電結構120。藉由選擇性地移除頂蓋介電層910的部分來形成頂蓋介電結構120。在一些實施例中，所述多個電容器電極結構106、所述多個翹曲減小結構107與所述多個電容器介電結構108在垂直方向上形成於基底104與頂蓋介電結構120之間。在一些實施例中，藉由第一圖案化製程1002來形成頂蓋介電結構120，如圖10的剖視圖1000中所示。
圖10至圖13的剖視圖1000至剖視圖1300中亦示出（參見例如圖13），在一些實施例中，在基底104之上形成介電襯墊結構112。藉由選擇性地移除介電襯墊層902的部分來形成介電襯墊結構112。在一些實施例中，介電襯墊結構112在垂直方向上形成於基底104與所述多個電容器電極結構106之間，在垂直方向上形成於基底104與所述多個翹曲減小結構107之間，且在垂直方向上形成於基底104與所述多個電容器介電結構108之間。在一些實施例中，藉由第四圖案化製程1302形成介電襯墊結構112，如圖13的剖視圖1300中所示。
如圖14的剖視圖1400中所示，可將蝕刻終止層118形成為上覆於溝渠電容器102上且對溝渠電容器102進行襯墊。亦可將蝕刻終止層118形成為上覆於基底104的第一表面104f上且對基底104的第一表面104f進行襯墊。在一些實施例中，將蝕刻終止層118形成為上覆於頂蓋介電結構120及/或介電襯墊結構112上且對頂蓋介電結構120及/或介電襯墊結構112進行襯墊。在一些實施例中，用於形成蝕刻終止層118的製程包括藉由例如CVD、PVD、ALD、一些其他沉積製程、或前述製程的組合在溝渠電容器102上對蝕刻終止層118進行沉積。
如圖15的剖視圖1500中所示，在溝渠電容器102及基底104之上形成ILD結構114。在又一些實施例中，ILD結構114形成於溝渠電容器102、基底104、頂蓋介電結構120、介電襯墊結構112及蝕刻終止層118之上。在一些實施例中，用於形成ILD結構114的製程包括藉由例如CVD、PVD、ALD、旋塗製程、一些其他沉積製程、或前述製程的組合在蝕刻終止層118之上對ILD結構114進行沉積。在一些實施例中，實行平坦化製程（例如，化學機械拋光（chemical mechanical polishing，CMP）製程及迴蝕製程等）以對ILD結構114的上表面進行平坦化。
圖15的剖視圖1500中亦示出，在ILD結構114中及溝渠電容器102之上形成多個導電接觸件116（例如，金屬接觸件）。所述多個導電接觸件116被形成為分別電性耦合至所述多個電容器電極結構106且自所述多個電容器電極結構106延伸。在一些實施例中，用於形成所述多個導電接觸件116的製程包括選擇性地對ILD結構114進行蝕刻，以在ILD結構114中形成多個接觸開口。此後，形成導電層（例如，鎢（W））以對接觸開口進行填充且上覆於ILD結構114上。然後對導電層實行平坦化製程（例如，CMP製程、迴蝕製程等），藉此在接觸開口中留下導電層的其餘部分作為所述多個導電接觸件116。
儘管圖15的剖視圖1500中未示出，但應理解，所述多個導電接觸件116可為設置於ILD結構114中的內連線結構（例如，銅內連線結構）的一部分。因此，應理解，內連線結構的任何數目的附加導電特徵（例如，金屬線、金屬通孔等）皆可形成於ILD結構114之上/ILD結構114中。
圖16示出用於形成包括溝渠電容器的積體晶片（IC）的方法的一些實施例的流程圖1600，所述溝渠電容器具有高電容密度且會引起低的基底翹曲。儘管圖16的流程圖1600在本文中被示出及闡述為一系列動作或事件，然而應理解，此種動作或事件的所示次序不應被解釋為具有限制性意義。舉例而言，一些動作可以不同的次序發生及/或與除本文中所示及/或所述的動作或事件以外的其他動作或事件同時發生。此外，可能並不需要所有所示的動作來實施本文說明的一或多個態樣或實施例，且可在一或多個單獨的動作及/或階段中施行本文中所繪示動作中的一或多者。
在動作1602處，在基底中形成溝渠。圖7示出對應於動作1602的一些實施例的剖視圖700。
在動作1604處，將多個多層膜形成為堆疊於溝渠中及基底之上，其中多層膜中的每一者包括電容器電極層、翹曲減小層及電容器介電層。圖8至圖9示出對應於動作1604的一些實施例的一系列剖視圖800至900。
在動作1606處，對多層膜進行圖案化以形成交替地堆疊於溝渠中的多個電容器電極結構、多個翹曲減小結構與多個電容器介電結構。圖10至圖13示出對應於動作1606的一些實施例的一系列剖視圖1000至1300。
在動作1608處，在基底、所述多個電容器電極結構、所述多個翹曲減小結構及所述多個電容器介電結構之上形成層間介電（ILD）結構。圖14至圖15示出對應於動作1608的一些實施例的一系列剖視圖1400至1500。
在動作1610處，在ILD結構中形成多個導電接觸件，並將所述多個導電接觸件電性耦合至所述多個電容器電極結構。圖15示出對應於動作1610的一些實施例的剖視圖1500。
在一些實施例中，本申請提供一種積體晶片（IC）。所述IC包括半導體基底。溝渠電容器上覆於半導體基底上。溝渠電容器包括多個電容器電極結構、多個翹曲減小結構及多個電容器介電結構。所述多個電容器電極結構、所述多個翹曲減小結構與所述多個電容器介電結構交替地堆疊且界定在垂直方向上延伸至半導體基底中的溝渠段。所述多個電容器電極結構包含金屬組分及氮組分。所述多個翹曲減小結構包含金屬組分、氮組分及氧組分。
在一些實施例中，本申請提供一種積體晶片（IC）。所述IC包括半導體基底。溝渠電容器上覆於半導體基底的表面上，其中：溝渠電容器包括第一溝渠段及第二溝渠段，所述第一溝渠段及所述第二溝渠段兩者藉由穿透半導體基底的表面而延伸至半導體基底中；第一溝渠段藉由半導體基底的柱結構而與第二溝渠段分隔開；溝渠電容器在側向上在半導體基底的柱結構之上延伸；溝渠電容器包括第一電容器電極結構；溝渠電容器包括翹曲減小結構，所述翹曲減小結構上覆於第一電容器電極結構上且對第一電容器電極結構進行襯墊；溝渠電容器包括電容器介電結構，電容器介電結構上覆於翹曲減小結構上且對翹曲減小結構進行襯墊；第一電容器電極結構具有第一化學成分；且翹曲減小結構具有不同於第一化學成分的第二化學成分。
在一些實施例中，本申請案提供一種用於形成積體晶片（IC）的方法。所述方法包括在半導體基底中形成溝渠。沿著溝渠的側壁形成電容器電極層，其中電容器電極層被形成為壓縮膜。形成位於電容器電極層之上且對電容器電極層進行襯墊的第一翹曲減小層，其中第一翹曲減小層被形成為拉伸膜。形成位於第一翹曲減小層之上且對第一翹曲減小層進行襯墊的電容器介電層。對電容器電極層、第一翹曲減小層及電容器介電層進行蝕刻，以分別形成堆疊於溝渠中的電容器電極結構、翹曲減小結構及電容器介電結構。
以上概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的態樣。熟習此項技術者應理解，他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，此種等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下在本文中作出各種改變、取代及變更。
100、200、300、400、500、700、800、900、1000、1100、1200、1300、1400、1500:剖視圖 102:溝渠電容器 104:基底 104f:第一表面 104t:溝渠 105:摻雜區 106:電容器電極結構 106a:第一電容器電極結構 106b:第二電容器電極結構 106c:第三電容器電極結構 106d:第四電容器電極結構 106e:第五電容器電極結構 107:翹曲減小結構 107a:第一翹曲減小結構 107b:第二翹曲減小結構 107c:第三翹曲減小結構 107d:第四翹曲減小結構 107e:第五翹曲減小結構 107f:第六翹曲減小結構 107g:第七翹曲減小結構 108:電容器介電結構 108a:第一電容器介電結構 108b:第二電容器介電結構 108c:第三電容器介電結構 108d:第四電容器介電結構 110:溝渠段 111:柱結構 111u、506:上表面/修圓上表面 112:介電襯墊結構 114:層間介電（ILD）結構 116:導電接觸件 118:蝕刻終止層 120:頂蓋介電結構 122:區域 123:厚度 402:空腔 502:第一外部點 504:第二外部點 600:能量色散偵測器（EDS）圖表 702:經圖案化罩幕層 902:介電襯墊層 904:多層膜 904a:第一多層膜 904b:第二多層膜 904c:第三多層膜 904d:第四多層膜 906:電容器電極層 906a:第一電容器電極層 906b:第二電容器電極層 907:翹曲減小層 907a:第一翹曲減小層 907b:第二翹曲減小層 908:電容器介電層 908a:第一電容器介電層 908b:第二電容器介電層 910:頂蓋介電層 1002:第一圖案化製程 1004:第一經圖案化罩幕層 1102:第二圖案化製程 1104:第二經圖案化罩幕層 1202:第三圖案化製程 1204:第三經圖案化罩幕層 1302:第四圖案化製程 1304:第四經圖案化罩幕層 1600:流程圖 1602、1604、1606、1608、1610:動作 A-A’:線
藉由結合附圖閱讀以下詳細說明，會最佳地理解本揭露的態樣。應注意，根據行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。 圖1示出包括溝渠電容器的積體晶片（IC）的一些實施例的剖視圖，所述溝渠電容器具有高電容密度且會引起低的基底翹曲。 圖2示出圖1所示IC的一些其他實施例的剖視圖。 圖3示出圖2所示IC的一些其他實施例的剖視圖。 圖4示出圖1所示IC的一些其他實施例的剖視圖。 圖5示出圖1所示IC的區域的一些其他實施例的剖視圖。 圖6示出圖5所示溝渠電容器的一些實施例的能量色散偵測器（energy-dispersive detector；EDS）圖表的一些實施例。 圖7至圖15示出用於形成包括溝渠電容器的積體晶片（IC）的方法的一些實施例的一系列剖視圖，所述溝渠電容器具有高電容密度且會引起低的基底翹曲。 圖16示出用於形成包括溝渠電容器的積體晶片（IC）的方法的一些實施例的流程圖，所述溝渠電容器具有高電容密度且會引起低的基底翹曲。
100:剖視圖
102:溝渠電容器
104:基底
104f:第一表面
104t:溝渠
105:摻雜區
106:電容器電極結構
106a:第一電容器電極結構
106b:第二電容器電極結構
106c:第三電容器電極結構
107:翹曲減小結構
107a:第一翹曲減小結構
107b:第二翹曲減小結構
108:電容器介電結構
108a:第一電容器介電結構
108b:第二電容器介電結
110:溝渠段
111:柱結構
112:介電襯墊結構
114:層間介電(ILD)結構
116:導電接觸件
118:蝕刻終止層
120:頂蓋介電結構
122:區域
123:厚度

Claims (20)

  1. 一種積體晶片，包括： 半導體基底；以及 溝渠電容器，上覆於所述半導體基底上，其中所述溝渠電容器包括多個電容器電極結構、多個翹曲減小結構及多個電容器介電結構，其中所述多個電容器電極結構、所述多個翹曲減小結構與所述多個電容器介電結構交替地堆疊且界定在垂直方向上延伸至所述半導體基底中的溝渠段，其中所述多個電容器電極結構包含金屬組分及氮組分，且其中所述多個翹曲減小結構包含所述金屬組分、所述氮組分及氧組分。
  2. 如請求項1所述的積體晶片，其中所述金屬組分是鈦。
  3. 如請求項1所述的積體晶片，其中： 所述多個電容器電極結構是氮化鈦；且 所述多個翹曲減小結構是氮氧化鈦。
  4. 如請求項1所述的積體晶片，其中： 所述金屬組分包括多個金屬原子； 所述氮組分包括多個氮原子；且 所述氧組分包括多個氧原子。
  5. 如請求項4所述的積體晶片，其中： 所述多個金屬原子、所述多個氮原子與所述多個氧原子之和等於一個值；且 所述多個氧原子佔所述值的至少百分之三十。
  6. 如請求項1所述的積體晶片，其中所述多個翹曲減小結構是導電的。
  7. 如請求項6所述的積體晶片，其中： 所述多個電容器電極結構包括第一電容器電極結構，所述第一電容器電極結構較所述多個電容器電極結構中的任何其他電容器電極結構更靠近所述半導體基底設置； 所述多個翹曲減小結構包括第一翹曲減小結構，所述第一翹曲減小結構較所述多個翹曲減小結構中的任何其他翹曲減小結構更靠近所述半導體基底設置； 所述多個電容器介電結構包括第一電容器介電結構，所述第一電容器介電結構較所述多個電容器介電結構中的任何其他電容器介電結構更靠近所述半導體基底設置； 所述第一電容器電極結構設置於所述第一翹曲減小結構與所述半導體基底之間；且 所述第一翹曲減小結構設置於所述第一電容器介電結構與所述第一電容器電極結構之間。
  8. 如請求項1所述的積體晶片，其中所述多個翹曲減小結構中的每一者直接接觸所述多個電容器電極結構中的對應一者。
  9. 如請求項8所述的積體晶片，其中所述多個翹曲減小結構中的每一者直接接觸所述多個電容器介電結構中的對應一者。
  10. 如請求項9所述的積體晶片，其中所述多個電容器介電結構中的每一者直接接觸所述多個電容器電極結構中的對應一者。
  11. 一種積體晶片（IC），包括： 半導體基底； 溝渠電容器，上覆於所述半導體基底的表面上，其中： 所述溝渠電容器包括第一溝渠段及第二溝渠段，所述第一溝渠段及所述第二溝渠段兩者藉由穿透所述半導體基底的所述表面而延伸至所述半導體基底中； 所述第一溝渠段藉由所述半導體基底的柱結構而與所述第二溝渠段分隔開； 所述溝渠電容器在側向上在所述半導體基底的所述柱結構之上延伸； 所述溝渠電容器包括第一電容器電極結構； 所述溝渠電容器包括翹曲減小結構，所述翹曲減小結構上覆於所述第一電容器電極結構上且對所述第一電容器電極結構進行襯墊； 所述溝渠電容器包括電容器介電結構，所述電容器介電結構上覆於所述翹曲減小結構上且對所述翹曲減小結構進行襯墊； 所述第一電容器電極結構具有第一化學成分；且 所述翹曲減小結構具有不同於所述第一化學成分的第二化學成分。
  12. 如請求項11所述的積體晶片，其中： 所述第一電容器電極結構是壓縮膜； 所述電容器介電結構是壓縮膜；且 所述翹曲減小結構是拉伸膜。
  13. 如請求項11所述的積體晶片，其中： 所述第一電容器電極結構是拉伸膜； 所述電容器介電結構是拉伸膜；且 所述翹曲減小結構是壓縮膜。
  14. 如請求項13所述的積體晶片，其中： 所述溝渠電容器包括第二電容器電極結構，所述第二電容器電極結構上覆於所述電容器介電結構上且對所述電容器介電結構進行襯墊； 所述第一電容器電極結構及所述第二電容器電極結構兩者皆為氮化鈦；且 所述翹曲減小結構是氮氧化鈦。
  15. 如請求項11所述的積體晶片，其中： 所述第一電容器電極結構包含金屬組分及氮組分； 所述翹曲減小結構包含所述金屬組分、所述氮組分及氧組分； 所述金屬組分包括多個金屬原子； 所述氮組分包括多個氮原子； 所述氧組分包括多個氧原子； 所述多個金屬原子、所述多個氮原子與所述多個氧原子之和等於一個值；且 所述多個氧原子佔所述值的至少百分之三十。
  16. 一種用於形成溝渠電容器的方法，所述方法包括： 在半導體基底中形成溝渠； 沿著所述溝渠的側壁形成電容器電極層，其中所述電容器電極層被形成為壓縮膜； 形成位於所述電容器電極層之上且對所述電容器電極層進行襯墊的第一翹曲減小層，其中所述第一翹曲減小層被形成為拉伸膜； 形成位於所述第一翹曲減小層之上且對所述第一翹曲減小層進行襯墊的電容器介電層；以及 對所述電容器電極層、所述第一翹曲減小層及所述電容器介電層進行蝕刻，以分別形成堆疊於所述溝渠中的電容器電極結構、翹曲減小結構及電容器介電結構。
  17. 如請求項16所述的方法，其中： 所述電容器電極層包含金屬組分及氮組分； 所述第一翹曲減小層包含所述金屬組分、所述氮組分及氧組分；且 所述電容器介電層具有與所述電容器電極層的化學成分及所述第一翹曲減小層的化學成分兩者不同的化學成分。
  18. 如請求項16所述的方法，其中所述第一翹曲減小層藉由濺鍍製程直接形成於所述電容器電極層上。
  19. 如請求項16所述的方法，更包括： 在形成所述電容器電極層之前，沿著所述溝渠的所述側壁形成第二翹曲減小層，其中所述電容器電極層形成於所述第二翹曲減小層之上且對所述第二翹曲減小層進行襯墊。
  20. 如請求項16所述的方法，其中所述第一翹曲減小層源自所述電容器電極層。
TW112101058A 2022-07-11 2023-01-10 積體晶片及形成溝渠電容器的方法 TW202404108A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/861,755 US20240014254A1 (en) 2022-07-11 2022-07-11 Trench capacitor film scheme to reduce substrate warpage
US17/861,755 2022-07-11

Publications (1)

Publication Number Publication Date
TW202404108A true TW202404108A (zh) 2024-01-16

Family

ID=89430729

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112101058A TW202404108A (zh) 2022-07-11 2023-01-10 積體晶片及形成溝渠電容器的方法

Country Status (3)

Country Link
US (1) US20240014254A1 (zh)
CN (1) CN220873578U (zh)
TW (1) TW202404108A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271055B2 (en) * 2004-08-19 2007-09-18 Samsung Electronics Co., Ltd. Methods of forming low leakage currents metal-insulator-metal (MIM) capacitors and related MIM capacitors

Also Published As

Publication number Publication date
US20240014254A1 (en) 2024-01-11
CN220873578U (zh) 2024-04-30

Similar Documents

Publication Publication Date Title
US11133301B2 (en) Integrated circuit having a MOM capacitor and transistor
US10693019B2 (en) Film scheme for a high density trench capacitor
TWI692841B (zh) 三維記憶裝置的陣列共通源極結構以及其形成方法
TWI648774B (zh) 半導體裝置及其形成方法
TWI575662B (zh) 半導體裝置結構與其形成方法
US8174064B2 (en) Semiconductor device and method for forming the same
TWI749986B (zh) 半導體元件及其形成方法
CN105742184B (zh) 形成具有栅极的半导体器件结构的方法
KR102171265B1 (ko) 금속 마스크를 이용한 패터닝 방법 및 그 패터닝 방법을 포함한 반도체 소자 제조방법
TW202125701A (zh) 積體電路、半導體結構及形成溝槽電容器的方法
CN111326513A (zh) 半导体器件
CN113555313A (zh) 集成芯片
TW202010050A (zh) 積體電路裝置的形成方法
CN111129121A (zh) 半导体装置
TW202123311A (zh) 積體電路及其形成的方法
CN117525024A (zh) 一种硅基电容结构及其形成方法
US8268710B2 (en) Method for fabricating semiconductor devices
JP2018041789A (ja) 半導体装置の製造方法
TW202404108A (zh) 積體晶片及形成溝渠電容器的方法
CN113345896B (zh) 动态随机存取存储器装置及其制造方法
JP5286804B2 (ja) 半導体装置の製造方法
JP2004134498A (ja) 半導体集積回路装置およびその製造方法
US20240243205A1 (en) Semiconductor devices
KR100677990B1 (ko) 반도체 소자의 제조 방법
JP2003077936A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置