JP5286804B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5286804B2
JP5286804B2 JP2008019397A JP2008019397A JP5286804B2 JP 5286804 B2 JP5286804 B2 JP 5286804B2 JP 2008019397 A JP2008019397 A JP 2008019397A JP 2008019397 A JP2008019397 A JP 2008019397A JP 5286804 B2 JP5286804 B2 JP 5286804B2
Authority
JP
Japan
Prior art keywords
film
insulating film
semiconductor substrate
main surface
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008019397A
Other languages
English (en)
Other versions
JP2009182133A (ja
Inventor
真治 福田
健一 日数谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2008019397A priority Critical patent/JP5286804B2/ja
Publication of JP2009182133A publication Critical patent/JP2009182133A/ja
Application granted granted Critical
Publication of JP5286804B2 publication Critical patent/JP5286804B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、半導体装置の製造方法に係り、特に信頼性や製造歩留まりの向上を実現し得る半導体装置の製造方法に関する。
近時、配線抵抗を低減すべく、配線の材料としてCuを用いることが提案されている。
Cuより成る配線は、配線を埋め込むための溝を層間絶縁膜に形成し、かかる層間絶縁膜上に電気めっき法によりCu膜を形成し、層間絶縁膜の表面が露出するまでCu膜を研磨することにより、溝内に埋め込まれる。
電気めっき法によりCu膜を形成する際には、めっき浴中のCuが半導体基板の裏面(第2の主面)側から半導体基板内に拡散してしまうのを防止すべく、半導体基板の裏面側に絶縁膜を予め形成しておく。半導体基板内にCuが拡散した場合には、半導体基板内に拡散したCuに起因してトランジスタ等の電気的特性が劣化してしまう虞があるが、かかる絶縁膜を半導体基板の裏面側に形成しておけば、半導体基板内にCuが拡散するのを防止し得るため、トランジスタ等の電気的特性の劣化を防止することが可能となる。
なお、本願発明の背景技術としては、以下のようなものがある。
特開2005−93646号公報 特開2002−334927号公報
しかしながら、半導体基板の裏面側に絶縁膜を形成した場合には、半導体基板の表面(第1の主面)側にプラズマCVD法等により導電膜を形成する際に、トランジスタのゲート絶縁膜において絶縁破壊が生じる場合があり、信頼性や製造歩留まりが低くなってしまう場合があった。
本発明の目的は、信頼性や製造歩留まりを向上し得る半導体装置の製造方法を提供することにある。
本発明の一観点によれば、半導体基板の第1の主面上に、ゲート電極とソース/ドレイン拡散層とを有するトランジスタを形成する工程と、前記半導体基板の前記第1の主面上及び前記トランジスタ上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜に、前記ゲート電極に達するコンタクトホールを形成する工程と、前記コンタクトホール内及び前記第1の絶縁膜上に、プラズマCVD法により導電膜を形成する工程と、前記第1の絶縁膜の表面が露出するまで前記導電膜を研磨し、前記コンタクトホール内に、前記導電膜を含む導体プラグを埋め込む工程とを有し、前記トランジスタを形成する工程の後、前記第1の絶縁膜を形成する工程の前に、前記第1の主面の反対側の面である第2の主面に存在する第2の絶縁膜のうち、前記第2の主面の周縁部に存在する前記第2の絶縁膜をエッチング除去する工程を更に有することを特徴とする半導体装置の製造方法が提供される。
本発明によれば、半導体基板の第2の主面の周縁部の第2の絶縁膜をエッチング除去する。このため、後工程でプラズマCVD法により導電膜を形成する際に、半導体基板の第2の主面の周縁部を介して、半導体基板内に電荷が供給される。このため、本発明によれば、プラズマCVD法により導電膜を形成する際にゲート電極に電荷が大量に蓄積された場合であっても、ゲート電極の電位が半導体基板の電位に対して著しく高くなってしまうのを防止することが可能となる。このため、本発明によれば、ゲート絶縁膜の絶縁破壊を防止することができ、製造歩留まりの向上を実現することが可能となる。
[一実施形態]
本発明の一実施形態による半導体装置の製造方法を図1乃至図13を用いて説明する。図1乃至図11は、本実施形態による半導体装置の製造方法を示す工程断面図である。
まず、図1(a)に示すように、半導体基板(半導体ウェハ)10を用意する。かかる半導体基板10としては、例えばシリコン基板(シリコンウェハ)を用いる。
次に、全面に、例えば熱酸化法により、膜厚10〜15nmのシリコン酸化膜12を形成する。かかるシリコン酸化膜12は、半導体基板10の全面を覆うように形成される。即ち、シリコン酸化膜12は、半導体基板10の第1の主面(上面)、半導体基板10の第2の主面(下面)、及び、半導体基板10の外周を覆うように形成される。半導体基板10の第1の主面は、後述するトランジスタ33(図4(c)参照)等が形成される側の面である。半導体基板10の第2の主面は、第1の主面と反対側の面である。
次に、図1(b)に示すように、例えば熱CVD法により、膜厚80〜90nmのシリコン窒化膜14を形成する。かかるシリコン窒化膜14は、半導体基板10の全面を覆うように形成される。即ち、シリコン窒化膜14は、半導体基板10の第1の主面(上面)、半導体基板10の第2の主面(下面)、及び、半導体基板10の外周を覆うように形成される。
次に、図1(c)に示すように、例えば熱CVD法により、膜厚300〜400nmのシリコン酸化膜16を形成する。かかるシリコン酸化膜16は、半導体基板10の全面を覆うように形成される。即ち、シリコン酸化膜16は、半導体基板10の第1の主面(上面)、半導体基板10の第2の主面(下面)、及び、半導体基板10の外周を覆うように形成される。
次に、図2(a)に示すように、例えばウエットエッチングにより、半導体基板10の第1の主面(上面)側のシリコン酸化膜16をエッチング除去する。半導体基板10の第1の主面側のシリコン酸化膜16をエッチング除去する際には、シリコン窒化膜14がエッチングストッパとして機能する。
次に、半導体基板10の第1の主面(上面)上の全面に、スピンコート法により、フォトレジスト膜(図示せず)を形成する。
次に、フォトリソグラフィ技術を用い、フォトレジスト膜に開口部(図示せず)を形成する。かかる開口部は、半導体基板10に溝17(図2(b)参照)を形成するためのものである。
次に、フォトレジスト膜をマスクとして、シリコン窒化膜14をエッチングする。これにより、シリコン窒化膜14より成るハードマスクが形成される。
次に、フォトレジスト膜及びシリコン窒化膜14をマスクとして、シリコン酸化膜12及び半導体基板10をエッチングする。これにより、半導体基板10内に、溝17が形成される。かかる溝17は、素子分離領域18(図2(c)参照)を形成するためのものである。溝17の深さは、例えば300nmとする。
次に、全面に、プラズマCVD法により、シリコン酸化膜を形成する。シリコン酸化膜の膜厚は、例えば500nmとする。
次に、CMP(Chemical Mechanical Polishing、化学的機械的研磨)法により、シリコン窒化膜14の表面が露出するまで、シリコン酸化膜を研磨する。これにより、溝17内に、シリコン酸化膜より成る素子分離領域18が形成される(図2(c)参照)。
次に、例えばリン酸を用い、半導体基板10の第1の主面(上面)側に存在しているシリコン窒化膜14をエッチング除去する。この際、半導体基板10の第2の主面(下面)側にはシリコン酸化膜16が存在しているため、半導体基板10の第2の主面側のシリコン窒化膜14はエッチングされることなく残存する。
次に、例えばフッ酸を用い、半導体基板10の第1の主面側に存在しているシリコン酸化膜12をエッチング除去する。
こうして、素子領域20を画定する素子分離領域18が形成される(図3(a)参照)。
次に、半導体基板10の第1の主面上にフォトレジスト膜(図示せず)を適宜形成し、かかるフォトレジスト膜をマスクとしてドーパント不純物を半導体基板10内に導入することにより、ウェル(図示せず)を適宜形成する。
次に、例えば熱酸化法により、半導体基板10の第1の主面上にゲート絶縁膜22を形成する。ゲート絶縁膜22の膜厚は、例えば2nmとする。
次に、全面に、例えば熱CVD法により、ポリシリコン膜24を形成する。ポリシリコン膜24の膜厚は、例えば100nmとする。かかるポリシリコン膜24は、半導体基板10の全面を覆うように形成される。即ち、ポリシリコン膜24は、半導体基板10の第1の主面(上面)、半導体基板10の第2の主面(下面)、及び、半導体基板10の外周を覆うように形成される。
次に、ウエットエッチングにより、半導体基板10の第2の主面側に存在しているポリシリコン膜24を除去する。
次に、ウエットエッチングにより、半導体基板10の第2の主面側に存在しているシリコン酸化膜16をエッチング除去する。
次に、フォトリソグラフィ技術を用い、半導体基板10の第1の主面側に存在しているポリシリコン膜24をパターニングする。これにより、ポリシリコンより成るゲート電極24が形成される(図3(b)参照)。
次に、ゲート電極24をマスクとして半導体基板10内にドーパント不純物を導入することにより、ゲート電極24の両側の半導体基板10内にエクステンションソース/ドレイン構造の浅い領域を構成するエクステンション領域26を形成する(図3(c)参照)。
次に、図4(a)に示すように、全面に、TEOS−CVD法により、シリコン酸化膜28を形成する。かかるシリコン酸化膜28は、半導体基板10の全面を覆うように形成される。即ち、シリコン酸化膜28は、半導体基板10の第1の主面(上面)、半導体基板10の第2の主面(下面)、及び、半導体基板10の周縁部を覆うように形成される。シリコン酸化膜28は、サイドウォール絶縁膜(サイドウォールスペーサ)となるものである。
次に、図4(b)に示すように、例えば枚葉式のプラズマエッチング装置を用い、シリコン酸化膜28を異方性エッチングする。これにより、ゲート電極24の側壁部分にシリコン酸化膜より成るサイドウォール絶縁膜28が形成される。半導体基板10の第2の主面側のシリコン酸化膜28は、エッチングされることなく残存する。
次に、サイドウォール絶縁膜28が形成されたゲート電極24をマスクとして、半導体基板10内にドーパント不純物を導入することにより、エクステンションソース/ドレイン構造のソース/ドレイン拡散層32の深い領域を構成する不純物拡散領域30を形成する。深い不純物拡散領域30と浅い不純物拡散領域26とにより、エクステンションソース/ドレイン構造のソース/ドレイン拡散層32が形成される。
こうして、ゲート電極24とソース/ドレイン拡散層32とを有するトランジスタ33が形成される。
次に、ベベルエッチング装置100(図12参照)を用い、半導体基板10の第2の主面(下面)の周縁部のシリコン酸化膜28、シリコン窒化膜14及びシリコン酸化膜12をエッチング除去する。
ベベルエッチング装置100は、半導体ウェハの周縁部の絶縁膜等を選択的にエッチングするための装置である。ベベルエッチング装置100としては、例えばラムリサーチ株式会社製のベベルエッチング装置(型番:2300 Bevel)等を用いることができる。
図12は、ベベルエッチング装置を示す概略図である。
図12に示すように、チャンバ101内には、半導体ウェハ10を載置するための円盤状の載置台(電極)102が設けられている。かかる載置台102には、高周波電力(RFパワー)が供給される。
載置台102の周縁には、絶縁部材104がリング状に設けられている。かかる絶縁部材104の材料としては、例えばセラミックが用いられている。
絶縁部材104により囲まれた載置台102の周縁には、第1の接地電極106がリング状に設けられている。かかる第1の接地電極106は、グラウンドに接続される。
載置台102の上方には、例えばセラミックより成るトッププレート108が設けられている。トッププレート108上には、第2の接地電極110が設けられている。
トッププレート108の周縁には、リング状の第3の接地電極112が設けられている。第3の接地電極112は、第2の接地電極110に接続されている。
第2の接地電極110及び第3の接地電極112は、グラウンドに接続される。
トッププレート108及び第2の接地電極110には、ガス注入口114が設けられている。プラズマを生成するためのガスが、ガス注入口114を介してチャンバ101内に導入される。
このようなベベルエッチング装置100の載置台102に高周波電力を印加すると、図12に示すように、プラズマ116が全体としてリング状に生成される。プラズマ116は、半導体基板10と第1の接地電極106とが対向している部分、半導体基板10と第3の接地電極112とが対向している部分、及び、第1の接地電極106と第3の接地電極112とが対向している部分に生成される。
ベベルエッチングを行う際の条件は、例えば以下の通りとする。半導体基板10の第1の主面(上面)とトッププレート108の下面との間の距離tは、0.3〜0.5mmとする。リング状の第1の接地電極106と半導体基板10の第2の主面(下面)の周縁部とが重なり合う領域の幅Dは、例えば2mmとする。リング状の第1の接地電極106と半導体基板10の第2の主面(下面)の周縁部とが対向する領域の幅Dに応じて、半導体基板10の第2の主面の周縁部において、シリコン酸化膜12、シリコン窒化膜14及びシリコン酸化膜28がエッチングされる。リング状の第3の接地電極112と半導体基板10の第1の主面(上面)の周縁部とが対向する領域の幅Dは、例えば0.5mmとする。チャンバ101内の圧力は、例えば0.5Torr〜3Torrとする。載置台102に印加する高周波電力は、例えば300〜1000Wとする。チャンバ101内に導入するCFガスの流量は、50〜200sccmとする。チャンバ101内に導入するNガスの流量は、例えば50〜200sccmとする。エッチング時間は、例えば10秒とする。10秒というエッチング時間は、シリコン酸化膜のエッチング量に換算して、400nm相当のエッチング時間である。
こうして、半導体基板10の第2の主面の周縁部において、シリコン酸化膜28、シリコン窒化膜14及びシリコン酸化膜12がエッチング除去される。半導体基板10の第2の主面の周縁部においては、半導体基板10の第2の主面が露出した状態となる。
なお、ここでは、リング状の第1の接地電極106と半導体基板10の周縁部とが重なり合う領域の幅Dを2mmとする場合を例に説明したが、リング状の第1の接地電極106と半導体基板10の第2の主面(下面)の周縁部とが対向する領域の幅Dは2mmに限定されるものではない。リング状の第1の接地電極106と半導体基板10の第2の主面の周縁部とが対向する領域の幅Dは、例えば1〜3mmとすることが好ましい。
リング状の第1の接地電極106と半導体基板10の周縁部とが重なり合う領域の幅Dが1mmより小さい場合には、半導体基板10の周縁部においてエッチングされるシリコン酸化膜28、シリコン窒化膜14及びシリコン酸化膜12の幅が極端に狭くなる。この場合には、後工程においてプラズマCVD法により導電膜42等を形成する際に、半導体基板10の第2の主面の周縁部を介して半導体基板10に電荷を供給することが困難となる。この場合には、プラズマCVD法により導電膜42等を形成する際にゲート電極24に大量の電荷が帯電すると、ゲート電極24の電位が半導体基板10の電位に対して極端に高くなってしまうため、ゲート絶縁膜22の絶縁破壊が生じてしまう虞がある
一方、リング状の第1の接地電極116と半導体基板10の周縁部とが重なり合う領域の幅Dが3mmより大きい場合には、半導体装置(半導体チップ)を製造するために用いることができる半導体基板10の面積が小さくなってしまい、半導体装置の製造コストの上昇を招いてしまう。
このような理由により、リング状の第1の接地電極116と半導体基板10の周縁部とが重なり合う領域の幅Dは、例えば1〜3mmとすることが好ましい。
このようにして、ベベルエッチング装置100を用いてエッチングを行うと、半導体基板10の第2の主面の周縁部において、シリコン酸化膜28、シリコン窒化膜14及びシリコン酸化膜12が所定の幅Dでエッチングされる(図5(a)参照)。半導体基板10の第2の主面の周縁部を除く領域には、シリコン酸化膜12、シリコン窒化膜14及びシリコン酸化膜28から成る積層膜29が存在している状態となる。
次に、全面に、例えばスパッタリング法により、高融点金属膜を形成する。これにより、半導体基板10の第1の主面に高融点金属膜が形成される。かかる高融点金属膜の材料としては、例えばニッケル膜を用いる。高融点金属膜の膜厚は、例えば20nmとする。
次に、熱処理を行うことにより、高融点金属膜中のNi原子とシリコン基板10中のSi原子とを反応させ、ニッケルシリサイドより成る金属シリサイド膜34aを形成する。また、高融点金属膜中のNi原子とゲート電極24中のSi原子とを反応させ、ニッケルシリサイドより成る金属シリサイド膜34bを形成する。
次に、未反応の高融点金属膜をエッチング除去する。こうして、ソース/ドレイン拡散層32上には、金属シリサイド膜より成るソース/ドレイン電極34aが形成される。また、ゲート電極24上にも、金属シリサイド膜34bが形成されることとなる(図5(b)参照)。
次に、図5(c)に示すように、全面に、例えばCVD法により、シリコン窒化膜36を形成する。シリコン窒化膜36は、層間絶縁膜38にコンタクトホール40を形成する際に、エッチングストッパ膜として機能するものである。シリコン窒化膜36の膜厚は、例えば80nmとする。
次に、例えばCVD法により、例えばシリコン酸化膜より成る層間絶縁膜38を形成する。かかる層間絶縁膜38の膜厚は、例えば600nmとする。シリコン酸化膜38は、半導体基板10の第1の主面(上面)上に所望の厚さで形成されるのみならず、半導体基板10の第2の主面(下面)の周縁部にも比較的薄い膜厚で形成される。こうして、半導体基板10の第2の主面の周縁部には、例えば膜厚100nm程度のシリコン酸化膜38が形成されることとなる。半導体基板10の第2の主面の周縁部に形成されるシリコン酸化膜38の膜厚は、半導体基板10の第2の主面の周縁部以外の領域に存在している積層膜29の膜厚に対して十分に薄い。このため、後工程において、プラズマCVD法により導電膜42を形成する際に、半導体基板10の第2の主面の周縁部の比較的薄いシリコン酸化膜38を介して半導体基板10中に電荷が供給される。このため、本実施形態によれば、ゲート電極24に大量の電荷が蓄積された場合であっても、半導体基板10の電位に対してゲート電極24の電位が極端に上昇するのを防止することが可能となる。
次に、CMP法により、層間絶縁膜38の表面を研磨することにより、層間絶縁膜38の表面を平坦化する。研磨する層間絶縁膜38の膜厚は、例えば300nm程度とする。これにより、ゲート電極24に起因して層間絶縁膜38の表面に形成されていた段差が、解消されることとなる。
次に、例えばスピンコート法により、半導体基板10の第1の主面(上面)上にフォトレジスト膜(図示せず)を形成する。
次に、フォトリソグラフィ技術を用い、コンタクトホール40を形成するための開口部(図示せず)をフォトレジスト膜に形成する。
次に、フォトレジスト膜をマスクとし、シリコン窒化膜36をエッチングストッパとして、コンタクトホール40を形成する。
次に、コンタクトホール40内に露出したシリコン窒化膜36をエッチングする。こうして、ソース/ドレイン電極34aに達するコンタクトホール40と、ゲート電極24上のシリサイド膜34bに達するコンタクトホール40とが層間絶縁膜38に形成される(図6(b)参照)。
次に、半導体基板10の第1の主面上に、例えばプラズマCVD法により、膜厚10nmのTi膜を形成する。
次に、半導体基板10の第1の主面上に、例えばプラズマCVD法により、膜厚10nmのTiN膜を形成する。こうして、Ti膜とTiN膜とから成るバリアメタル膜(導電膜)42が、プラズマCVD法により形成される(図7(a)参照)。
半導体基板10の第2の主面の周縁部に存在しているシリコン酸化膜38の膜厚は、半導体基板10の第2の主面の周縁部以外の領域に存在している積層膜(絶縁膜)29の膜厚に対して十分に薄い。従って、プラズマCVD法によりバリアメタル膜(導電膜)42を形成する際に、半導体基板10の第2の主面の周縁部に存在するシリコン酸化膜38を介して半導体基板10内に電荷が供給される。このため、バリアメタル膜(導電膜)42をプラズマCVD法により形成する際に、ゲート電極24に電荷が大量に蓄積された場合であっても、半導体基板10の電位に対してゲート電極24の電位が極端に上昇するのを防止することが可能となり、ゲート絶縁膜22の絶縁破壊を防止することが可能となる。
次に、図7(b)に示すように、半導体基板10の第1の主面(上面)上に、例えばプラズマCVD法により、タングステン膜44を形成する。
上述したように、半導体基板10の第2の主面の周縁部に存在しているシリコン酸化膜38の膜厚は、半導体基板10の第2の主面の周縁部以外の領域に存在している積層膜(絶縁膜)29の膜厚に対して十分に薄い。従って、プラズマCVD法によりタングステン膜(導電膜)44を形成する際にも、半導体基板10の第2の主面の周縁部に存在するシリコン酸化膜38を介して半導体基板10内に電荷が供給される。このため、タングステン膜(導電膜)44をプラズマCVD法により形成する際に、ゲート電極24に電荷が大量に蓄積された場合であっても、半導体基板10の電位に対してゲート電極24の電位が極端に上昇するのを防止することが可能となり、ゲート絶縁膜22の絶縁破壊を防止することが可能となる。
次に、例えばCMP法により、層間絶縁膜38の表面が露出するまで、タングステン膜44を研磨する。これにより、タングステンより成る導体プラグ44がコンタクトホール40内に埋め込まれる(図8(a)参照)。
次に、図8(b)に示すように、導体プラグ44が埋め込まれた層間絶縁膜38上に、層間絶縁膜46を形成する。かかる層間絶縁膜46としては、例えばシリコン酸化膜を形成する。
次に、図9(a)に示すように、層間絶縁膜46に、配線56を埋め込むための溝48を形成する。
次に、図9(b)に示すように、全面に、例えばスパッタリング法により、例えばTaより成るバリアメタル膜50を形成する。
次に、図10(a)に示すように、全面に、例えばスパッタリング法により、Cu又はCu合金より成るシード膜52を形成する。
次に、図10(b)に示すように、例えば電気めっき法により、Cu又はCu合金より成る導電膜54を形成する。半導体基板10の第1の主面、半導体基板10の第2の主面及び半導体基板10の外周は、積層膜(絶縁膜)29又は絶縁膜38により覆われているため、電気めっき法によりCu又はCu合金より成る導電膜54を形成する際に、Cu原子が半導体基板10内に拡散してしまうことはなく、トランジスタ33等の特性の電気的特性の劣化は生じない。
次に、図11に示すように、例えばCMP法により、層間絶縁膜46の表面が露出するまで、導電膜54を研磨する。これにより、Cu又はCu合金より成る配線56が溝48内に埋め込まれる。
この後、図示しない多層配線、電極パッド等を更に形成する。
こうして、本実施形態による半導体装置が製造される。
(評価結果)
次に、本実施形態による半導体装置の製造方法の評価結果を図13を用いて説明する。
図13は、ゲートリーク電流密度の測定結果を示すグラフである。図13における横軸は、ゲートリーク電流密度を示している。図13における縦軸は、累積確率を示している。図13において●印を用いて示すプロットは、比較例の場合、即ち、半導体基板10の第2の主面の周縁部の積層膜29をエッチングしなかった場合を示している。図13において▲印を用いて示すプロットは、本実施形態の場合、即ち、半導体基板10の第2の主面の周縁部の積層膜29をエッチングした場合を示している。ゲートリーク電流密度を測定する際には、トランジスタのゲートの電位を1.8V、ソースの電位を0V、ドレインの電位を0V、基板の電位を0Vとした。
図13から分かるように、比較例の場合には、ゲートリーク電流密度が2×10−7A/cm以下であるトランジスタは、全体の50%程度にすぎなかった。
これに対し、本実施形態の場合には、ほぼ100%のトランジスタにおいて、ゲートリーク電流密度が2×10−7A/cm以下となった。
これらのことから、本実施形態によれば、トランジスタの信頼性及び製造歩留まりを著しく向上し得ることが分かる。
また、トランジスタの寿命に関する試験を行ったところ、以下のような結果が得られた。なお、ここでは、多数形成したトランジスタのうち、0.1%のトランジスタが不良になるまでの時間を求めた。
比較例の場合には、全体の0.1%のトランジスタが不良になるまでの時間は、5.8×10時間であった。
これに対し、本実施形態の場合には、全体の0.1%のトランジスタが不良になるまでの時間は、1.4×10時間であった。
これらのことから、本実施形態によれば、トランジスタの寿命を十分に長くすることが可能になることがわかる。
このように、本実施形態によれば、半導体基板10の第2の主面の周縁部の積層膜(絶縁膜)29をエッチング除去する。このため、後工程でプラズマCVD法により導電膜(バリアメタル膜)42等を形成する際に、半導体基板10の第2の主面の周縁部を介して、半導体基板10内に電荷が供給される。このため、本実施形態によれば、プラズマCVD法により導電膜42等を形成する際にゲート電極24に電荷が大量に蓄積された場合であっても、ゲート電極24の電位が半導体基板10の電位に対して著しく高くなってしまうのを防止することが可能となる。このため、本実施形態によれば、ゲート絶縁膜22の絶縁破壊を防止することができ、製造歩留まりの向上を実現することが可能となる。
[変形実施形態]
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、半導体基板10の第2の主面にシリコン酸化膜12シリコン窒化膜14及びシリコン酸化膜28より成る積層膜29が形成される場合を例に説明したが、半導体基板10の第2の主面に形成される絶縁膜は、このような構造の積層膜29に限定されるものではない。本発明の原理は、半導体基板10の第2の主面に絶縁膜を形成する場合に広く適用することが可能である。
以上詳述した通り、本発明の特徴をまとめると以下のようになる。
(付記1)
半導体基板の第1の主面上に、ゲート電極とソース/ドレイン拡散層とを有するトランジスタを形成する工程と、
前記半導体基板の前記第1の主面上及び前記トランジスタ上に第1の絶縁膜を形成する工程と、
前記第1の絶縁膜に、前記ゲート電極に達するコンタクトホールを形成する工程と、
前記コンタクトホール内及び前記第1の絶縁膜上に、プラズマCVD法により導電膜を形成する工程と、
前記第1の絶縁膜の表面が露出するまで前記導電膜を研磨し、前記コンタクトホール内に、前記導電膜を含む導体プラグを埋め込む工程とを有し、
前記導電膜を形成する工程の前に、前記第1の主面の反対側の面である第2の主面に存在する第2の絶縁膜のうち、前記第2の主面の周縁部に存在する前記第2の絶縁膜をエッチング除去する工程を更に有する
ことを特徴とする半導体装置の製造方法。
(付記2)
付記1記載の半導体装置の製造方法において、
前記トランジスタを形成する工程の後、前記第1の絶縁膜を形成する工程の前に、前記第2の主面の前記周縁部に存在する前記第2の絶縁膜をエッチング除去する
ことを特徴とする半導体装置の製造方法。
(付記3)
付記2記載の半導体装置の製造方法において、
前記第1の絶縁膜を形成する工程では、前記第2の主面の前記周縁部をも覆うように前記第1の絶縁膜を形成し、前記第2の主面の前記周縁部に形成される前記第1の絶縁膜の膜厚は、前記第1の主面に形成される前記第1の絶縁膜の膜厚より薄く、且つ、前記第2の絶縁膜の膜厚より薄い
ことを特徴とする半導体装置の製造方法。
(付記4)
付記3記載の半導体装置の製造方法において、
前記導体プラグを埋め込む工程の後に、前記導体プラグの上部を露出する溝が形成された第3の絶縁膜を、前記半導体基板の前記第1の主面側の前記第1の絶縁膜上に形成する工程と;前記半導体基板の前記第2の主面が前記第1の絶縁膜及び前記第2の絶縁膜により覆われている状態で、Cuを含む配線を電気めっき法により前記溝内に埋め込む工程とを更に有する
ことを特徴とする半導体装置の製造方法。
(付記5)
付記1乃至4のいずれかに記載の半導体装置の製造方法において、
前記第2の主面の前記周縁部に存在する前記第2の絶縁膜をエッチング除去する工程では、リング状に生成されたプラズマを用いて前記第2の主面の前記周縁部に存在する前記第2の絶縁膜をエッチング除去する
ことを特徴とする半導体装置の製造方法。
(付記6)
付記1乃至5のいずれかに記載の半導体装置の製造方法において、
前記第2の絶縁膜は、前記半導体基板上に形成された第1のシリコン酸化膜と、前記第1のシリコン酸化膜上に形成されたシリコン窒化膜とを含む
ことを特徴とする半導体装置の製造方法。
(付記7)
付記6記載の半導体装置の製造方法において、
前記第2の絶縁膜は、前記シリコン窒化膜上に形成された第2のシリコン酸化膜を更に含む
ことを特徴とする半導体装置の製造方法。
(付記8)
付記1乃至7のいずれかに記載の半導体装置の製造方法において、
前記半導体基板の前記第2の主面の前記周縁部の幅は、1〜3mmである
ことを特徴とする半導体装置の製造方法。
本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その1)である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その2)である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その3)である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その4)である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その5)である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その6)である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その7)である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その8)である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その9)である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その10)である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その11)である。 ベベルエッチング装置を示す概略図である。 ゲートリーク電流密度の測定結果を示すグラフである。
符号の説明
10…半導体基板、半導体ウェハ
12…シリコン酸化膜
14…シリコン窒化膜
16…シリコン酸化膜
17…溝
18…素子分離領域
20…素子領域
22…ゲート絶縁膜
24…ゲート電極
26…不純物拡散領域
28…シリコン酸化膜
29…積層膜、絶縁膜
30…不純物拡散領域
32…ソース/ドレイン拡散層
33…トランジスタ
34a…シリサイド膜、ソース/ドレイン電極
34b…シリサイド膜
36…シリコン窒化膜、エッチングストッパ膜
38…シリコン酸化膜、層間絶縁膜
40…コンタクトホール
42…バリアメタル膜
44…タングステン膜、導体プラグ
46…層間絶縁膜
48…溝
50…バリアメタル膜
52…シード膜
54…導電膜
56…配線
100…ベベルエッチング装置
101…チャンバ
102…載置台
104…絶縁部材
106…第1の接地電極
108…トッププレート
110…第2の接地電極
112…第3の接地電極
114…ガス注入口
116…プラズマ

Claims (4)

  1. 半導体基板の第1の主面上に、ゲート電極とソース/ドレイン拡散層とを有するトランジスタを形成する工程と、
    前記半導体基板の前記第1の主面上及び前記トランジスタ上に第1の絶縁膜を形成する工程と、
    前記第1の絶縁膜に、前記ゲート電極に達するコンタクトホールを形成する工程と、
    前記コンタクトホール内及び前記第1の絶縁膜上に、プラズマCVD法により導電膜を形成する工程と、
    前記第1の絶縁膜の表面が露出するまで前記導電膜を研磨し、前記コンタクトホール内に、前記導電膜を含む導体プラグを埋め込む工程とを有し、
    前記トランジスタを形成する工程の後、前記第1の絶縁膜を形成する工程の前に、前記第1の主面の反対側の面である第2の主面に存在する第2の絶縁膜のうち、前記第2の主面の周縁部に存在する前記第2の絶縁膜をエッチング除去する工程を更に有する
    ことを特徴とする半導体装置の製造方法。
  2. 請求項記載の半導体装置の製造方法において、
    前記第1の絶縁膜を形成する工程では、前記第2の主面の前記周縁部をも覆うように前記第1の絶縁膜を形成し、前記第2の主面の前記周縁部に形成される前記第1の絶縁膜の膜厚は、前記第1の主面に形成される前記第1の絶縁膜の膜厚より薄く、且つ、前記第2の絶縁膜の膜厚より薄い
    ことを特徴とする半導体装置の製造方法。
  3. 請求項記載の半導体装置の製造方法において、
    前記導体プラグを埋め込む工程の後に、前記導体プラグの上部を露出する溝が形成された第3の絶縁膜を、前記半導体基板の前記第1の主面側の前記第1の絶縁膜上に形成する工程と;前記半導体基板の前記第2の主面が前記第1の絶縁膜及び前記第2の絶縁膜により覆われている状態で、Cuを含む配線を電気めっき法により前記溝内に埋め込む工程とを更に有する
    ことを特徴とする半導体装置の製造方法。
  4. 請求項1乃至のいずれか1項に記載の半導体装置の製造方法において、
    前記第2の主面の前記周縁部に存在する前記第2の絶縁膜をエッチング除去する工程では、リング状に生成されたプラズマを用いて前記第2の主面の前記周縁部に存在する前記第2の絶縁膜をエッチング除去する
    ことを特徴とする半導体装置の製造方法。
JP2008019397A 2008-01-30 2008-01-30 半導体装置の製造方法 Expired - Fee Related JP5286804B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008019397A JP5286804B2 (ja) 2008-01-30 2008-01-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008019397A JP5286804B2 (ja) 2008-01-30 2008-01-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009182133A JP2009182133A (ja) 2009-08-13
JP5286804B2 true JP5286804B2 (ja) 2013-09-11

Family

ID=41035874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008019397A Expired - Fee Related JP5286804B2 (ja) 2008-01-30 2008-01-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5286804B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693982A (zh) * 2011-03-23 2012-09-26 中芯国际集成电路制造(上海)有限公司 半导体器件结构及其制备方法
JP6676365B2 (ja) * 2015-12-21 2020-04-08 キヤノン株式会社 撮像装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03227517A (ja) * 1990-02-01 1991-10-08 Matsushita Electron Corp Mos型トランジスタの製造方法
JP3279532B2 (ja) * 1998-11-06 2002-04-30 日本電気株式会社 半導体装置の製造方法
JP2001044168A (ja) * 1999-07-30 2001-02-16 Matsushita Electronics Industry Corp 半導体装置の製造方法
JP2002270605A (ja) * 2001-03-12 2002-09-20 Hitachi Ltd 半導体装置の製造方法
JP2002334927A (ja) * 2001-05-11 2002-11-22 Hitachi Ltd 半導体装置の製造方法
JP2004039825A (ja) * 2002-07-03 2004-02-05 Renesas Technology Corp 半導体集積回路の製造方法
JP2004128037A (ja) * 2002-09-30 2004-04-22 Trecenti Technologies Inc 半導体装置の製造方法
JP2004153053A (ja) * 2002-10-31 2004-05-27 Trecenti Technologies Inc 半導体集積回路装置の製造方法
JP3972988B2 (ja) * 2003-09-17 2007-09-05 沖電気工業株式会社 半導体装置の製造方法
JP4588595B2 (ja) * 2005-09-15 2010-12-01 株式会社日立ハイテクノロジーズ プラズマ処理装置および処理方法

Also Published As

Publication number Publication date
JP2009182133A (ja) 2009-08-13

Similar Documents

Publication Publication Date Title
TWI644395B (zh) Semiconductor device and method of manufacturing same
US8174064B2 (en) Semiconductor device and method for forming the same
US8178409B2 (en) Semiconductor device with alternately arranged P-type and N-type thin semiconductor layers and method for manufacturing the same
JP2008533705A (ja) 高電圧コンポーネントを備えた、トレンチ絶縁されたsoi集積回路へのキャリア基板コンタクトの作製
JP5359518B2 (ja) 半導体装置及びその製造方法
US7638428B2 (en) Semiconductor structure and method of forming the same
JP2015231025A (ja) 半導体装置及びその製造方法
JP5286804B2 (ja) 半導体装置の製造方法
US20080261397A1 (en) Method for Manufacturing Semiconductor Device
US7994039B2 (en) Method of fabricating semiconductor device
JP2018041789A (ja) 半導体装置の製造方法
JP2011228578A (ja) 半導体装置およびその製造方法
JP2002334927A (ja) 半導体装置の製造方法
US6884684B2 (en) High density trench power MOSFET structure and fabrication method thereof
JP2005142481A (ja) 半導体装置の製造方法
JP2006351732A (ja) 半導体装置の製造方法
JP2004134498A (ja) 半導体集積回路装置およびその製造方法
TWI283068B (en) Integrated circuit chip, semiconductor structure and method of manufacturing the same
US20090051037A1 (en) Semiconductor device and method of manufacture thereof
JP3764452B2 (ja) 半導体装置の製造方法
US20070145531A1 (en) Semiconductor device and method for manufacturing the same
KR20090054739A (ko) 반도체 소자 및 그의 제조 방법
TW202404108A (zh) 積體晶片及形成溝渠電容器的方法
JP2003218224A (ja) 半導体装置及びその製造方法
US7601633B2 (en) Semiconductor device and method for fabricating the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130520

R150 Certificate of patent or registration of utility model

Ref document number: 5286804

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees