CN220873578U - 集成芯片 - Google Patents

集成芯片 Download PDF

Info

Publication number
CN220873578U
CN220873578U CN202321568308.7U CN202321568308U CN220873578U CN 220873578 U CN220873578 U CN 220873578U CN 202321568308 U CN202321568308 U CN 202321568308U CN 220873578 U CN220873578 U CN 220873578U
Authority
CN
China
Prior art keywords
capacitor
capacitor electrode
structures
warp reduction
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321568308.7U
Other languages
English (en)
Inventor
许庭祯
郑新立
林均颖
徐英杰
苏淑慧
吴细闵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of CN220873578U publication Critical patent/CN220873578U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请的各种实施例是有关于一种集成芯片。所述集成芯片包括上覆于基底上的沟道电容器。沟道电容器包括多个电容器电极结构、多个翘曲减小结构及多个电容器介电结构。所述多个电容器电极结构、所述多个翘曲减小结构与所述多个电容器介电结构交替地堆栈且界定在垂直方向上延伸至基底中的沟道段。所述多个电容器电极结构包含金属组分及氮组分。所述多个翘曲减小结构包含金属组分、氮组分及氧组分。

Description

集成芯片
技术领域
本揭露是有关于一种集成芯片及形成沟道电容器的方法。
背景技术
一些电子系统(例如，移动电话、物联网(Internet of Things；IoT)器件、计算机等)常常依赖于陶瓷电容器及其他无源器件，所述陶瓷电容器及其他无源器件分立地安装至电子系统的印刷电路板(printed circuit board；PCB)且借由PCB电耦合至电子系统的集成芯片(integrated chip；IC)。然而，此会消耗PCB上的大量表面积，且会限制器件大小及/或器件功能。此外，对无源器件进行分立安装及电耦合会提高制造成本。因此，下一代电子系统越来越多地转向将无源器件整合至IC中以减小大小、降低成本并增加功能。
发明内容
本公开实施例是有关于一种集成芯片(IC)。所述IC包括半导体基底。沟道电容器上覆于半导体基底上。沟道电容器包括多个电容器电极结构、多个翘曲减小结构及多个电容器介电结构。所述多个电容器电极结构、所述多个翘曲减小结构与所述多个电容器介电结构交替地堆栈且界定在垂直方向上延伸至半导体基底中的沟道段。所述多个电容器电极结构包含金属组分及氮组分。所述多个翘曲减小结构包含金属组分、氮组分及氧组分。
本公开实施例是有关于一种集成芯片(IC)。所述IC包括半导体基底。沟道电容器上覆于半导体基底的表面上，其中：沟道电容器包括第一沟道段及第二沟道段，所述第一沟道段及所述第二沟道段两者借由穿透半导体基底的表面而延伸至半导体基底中；第一沟道段借由半导体基底的柱结构而与第二沟道段分隔开；沟道电容器在侧向上在半导体基底的柱结构之上延伸；沟道电容器包括第一电容器电极结构；沟道电容器包括翘曲减小结构，所述翘曲减小结构上覆于第一电容器电极结构上且对第一电容器电极结构进行衬垫；沟道电容器包括电容器介电结构，电容器介电结构上覆于翘曲减小结构上且对翘曲减小结构进行衬垫；第一电容器电极结构具有第一化学成分；且翘曲减小结构具有不同于第一化学成分的第二化学成分。
本公开实施例是有关于一种于形成沟道电容器的方法。所述方法包括在半导体基底中形成沟道。沿着沟道的侧壁形成电容器电极层，其中电容器电极层被形成为压缩膜。形成位于电容器电极层之上且对电容器电极层进行衬垫的第一翘曲减小层，其中第一翘曲减小层被形成为拉伸膜。形成位于第一翘曲减小层之上且对第一翘曲减小层进行衬垫的电容器介电层。对电容器电极层、第一翘曲减小层及电容器介电层进行刻蚀，以分别形成堆栈于沟道中的电容器电极结构、翘曲减小结构及电容器介电结构。
附图说明
结合附图进行阅读，依据以下详细说明最透彻地理解本发明实施例的各方面。注意，根据行业中的标准惯例，各种特征未按比例绘制。事实上，为论述的清晰起见，可任意地增大或减小各种特征的关键尺寸。
图1示出包括沟道电容器的集成芯片(IC)的一些实施例的剖视图，所述沟道电容器具有高电容密度且会引起低的基底翘曲。
图2示出图1所示IC的一些其他实施例的剖视图。
图3示出图2所示IC的一些其他实施例的剖视图。
图4示出图1所示IC的一些其他实施例的剖视图。
图5示出图1所示IC的区域的一些其他实施例的剖视图。
图6示出图5所示沟道电容器的一些实施例的能量色散侦测器(energy-dispersive detector；EDS)图表的一些实施例。
图7至图15示出用于形成包括沟道电容器的集成芯片(IC)的方法的一些实施例的一系列剖视图，所述沟道电容器具有高电容密度且会引起低的基底翘曲。
图16示出用于形成包括沟道电容器的集成芯片(IC)的方法的一些实施例的流程图，所述沟道电容器具有高电容密度且会引起低的基底翘曲。
[符号的说明]
100、200、300、400、500、700、800、900、1000、1100、1200、1300、1400、1500:剖视图
102:沟道电容器
104:基底
104f:第一表面
104t:沟道
105:掺杂区
106:电容器电极结构
106a:第一电容器电极结构
106b:第二电容器电极结构
106c:第三电容器电极结构
106d:第四电容器电极结构
106e:第五电容器电极结构
107:翘曲减小结构
107a:第一翘曲减小结构
107b:第二翘曲减小结构
107c:第三翘曲减小结构
107d:第四翘曲减小结构
107e:第五翘曲减小结构
107f:第六翘曲减小结构
107g:第七翘曲减小结构
108:电容器介电结构
108a:第一电容器介电结构
108b:第二电容器介电结构
108c:第三电容器介电结构
108d:第四电容器介电结构
110:沟道段
111:柱结构
111u、506:上表面/修圆上表面
112:介电衬垫结构
114:层间介电(ILD)结构
116:导电接触件
118:刻蚀终止层
120:顶盖介电结构
122:区域
123:厚度
402:空腔
502:第一外部点
504:第二外部点
600:能量色散侦测器(EDS)图表
702:经图案化掩模层
902:介电衬垫层
904:多层膜
904a:第一多层膜
904b:第二多层膜
904c:第三多层膜
904d:第四多层膜
906:电容器电极层
906a:第一电容器电极层
906b:第二电容器电极层
907:翘曲减小层
907a:第一翘曲减小层
907b:第二翘曲减小层
908:电容器介电层
908a:第一电容器介电层
908b:第二电容器介电层
910:顶盖介电层
1002:第一图案化工艺
1004:第一经图案化掩模层
1102:第二图案化工艺
1104:第二经图案化掩模层
1202:第三图案化工艺
1204:第三经图案化掩模层
1302:第四图案化工艺
1304:第四经图案化掩模层
1600:流程图
1602、1604、1606、1608、1610:动作
A-A’:线
具体实施方式
以下公开内容提供许多不同的实施例或实例以实施所提供主题的不同特征。下文阐述组件及排列的具体实例以使本揭露简明。当然，这些仅是实例并不旨在进行限制。举例来说，在以下说明中，第二特征形成在第一特征之上或形成在第一特征上可包括第二特征与第一特征形成为直接接触的实施例，且还可包括额外特征可形成在第二特征与第一特征之间使得第二特征与第一特征不可直接接触的实施例。另外，本揭露可在各种实例中重复使用参考编号及/或字母。此重复是出于简明及清晰目的，本质上并不规定所述的各种实施例及/或配置之间的关系。
此外，为便于说明起见，本文中可使用例如“在…下方”、“在…之下”、“下部”、“在…上”、“在……之上”、“上覆在”、“在…上方”、“上部”等空间相对用语来阐述一个元件或特征与另外的元件或特征之间的关系，如图中所说明。除了图中所绘示的定向之外，所述空间相对用语还旨在囊括器件在使用或操作中的不同定向。可以其他方式对设备进行定向(旋转90度或处于其他定向)，且同样地可对本文中所使用的空间相对描述符加以相应地解释。
一些集成芯片(integrated chip；IC)包括设置于半导体基底内且上覆于半导体基底上的沟道电容器。举例而言，半导体基底可包括界定一或多个沟道的侧壁。沟道电容器包括多个电极及多个介电结构。所述多个电极与所述多个介电结构交替地堆栈于所述一或多个沟道中。
包括沟道电容器的IC的挑战在于半导体基底的翘曲。由于沟道电容器会在半导体基底上施加物理应力，因此沟道电容器可能会使半导体基底发生翘曲。举例而言，电极可包含氮化钛(TiN)，且介电结构可包含高介电常数介电材料(例如，氧化锆(ZrO))。由于电极包含氮化钛(TiN)，因此电极可为拉伸膜(例如具有拉伸膜应力的膜，具有拉伸膜应力的膜会使下伏基底的表面的曲率半径发生变化(在下伏基底的表面上形成所述膜之后)，使得下伏基底的表面调节成具有凹的几何形状)。此外，由于介电结构包含高介电常数介电材料，因此介电结构也可为拉伸膜。因此，沟道电容器在半导体基底上施加相对大的物理应力，此可能会使半导体基底发生翘曲。
另外，可借由增加沟道电容器所包括的电极及介电结构的数目来改善沟道电容器的效能(例如，由于更大数目的电极及介电结构会增大每单位面积的平行板电容器(parallel plate capacitor)的数目，因此沟道电容器的电容密度可增加)。然而，随着电极及介电结构的数目的增加，因半导体基底的翘曲而产生的问题(例如，由于破裂、分层等所导致的装置故障)预期会变得更加突出。更具体而言，随着电极及介电结构的数目的增加，沟道电容器施加至半导体基底上的物理应力也可能会增大，藉此潜在地加剧半导体基底的翘曲。
本申请的各种实施例是有关于一种具有高电容密度且会引起低的基底翘曲的沟道电容器(例如，深沟道电容器)。在一些实施例中，沟道电容器上覆于半导体基底上且设置于由半导体基底界定的沟道内。沟道电容器包括设置于沟道中的多个电容器电极结构、多个翘曲减小结构及多个电容器介电结构。所述多个电容器电极结构、所述多个翘曲减小结构与所述多个电容器介电结构交替地堆栈。所述多个电容器电极结构包含金属组分及氮组分(例如，所述多个电容器电极结构包含氮化钛(TiN))。所述多个翘曲减小结构包含金属组分、氮组分及氧组分(例如，所述多个翘曲减小结构包含氮氧化钛(TiNYOX))。
由于所述沟道电容器包括所述多个翘曲减小结构，因此相较于典型的沟道电容器(例如，不包括翘曲减小结构的沟道电容器)而言，所述沟道电容器可使半导体基底翘曲得更少。举例而言，由于所述多个翘曲减小结构包含金属组分、氮组分及氧组分，因此所述多个翘曲减小结构是压缩膜(例如具有压缩膜应力的膜，具有压缩膜应力的膜会使下伏基底的表面的曲率半径发生变化(在下伏基底的表面上形成所述膜之后)，使得下伏基底的表面调节成具有凸的几何形状)。在一些实施例中，由于所述多个翘曲减小结构包含氧组分，因此所述多个翘曲减小结构可为压缩膜(例如，若所述多个翘曲减小结构不包含氧组分，则所述多个翘曲减小结构将为拉伸膜)。在又一些实施例中，至少部分地由于其中形成所述多个翘曲减小结构的工艺，因此所述多个翘曲减小结构可为压缩膜(例如，若所述多个翘曲减小结构并非借由特定的形成工艺(例如，溅镀)形成，则所述多个翘曲减小结构将为拉伸膜)。
因此，所述多个翘曲减小结构在所述多个电容器电极结构及/或所述多个电容器介电结构上施加物理应力。因此，由所述多个翘曲减小结构施加的物理应力可减小所述多个电容器电极结构及/或所述多个电容器介电结构施加至半导体基底上的物理应力(例如，所述多个翘曲减小结构的压缩膜应力抵消所述多个电容器介电结构/电容器电极结构的拉伸膜应力)。因此，由于沟道电容器包括所述多个翘曲减小结构，因此沟道电容器可具有高电容密度且引起低的基底翘曲(例如，相较于典型的沟道电容器而言，本揭露的沟道电容器可在半导体基底上施加更低的物理应力的同时包括更多的电容器电极结构及更多的电容器介电结构)。
图1示出包括沟道电容器102的集成芯片(IC)的一些实施例的剖视图，沟道电容器102具有高电容密度且会引起低的基底翘曲。
如图1的剖视图100中所示，IC包括沟道电容器102(例如，深沟道电容器(deeptrench capacitor；DTC))。沟道电容器102上覆于基底104(例如，半导体基底)上，且对由基底104界定的多个沟道104t进行填充。所述多个沟道104t由基底104的侧壁界定。基底104可包括任何类型的半导体主体(例如，单晶硅/互补金属氧化物半导体(Complementary MetalOxide Semiconductor；CMOS)块、锗(Ge)、III-V族半导体材料、硅-锗(SiGe)、绝缘体上硅(silicon on insulator；SOI)等)。
在一些实施例中，掺杂区105设置于基底104中。掺杂区105是基底104的具有第一掺杂类型(例如，p型或n型)的区。在又一些实施例中，掺杂区105具有不同于基底104的环绕区的掺杂轮廓。举例而言，掺杂区105可具有第一掺杂类型，且基底104的环绕区可具有相反于第一掺杂类型的第二掺杂类型(例如，n型或p型)。作为另一实例，基底104的掺杂区105与环绕区两者皆可具有第一掺杂类型，但掺杂区105可具有较基底104的环绕区更高的掺杂浓度。
沟道电容器102包括多个电容器电极结构106、多个翘曲减小结构107及多个电容器介电结构108。电容器电极结构106、翘曲减小结构107与电容器介电结构108交替地堆栈，使得电容器电极结构106中的每一者借由翘曲减小结构107中的对应一者且借由电容器介电结构108中的对应一者而与电容器电极结构106中的相邻一者间隔开，且使得翘曲减小结构107中的对应一者设置于电容器电极结构106中的其对应一者与电容器介电结构108的和电容器电极结构106中的其对应一者对应的一者之间。
举例而言，所述多个电容器电极结构106包括第一电容器电极结构106a及第二电容器电极结构106b。所述多个翘曲减小结构107包括第一翘曲减小结构107a及第二翘曲减小结构107b。所述多个电容器介电结构108包括第一电容器介电结构108a及第二电容器介电结构108b。第一翘曲减小结构107a设置于第一电容器电极结构106a之上。第一电容器介电结构108a设置于第一翘曲减小结构107a之上。第一翘曲减小结构107a设置于第一电容器介电结构108a与第一电容器电极结构106a之间(例如，在垂直方向上设置于第一电容器介电结构108a与第一电容器电极结构106a之间)。第二电容器电极结构106b设置于第一电容器介电结构108a之上。第一电容器电极结构106a与第二电容器电极结构106b间隔开。第一电容器电极结构106a相邻于第二电容器电极结构106b。也就是说，第一电容器电极结构106a借由第一翘曲减小结构107a(其对应于第一电容器电极结构106a)及第一电容器介电结构108a(其也对应于第一电容器电极结构106a)而与第二电容器电极结构106b(其相邻于第一电容器电极结构106a)间隔开，且第一翘曲减小结构107a设置于第一电容器电极结构106a(第一翘曲减小结构107a所对应的第一电容器电极结构106a)与第一电容器介电结构108a之间。
同样地，第二翘曲减小结构107b设置于第二电容器电极结构106b之上。第二电容器介电结构108b设置于第二翘曲减小结构107b之上。第二翘曲减小结构107b设置于第二电容器介电结构108b与第二电容器电极结构106b之间(例如，在垂直方向上设置于第二电容器介电结构108b与第二电容器电极结构106b之间)。也就是说，第二电容器电极结构106b借由第二翘曲减小结构107b(其对应于第二电容器电极结构106b)及第二电容器介电结构108b(其也对应于第二电容器电极结构106b)而与第三电容器电极结构106c(其上覆于第二电容器电极结构106b上且相邻于第二电容器电极结构106b)间隔开，且第二翘曲减小结构107b设置于第二电容器电极结构106b(第二翘曲减小结构107b所对应的第二电容器电极结构106b)与第二电容器介电结构108b之间。在一些实施例中，电容器电极结构106、翘曲减小结构107及电容器介电结构108在宽度上自沟道电容器102的底部至沟道电容器102的顶部减小。在又一些实施例中，沟道电容器102可在沟道电容器102的相对侧上具有阶梯状轮廓，如图1的剖视图100中所示。
沟道电容器102上覆于基底104上且具有对沟道104t进行填充的沟道段110。电容器电极结构106、翘曲减小结构107与电容器介电结构108界定沟道电容器102的沟道段110。举例而言，设置于沟道104t中的第一者中的电容器电极结构106的部分、翘曲减小结构107的部分与电容器介电结构108的部分界定沟道段110中的第一者，且设置于沟道104t中的第二者中的电容器电极结构106的部分、翘曲减小结构107的部分与电容器介电结构108的部分界定沟道段110中的第二者。沟道段110可设置于掺杂区105内。在一些实施例中，掺杂区105被配置成将沟道电容器102与设置于基底104内及/或基底104上的其他装置电隔离。
基底104包括在侧向上设置于基底104的沟道104t之间(以及在侧向上设置于沟道电容器102的沟道段110之间)的柱结构111。在一些实施例中，介电衬垫结构112设置于沟道电容器102与基底104之间。介电衬垫结构112可沿着基底104的第一表面104f(例如，前侧表面)以及沿着基底104的界定沟道104t及柱结构111的表面(例如，侧壁、下表面等)延伸(例如，对基底104的第一表面104f(例如，前侧表面)以及基底104的界定沟道104t及柱结构111的表面(例如，侧壁、下表面等)进行衬垫)。基底104的第一表面104f与基底104的第二表面(例如，后侧表面)相对。在其他实施例中，会省略介电衬垫结构112。在此种实施例中，第一电容器电极结构106a可沿着基底104的第一表面104f(例如，前侧表面)以及沿着基底104的界定沟道104t及柱结构111的表面延伸。在又一些实施例中，介电衬垫结构112可为或可包含例如氧化物(例如，SiO2)、氮化物(例如，氮化硅(SiN))、半导体系氮氧化物(例如，氮氧化硅(SiON))或类似材料。
层间介电(interlayer dielectric；ILD)结构114设置于基底104及沟道电容器102之上。在一些实施例中，ILD结构114包括一或多个堆栈的ILD层，其可分别包含低介电常数介电质(例如，介电常数小于约3.9的介电质材料)、氧化物(例如，二氧化硅(SiO2))或类似材料。多个导电接触件116(例如，金属接触件)设置于ILD结构114中及沟道电容器102之上。所述多个导电接触件116分别电耦合至所述多个电容器电极结构106且自所述多个电容器电极结构106延伸。在一些实施例中，所述多个导电接触件116包含例如钨(W)、铜(Cu)、铝(Al)、一些其他导电材料、或前述材料的组合。应理解，所述多个导电接触件116可为内连线结构(例如，铜内连线结构)的设置于ILD结构114中且位于基底104及沟道电容器102之上的一部分。
在一些实施例中，刻蚀终止层118沿着沟道电容器102的上表面且沿着沟道电容器102的侧壁设置。在其他实施例中，可省略刻蚀终止层118。在又一些实施例中，刻蚀终止层118可为或可包含例如氧化物(例如，SiO2)、氮化物(例如，SiN)、半导体系氮氧化物(例如，SiON)、碳化物(例如，碳化硅(SiC))或类似材料。
在一些实施例中，顶盖介电结构120设置于ILD结构114与沟道电容器102之间。在又一些实施例中，顶盖介电结构120设置于刻蚀终止层118与沟道电容器102之间。在又一些实施例中，顶盖介电结构120可具有设置于第一电容器电极结构106a的下表面下方的下表面(例如，最下表面)。在又一些实施例中，顶盖介电结构120可为或可包含例如氧化物(例如，SiO2)、氮化物(例如，SiN)、半导体系氮氧化物(例如，SiON)、低介电常数介电质(例如，介电常数小于约3.9的介电质材料)、一些其他介电质材料、或前述材料的组合。
电容器电极结构106堆栈于基底104之上。在一些实施例中，电容器电极结构106是共形结构。在一些实施例中，电容器电极结构106是或包含金属氮化物，例如氮化钛(TiN)、氮化钽(TaN)或类似材料。在此种实施例中，电容器电极结构106包含金属组分(例如，钛(Ti)原子)及氮组分(例如，氮(N)原子)。
在一些实施例中，电容器电极结构106分别为拉伸膜。在一些实施例中，拉伸膜是在膜已形成于基底表面上之后使基底表面的曲率半径发生变化的膜，所述膜使基底表面在所述膜已形成于基底表面上之后调节成具有凹的几何形状。举例而言，借由在基底表面上形成第一电容器电极结构106a(或电容器电极结构106中的任何其他一者)，第一电容器电极结构106a将会使基底表面的曲率半径发生变化，使得基底表面调节成具有凹的几何形状(或更凹的几何形状)。在又一些实施例中，由于电容器电极结构106的拉伸应力状态多于压缩应力状态(例如，电容器电极结构106处于拉伸应力下)，因此电容器电极结构106可为拉伸膜。
电容器介电结构108设置于电容器电极结构106之间。电容器介电结构108被配置成使电容器电极结构106彼此电绝缘。举例而言，第一电容器介电结构108a设置于第一电容器电极结构106a与第二电容器电极结构106b之间，且将第一电容器电极结构106a与第二电容器电极结构106b电绝缘，第二电容器介电结构108b设置于第二电容器电极结构106b与第三电容器电极结构106c之间，且将第二电容器电极结构106b与第三电容器电极结构106c电绝缘，以此类推。在一些实施例中，电容器介电结构108是共形结构。
在一些实施例中，电容器介电结构108可为或可包含例如高介电常数介电材料或一些其他合适的介电材料。高介电常数介电材料可为或可包括例如氧化铪(HfO)、氧化锆(ZrO)、氧化铝(AlO)、介电常数大于约3.9的一些其他介电材料或前述材料的组合。在再一些实施例中，电容器介电结构108可为多层介电结构(例如，包括介电质材料不同的高介电常数介电层与基础介电层(base dielectric layer))。
在一些实施例中，电容器介电结构108分别为拉伸膜。举例而言，借由在基底表面上形成第一电容器介电结构108a(或电容器介电结构108中的任何其他一者)，第一电容器介电结构108a将会使基底表面的曲率半径发生变化，使得基底表面调节成具有凹的几何形状(或更凹的几何形状)。在又一些实施例中，由于电容器介电结构108的拉伸应力状态多于压缩应力状态(例如，电容器介电结构108处于拉伸应力下)，因此电容器介电结构108可为拉伸膜。
翘曲减小结构107中的每一者设置于电容器介电结构108中的对应一者与电容器电极结构106中的对应一者之间。举例而言，第一翘曲减小结构107a设置于第一电容器电极结构106a与第一电容器介电结构108a之间，第二翘曲减小结构107b设置于第二电容器电极结构106b与第二电容器介电结构108b之间，以此类推。在一些实施例中，翘曲减小结构107中的每一者接触(例如，直接接触)电容器电极结构106中的对应一者。举例而言，第一翘曲减小结构107a接触(例如，直接接触)第一电容器电极结构106a，第二翘曲减小结构107b接触(例如，直接接触)第二电容器电极结构106b，以此类推。在一些实施例中，翘曲减小结构107中的每一者接触(例如，直接接触)电容器介电结构108中的对应一者。举例而言，第一翘曲减小结构107a接触(例如，直接接触)第一电容器介电结构108a，第二翘曲减小结构107b接触(例如，直接接触)第二电容器介电结构108b，以此类推。在一些实施例中，电容器介电结构108中的每一者接触(例如，直接接触)电容器电极结构106中的对应一者及翘曲减小结构107中的对应一者。举例而言，第一电容器介电结构108a接触(例如，直接接触)第二电容器电极结构106b，且接触(例如，直接接触)第一翘曲减小结构107a。
在一些实施例中，翘曲减小结构107可具有与电容器介电结构108中的和翘曲减小结构107对应的一者实质上相同的宽度(例如，实质上相同的宽度包括由制作工艺引起的小的工艺变化范围)。举例而言，第一翘曲减小结构107a可具有与第一电容器介电结构108a实质上相同的宽度(例如，相对最外侧壁之间的侧向距离)，如图1的剖视图100中所示。在又一些实施例中，翘曲减小结构107的相对外侧壁可与电容器介电结构108中的和翘曲减小结构107对应的一者的相对最外侧壁实质上对齐。举例而言，第一翘曲减小结构107a可具有与第一电容器介电结构108a的相对外侧壁实质上对齐的相对外侧壁，如图1的剖视图100中所示。在又一些实施例中，翘曲减小结构107可具有与电容器电极结构106中的上覆(例如，直接上覆)的一者实质上相同的宽度。举例而言，第一翘曲减小结构107a可具有与第二电容器电极结构106b实质上相同的宽度，如图1的剖视图100中所示。在又一些实施例中，翘曲减小结构107的相对外侧壁可与电容器电极结构106中的上覆的一者的相对最外侧壁实质上对齐。举例而言，第一翘曲减小结构107a的相对外侧壁可与第二电容器电极结构106b的相对外侧壁实质上对齐，如图1的剖视图100中所示。
翘曲减小结构107包括电容器电极结构106的金属组分、电容器电极结构106的氮组分、及氧成分(例如，氧(O)原子)。在又一些实施例中，翘曲减小结构107是或包含金属氮氧化物，例如氮氧化钛(TiNYOX)、氮氧化钽(TaNYOX)或类似材料。举例而言，在一些实施例中，电容器电极结构106是氮化钛(TiN),而翘曲减小结构107是氮氧化钛(TiNYOX)。在一些实施例中，电容器电极结构106具有第一化学成分(例如，TaN)，而翘曲减小结构107具有不同于第一化学成分的第二化学成分(例如，TaNYOX)。在一些实施例中，翘曲减小结构107具有厚度123。举例而言，在一些实施例中，第一翘曲减小结构107a具有厚度123，第二翘曲减小结构107b具有厚度123，以此类推。在一些实施例中，厚度123介于约10埃与约1000埃之间。在又一些实施例中，厚度123介于约25埃与约65埃之间。
在一些实施例中，翘曲减小结构107是导电的。在此种实施例中，沟道电容器102相较于假若翘曲减小结构107是电绝缘的而言可具有更高的电容器密度。举例而言，若翘曲减小结构107具有大于绝缘体的导电率，则沟道电容器102相较于假若翘曲减小结构107是绝缘体(例如，假若翘曲减小结构107为介电质材料，例如，SiO2、SiN等)而言可具有更高的电容器密度。
在一些实施例中，第一电容器电极结构106a较任何其他电容器电极结构106更靠近基底104设置。在一些实施例中，第一翘曲减小结构107a较任何其他翘曲减小结构107更靠近基底104设置。在一些实施例中，第一电容器介电结构108a较任何其他电容器介电结构108更靠近基底104设置。
在一些实施例中，第一电容器电极结构106a上覆于介电衬垫结构112上且对介电衬垫结构112进行衬垫。在一些实施例中，第一翘曲减小结构107a上覆于第一电容器电极结构106a上且对第一电容器电极结构106a进行衬垫。在一些实施例中，第一电容器介电结构108a上覆于第一翘曲减小结构107a上且对第一翘曲减小结构107a进行衬垫。在一些实施例中，第二电容器电极结构106b上覆于第一电容器介电结构108a上且对第一电容器介电结构108a进行衬垫。
在一些实施例中，翘曲减小结构107分别为压缩膜。压缩膜是在膜已形成于基底表面上之后使基底表面的曲率半径发生变化的膜，所述膜使基底表面在所述膜已形成于基底表面上之后调节成具有凸的几何形状。举例而言，借由在基底表面上形成第一翘曲减小结构107a(或翘曲减小结构107中的任何其他一者)，第一翘曲减小结构107a将会使基底表面的曲率半径发生变化，使得基底表面调节成具有凸的几何形状(或更凸的几何形状)。在又一些实施例中，由于翘曲减小结构107的压缩应力状态多于拉伸应力状态(例如，翘曲减小结构107处于压缩应力下)，因此翘曲减小结构107可为压缩膜。在一些实施例中，由于翘曲减小结构107包含金属组分、氮组分及氧组分，因此翘曲减小结构107是压缩膜(例如，若翘曲减小结构107不包括氧组分，则翘曲减小结构107将为拉伸膜)。举例而言，氧组分可改变翘曲减小结构107中的键(例如，化学键)，藉此使得翘曲减小结构107中的每一者成为压缩膜。
由于沟道电容器102包括翘曲减小结构107，因此基底104相较于假若典型的沟道电容器(例如，不包括翘曲减小结构的沟道电容器)设置于基底104上/基底104之上而言可翘曲得更少。也就是说，由于沟道电容器102包括翘曲减小结构107，因此沟道电容器102可较典型的沟道电容器而言使基底104翘曲得更小。举例而言，由于翘曲减小结构107是压缩膜，因此翘曲减小结构107将物理应力施加至电容器电极结构106及/或电容器介电结构108上。由翘曲减小结构107施加的该些物理应力可减小电容器电极结构106及/或电容器介电结构108施加至基底104上的物理应力(例如，翘曲减小结构107的压缩膜应力抵消所述多个电容器介电结构/电容器电极结构的拉伸膜应力)。因此，由于沟道电容器102包括翘曲减小结构107，因此沟道电容器102可具有高电容密度且引起低的基底翘曲(例如，相较于典型的沟道电容器而言，沟道电容器102可在向基底104上施加更低的物理应力的同时包括更多的电容器电极结构106及/或更多的电容器介电结构108)。
图2示出图1所示IC的一些其他实施例的剖视图200。
如图2的剖视图200中所示，在一些实施例中，电容器电极结构106、翘曲减小结构107与电容器介电结构108交替地堆栈，使得电容器电极结构106中的每一者上覆于翘曲减小结构107中的对应一者上。举例而言，所述多个电容器电极结构106包括第三电容器电极结构106c及第四电容器电极结构106d。所述多个翘曲减小结构107包括第三翘曲减小结构107c及第四翘曲减小结构107d。第三电容器电极结构106c上覆于第三翘曲减小结构107c上。第四电容器电极结构106d上覆于第四翘曲减小结构107d上。第四翘曲减小结构107d设置于第三电容器电极结构106c与第四电容器电极结构106d之间。第三电容器电极结构106c设置于第四翘曲减小结构107d与第三翘曲减小结构107c之间。
在一些实施例中，第三翘曲减小结构107c可将第三电容器电极结构106c与基底104分隔开。在一些实施例中，第三翘曲减小结构107c将第三电容器电极结构106c与介电衬垫结构112分隔开。在又一些实施例中，第三翘曲减小结构107c可接触(例如，直接接触)第三电容器电极结构106c及/或介电衬垫结构112。在一些实施例中，第三翘曲减小结构107c可具有与第三电容器电极结构106c实质上相同的宽度(例如，相对最外侧壁之间在侧向上的距离)，如图2的剖视图200中所示。在又一些实施例中，第三翘曲减小结构107c可具有与第三电容器电极结构106c的相对外侧壁实质上对齐的相对外侧壁，如图2的剖视图200中所示。
在又一些实施例中，电容器电极结构106、翘曲减小结构107与电容器介电结构108交替地堆栈，使得电容器介电结构108中的每一者上覆于电容器电极结构106中的对应一者上。举例而言，所述多个电容器介电结构108包括第三电容器介电结构108c及第四电容器介电结构108d。第三电容器介电结构108c上覆于第三电容器电极结构106c上。第四电容器介电结构108d上覆于第四电容器电极结构106d上。第三电容器介电结构108c设置于第四翘曲减小结构107d与第三电容器电极结构106c之间。第四电容器电极结构106d设置于第三电容器介电结构108c与第四电容器介电结构108d之间。
在一些实施例中，第三电容器介电结构108c可接触(例如，直接接触)第三电容器电极结构106c及/或第四翘曲减小结构107d。在一些实施例中，第三电容器介电结构108c可具有与第四电容器电极结构106d及/或第四翘曲减小结构107d实质上相同的宽度(例如，相对最外侧壁之间在侧向上的距离)，如图2的剖视图200中所示。在又一些实施例中，第三电容器介电结构108c可具有与第四电容器电极结构106d的相对外侧壁及/或第四翘曲减小结构107d的相对外侧壁实质上对齐的相对外侧壁，如图2的剖视图200中所示。
在一些实施例中，沟道104t的侧壁是实质上垂直的(例如，以实质上直线在垂直方向上延伸)，如图2的剖视图200中所示。在其他实施例中，沟道104t的侧壁可成角度(例如，向内成角度、向外成角度、或向内成角度及向外成角度两者)。在一些实施例中，沟道104t的下表面是实质上平坦的，如图2的剖视图200中所示。在其他实施例中，沟道104t的下表面是修圆的。
尽管图2(及图1)示出包括两(2)个单独的沟道的沟道104t，但应理解，沟道104t可包括任意数目的单独的沟道(例如，一(1)个单独的沟道、两(2)个单独的沟道、三(3)个单独的沟道等)。在一些实施例中，沟道104t可包括七(7)个单独的沟道。也应理解，沟道104t可为以数组形式设置的多个沟道中的一组沟道(当沿着俯视图观察时)。举例而言，所述多个沟道可包括多列及多行的单独的沟道，且图2中所示的沟道104t可为设置于沟道数组的单独的列(或单独的行)中的沟道。
图3示出图2所示IC的一些其他实施例的剖视图300。
如图3的剖视图300中所示，在一些实施例中，电容器电极结构106、翘曲减小结构107与电容器介电结构108交替地堆栈，使得电容器电极结构106中的每一者上覆于翘曲减小结构107中的第一对应一者且下伏于翘曲减小结构107中的第二对应一者下。举例而言，所述多个翘曲减小结构107包括第三翘曲减小结构107c、第四翘曲减小结构107d及第五翘曲减小结构107e。第三电容器电极结构106c上覆于第三翘曲减小结构107c上。第三电容器电极结构106c下伏于第五翘曲减小结构107e下。第三电容器电极结构106c也下伏于第四翘曲减小结构107d及第三电容器介电结构108c下。第三电容器介电结构108c上覆于第五翘曲减小结构107e。第三电容器介电结构108c将第五翘曲减小结构107e与第四翘曲减小结构107d分隔开。第五翘曲减小结构107e将第三电容器介电结构108c与第三电容器电极结构106c分隔开。第四翘曲减小结构107d将第三电容器介电结构108c与第四电容器电极结构106d分隔开。
在一些实施例中，第三电容器介电结构108c可接触(例如，直接接触)第五翘曲减小结构107e及/或第四翘曲减小结构107d。在一些实施例中，第五翘曲减小结构107e可接触(例如，直接接触)第三电容器介电结构108c及/或第三电容器电极结构106c。第四翘曲减小结构107d可接触(例如，直接接触)第三电容器介电结构108c及/或第四电容器电极结构106d。在一些实施例中，第五翘曲减小结构107e可具有与第四电容器电极结构106d、第四翘曲减小结构107d及/或第三电容器介电结构108c实质上相同的宽度(例如，相对最外侧壁之间在侧向上的距离)，如图3的剖视图300中所示。在又一些实施例中，第五翘曲减小结构107e可具有与第三电容器介电结构108c的相对外侧壁、第四翘曲减小结构107d的相对外侧壁及/或第四电容器电极结构106d的相对外侧壁实质上对齐的相对外侧壁，如图3的剖视图300中所示。在一些实施例中，由于电容器电极结构106中的每一者上覆于翘曲减小结构107中的第一对应一者且下伏于翘曲减小结构107中的第二对应一者下，因此沟道电容器102可使基底104翘曲得更小(例如，由于附加的翘曲减小结构会抵消所述多个电容器介电结构/电容器电极结构的更多的拉伸膜应力)。
尽管本文中已阐述了电容器电极结构106及电容器介电结构108可为拉伸膜，但应理解，在其他实施例中，电容器电极结构106及电容器介电结构108可为压缩膜。在此种实施例中，翘曲减小结构107则是拉伸膜。在又一些此种实施例中，沟道电容器102仍可较典型的沟道电容器而言使基底104翘曲得更小(例如，翘曲减小结构107的拉伸膜应力会抵消所述多个电容器介电结构/电容器电极结构的压缩膜应力)。
图4示出图1所示IC的一些其他实施例的剖视图400。
如图4的剖视图400中所示，在一些实施例中，空腔402分别设置于沟道104t中。在一些实施例中，空腔402由顶盖介电结构120的表面(例如，内侧壁、上表面等)界定。在又一些实施例中，顶盖介电结构120可对空腔402进行密封，使得空腔402在预先定义的压力下被密封(例如，气密密封)。空腔402可被配置成进一步减小沟道电容器102使基底104翘曲的量。举例而言，由于空腔402提供其中电容器电极结构106、翘曲减小结构107及/或电容器介电结构108可在经历热膨胀时进行延伸的空间，因此空腔402可减小基底翘曲，藉此进一步减轻基底104的翘曲。
在一些实施例中，空腔402可因空腔402的形状而减轻基底104的翘曲。举例而言，如图4的剖视图400中所示，空腔402的第一空腔具有上部点。第一空腔的宽度自第一空腔的上部点至第一中点增大。第一空腔的宽度自第一空腔的第一中点至第二中点减小。第一中点在垂直方向上设置于第一空腔的第二中点与上部点之间。第一空腔的宽度自第一空腔的第二中点至下部点增大。在一些实施例中，空腔402中的每一者具有相同的形状。在一些实施例中，至少部分地由于空腔402具有本文中所阐述的形状(例如，本文中所阐述的第一空腔的形状)，因此空腔402可减轻基底104的翘曲。由于翘曲减小结构107对沟道104t进行衬垫，因此应理解，翘曲减小结构107可具有与空腔402的形状对应的侧壁，如图4的剖视图400中所示。
图5示出图1所示IC的区域122的一些其他实施例的剖视图500。
如图5的剖视图500中所示，柱结构111具有上表面111u。柱结构111的上表面111u在柱结构111的第一外部点502与柱结构111的第二外部点504之间在侧向上延伸。柱结构111的第一外部点502与柱结构111的第二外部点504相对。在一些实施例中，柱结构111的上表面111u是修圆的，如图5的剖视图500中所示。在一些实施例中，柱结构111的修圆上表面111u是凹的，如图5的剖视图500中所示。在其他实施例中，柱结构111的上表面111u可为实质上平坦的。
图5的剖视图500中也示出，翘曲减小结构107包括第六翘曲减小结构107f。第六翘曲减小结构107f具有上表面506。在一些实施例中，第六翘曲减小结构107f的上表面506是修圆的，如图5的剖视图500中所示。在又一些实施例中，第六翘曲减小结构107f的修圆上表面506自超过柱结构111的第一外部点502(例如，自第一外部点502的左侧)至超过柱结构111的第二外部点504(例如，至第一外部点502的右侧)连续地成弧形。在再一些实施例中，第六翘曲减小结构107f的修圆上表面506是凸的，如图5的剖视图500中所示。在其他实施例中，第六翘曲减小结构107f的上表面506可为实质上平坦的。在一些实施例中，翘曲减小结构107中的每一者具有自超过柱结构111的第一外部点502至超过柱结构111的第二外部点504连续地成弧形的上表面。
图6示出图5所示沟道电容器102的一些实施例的能量色散侦测器(energy-dispersive detector；EDS)图表600的一些实施例。图6的EDS图表600中所示的数据是指沿着图5所示线A-A’截取的资料。
如图6的EDS图表600中所示，翘曲减小结构107的第七翘曲减小结构107g包含金属组分、氮组分及氧组分。金属组分包括多个金属原子(例如，钛原子、钽原子等)。在一些实施例中，所述多个金属原子是多个钛(Ti)原子，如图6的EDS图表600中所示。氧组分包括多个氧(O)原子。氮组分包括多个氮(N)原子。
在一些实施例中，第七翘曲减小结构107g包含至少百分之二十(20％)的氧原子。也就是说，所述多个氧(O)原子占第七翘曲减小结构107g的总的原子组成的至少百分之二十(20％)。在一些实施例中，若第七翘曲减小结构107g包含少于百分之二十(20％)的氧原子，则第七翘曲减小结构107g(因此以及其他翘曲减小结构107)可为压缩膜(或者程度减小的拉伸膜)。因此，在一些实施例中，若第七翘曲减小结构107g包含少于百分之二十(20％)的氧原子，则翘曲减小结构107可不太可能减少电容器电极结构106及/或电容器介电结构108施加至基底104上的物理应力，藉此限制翘曲减小结构107的减少基底104的翘曲的能力。
在一些实施例中，第七翘曲减小结构107g包含至少百分之三十(30％)的氧原子。也就是说，所述多个氧(O)原子占第七翘曲减小结构107g的总的原子组成的至少百分之三十(30％)。在一些实施例中，若第七翘曲减小结构107g包含少于百分之三十(30％)的氧原子，则第七翘曲减小结构107g(因此以及其他翘曲减小结构107)可为压缩膜(或程度减小的拉伸膜)。因此，在一些实施例中，若第七翘曲减小结构107g包含少于百分之三十(30％)的氧原子，则翘曲减小结构107可不太可能减小电容器电极结构106及/或电容器介电结构108施加至基底104上的物理应力，藉此限制翘曲减小结构107减少基底104的翘曲的能力。
图6的EDS图表600中也示出，电容器电极结构106的第五电容器电极结构106e包含金属组分(例如，钛(Ti)原子)及氮组分(例如，氮(N)原子)。在一些实施例中，第五电容器电极结构106e(因此以及其他电容器电极结构106)也可包含氧组分(例如，氧(O)原子)。然而，在其中第五电容器电极结构106e(及电容器电极结构106)包含氧组分的实施例中，第五电容器电极结构106e(及电容器电极结构106)包含少于临限百分比的氧原子。在一些实施例中，氧原子的临限百分比是百分之三十(30％)(例如，在其中第七翘曲减小结构107g包含至少百分之三十(30％)的氧原子的实施例中)。也就是说，在其中第五电容器电极结构106e(及其他电容器电极结构106)包含氧组分的一些实施例中，第五电容器电极结构106e(及电容器电极结构106)包含少于百分之三十(30％)的氧原子。在其他实施例中，氧原子的临限百分比是百分之二十(20％)(例如，在其中第七翘曲减小结构107g包含至少百分之二十(20％)的氧原子的实施例中)。
图7至图15示出用于形成包括沟道电容器102的集成芯片(IC)的方法的一些实施例的一系列剖视图700至1500，沟道电容器102具有高电容密度且引起低的基底翘曲。
如图7的剖视图700中所示，在基底104(例如，半导体基底)中形成多个沟道104t。基底104可包括任何类型的半导体主体(例如，单晶硅/CMOS块、锗(Ge)、III-V族半导体材料、硅-锗(SiGe)、绝缘体上硅(SOI)等)。在一些实施例中，形成沟道104t也会形成基底104的柱结构111。基底104的柱结构111在侧向上形成于沟道104t的相邻者之间。
在一些实施例中，用于形成沟道104t的工艺包括在基底104的第一表面104f之上形成经图案化掩模层702(例如，正性光刻胶/负性光刻胶、硬掩模等)。可借由以下步骤来形成经图案化掩模层702：在基底104的第一表面104f上形成掩模层材料(例如，借由旋涂工艺、化学气相沉积(chemical vapor deposition，CVD)、物理气相沉积(physical vapordeposition，PVD)、原子层沉积(atomic layer deposition，ALD)、热氧化、一些其他沉积工艺或生长工艺、或前述工艺的组合)，将掩模层材料暴露于图案(例如，借由光刻工艺，例如光刻、极紫外光刻(extreme ultraviolet lithography)或类似工艺)，以及对掩模层材料进行显影以形成经图案化掩模层702。此后，在经图案化掩模层702就位的情况下，对基底104实行刻蚀工艺，藉此根据经图案化掩模层702形成沟道104t。刻蚀工艺移除基底104的未掩蔽部分，藉此形成沟道104t。在一些实施例中，刻蚀工艺可为例如反应离子刻蚀(reactive ion etching，RIE)工艺、湿式刻蚀工艺、干式刻蚀工艺、一些其他刻蚀工艺、或前述工艺的组合。随后可将经图案化掩模层702剥除(例如，借由电浆灰化工艺)。
如图8的剖视图800中所示，在基底104中形成掺杂区105。掺杂区105是基底104的具有第一掺杂类型(例如，p型或n型)的区。在一些实施例中，可借由掺杂工艺(例如，离子植入工艺、扩散工艺等)形成掺杂区105且可利用经图案化掩模层(未示出)(例如，正性光刻胶/负性光刻胶、硬掩模等)以选择性地将第一掺杂类型的掺杂物质(例如，p型掺杂剂(例如硼(B)、铝(Al)、镓(Ga)等)或n型掺杂剂(例如磷(P)、砷(As)、锑(Sb)等))植入至基底104中。在其他实施例中，掺杂工艺可为毯覆式掺杂工艺(blanket doping process)。
如图9的剖视图900中所示，在一些实施例中，在基底104之上形成介电衬垫层902。可沿着基底104的第一表面104f并沿着基底104的界定沟道104t且界定基底104的柱结构111的表面(例如，侧壁、下表面等)形成介电衬垫层902(例如，将介电衬垫层902形成为对基底104的第一表面104f并对基底104的界定沟道104t且界定基底104的柱结构111的表面(例如，侧壁、下表面等)进行衬垫)。在一些实施例中，介电衬垫层902可为或可包含例如氧化物(例如，SiO2)、氮化物(例如，SiN)、半导体系氮氧化物(例如，SiON)或类似材料。在一些实施例中，用于形成介电衬垫层902的工艺包括：在基底104的第一表面104f上且在基底104的界定沟道104t及柱结构111的表面上对介电衬垫层902进行沉积或生长。在一些实施例中，介电衬垫层902可借由例如CVD、PVD、ALD、热氧化、一些其他沉积工艺或生长工艺、或前述工艺的组合来形成。
图9的剖视图900中也示出，在基底104之上形成多个多层膜904。举例而言，所述多个多层膜904可包括第一多层膜904a、第二多层膜904b、第三多层膜904c及第四多层膜904d。所述多个多层膜904堆栈并设置于沟道104t中。所述多个多层膜904也可设置于柱结构111及/或基底104的第一表面104f之上。
此外，多层膜904包括电容器电极层906、翘曲减小层907及电容器介电层908。举例而言，第一多层膜904a包括第一电容器电极层906a、第一翘曲减小层907a及第一电容器介电层908a；第二多层膜包括第二电容器电极层906b、第二翘曲减小层907b及第二电容器介电层908b；以此类推。在一些实施例中，电容器电极层906、翘曲减小层907与电容器介电层908交替地堆栈，使得电容器电极层906中的每一者借由翘曲减小层907中的对应一者且借由电容器介电层908中的对应一者而与电容器电极层906中的相邻一者间隔开，且使得翘曲减小层907中的对应一者设置于电容器电极层906中的其对应一者与电容器介电层908中的和电容器电极层906中的其对应一者对应的一者之间。
举例而言，第一翘曲减小层907a设置于第一电容器电极层906a之上。第一电容器介电层908a设置于第一翘曲减小层907a之上。第一翘曲减小层907a设置于第一电容器介电层908a与第一电容器电极层906a之间(例如，在垂直方向上设置于第一电容器介电层908a与第一电容器电极层906a之间)。第二电容器电极层906b设置于第一电容器介电层908a之上。第一电容器电极层906a与第二电容器电极层906b间隔开。第一电容器电极层906a相邻于第二电容器电极层906b。也就是说，第一电容器电极层906a借由第一翘曲减小层907a(其对应于第一电容器电极层906a)及第一电容器介电层908a(其也对应于第一电容器电极层906a)而与第二电容器电极层906b(其相邻于第一电容器电极层906a)间隔开，且第一翘曲减小层907a设置于第一电容器电极层906a(第一翘曲减小层907a所对应的第一电容器电极层906a)与第一电容器介电层908a之间。
相似地，第二翘曲减小层907b设置于第二电容器电极层906b之上。第二电容器介电层908b设置于第二翘曲减小层907b之上。第二翘曲减小层907b设置于第二电容器介电层908b与第二电容器电极层906b之间(例如，在垂直方向上设置于第二电容器介电层908b与第二电容器电极层906b之间)。也就是说，第二电容器电极层906b借由第二翘曲减小层907b(其对应于第二电容器电极层906b)及第二电容器介电层908b(其也对应于第二电容器电极层906b)而与第三电容器电极层(其上覆于第二电容器电极层906b上且相邻于第二电容器电极层906b)间隔开，且第二翘曲减小层907b设置于第二电容器电极层906b(第二翘曲减小层907b所对应的第二电容器电极层906b)与第二电容器介电层908b之间。
应理解，所述多个多层膜904可包括电容器电极层906、翘曲减小层907及电容器介电层908的其他配置(参见例如图2至图5)。举例而言，电容器电极层906、翘曲减小层907与电容器介电层908可交替地堆栈，使得电容器电极层906中的每一者上覆于翘曲减小层907中的对应一者上(参见例如图2)；电容器电极层906、翘曲减小层907与电容器介电层908可交替地堆栈，使得电容器电极层906中的每一者上覆于翘曲减小层907中的第一对应一者上且下伏于翘曲减小层907中的第二对应一者下(参见例如图3)；以此类推。也应理解，所述多个多层膜904可包括任意数目的单独的多层膜(例如，一(1)个多层膜、两(2)个多层膜、三(3)个多层膜、四(4)个多层膜、五(5)个多层膜、六(6)个多层膜等)。
电容器电极层906堆栈于基底104之上。电容器电极层906是导电的。在一些实施例中，电容器电极层906是共形层。在一些实施例中，电容器电极层906是或包含金属氮化物，例如氮化钛(TiN)、氮化钽(TaN)或类似材料。在此种实施例中，电容器电极层906包含金属组分(例如，钛(Ti)原子)及氮组分(例如，氮(N)原子)。
在一些实施例中，电容器电极层906分别为拉伸膜。举例而言，借由在基底表面上形成第一电容器电极层906a(或电容器电极层906中的任何其他一者)，第一电容器电极层906a将会使基底表面的曲率半径发生变化，使得基底表面调节成具有凹的几何形状(或更凹的几何形状)。在又一些实施例中，由于电容器电极层906的拉伸应力状态多于压缩应力状态(例如，电容器电极层906处于拉伸应力下)，因此电容器电极层906可为拉伸膜。
电容器介电层908设置于电容器电极层906之间。电容器介电层908被配置成使电容器电极层906彼此电绝缘。举例而言，第一电容器介电层908a设置于第一电容器电极层906a与第二电容器电极层906b之间且将第一电容器电极层906a与第二电容器电极层906b电绝缘，且第二电容器介电层908b设置于第二电容器电极层906b与第三电容器电极层(其上覆于第二电容器电极层906b上且相邻于第二电容器电极层906b)之间且将第二电容器电极层906b与第三电容器电极层电绝缘，以此类推。在一些实施例中，电容器介电层908是共形层。
在一些实施例中，电容器介电层908可为或可包含例如高介电常数介电材料或一些其他合适的介电材料。高介电常数介电材料可为或可包括例如氧化铪(HfO)、氧化锆(ZrO)、氧化铝(AlO)、介电常数大于约3.9的一些其他介电材料、或前述材料的组合。在再一些实施例中，电容器介电层908可为多层介电结构(例如，包括介电质材料不同的高介电常数介电层与基础介电层)。
在一些实施例中，电容器介电层908分别为拉伸膜。举例而言，借由在基底表面上形成第一电容器介电层908a(或电容器介电层908中的任何其他一者)，第一电容器介电层908a将会使基底表面的曲率半径发生变化，使得基底表面调节成具有凹的几何形状(或更凹的几何形状)。在又一些实施例中，由于电容器介电层908的拉伸应力状态多于压缩应力状态(例如，电容器介电层908处于拉伸应力下)，因此电容器介电层908可为拉伸膜。
翘曲减小层907中的每一者设置于电容器介电层908中的对应一者与电容器电极层906中的对应一者之间。举例而言，第一翘曲减小层907a设置于第一电容器电极层906a与第一电容器介电层908a之间，第二翘曲减小层907b设置于第二电容器电极层906b与第二电容器介电层908b之间，以此类推。在一些实施例中，翘曲减小层907中的每一者接触(例如，直接接触)电容器电极层906中的对应一者。举例而言，第一翘曲减小层907a接触(例如，直接接触)第一电容器电极层906a，第二翘曲减小层907b接触(例如，直接接触)第二电容器电极层906b，以此类推。在一些实施例中，翘曲减小层907中的每一者接触(例如，直接接触)电容器介电层908中的对应一者。举例而言，第一翘曲减小层907a接触(例如，直接接触)第一电容器介电层908a，第二翘曲减小层907b接触(例如，直接接触)第二电容器介电层908b，以此类推。在一些实施例中，电容器介电层908中的每一者接触(例如，直接接触)电容器电极层906中的对应一者及翘曲减小层907中的对应一者。举例而言，第一电容器介电层908a接触(例如，直接接触)第二电容器电极层906b且接触(例如，直接接触)第一翘曲减小层907a。
翘曲减小层907包含电容器电极层906的金属组分、电容器电极层906的氮组分、及氧组分(例如，氧(O)原子)。在又一些实施例中，翘曲减小层907是或包含金属氮氧化物，例如氮氧化钛(TiNYOX)、氮氧化钽(TaNYOX)或类似材料。举例而言，在一些实施例中，电容器电极层906是氮化钛(TiN)，而翘曲减小层907是氮氧化钛(TiNYOX)。在一些实施例中，电容器电极层906具有第一化学成分(例如，TaN)，而翘曲减小层907具有不同于第一化学成分的第二化学成分(例如，TaNYOX)。在一些实施例中，翘曲减小层907具有厚度。举例而言，在一些实施例中，第一翘曲减小层907a具有所述厚度，第二翘曲减小层907b具有所述厚度，以此类推。在一些实施例中，所述厚度介于约10埃与约1000埃之间。在又一些实施例中，所述厚度介于约25埃与约65埃之间。在一些实施例中，翘曲减小层907是导电的。
在一些实施例中，第一电容器电极层906a较任何其他电容器电极层906更靠近基底104设置。在一些实施例中，第一翘曲减小层907a较任何其他翘曲减小层907更靠近基底104设置。在一些实施例中，第一电容器介电层908a较任何其他电容器介电层908更靠近基底104设置。
在一些实施例中，第一电容器电极层906a上覆于介电衬垫结构112上且对介电衬垫结构112进行衬垫。在一些实施例中，第一翘曲减小层907a上覆于第一电容器电极层906a上且对第一电容器电极层906a进行衬垫。在一些实施例中，第一电容器介电层908a上覆于第一翘曲减小层907a上且对第一翘曲减小层907a进行衬垫。在一些实施例中，第二电容器电极层906b上覆于第一电容器介电层908a上且对第一电容器介电层908a进行衬垫。
在一些实施例中，翘曲减小层907分别为压缩膜。举例而言，借由在基底表面上形成第一翘曲减小层907a(或翘曲减小层907中的任何其他一者)，第一翘曲减小层907a将会使基底表面的曲率半径发生变化，使得基底表面调节成具有凸的几何形状(或更凸的几何形状)。在又一些实施例中，由于翘曲减小层907的压缩应力状态多于拉伸应力状态(例如，翘曲减小层907处于压缩应力下)，因此翘曲减小层907可为压缩膜。在一些实施例中，由于翘曲减小层907包含金属组分、氮组分及氧组分，因此翘曲减小层907是压缩膜(例如，若翘曲减小层907不包含氧组分，则翘曲减小层907将为拉伸膜)。举例而言，氧组分可改变翘曲减小层907中的键(例如，化学键)，藉此使得翘曲减小层907中的每一者成为压缩膜。
在一些实施例中，用于形成所述多个多层膜904的工艺包括在基底104(及介电衬垫层902)之上形成电容器电极层906、翘曲减小层907及电容器介电层908。此外，用于形成多层膜904的工艺包括在基底104之上以垂直堆栈形成多层膜904。举例而言，在第一多层膜904a之上形成第二多层膜904b，在第二多层膜904b之上形成第三多层膜904c，以此类推。
在一些实施例中，用于形成第一多层膜904a的工艺包括：在基底104(及介电衬垫层902)之上形成第一电容器电极层906a；在第一电容器电极层906a之上形成第一翘曲减小层907a；以及在第一翘曲减小层907a之上形成第一电容器介电层908a。在又一些实施例中，用于形成第一多层膜904a的工艺包括：在基底104(或介电衬垫层902)上沉积第一电容器电极层906a(例如，将第一电容器电极层906a沉积成与基底104(或介电衬垫层902)直接接触)；在第一电容器电极层906a上沉积第一翘曲减小层907a(例如，将第一翘曲减小层907a沉积成与第一电容器电极层906a直接接触)；以及在第一翘曲减小层907a上沉积第一电容器介电层908a(例如，将第一电容器介电层908a沉积成与第一翘曲减小层907a直接接触)。在又一些实施例中，用于形成第一多层膜904a的工艺可包括自第一电容器电极层906a得到第一翘曲减小层907a。应理解，多层膜904中的每一者皆可以与形成第一多层膜904a实质上相似的方式形成。举例而言，用于形成第二多层膜904b的工艺包括在第一电容器介电层908a之上/第一电容器介电层908a上形成第二电容器电极层906b(例如，借由沉积工艺)；在第二电容器电极层906b之上/第二电容器电极层906b上形成第二翘曲减小层907b(例如，借由沉积工艺)；以及在第二翘曲减小层907b之上/第二翘曲减小层907b上形成第二电容器介电层908b(例如，借由沉积工艺)。
在一些实施例中，电容器电极层906可借由例如CVD、PVD、ALD、无电镀覆、电镀、一些其他沉积工艺、或前述工艺的组合来形成。在一些实施例中，翘曲减小层907可借由例如溅镀(例如，反应溅镀)、CVD、PVD、ALD、一些其他沉积工艺、或前述工艺的组合来形成。在一些实施例中，电容器介电层908可借由例如CVD、PVD、ALD、一些其他沉积工艺、或前述工艺的组合来形成。在又一些实施例中，电容器电极层906、翘曲减小层907及/或电容器介电层908可借由一或多个共形沉积工艺(例如，共形CVD工艺、共形溅镀工艺等)来形成。
由于多层膜904分别形成有翘曲减小层907，因此基底104相较于假若在基底104之上形成典型多层膜(例如，包括电容器电极层906及电容器介电层908，但不包括翘曲减小层907的多层膜)而言可翘曲得更小。也就是说，由于用于形成多层膜904的工艺包括形成翘曲减小层907，因此用于形成多层膜904的工艺可使基底104相较于用于形成典型多层膜的工艺而言翘曲得更小。举例而言，借由形成翘曲减小层907，翘曲减小层907会向电容器电极层906及/或电容器介电层908上施加物理应力。由翘曲减小层907施加的该些物理应力可减小电容器电极层906及/或电容器介电层908施加至基底104上的物理应力(例如，电容器电极层906及/或电容器介电层908可由于其形成工艺而为拉伸膜，而翘曲减小层907的压缩膜应力可抵消电容器介电结构/电容器电极结构的拉伸膜应力)。因此，由于多层膜904形成有翘曲减小层907，相较于包括典型多层膜的多层膜堆栈而言，所述多个多层膜904可在向基底104上施加更小的物理应力的同时形成有更多单独的多层膜。
在一些实施例中，翘曲减小层907借由溅镀工艺(例如，射频(Radio Frequency，RF)溅镀、直流(Direct Current，DC)溅镀、离子束溅镀、二极管溅镀、反应溅镀、磁控溅镀等)来形成。在又一些实施例中，溅镀工艺包括将基底104(以及基底104上已形成的任何层)装载至第一处理室中。第一处理室可不同于其中形成电容器电极层906的处理室及/或其中形成电容器介电层908的处理室。在再一些实施例中，溅镀工艺包括将处理气体流入至第一处理室中(例如，将处理气体泵送至第一处理室中)。在再一些实施例中，处理气体是或包含一氧化二氮(N2O)。应理解，其他处理气体也为可行的。在一些实施例中，借由透过溅镀工艺形成翘曲减小层907，翘曲减小层907可被形成为压缩膜。也就是说，在一些实施例中，溅镀工艺使翘曲减小层907被形成为压缩膜(例如，其他类型的形成工艺可使翘曲减小层907被形成为拉伸膜及/或使翘曲减小层907不会具有像压缩膜那样程度的压缩性)。
在一些实施例中，借由ALD工艺形成电容器电极层906。在一些实施例中，ALD工艺可使电容器电极层906被形成为压缩膜(例如，若电容器电极层906借由不同的工艺形成，则电容器电极层906无法被形成为压缩膜(或者可被形成为较薄弱的压缩膜))。在又一些实施例中，借由ALD工艺形成电容器介电层908。在一些实施例中，ALD工艺可使电容器介电层908被形成为压缩膜(例如，若电容器介电层908借由不同的工艺形成，则电容器介电层908无法被形成为压缩膜(或者可被形成为较薄弱的压缩膜))。
图9的剖视图900中也示出，在一些实施例中，在所述多个多层膜904之上形成顶盖介电层910。可沿着多层膜904中的最上一者的表面(例如，上表面、侧壁等)形成顶盖介电层910(例如，可将顶盖介电层910形成为对多层膜904中的最上一者的表面(例如，上表面、侧壁等)进行衬垫)。举例而言，如图9的剖视图900中所示，沿着第四多层膜904d(其为图9的剖视图900中所示的多层膜904的最上多层膜)的表面形成顶盖介电层910。
在一些实施例中，顶盖介电层910可为或可包含例如氧化物(例如，SiO2)、氮化物(例如，SiN)、半导体系氮氧化物(例如，SiON)、低介电常数介电质(例如，介电常数小于约3.9的介电质材料)、一些其他介电质材料、或前述材料的组合。在一些实施例中，用于形成顶盖介电层910的工艺包括在多层膜904中的最上一者的表面上对顶盖介电层910进行沉积或生长。在一些实施例中，顶盖介电层910可借由例如CVD、PVD、ALD、热氧化、一些其他沉积工艺或生长工艺、或前述工艺的组合来形成。
如图10至图13的剖视图1000至剖视图1300中所示，将多个电容器电极结构106、多个翘曲减小结构107与多个电容器介电结构108形成为在基底104之上交替地堆栈。借由选择性地移除电容器电极层906的部分来形成所述多个电容器电极结构106。借由选择性地移除所述多个翘曲减小层907的部分来形成所述多个翘曲减小结构107。借由选择性地移除所述多个电容器介电层908的部分来形成所述多个电容器介电结构108。
在一些实施例中，用于形成所述多个电容器电极结构106、所述多个翘曲减小结构107及所述多个电容器介电结构108的工艺包括对图9的剖视图900中所示的结构依序地实行图案化工艺。依序的图案化工艺选择性地移除电容器电极层906的部分，藉此将电容器电极层906的其余部分留在原处作为电容器电极结构106。依序的图案化工艺选择性地移除翘曲减小层907的部分，藉此将翘曲减小层907的其余部分留在原处作为翘曲减小结构107。依序的图案化工艺选择性地移除电容器介电层908的部分，藉此将电容器介电层908的其余部分留在原处作为电容器介电结构108。在一些实施例中，依序的图案化工艺借由首先对多层膜904中的最上一者进行图案化且最后对多层膜904中的最下一者进行图案化来依序地对多层膜904进行图案化。
举例而言，在一些实施例中，用于形成所述多个电容器电极结构106、所述多个翘曲减小结构107及所述多个电容器介电结构108的工艺包括实行第一图案化工艺1002(参见例如图10)、第二图案化工艺1102(参见例如图11)、第三图案化工艺1202(参见例如图12)及第四图案化工艺1302(参见例如图13)。在第一图案化工艺1002之后实行第二图案化工艺1102。在第二图案化工艺1102之后实行第三图案化工艺1202。在第三图案化工艺1202之后实行第四图案化工艺1302。
第一图案化工艺1002包括在多层膜904之上/多层膜904上形成第一经图案化掩模层1004(例如，正性光刻胶/负性光刻胶、硬掩模等)。在一些实施例中，在顶盖介电层910(参见例如图9)之上/顶盖介电层910上形成第一经图案化掩模层1004。可借由以下步骤来形成第一经图案化掩模层1004：在顶盖介电层910上对掩模层材料进行沉积(例如，借由旋涂工艺)，将掩模层材料暴露于图案(例如，借由光刻工艺，例如光刻、极紫外光刻或类似工艺)，且对掩模层材料进行显影以形成第一经图案化掩模层1004。
此后，在第一经图案化掩模层1004就位的情况下，对第四多层膜904d实行第一刻蚀工艺，藉此根据第一经图案化掩模层1004对第四多层膜904d进行图案化。第一刻蚀工艺移除第四多层膜904d的电容器介电层908的未掩蔽部分，藉此将第四多层膜904d的电容器介电层908的其余部分留在原处作为所述多个电容器介电结构108中的一者。第一刻蚀工艺也移除第四多层膜904d的翘曲减小层907的未掩蔽部分，藉此将第四多层膜904d的翘曲减小层907的其余部分留在原处作为所述多个翘曲减小结构107中的一者。第一刻蚀工艺也移除第四多层膜904d的电容器电极层906的未掩蔽部分，藉此将第四多层膜904d的电容器电极层906的其余部分留在原处作为所述多个电容器电极结构106中的一者。
在一些实施例中，也对第三多层膜904c部分地实行第一刻蚀工艺。举例而言，如图10的剖视图1000中所示，第一刻蚀工艺可移除第三多层膜904c的电容器介电层908的未掩蔽部分，藉此将第三多层膜904c的电容器介电层908的其余部分留在原处作为所述多个电容器介电结构108中的另一者。此外，第一刻蚀工艺也可移除第三多层膜904c的翘曲减小层907的未掩蔽部分，藉此将第三多层膜904c的翘曲减小层907的其余部分留在原处作为所述多个翘曲减小结构107中的另一者。在一些实施例中，第一刻蚀工艺终止于第三多层膜904c的电容器电极层906上(例如，第三多层膜904c的电容器电极层906充当第一刻蚀工艺的刻蚀终止部)。
在一些实施例中，第一刻蚀工艺可为例如湿式刻蚀工艺、干式刻蚀工艺、反应离子刻蚀(RIE)工艺、一些其他刻蚀工艺、或前述工艺的组合。在又一些实施例中，第一刻蚀工艺可包括多个刻蚀步骤。举例而言，第一刻蚀工艺可包括第一刻蚀步骤、第二刻蚀步骤及第三刻蚀步骤。在第一刻蚀步骤之后实行第二刻蚀步骤，且在第二刻蚀步骤之后实行第三刻蚀步骤。
第一刻蚀步骤可包括将第四多层膜904d的电容器介电层908及翘曲减小层907暴露于第一刻蚀剂，所述第一刻蚀剂选择性地移除第四多层膜904d的电容器介电层908的未掩蔽部分及第四多层膜904d的翘曲减小层907的未掩蔽部分。在一些实施例中，第一刻蚀步骤终止于第四多层膜904d的电容器电极层906上(例如，第四多层膜904d的电容器电极层906充当第一刻蚀步骤的刻蚀终止部)。在一些实施例中，第一刻蚀步骤可为或可包括例如湿式刻蚀工艺、干式刻蚀工艺、RIE工艺、一些其他刻蚀工艺、或前述工艺的组合。
第二刻蚀步骤可包括将第四多层膜904d的电容器电极层906暴露于与第一刻蚀剂不同的第二刻蚀剂，以选择性地移除第四多层膜904d的电容器电极层906的未掩蔽部分。在一些实施例中，第二刻蚀步骤终止于第三多层膜904c的电容器介电层908上(例如，第三多层膜904c的电容器介电层908充当第二刻蚀步骤的刻蚀终止部)。在一些实施例中，第二刻蚀步骤可为或可包括例如湿式刻蚀工艺、干式刻蚀工艺、RIE工艺、一些其他刻蚀工艺、或前述工艺的组合。
第三刻蚀步骤可包括将第三多层膜904c的电容器介电层908及翘曲减小层907暴露于与第二刻蚀剂不同的第三刻蚀剂，以选择性地移除第三多层膜904c的电容器介电层908的未掩蔽部分及第三多层膜904c的翘曲减小层907的未掩蔽部分。在一些实施例中，第三刻蚀步骤终止于第三多层膜904c的电容器电极层906上(例如，第三多层膜904c的电容器电极层906充当第三刻蚀步骤的刻蚀终止部)。在一些实施例中，第一刻蚀剂与第三刻蚀剂具有实质上相似的刻蚀剂成分。在一些实施例中，第三刻蚀步骤可为或可包括例如湿式刻蚀工艺、干式刻蚀工艺、RIE工艺、一些其他刻蚀工艺、或前述工艺的组合。
应理解，第一刻蚀步骤、第二刻蚀步骤及第三刻蚀步骤也可对多层膜904的不同于以上所阐述的层进行刻蚀。举例而言，第一刻蚀步骤可对第四多层膜904d的电容器介电层908进行刻蚀，第二刻蚀步骤可对第四多层膜904d的翘曲减小层907及第四多层膜904d的电容器电极层906进行刻蚀，而第三刻蚀步骤可对第三多层膜904c的电容器介电层908进行刻蚀。
在第一图案化工艺1002之后，实行第二图案化工艺1102(参见图11)。第二图案化工艺1102包括在先前形成的电容器介电结构108、翘曲减小结构107及电容器电极结构106之上/上形成第二经图案化掩模层1104(例如，正性光刻胶/负性光刻胶、硬掩模等)。第二经图案化掩模层1104也形成于其余的多层膜904之上。在一些实施例中，第二经图案化掩模层1104也形成于顶盖介电结构120之上。第二经图案化掩模层1104可以与第一经图案化掩模层1004实质上相似的方式形成。
此后，在第二经图案化掩模层1104就位的情况下，对第三多层膜904c且对第二多层膜904b实行第二刻蚀工艺。第二刻蚀工艺移除第三多层膜904c的电容器电极层906的未掩蔽部分，藉此将第三多层膜904c的电容器电极层906的其余部分留在原处作为所述多个电容器电极结构106中的另一者。第二刻蚀工艺也移除第二多层膜904b的电容器介电层908的未掩蔽部分，藉此将第二多层膜904b的电容器介电层908的其余部分留在原处作为所述多个电容器介电结构108中的另一者(例如，第二电容器介电结构108b)。第二刻蚀工艺也移除第二多层膜904b的翘曲减小层907的未掩蔽部分，藉此将第二多层膜904b的翘曲减小层907的其余部分留在原处作为所述多个翘曲减小结构107中的另一者(例如，第二翘曲减小结构107b)。在一些实施例中，第二刻蚀工艺终止于第二多层膜904b的电容器电极层906上(例如，第二多层膜904b的电容器电极层906充当第二刻蚀工艺的刻蚀终止部)。
在一些实施例中，第二刻蚀工艺可为例如湿式刻蚀工艺、干式刻蚀工艺、RIE工艺、一些其他刻蚀工艺、或前述工艺的组合。在又一些实施例中，第二刻蚀工艺可包括多个刻蚀步骤。举例而言，第二刻蚀工艺可包括第四刻蚀步骤及第五刻蚀步骤。在第四刻蚀步骤之后实行第五刻蚀步骤。
第四刻蚀步骤可包括将第三多层膜904c的电容器电极层906暴露于第四刻蚀剂，以选择性地移除第三多层膜904c的电容器电极层906的未掩蔽部分。第四刻蚀步骤可实质上相同于第二刻蚀步骤(例如，包括实质上相同的刻蚀参数/刻蚀剂参数)。第五刻蚀步骤可包括将第二多层膜904b的电容器介电层908及翘曲减小层907暴露于第五刻蚀剂，所述第五刻蚀剂选择性地移除第二多层膜904b的电容器介电层908的未掩蔽部分及第二多层膜904b的翘曲减小层907的未掩蔽部分。第五刻蚀步骤可实质上相同于第一刻蚀步骤(及/或第三刻蚀步骤)(例如，包括实质上相同的刻蚀参数/刻蚀剂参数)。
在第二图案化工艺1102之后，实行第三图案化工艺1202(参见图12)。第三图案化工艺1202包括在先前形成的电容器介电结构108、翘曲减小结构107及电容器电极结构106之上/上形成第三经图案化掩模层1204(例如，正性光刻胶/负性光刻胶、硬掩模等)。第三经图案化掩模层1204也形成于其余的多层膜904之上。在一些实施例中，第三经图案化掩模层1204也形成于顶盖介电结构120之上。第三经图案化掩模层1204可以与第一经图案化掩模层1004实质上相似的方式形成。
此后，在第三经图案化掩模层1204就位的情况下，对第二多层膜904b且对第一多层膜904a实行第三刻蚀工艺。第三刻蚀工艺移除第二多层膜904b的电容器电极层906的未掩蔽部分，藉此将第二多层膜904b的电容器电极层906的其余部分留在原处作为所述多个电容器电极结构106中的另一者(例如，第二电容器电极结构106b)。第三刻蚀工艺也移除第一多层膜904a的电容器介电层908的未掩蔽部分，藉此将第一多层膜904a的电容器介电层908的其余部分留在原处作为所述多个电容器介电结构108中的另一者(例如，第一电容器介电结构108a)。第三刻蚀工艺也移除第一多层膜904a的翘曲减小层907的未掩蔽部分，藉此将第一多层膜904a的翘曲减小层907的其余部分留在原处作为所述多个翘曲减小结构107中的另一者(例如，第一翘曲减小结构107a)。在一些实施例中，第三刻蚀工艺终止于第一多层膜904a的电容器电极层906上(例如，第一多层膜904a的电容器电极层906充当第二刻蚀工艺的刻蚀终止部)。在一些实施例中，第三刻蚀工艺可为例如湿式刻蚀工艺、干式刻蚀工艺、RIE工艺、一些其他刻蚀工艺、或前述工艺的组合。在又一些实施例中，可以与第二刻蚀工艺实质上相似的方式实行第三刻蚀工艺。
在第三图案化工艺1202之后，实行第四图案化工艺1302(参见图13)。第四图案化工艺1302包括在先前形成的电容器介电结构108、翘曲减小结构107及电容器电极结构106之上/上形成第四经图案化掩模层1304(例如，正性光刻胶/负性光刻胶、硬掩模等)。第四经图案化掩模层1304也形成于多层膜904中的其余一者(多者)的任何部分(例如，第一多层膜904a的电容器电极层906)之上。在一些实施例中，第四经图案化掩模层1304也形成于顶盖介电结构120之上。第四经图案化掩模层1304可以与第一经图案化掩模层1004实质上相似的方式形成。
此后，在第四经图案化掩模层1304就位的情况下，对第一多层膜904a实行第四刻蚀工艺。第四刻蚀工艺移除第一多层膜904a的电容器电极层906的未掩蔽部分，藉此将第一多层膜904a的电容器电极层906的其余部分留在原处作为所述多个电容器电极结构106中的另一者(例如，第一电容器电极结构106a)。在一些实施例中，第四刻蚀工艺终止于基底104上。在其他实施例中，第四刻蚀工艺可终止于在垂直方向上设置于基底104与第一多层膜904a的电容器电极层906之间的一些其他层/结构上。在一些实施例中，第四刻蚀工艺可为例如湿式刻蚀工艺、干式刻蚀工艺、RIE工艺、一些其他刻蚀工艺、或前述工艺的组合。在一些实施例中，形成所述多个电容器电极结构106、所述多个翘曲减小结构107及所述多个电容器介电结构108完成形成沟道电容器102。应理解，在其中翘曲减小层907源自对应的电容器电极层906的实施例中，翘曲减小结构107已源自对应的电容器电极结构106。举例而言，第一翘曲减小结构107a可源自第一电容器电极结构106a，第二翘曲减小结构107b可源自第二电容器电极结构106b，依次类推。
图10至图13的剖视图1000至剖视图1300中也示出(参见例如图10)，在一些实施例中，在所述多个多层膜904之上形成顶盖介电结构120。借由选择性地移除顶盖介电层910的部分来形成顶盖介电结构120。在一些实施例中，所述多个电容器电极结构106、所述多个翘曲减小结构107与所述多个电容器介电结构108在垂直方向上形成于基底104与顶盖介电结构120之间。在一些实施例中，借由第一图案化工艺1002来形成顶盖介电结构120，如图10的剖视图1000中所示。
图10至图13的剖视图1000至剖视图1300中也示出(参见例如图13)，在一些实施例中，在基底104之上形成介电衬垫结构112。借由选择性地移除介电衬垫层902的部分来形成介电衬垫结构112。在一些实施例中，介电衬垫结构112在垂直方向上形成于基底104与所述多个电容器电极结构106之间，在垂直方向上形成于基底104与所述多个翘曲减小结构107之间，且在垂直方向上形成于基底104与所述多个电容器介电结构108之间。在一些实施例中，借由第四图案化工艺1302形成介电衬垫结构112，如图13的剖视图1300中所示。
如图14的剖视图1400中所示，可将刻蚀终止层118形成为上覆于沟道电容器102上且对沟道电容器102进行衬垫。也可将刻蚀终止层118形成为上覆于基底104的第一表面104f上且对基底104的第一表面104f进行衬垫。在一些实施例中，将刻蚀终止层118形成为上覆于顶盖介电结构120及/或介电衬垫结构112上且对顶盖介电结构120及/或介电衬垫结构112进行衬垫。在一些实施例中，用于形成刻蚀终止层118的工艺包括借由例如CVD、PVD、ALD、一些其他沉积工艺、或前述工艺的组合在沟道电容器102上对刻蚀终止层118进行沉积。
如图15的剖视图1500中所示，在沟道电容器102及基底104之上形成ILD结构114。在又一些实施例中，ILD结构114形成于沟道电容器102、基底104、顶盖介电结构120、介电衬垫结构112及刻蚀终止层118之上。在一些实施例中，用于形成ILD结构114的工艺包括借由例如CVD、PVD、ALD、旋涂工艺、一些其他沉积工艺、或前述工艺的组合在刻蚀终止层118之上对ILD结构114进行沉积。在一些实施例中，实行平坦化工艺(例如，化学机械抛光(chemicalmechanical polishing，CMP)工艺及回蚀工艺等)以对ILD结构114的上表面进行平坦化。
图15的剖视图1500中也示出，在ILD结构114中及沟道电容器102之上形成多个导电接触件116(例如，金属接触件)。所述多个导电接触件116被形成为分别电耦合至所述多个电容器电极结构106且自所述多个电容器电极结构106延伸。在一些实施例中，用于形成所述多个导电接触件116的工艺包括选择性地对ILD结构114进行刻蚀，以在ILD结构114中形成多个接触开口。此后，形成导电层(例如，钨(W))以对接触开口进行填充且上覆于ILD结构114上。然后对导电层实行平坦化工艺(例如，CMP工艺、回蚀工艺等)，藉此在接触开口中留下导电层的其余部分作为所述多个导电接触件116。
尽管图15的剖视图1500中未示出，但应理解，所述多个导电接触件116可为设置于ILD结构114中的内连线结构(例如，铜内连线结构)的一部分。因此，应理解，内连线结构的任何数目的附加导电特征(例如，金属线、金属通孔等)皆可形成于ILD结构114之上/ILD结构114中。
图16示出用于形成包括沟道电容器的集成芯片(IC)的方法的一些实施例的流程图1600，所述沟道电容器具有高电容密度且会引起低的基底翘曲。尽管图16的流程图1600在本文中被示出及阐述为一系列动作或事件，然而应理解，此种动作或事件的所示次序不应被解释为具有限制性意义。举例而言，一些动作可以不同的次序发生及/或与除本文中所示及/或所述的动作或事件以外的其他动作或事件同时发生。此外，可能并不需要所有所示的动作来实施本文说明的一或多个态样或实施例，且可在一或多个单独的动作及/或阶段中施行本文中所绘示动作中的一或多者。
在动作1602处，在基底中形成沟道。图7示出对应于动作1602的一些实施例的剖视图700。
在动作1604处，将多个多层膜形成为堆栈于沟道中及基底之上，其中多层膜中的每一者包括电容器电极层、翘曲减小层及电容器介电层。图8至图9示出对应于动作1604的一些实施例的一系列剖视图800至900。
在动作1606处，对多层膜进行图案化以形成交替地堆栈于沟道中的多个电容器电极结构、多个翘曲减小结构与多个电容器介电结构。图10至图13示出对应于动作1606的一些实施例的一系列剖视图1000至1300。
在动作1608处，在基底、所述多个电容器电极结构、所述多个翘曲减小结构及所述多个电容器介电结构之上形成层间介电(ILD)结构。图14至图15示出对应于动作1608的一些实施例的一系列剖视图1400至1500。
在动作1610处，在ILD结构中形成多个导电接触件，并将所述多个导电接触件电耦合至所述多个电容器电极结构。图15示出对应于动作1610的一些实施例的剖视图1500。
在一些实施例中，本申请提供一种集成芯片(IC)。所述IC包括半导体基底。沟道电容器上覆于半导体基底上。沟道电容器包括多个电容器电极结构、多个翘曲减小结构及多个电容器介电结构。所述多个电容器电极结构、所述多个翘曲减小结构与所述多个电容器介电结构交替地堆栈且界定在垂直方向上延伸至半导体基底中的沟道段。所述多个电容器电极结构包含金属组分及氮组分。所述多个翘曲减小结构包含金属组分、氮组分及氧组分。
在一些实施例中，所述金属组分是钛。在一些实施例中，多个电容器电极结构是氮化钛，且多个翘曲减小结构是氮氧化钛。在一些实施例中，金属组分包括多个金属原子；氮组分包括多个氮原子；且氧组分包括多个氧原子。在一些实施例中，所述多个金属原子、所述多个氮原子与所述多个氧原子的和等于一个值；且所述多个氧原子占所述值的至少百分之三十。在一些实施例中，多个翘曲减小结构中的每一者直接接触多个电容器电极结构中的对应一者。在一些实施例中，多个翘曲减小结构中的每一者直接接触多个电容器介电结构中的对应一者。在一些实施例中，多个电容器介电结构中的每一者直接接触多个电容器电极结构中的对应一者。
在一些实施例中，本申请提供一种集成芯片(IC)。所述IC包括半导体基底。沟道电容器上覆于半导体基底的表面上，其中：沟道电容器包括第一沟道段及第二沟道段，所述第一沟道段及所述第二沟道段两者借由穿透半导体基底的表面而延伸至半导体基底中；第一沟道段借由半导体基底的柱结构而与第二沟道段分隔开；沟道电容器在侧向上在半导体基底的柱结构之上延伸；沟道电容器包括第一电容器电极结构；沟道电容器包括翘曲减小结构，所述翘曲减小结构上覆于第一电容器电极结构上且对第一电容器电极结构进行衬垫；沟道电容器包括电容器介电结构，电容器介电结构上覆于翘曲减小结构上且对翘曲减小结构进行衬垫；第一电容器电极结构具有第一化学成分；且翘曲减小结构具有不同于第一化学成分的第二化学成分。
在一些实施例中，第一电容器电极结构是压缩膜。电容器介电结构是压缩膜。翘曲减小结构是拉伸膜。在一些实施例中，第一电容器电极结构包含金属组分及氮组分；翘曲减小结构包含金属组分、氮组分及氧组分；金属组分包括多个金属原子；氮组分包括多个氮原子；氧组分包括多个氧原子；所述多个金属原子、所述多个氮原子与所述多个氧原子的和等于一个值；且所述多个氧原子占所述值的至少百分之三十。
在一些实施例中，本申请案提供一种用于形成沟道电容器的方法。所述方法包括在半导体基底中形成沟道。沿着沟道的侧壁形成电容器电极层，其中电容器电极层被形成为压缩膜。形成位于电容器电极层之上且对电容器电极层进行衬垫的第一翘曲减小层，其中第一翘曲减小层被形成为拉伸膜。形成位于第一翘曲减小层之上且对第一翘曲减小层进行衬垫的电容器介电层。对电容器电极层、第一翘曲减小层及电容器介电层进行刻蚀，以分别形成堆栈于沟道中的电容器电极结构、翘曲减小结构及电容器介电结构。
在一些实施例中，电容器电极层包含金属组分及氮组分。第一翘曲减小层包含金属组分、氮组分及氧组分。电容器介电层具有与电容器电极层的化学成分及第一翘曲减小层的化学成分两者不同的化学成分。在一些实施例中，第一翘曲减小层借由溅镀工艺直接形成于电容器电极层上。在一些实施例中，所述的方法更包括在形成电容器电极层之前，沿着沟道的侧壁形成第二翘曲减小层，其中电容器电极层形成于第二翘曲减小层之上且对第二翘曲减小层进行衬垫。在一些实施例中，第一翘曲减小层源自所述电容器电极层。
上述内容概述了数个实施例的特征，以使所属领域的技术人员可更好地理解本揭露的各方面。所属领域的技术人员应了解，其可容易地使用本揭露作为设计或修改其他工艺及结构以实现与本文中所介绍的实施例相同的目的及/或达成相同的优势的基础。所属领域的技术人员还应意识到这些等效构造并不背离本揭露的精神及范围，且其可在不背离本揭露的精神及范围的情况下在本文中做出各种变化、代替及更改。

Claims (10)

1.一种集成芯片，包括：
半导体基底；以及
沟道电容器，上覆于所述半导体基底上，其中所述沟道电容器包括多个电容器电极结构、多个翘曲减小结构及多个电容器介电结构，其中所述多个电容器电极结构、所述多个翘曲减小结构与所述多个电容器介电结构交替地堆栈且界定在垂直方向上延伸至所述半导体基底中的沟道段，其中所述多个电容器电极结构包含氮化钛，且其中所述多个翘曲减小结构包含氮氧化钛。
2.根据权利要求1所述的集成芯片，其中所述多个翘曲减小结构是导电的。
3.根据权利要求2所述的集成芯片，其中：
所述多个电容器电极结构包括第一电容器电极结构，所述第一电容器电极结构较所述多个电容器电极结构中的任何其他电容器电极结构更靠近所述半导体基底设置；
所述多个翘曲减小结构包括第一翘曲减小结构，所述第一翘曲减小结构较所述多个翘曲减小结构中的任何其他翘曲减小结构更靠近所述半导体基底设置；
所述多个电容器介电结构包括第一电容器介电结构，所述第一电容器介电结构较所述多个电容器介电结构中的任何其他电容器介电结构更靠近所述半导体基底设置；
所述第一电容器电极结构设置于所述第一翘曲减小结构与所述半导体基底之间；且
所述第一翘曲减小结构设置于所述第一电容器介电结构与所述第一电容器电极结构之间。
4.根据权利要求1所述的集成芯片，其中所述多个翘曲减小结构中的每一者直接接触所述多个电容器电极结构中的对应一者。
5.根据权利要求4所述的集成芯片，其中所述多个翘曲减小结构中的每一者直接接触所述多个电容器介电结构中的对应一者。
6.根据权利要求5所述的集成芯片，其中所述多个电容器介电结构中的每一者直接接触所述多个电容器电极结构中的对应一者。
7.一种集成芯片，包括：
半导体基底；
沟道电容器，上覆于所述半导体基底的表面上，其中：
所述沟道电容器包括第一沟道段及第二沟道段，所述第一沟道段及所述第二沟道段两者借由穿透所述半导体基底的所述表面而延伸至所述半导体基底中；
所述第一沟道段借由所述半导体基底的柱结构而与所述第二沟道段分隔开；
所述沟道电容器在侧向上在所述半导体基底的所述柱结构之上延伸；
所述沟道电容器包括第一电容器电极结构；
所述沟道电容器包括翘曲减小结构，所述翘曲减小结构上覆于所述第一电容器电极结构上且对所述第一电容器电极结构进行衬垫；
所述沟道电容器包括电容器介电结构，所述电容器介电结构上覆于所述翘曲减小结构上且对所述翘曲减小结构进行衬垫；
所述第一电容器电极结构是氮化钛；且
所述翘曲减小结构是氮氧化钛。
8.根据权利要求7所述的集成芯片，其中：
所述第一电容器电极结构是压缩膜；
所述电容器介电结构是压缩膜；且
所述翘曲减小结构是拉伸膜。
9.根据权利要求7所述的集成芯片，其中：
所述第一电容器电极结构是拉伸膜；
所述电容器介电结构是拉伸膜；且
所述翘曲减小结构是压缩膜。
10.根据权利要求9所述的集成芯片，其中：
所述沟道电容器包括第二电容器电极结构，所述第二电容器电极结构上覆于所述电容器介电结构上且对所述电容器介电结构进行衬垫；
所述第一电容器电极结构及所述第二电容器电极结构两者皆为氮化钛。
CN202321568308.7U 2022-07-11 2023-06-19 集成芯片 Active CN220873578U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/861,755 US20240014254A1 (en) 2022-07-11 2022-07-11 Trench capacitor film scheme to reduce substrate warpage
US17/861,755 2022-07-11

Publications (1)

Publication Number Publication Date
CN220873578U true CN220873578U (zh) 2024-04-30

Family

ID=89430729

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202321568308.7U Active CN220873578U (zh) 2022-07-11 2023-06-19 集成芯片

Country Status (3)

Country Link
US (1) US20240014254A1 (zh)
CN (1) CN220873578U (zh)
TW (1) TW202404108A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271055B2 (en) * 2004-08-19 2007-09-18 Samsung Electronics Co., Ltd. Methods of forming low leakage currents metal-insulator-metal (MIM) capacitors and related MIM capacitors

Also Published As

Publication number Publication date
US20240014254A1 (en) 2024-01-11
TW202404108A (zh) 2024-01-16

Similar Documents

Publication Publication Date Title
US10693019B2 (en) Film scheme for a high density trench capacitor
US11133301B2 (en) Integrated circuit having a MOM capacitor and transistor
US10872809B2 (en) Contact structures for integrated circuit products
CN107680940B (zh) Finfet及其形成方法
TWI834830B (zh) 半導體裝置與其形成方法
US7411270B2 (en) Composite capacitor and method for forming the same
US11742428B2 (en) Formation method of semiconductor device with isolation structure
CN111129123B (zh) 接触场板蚀刻的组合蚀刻停止层、集成芯片及其形成方法
CN113555344B (zh) 半导体存储器元件及其制备方法
KR20160147617A (ko) 반도체 디바이스 구조물 및 반도체 디바이스 구조물의 형성 방법
US8629488B2 (en) Method for manufacturing an energy storage device and structure therefor
US20210408247A1 (en) Source/drain contacts and methods of forming same
CN109585425B (zh) 半导体结构及其制造方法
US20210351195A1 (en) Semiconductor device and method of manufacturing
KR101465798B1 (ko) 반도체 장치 및 그 제조 방법
CN111129121A (zh) 半导体装置
CN105762134A (zh) 集成电路设备和形成集成电路设备的方法
US11640989B2 (en) Semiconductor device structure with metal gate stack
TW202123311A (zh) 積體電路及其形成的方法
US12021140B2 (en) Semiconductor structure and method of forming thereof
CN220873578U (zh) 集成芯片
CN111326497A (zh) 半导体器件的导电结构
US11824099B2 (en) Source/drains in semiconductor devices and methods of forming thereof
US20240128378A1 (en) Semiconductor device and method of fabricating the same
US20230260994A1 (en) Checkerboard dummy design for epitaxial open ratio

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant