TWI834830B - 半導體裝置與其形成方法 - Google Patents

半導體裝置與其形成方法 Download PDF

Info

Publication number
TWI834830B
TWI834830B TW109107164A TW109107164A TWI834830B TW I834830 B TWI834830 B TW I834830B TW 109107164 A TW109107164 A TW 109107164A TW 109107164 A TW109107164 A TW 109107164A TW I834830 B TWI834830 B TW I834830B
Authority
TW
Taiwan
Prior art keywords
source
drain
contact
metal
drain contact
Prior art date
Application number
TW109107164A
Other languages
English (en)
Other versions
TW202109673A (zh
Inventor
蔡國強
陳志輝
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202109673A publication Critical patent/TW202109673A/zh
Application granted granted Critical
Publication of TWI834830B publication Critical patent/TWI834830B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/782—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

此處所述的鰭狀場效電晶體裝置與其形成方法中，源極/汲極接點的電阻/電容功率損失降低，且源極/汲極接點與閘極通孔之間的製程容許範圍增加。金屬隆起物可形成於第一材料的源極/汲極接點之第一凹陷中。金屬隆起物與接點通孔可由第二材料形成，且接點通孔可形成於金屬隆起物上，以提供鰭狀場效電晶體之混合的源極/汲極接點，且源極/汲極接點與金屬隆起物之間的界面具有大表面接點面積。介電填充材料及/或順應性的接點蝕刻停止層可用於形成隔離區於源極/汲極接點的第二凹陷中，以加大鰭狀場效電晶體的閘極接點與隔離區之間的製程容許範圍。

Description

半導體裝置與其形成方法
本發明實施例關於源極/汲極通孔與源極/汲極接點之間的界面電阻/電容降低，且源極/汲極通孔與源極/汲極接點之間的製程容許範圍增加的方法與其形成的半導體裝置。
半導體裝置用於多種電子應用中，比如個人電腦、手機、數位相機、與其他電子設備。半導體裝置的製作方法通常為依序沉積絕緣或介電層、導電層、與半導體層的材料於半導體基板上，並採用微影圖案化多種材料層以形成電路構件與單元於半導體基板上。
半導體產業持續縮小最小結構尺寸，以持續改良多種電子構件如電晶體、二極體、電阻、電容、或類似物的積體密度，以將更多構件整合至給定面積中。然而隨著最小結構尺寸縮小，產生需解決的額外問題。
在一實施例中，半導體裝置的形成方法包括：使源極/汲極接點的第一部分凹陷，以形成凹陷於鰭狀場效電晶體裝置的第一介電層中，且源極/汲極接點由第一金屬材料形成；沉積第二金屬材料以形成金屬隆起物於凹陷中，金屬隆起物物理接觸源極/汲極接點，第二金屬材料與第一金屬材料不同，且金屬隆起物與源極/汲極接點之間的界面之第一寬度小於源極/汲極接點的寬度；沉 積第二介電層於金屬隆起物上；蝕刻開口穿過第二介電層並自第二介電層露出金屬隆起物；以及沉積第三金屬材料於穿過第二介電層的開口中，第三金屬材料物理接觸金屬隆起物以形成源極/汲極接點通孔，且源極/汲極接點通孔與金屬隆起物之間的界面的第二寬度小於第一寬度。
在另一實施例中，半導體裝置的形成方法包括：形成第一源極/汲極區與第二源極/汲極區於半導體裝置的鰭狀物中；沉積第一介電層於鰭狀物上；在沉積第一介電層之後形成閘極堆疊；沉積硬遮罩層於閘極堆疊上；形成第一源極/汲極接點至第一源極/汲極區，並形成第二源極/汲極接點至第二源極/汲極區；使第一源極/汲極接點的一部分凹陷並形成第一凹陷；將第一介電材料填入第一凹陷，且第一介電材料與硬遮罩層的材料組成不同；形成閘極接點通孔至閘極堆疊，第一介電材料與閘極接點通孔隔有第一距離，沿著凹陷頂部的第一源極/汲極接點的表面與閘極接點通孔隔有第二距離，第二距離大於第一距離，且第一距離的方向平行於第二距離的方向；以及形成源極/汲極接點通孔於鰭狀物上的第二源極/汲極接點的一部分上並電性耦接至鰭狀物上的第二源極/汲極接點的一部分，其中源極/汲極接點通孔與第二源極/汲極接點的材料不同。
在又一實施例中，半導體裝置包括：源極/汲極接點，位於半導體基板的鰭狀物之源極/汲極區上並電性耦接至源極/汲極區，且源極/汲極接點包括第一金屬；金屬隆起物，位於源極/汲極接點上並物理接觸源極/汲極接點，金屬隆起物包括第二金屬，且第二金屬與第一金屬不同；以及源極/汲極通孔，位於金屬隆起物上並物理接觸金屬隆起物，且源極/汲極通孔包括第二金屬，其中金屬隆起物與源極/汲極接點之間的界面大於源極/汲極通孔與金屬隆起物之間的界面。
θ1:第一角度
θ2:第二角度
A-A,B-B,C-C,3-3’:切線
D1:第一距離
D2:第二距離
D3:第三距離
D4:第四距離
H1:第一高度
H2:第二高度
H3:第三高度
T1,Th1:第一厚度
T2,Th2:第二厚度
Th3:第三厚度
Th4:第四厚度
WB:底部寬度
W1:第一寬度
W2:第一寬度
W3:第三寬度
W4:第四寬度
W5:第五寬度
W6:第六寬度
W7:第七寬度
W8:第八寬度
W9:第九寬度
100,1400,1600:半導體裝置
101:基板
103:第一溝槽
105:第一隔離區
107:鰭狀物
109:虛置閘極介電層
111:虛置閘極
113:間隔物
115:虛置堆疊
201:源極/汲極區
201A:第一源極/汲極區
201B:第二源極/汲極區
201C:第三源極/汲極區
203:第一層間介電層
205:回蝕刻製程
301:第一金屬層
303:第一硬遮罩層
401:蝕穿製程
403:源極/汲極通孔開口
501:矽化物接點
503:源極/汲極接點
503A:第一源極/汲極接點
503B:第二源極/汲極接點
503C:第三源極/汲極接點
601:光阻遮罩
603:閘極堆疊
603A:第一閘極堆疊
603B:第二閘極堆疊
701,901:蝕刻製程
703:第一凹陷
803:隔離區
903:第二凹陷
1001:源極/汲極接點堆疊
1001A:第一源極/汲極接點堆疊
1001B:第二源極/汲極接點堆疊
1001C:第三源極/汲極接點堆疊
1003:源極/汲極金屬隆起物
1003A:第一源極/汲極金屬隆起物
1003B:第二源極/汲極金屬隆起物
1003C:第三源極/汲極金屬隆起物
1101:接點蝕刻停止層
1103:第二層間介電層
1105:閘極通孔接點
1107:源極/汲極通孔接點
1501:等高的源極/汲極接點堆疊
1501A:第一等高的源極/汲極接點堆疊
1501B:第二等高的源極/汲極接點堆疊
1501C:第三等高的源極/汲極接點堆疊
圖1A係一些實施例中，在形成半導體裝置中的半導體鰭狀物、一系列虛置閘極堆疊、與層間介電層時的中間結構的透視圖。
圖1B與圖2至11係一些實施例中，在形成圖1的中間結構之後續製程中的半導體裝置之剖視圖。
圖12、13A、13B、14、15A、15B、16A與16B係一些實施例中，半導體裝置的上視圖與剖視圖。
下述內容提供的不同實施例或例子可實施本發明實施例的不同結構。特定構件與排列的實施例係用以簡化本揭露而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明之多種實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「下側」、「上方」、「上側」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
下述內容將以源極/汲極通孔與源極/汲極接點之間的界面電阻/電容降低，且源極/汲極通孔與源極/汲極接點之間的製程容許範圍增加的鰭狀場效電晶體裝置舉例說明。然而實施例並不限於此處提供的例子，且此構想可實施於多種實施例中。
圖1A係半導體裝置100如鰭狀場效電晶體裝置的透視圖。在一實 施例中，半導體裝置100包括基板101與第一溝槽103。基板101可為矽基板，但亦可採用其他基板如絕緣層上半導體基板、應變的絕緣層上半導體基板、或絕緣層上矽鍺基板。基板101可為p型半導體，但其他實施例的基板101可為n型半導體。
在其他實施例中，基板101的材料可特定地促進自基板101形成的裝置效能(比如促進載子遷移率)。舉例來說，一些實施例的基板101之材料選擇為磊晶成長的半導體材料層如磊晶成長的矽鍺，有助於促進自磊晶成長的矽鍺形成的裝置之一些效能。雖然採用這些材料可促進裝置的一些效能特性，但可能影響裝置的其他效能特性。舉例來說，採用磊晶成長的矽鍺可能劣化裝置的界面缺陷(與矽相較)。
形成第一溝槽103的步驟，可為最終形成第一隔離區105的初始步驟。第一溝槽103的形成方法可採用遮罩層(未圖示於圖1)與合適的蝕刻製程。舉例來說，遮罩層可為含氮化矽的硬遮罩(其形成製程可為化學氣相沉積)，但亦可為其他材料如氧化物、氮氧化物、碳化矽、上述之組合、或類似物，且其形成製程可採用其他製程如電漿輔助化學氣相沉積、低壓化學氣相沉積、或形成氧化矽後進行氮化製程。一旦形成遮罩層，可由合適的光微影製程圖案化遮罩層，並露出基板101將移除以形成第一溝槽103的部分。
然而本技術領域中具有通常知識者應理解，形成遮罩層的上述製程與材料並非保護基板101的部分並露出基板101的其他部分(用於形成第一溝槽103)的唯一方法。可採用任何合適製程如圖案化與顯影光阻，以露出基板101將移除以形成第一溝槽103的部分。所有這些方法均包含於這些實施例的範疇中。
一旦形成與圖案化遮罩層，可形成第一溝槽103於基板101中。可由合適製程如反應性離子蝕刻移除露出的基板101，以形成第一溝槽103於基板101中，但可採用任何合適製程移除露出的基板101。在一實施例中，第一溝槽 103自基板101的表面向下的第一深度小於約5000Å，比如約2500Å。
然而本技術領域中具有通常知識者應理解，形成第一溝槽103的上述製程僅為一可能製程而非唯一實施例。相反地，可採用任何合適製程以形成第一溝槽103，其包含任何數目的遮罩與移除步驟。
除了形成第一溝槽103，遮罩與蝕刻製程可自基板101未移除的保留部分額外形成鰭狀物107。為了方便顯示鰭狀物107，圖式中的鰭狀物107與基板101隔有虛線，但兩者之間可或可不存在物理的分隔意義。這些鰭狀物107可用於形成多閘極的鰭狀場效電晶體之通道區。雖然圖1僅顯示自基板101形成的三個鰭狀物107，但可採用任何數目的鰭狀物107。
鰭狀物107在基板101的表面所具有的寬度，可介於約5nm至約80nm之間，比如約30nm。此外，鰭狀物107彼此之間相隔的距離介於約10nm至約100nm之間，比如約50nm。以此方式分隔的鰭狀物107可各自形成分開的通道區，但仍靠近到足以共用一個共同閘極(如下述)。
此外，可由任何合適方法圖案化鰭狀物107。舉例來說，鰭狀物107的圖案化方法可採用一或多道光微影製程，包含雙重圖案化或多重圖案化製程。一般而言，雙重圖案化或多重圖案化製程結合光微影與自對準製程，其產生的圖案間距小於採用單一的直接光微影製程所得的圖案間距。舉例來說，一實施例形成犧牲層於基板上，並採用光微影製程圖案化犧牲層。採用自對準製程，以沿著圖案化的犧牲層側部形成間隔物。接著移除犧牲層，再採用保留的間隔物圖案化鰭狀物107。
一旦形成第一溝槽103與鰭狀物107，可將介電材料填入第一溝槽103並使第一溝槽103中的介電材料凹陷，以形成第一隔離區105。介電材料可為氧化物材料、高密度電漿氧化物、或類似物。在視情況清潔與襯墊第一溝槽103之後，可採用化學氣相沉積法(如高深寬比製程)、高密度電漿化學氣相沉積法、 或本技術領域已知的其他合適方法形成介電材料。
可將介電材料超填第一溝槽103與基板101，再移除第一溝槽103與鰭狀物107之外的多餘材料，以填入第一溝槽103。移除多餘材料的方法可為合適製程如化學機械研磨、蝕刻、上述之組合、或類似方法。在一實施例中，移除製程可移除位於鰭狀物107上的任何介電材料，使鰭狀物107的表面露出以進行後續製程步驟。
一旦介電材料填入第一溝槽103，接著可使介電材料自鰭狀物107的表面凹陷。凹陷步驟可露出與鰭狀物107的上表面相鄰的鰭狀物107的側壁之至少一部分。使介電材料凹陷的方法可採用濕蝕刻，比如將鰭狀物107的上表面浸入蝕刻劑如氫氟酸中，但亦可採用其他蝕刻劑(如氫氣)或其他方法(如反應性離子蝕刻、採用氨/三氟化氮作為蝕刻劑的乾蝕刻、化學氧化物移除、或乾式化學清潔)。介電材料自鰭狀物107的表面凹陷之距離可介於約50Å至約500Å，比如約400Å。此外，凹陷步驟可移除任何殘留於鰭狀物107上的介電材料，確保鰭狀物107露出以用於後續製程。
然而本技術領域中具有通常知識者應理解，上述步驟僅為將介電材料填入凹陷的所有製程流程的一部分。舉例來說，亦可採用襯墊步驟、退火步驟、填隙步驟、上述之組合、或類似步驟，以形成第一溝槽103並將介電材料填入第一溝槽103。所有可能的製程步驟均包含於此實施例的範疇中。
在形成第一隔離區105之後，可形成虛置閘極介電層109、虛置閘極介電層109上的虛置閘極111、與間隔物113於每一鰭狀物107上。在一實施例中，虛置閘極介電層109的形成方法可為熱氧化、化學氣相沉積、濺鍍、或本技術領域中用於形成閘極介電層的任何其他已知方法。鰭狀物107之頂部上的虛置閘極介電層109的厚度，可與鰭狀物107之側壁上的虛置閘極介電層109的厚度不同，端視閘極介電層的形成技術而定。
虛置閘極介電層109的材料可包含氧化矽或氮氧化矽，其厚度為約3Å至約100Å，比如約10Å。虛置閘極介電層109可由高介電常數的材料(比如介電常數大於約5的材料)形成，比如氧化鑭、氧化鋁、氧化鉿、氮氧化鉿、氧化鋯、或上述之組合，其等效氧化物厚度介於約0.5Å至約100Å，比如小於或等於約10Å。此外，可採用氧化矽、氮氧化矽、及/或高介電常數材料的任何組合作為虛置閘極介電層109。
虛置閘極111可包含導電或非導電的材料，比如多晶矽、鎢、鋁、銅、鋁銅、鈦、氮化鈦鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、氮化鈦、鉭、氮化鉭、鈷、鎳、上述之組合、或類似物。虛置閘極111的沉積方法可為化學氣相沉積、濺鍍沉積、或本技術領域已知的沉積導電材料之其他方法。虛置閘極111的厚度可為約5Å至約200Å。虛置閘極111可具有不平坦的上表面，且可在圖案化虛置閘極111或閘極蝕刻之前平坦化虛置閘極111的上表面。此時可或可不將離子導入虛置閘極111中。舉例來說，可由離子佈植技術導入離子。
一旦形成虛置閘極介電層109與虛置閘極111，可圖案化上述兩者以形成一系列的虛置堆疊115於鰭狀物107上。虛置堆疊115定義虛置閘極介電層109下的鰭狀物107之每一側上的多個通道區。虛置堆疊115的形成方法可為沉積與圖案化虛置閘極111上的閘極遮罩(未圖示於圖1)，比如採用本技術領域已知的沉積與光微影技術。閘極遮罩可結合一般常用的遮罩與犧牲材料(比如但不限於氧化矽、氮氧化矽、碳氮氧化矽、碳化矽、碳氧化矽、及/或氮化矽)，且其沉積厚度可介於約5Å至約200Å之間。可採用乾蝕刻製程蝕刻虛置閘極111與虛置閘極介電層109，以形成圖案化的虛置堆疊115。
一旦圖案化虛置堆疊115，即可形成間隔物113。間隔物113可形成於虛置堆疊115的兩側上。間隔物113的形成方法可為毯覆性地沉積一個(如圖1A所示)或多個(如圖1B所示)間隔物層於之前形成的結構上。一或多個間隔物層可 包含氮化矽、氮氧化物、碳化矽、氮氧化矽、碳氮氧化矽、碳氧化矽、或類似物，且其形成方法可採用化學氣相沉積、電漿輔助化學氣相沉積、濺鍍、或本技術領域已知的其他方法。在超過一個間隔物層的實施例中，可由類似方式形成類似但彼此不同的材料的一或多個間隔物層，比如具有不同組成百分比並具有不同固化溫度與孔洞率的材料。此外，一或多個間隔物層可包含與第一隔離區105中的介電材料相同的材料，或者與第一隔離區105中的介電材料之蝕刻特性不同的不同材料，接著可圖案化一或多個間隔物層，比如以一或多道蝕刻步驟，自結構的水平表面移除一或多個間隔物層。如此一來，沿著虛置堆疊115的側壁形成的一或多個間隔物層統稱為間隔物113。
在一實施例中，間隔物113的厚度介於約5Å至約500Å之間。此外，一旦形成間隔物113，虛置堆疊115的相鄰堆疊之間隔物113彼此相隔的距離介於約5nm至約200nm之間，比如約20nm。然而可採用任何合適的厚度與距離。
圖1A亦顯示自虛置堆疊115與間隔物113未保護的這些區域移除鰭狀物107(但圖1A仍顯示鰭狀物107的位置，以顯示其原本所在的位置)，以及再成長源極/汲極區201之後的結構。自虛置堆疊115與間隔物113未保護的區域移除鰭狀物107的方法，可為採用虛置堆疊115與間隔物113作為硬遮罩的反應性離子蝕刻，或任何其他合適的移除製程。移除製程可持續到鰭狀物107與第一隔離區105的表面共平面(如圖示)或低於第一隔離區105的表面。
一旦移除鰭狀物107的這些部分，可形成並圖案化硬遮罩(未圖示)以覆蓋虛置閘極111，其可避免成長，且可再成長源極/汲極區201以接觸每一鰭狀物107。在一實施例中，可再成長源極/汲極區201以形成應力體，其施加應力至虛置堆疊115下方的鰭狀物107之通道區。在一實施例中，鰭狀物107包括矽而鰭狀場效電晶體為p型裝置，且可由選擇性磊晶製程再成長源極/汲極區201，而再成長的材料可為矽或晶格常數不同於通道區的材料如矽鍺。磊晶成長製程可 採用前驅物如矽烷、二氯矽烷、鍺烷、或類似物，其可歷時約5分鐘至約120分鐘(如約30分鐘)。
在一實施例中，源極/汲極區201的厚度可介於約5Å至約1000Å之間，且其高於第一隔離區105的高度可介於約10Å至約500Å之間(比如約200Å)。在此實施例中，源極/汲極區201高於第一隔離區105的上表面之高度可介於約5nm至約250nm之間，比如約100nm。然而可採用任何合適高度。
一旦形成源極/汲極區201，可佈植適當的摻質至源極/汲極區201以補充鰭狀物107中的摻質。舉例來說，可佈植p型摻質如硼、鎵、銦、或類似物以形成p型金氧半裝置。在其他實施例中，可佈植n型摻質如磷、砷、銻、或類似物以形成n型金氧半裝置。這些摻質的佈植可採用虛置堆疊115與間隔物113作為遮罩。應注意的是，本技術領域中具有通常知識者應理解，可採用許多其他製程、步驟、或類似方法以佈質摻質。舉例來說，本技術領域中具有通常知識者應理解，可採用間隔物與襯墊層的多種組合進行多種佈植，其形成特定形狀或特性的源極/汲極區以適用於特定目的。這些製程的任一者可用於佈植摻質，且上述內容並非用於侷限此實施例至上述步驟。
此外，形成源極/汲極區201時覆蓋虛置閘極111的硬遮罩可在此時移除。在一實施例中，硬遮罩的移除方法可採用濕式或乾式蝕刻製程，其對硬遮罩的材料具有選擇性。然而可採用任何合適的移除製程。
圖1A亦顯示第一層間介電層203(為了清楚顯示下方結構，在圖1A中以虛線表示第一層間介電層203)形成於虛置堆疊115與源極/汲極區201上。第一層間介電層203的材料可包含硼磷矽酸鹽玻璃，但亦可採用任何合適的介電層。第一層間介電層203的形成製程可採用電漿輔助化學氣相沉積，但亦可改用其他製程如低壓化學氣相沉積。第一層間介電層203的厚度可介於約100Å至約3000Å之間。一旦形成第一層間介電層203，可採用平坦化製程如化學機械研磨 製程平坦化第一層間介電層203與間隔物113，但亦可採用任何其他合適製程。
圖1B係一些實施例中，圖1A沿著切線3-3'的剖視圖，以利顯示閘極接點、閘極通孔、源極/汲極接點、與源極/汲極通孔的形成。
如圖2所示，移除虛置閘極111與虛置閘極介電層109。在一實施例中，虛置閘極111與虛置閘極介電層109的移除方法可採用一或多道濕蝕刻或乾蝕刻製程，其採用的蝕刻劑對虛置閘極111與虛置閘極介電層109的材料具有選擇性。然而可採用任何合適的移除製程。
一旦移除虛置閘極111與虛置閘極介電層109，可沉積閘極堆疊的多個層狀物(在圖2中統稱為閘極堆疊603)，包括第一介電材料、第一導電層、第一金屬材料、功函數層、與第一阻障層。在一實施例中，第一介電材料為高介電常數的材料如氧化鉿、氧化鉿矽、氮氧化鉿矽、氧化鉿鉭、氧化鉿鈦、氧化鉿鋯、氧化鑭、氧化鋯、氧化鉭、上述之組合、或類似物，其沉積製程可為原子層沉積、化學氣相沉積、或類似製程。第一介電材料的沉積厚度可介於約5Å至約200Å之間，但亦可採用任何合適的材料與厚度。
在形成第一介電材料之前，可視情況形成界面層。在一實施例中，界面層的材料可為氧化矽，其形成製程可為原位蒸汽產生製程。然而可採用任何合適的材料或形成製程。
第一導電層可為金屬矽化物材料如氮化鈦矽。在一實施例中，第一導電層的形成方法可採用沉積製程如化學氣相沉積，但亦可採用任何合適的沉積方法(比如沉積與後續的矽化步驟)，且其厚度可介於約5Å至約30Å之間。然而可採用任何合適厚度。
第一金屬材料可與第一介電材料相鄰以作為阻障層，且第一金屬材料可為氮化鉭、鈦、氮化鈦鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、氮化鈦、釕、鉬、氮化鎢、其他金屬氧化物、金屬氮化物、金屬矽酸鹽、過渡金 屬氧化物、過渡金屬氮化物、過渡金屬矽酸鹽、金屬的氮氧化物、金屬的鋁酸鹽、矽酸鋯、鋁酸鋯、上述之組合、或類似物。第一金屬材料的沉積方法可為原子層沉積、化學氣相沉積、濺鍍、或類似方法，且其厚度介於約5Å至約200Å之間，但亦可採用任何合適的沉積製程或厚度。
功函數層形成於第一金屬材料上，而功函數層所用的材料選擇依據所需的裝置種類。例示性的p型功函數金屬可包含鋁、碳化鈦鋁、氮化鈦、氮化鉭、釕、鉬、氮化鎢、鋯矽化物、鉬矽化物、鉭矽化物、鎳矽化物、其他合適的p型功函數材料、或上述之組合。例示性的n型功函數金屬可包含鈦、銀、鉭鋁、碳化鉭鋁、氮化鈦鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、其他合適的n型功函數材料、或上述之組合。功函數值與功函數層的材料組成相關，因此可選擇功函數層的材料以調整其功函數值，使裝置中的個別區域達到所需的臨界電壓。功函數層的沉積方法可為化學氣相沉積、物理氣相沉積、及/或其他合適製程，且功函數層的沉積厚度可介於約5Å至約50Å之間。
第一阻障層可與功函數層相鄰，且具體實施例中的第一阻障層可與第一金屬材料類似。舉例來說，第一阻障層可為金屬材料如氮化鈦、鈦、氮化鈦鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、氮化鉭、釕、鉬、氮化鎢、其他金屬氧化物、金屬氮化物、金屬矽酸鹽、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽酸鹽、金屬的氮氧化物、金屬的鋁酸鹽、矽酸鋯、鋁酸鋯、上述之組合、或類似物。此外，第一阻障層的沉積製程可採用原子層沉積、化學氣相沉積、濺鍍、或類似製程，且其厚度介於約5Å至約200Å之間，但可採用任何合適的沉積製程或厚度。
金屬層的材料可適於作為晶種層以助後續填充製程，並有助於阻擋或減少氟原子遷移至功函數層中。在具體實施例中，金屬層可為結晶鎢，其形成方法可採用不含氟原子的原子層沉積製程，但亦可採用任何合適的沉積製 程。金屬層的厚度可介於約20Å至約50Å之間，比如介於約30Å至約40Å之間。
一旦形成金屬層，可沉積填充材料以填入開口的其餘部分。在一實施例中，填充材料可為鋁、銅、鋁銅、鎢、鈦、氮化鈦鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、氮化鈦、鉭、氮化鉭、鈷、鎳、上述之組合、或類似物，且其厚度可介於約1000Å至約2000Å之間，比如約1500Å。然而可採用任何合適材料。
在沉積填充材料以填入或超填開口之後，可平坦化第一介電材料、第一導電層、第一金屬材料、功函數層、第一阻障層、金屬層、與填充材料的材料以形成閘極堆疊603。在一實施例中，可採用化學機械研磨製程等方法平坦化材料與第一層間介電層203，但亦可採用任何合適製程如研磨或蝕刻。此外，平坦化後的閘極堆疊603之底部寬度WB可介於約10nm至約13nm之間(比如約11nm)，但可採用任何合適尺寸。
如圖2所示，使閘極堆疊603凹陷。在形成與圖案化閘極堆疊603的材料之後，可採用回蝕刻製程205(在圖2中以箭號標示)使閘極堆疊603的材料凹陷，且回蝕刻製程205採用的蝕刻劑對閘極堆疊603的材料具有選擇性。回蝕刻製程205可為濕蝕刻或乾蝕刻製程，其採用的蝕刻劑對閘極堆疊603的材料具有選擇性。在一些實施例中，閘極堆疊603的材料凹陷的第一距離D1可介於約5nm至約150nm，比如約120nm。然而可採用任何合適的蝕刻製程、任何合適的蝕刻劑、與任何合適的距離。
在使閘極堆疊603凹陷時亦可使間隔物113凹陷，但間隔物113的凹陷程度小於閘極堆疊603的凹陷程度。如此一來，一實施例的間隔物113凹陷的第二距離D2介於約1nm至約10nm之間，比如約5nm。然而可採用任何合適的距離。
如圖3所示，沉積第一金屬層301，並沉積第一硬遮罩層303於第一金屬層301上。一旦使閘極堆疊603的材料凹陷，即沉積第一金屬層301(如蓋層) 以作為後續製程(如下述)所用的蝕刻停止層。在一實施例中，第一金屬層301為金屬材料如鎢、鈷、鋁、鋯、金、鉑、銅、釕、上述金屬材料的合金、或類似物，且其形成方法可採用原子層沉積製程以選擇性地成長於閘極堆疊603的材料上，而不形成於其他的露出表面上。第一金屬層301的厚度可介於約1nm至約10nm之間，比如3nm。然而亦可採用任何合適的材料、形成製程、與厚度。
在一實施例中，第一硬遮罩層303的材料對形成閘極堆疊603、第一金屬層301、第一層間介電層203、與間隔物113所用的其他材料具有高蝕刻選擇性，比如氧化物如氧化矽或氮化物如氮化矽。第一硬遮罩層303對形成多個源極/汲極接點503所用的第二金屬層之材料，以及隔離區803的第二硬遮罩材料(未圖示於圖3，但分別搭配圖5與8詳細說明)亦具有高蝕刻選擇性。如此一來，在蝕刻與第一硬遮罩層303具有高蝕刻選擇性的任何材料時，第一硬遮罩層303可作為蝕刻遮罩且具有少量殘留材料。而不需另一蝕刻停止層。
此外，一些實施例中的第一硬遮罩層303的介電材料具有良好的化學機械研磨性質，有助於增加高級技術節點中的整合彈性。在一具體實施例中，第一硬遮罩層303的材料可為氮化矽，但亦可採用其他合適材料如氧化矽、氧化鋁、碳氧化矽、碳化矽、氮化鋯、氧化鋯、上述之組合、或類似物。第一硬遮罩層303的沉積製程可採用電漿輔助原子層沉積、熱原子層沉積、或電漿輔助化學氣相沉積，且製程溫度可維持在約250℃至約400℃之間。然而可採用任何合適的沉積製程與製程條件。
藉由這些材料，可保護閘極高度並有助於在後續蝕刻製程時降低或避免蝕刻損失或損傷，如下所述。此外，採用這些材料在小關鍵尺寸與高深寬比的氧化物蝕刻時，可達氧化物的高蝕刻選擇性。此外，這些材料在後續蝕刻隔離區803的第二硬遮罩材料時可提供高蝕刻選擇性，且提供寬的蝕刻製程容許範圍。
一旦沉積第一硬遮罩層303，可平坦化第一硬遮罩層303以移除多於材料。在一實施例中，可採用化學機械研磨製程等方法平坦化第一硬遮罩層303，其中蝕刻劑與磨料搭配旋轉板，可進行反應並移除第一硬遮罩層303的多餘材料。然而可採用任何合適的平坦化製程，以平坦化第一硬遮罩層303與第一層間介電層203。
藉由平坦化第一硬遮罩層303與第一層間介電層203，第一硬遮罩層303可具有兩部分：位於間隔物113之中的第一部分，以及位於間隔物113之外與第一層間介電層203中的第二部分。在一實施例中，第一部分的第一寬度W1介於約12nm至約15nm之間(比如約12nm)，且第一厚度T1介於約20nm至約30nm之間(比如約22nm)。此外，第二部分的第二寬度W2介於約20nm至約28nm之間(比如約22nm)，且第二厚度T2介於約14nm至約26nm之間(比如約16nm)。然而亦可採用任何合適尺寸。
如圖4所示，進行蝕穿製程401(在圖4中以箭號表示)以形成穿過第一層間介電層203的源極/汲極通孔開口403，其可露出源極/汲極區201。在一些實施例中，第一硬遮罩層303與間隔物113可作為遮罩，且蝕穿製程401包含一或多道反應性離子蝕刻製程，其採用的蝕刻劑對第一層間介電層203的材料具有選擇性。然而可採用任何合適的蝕刻劑。
此外，在不偏離此處揭露的實施例之精神下，蝕穿製程401可採用其他遮罩。舉例來說，可沉積一或多種其他硬遮罩層於第一硬遮罩層303上，接著採用光微影遮罩與蝕刻製程圖案化其他硬遮罩層，以形成其他遮罩。舉例來說，可施加單層或三層的光阻於一或多個硬遮罩層上，並曝光與顯影光阻以形成所需圖案。一旦形成所需圖案於光阻中，可採用一或多道蝕刻製程以將光阻圖案轉移至下方的一或多個其他硬遮罩層中，且圖案化的一或多個其他硬遮罩層可作為遮罩以進行蝕穿製程401。然而可採用任何合適製程，以形成源極/汲極 通孔開口403穿過第一層間介電層203，並露出源極/汲極區201。
如圖5所示，一旦露出源極/汲極區201，可視情況形成矽化物接點501於源極/汲極區201上。視情況形成的矽化物接點501可包含鈦如鈦矽化物，以降低接點的肖特基能障。然而亦可採用其他金屬如鎳、鈷、鉺、鉑、鈀、或類似物。可順應性地沉積合適的金屬層，再進行退火步驟使金屬與下方的源極/汲極區201露出的矽反應以進行矽化步驟。接著移除未反應的金屬，且移除方法可為選擇性蝕刻製程。視情況形成的矽化物接點厚度可介於約5nm至約50nm之間。
如圖5所示，形成源極/汲極接點503的第二金屬層，以物理接觸視情況形成的矽化物接點(若存在)或源極/汲極區201。在一實施例中，源極/汲極接點503所用的第二金屬層可為導電材料如鎢、鋁、銅、鋁銅、鈷、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、氮化鈦、鉭、鉭化鉭、鎳、鈦、氮化鈦鋁、釕、鉬、或氮化鎢，但亦可採用任何合適材料如鋁、銅、上述之合金、上述之組合、或類似物，且其沉積製程可採用濺鍍、化學氣相沉積、電鍍、無電鍍、或類似方法，以填入及/或超填第一硬遮罩層303中的開口。
一旦沉積第二金屬層，可平坦化源極/汲極接點503的第二金屬層與第一硬遮罩層303以移除多餘材料，並將第二金屬層分隔成對應源極/汲極區201的個別區域之多個源極/汲極接點503的個別接點。在一實施例中，源極/汲極接點503的第二金屬層之平坦化方法可採用化學機械研磨製程，其中蝕刻劑與磨料搭配旋轉板，可進行反應並移除源極/汲極接點503的第二金屬層極/或第一硬遮罩層303的材料之多餘材料。然而可採用任何合適的平坦化製程，以平坦化源極/汲極接點503所用的第二金屬層與第一硬遮罩層303，並將第二金屬層分隔成源極/汲極接點503的多個個別接點。如此一來，可平坦化對應源極/汲極接點503的多個個別接點之第二金屬層的多個接點區與第一硬遮罩層303，且在第一硬遮罩層303中露出第二金屬層的多個接點區。
如圖6所示，沉積與圖案化光阻遮罩601於源極/汲極接點503所用的第二金屬層與第一硬遮罩層303的平坦表面上，以準備進行後續製程。在一些實施例中，施加單層或三層的光阻於源極/汲極接點503所用的第二金屬層與第一硬遮罩層303的平坦表面上。一旦施加光阻，可曝光與顯影光阻以形成所需圖案於光阻遮罩601中。在一些實施例中，光阻遮罩601的圖案露出源極/汲極接點503所用的第二金屬層之一些表面區域，且光阻遮罩601維持覆蓋源極/汲極接點503所用的第二金屬層之一些表面區域。
在圖7所示的一些實施例中，使自光阻遮罩601露出的源極/汲極接點503的第二金屬層凹陷。在一些實施例中，光阻遮罩601與第一硬遮罩層303作為遮罩，並採用蝕刻製程701(如濕蝕刻、乾蝕刻、或類似方法)使源極/汲極接點503的第二金屬層凹陷至低於第一硬遮罩層303的平坦表面。在一實施例中，使源極/汲極接點503所用的第二金屬層凹陷的方法所採用的一或多種蝕刻劑，對第二金屬層的材料(如鈷)具有選擇性，而不明顯移除第一硬遮罩層303的材料。如此一來，第一凹陷703形成至第二金屬層的露出的源極/汲極接點503中，而光阻遮罩601保護的源極/汲極接點503與第一硬遮罩層303維持平坦。在一實施例中，第一凹陷703的深度如第三距離D3介於約1nm至約20nm之間，比如約10nm。然而可採用任何合適深度。
如圖8所示，移除光阻遮罩601(比如藉由灰化)並沉積隔離區803的第二硬遮罩材料至第一凹陷703中。在一實施例中，隔離區803的第二硬遮罩材料相對於第一硬遮罩層303與間隔物113具有高蝕刻選擇性。舉例來說，隔離區803的第二硬遮罩材料相對於第一硬遮罩層303與間隔物113的蝕刻選擇性大於約12，比如介於約12至約40之間。
在一些實施例中，隔離區803的第二硬遮罩材料可為單層或多層的介電層堆疊，且其材料可包含高介電常數的介電材料(比如介電常數大於4)、低 介電常數的介電材料(比如介電常數小於4)、及/或金屬氧化物材料。隔離區803的第二硬遮罩材料可採用高介電常數(如介電常數大於4)的介電材料，比如氧化矽、氮化矽、氮氧化矽、碳氮氧化矽、碳氮化矽、矽化合物、氮化物化合物、氧化物化合物、上述之組合、或類似物。隔離區803的第二硬遮罩材料亦可採用低介電常數(如介電常數小於4)的介電材料，比如SiLK、Black Diamond、上述之組合、或類似物。此外，隔離區803的第二硬遮罩材料之組成亦可採用金屬氧化物材料如氧化鋯、氧化鋁、上述之組合、或類似物。然而可採用任何其他合適材料。隔離區803的第二硬遮罩材料之沉積方法可採用電漿輔助原子層沉積、熱原子層沉積、或電漿輔助化學氣相沉積，其中製程溫度維持在約250℃至約400℃之間。然而亦可採用任何合適的沉積與製程條件。
可形成隔離區803的第二硬遮罩材料，以填入並超填第二金屬層的凹陷的源極/汲極接點503中的第一凹陷703。一旦沉積隔離區803的第二硬遮罩材料，可採用平坦化製程如化學機械研磨製程平坦化隔離區803的第二硬遮罩材料與第一硬遮罩層303，但亦可採用任何合適製程。在一些實施例中，隔離區803的第二硬遮罩材料之第一厚度Th1介於約0.5nm至約20nm之間。如此一來，隔離區803的第二硬遮罩材料作為第二金屬層的凹陷的源極/汲極接點503的隔離區，其將詳述如下。
如圖9所示，在使露出的第二金屬層的一或多個源極/汲極接點503凹陷時，以光阻遮罩601保護保留的第二金屬層的一或多個源極/汲極接點503，並形成第二凹陷903於保留的第二金屬層的一或多個源極/汲極接點503中。在一些實施例中，第一硬遮罩層303與隔離區803的第二硬遮罩材料作為遮罩，並採用蝕刻製程901(如濕蝕刻、乾蝕刻、或類似方法)使保留的第二金屬層的一或多個源極/汲極接點503凹陷至低於第一硬遮罩層303的平坦表面。在一實施例中，使源極/汲極接點503的第二金屬層凹陷的方法所採用的一或多種蝕刻劑，對源極 /汲極接點503所用的第二金屬層(如鈷)具有選擇性，而不明顯移除第一硬遮罩層303的材料與隔離區803的第二硬遮罩材料。如此一來，形成第二凹陷903至保留的第二金屬層的一或多個源極/汲極接點503之露出表面中的深度如第四距離D4，介於約10nm至約40nm之間(比如約28nm)。然而可採用任何合適深度。
如圖10所示，形成源極/汲極金屬隆起物1003所用的第三金屬層，以物理連接保留的第二金屬層的一或多個源極/汲極接點503。在此處所述的實施例中，源極/汲極金屬隆起物1003所用的第三金屬層為導電材料，其不同於源極/汲極接點503所用的第二金屬層的材料。源極/汲極金屬隆起物1003的材料可為鎢、鋁、銅、鋁銅、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、氮化鈦、鉭、氮化鉭、鎳、鈦、氮化鈦鋁、釕、鉬、氮化物、或鈷，但亦可採用任何合適材料如鋁、銅、上述之合金、上述之組合、或類似物。源極/汲極金屬隆起物1003所用的第三金屬層之沉積製程可採用濺鍍、化學氣相沉積、原子層沉積、電鍍、無電鍍、或類似製程，以將第三金屬層填入及/或超填保留的第二金屬層的一或多個源極/汲極接點503中的第二凹陷903。然而可採用任何合適的材料與任何合適的沉積製程。
一旦沉積源極/汲極金屬隆起物1003所用的第三金屬層，可平坦化源極/汲極金屬隆起物1003所用的第三金屬層與第一硬遮罩303以移除多餘材料，並將第三金屬層分隔成多個獨立的金屬隆起物，以形成對應源極/汲極接點503的個別接點(如503A、503B、與503C)之源極/汲極金屬隆起物1003(如1003A、1003B、與1003C)。圖10係穿過圖1的切線3-3’的剖視圖，其顯示第三源極/汲極金屬隆起物1003C形成於第三源極/汲極接點503C上並與其物理接觸。雖然圖10未圖示，但應理解在其他切線的剖面圖中，第一源極/汲極金屬隆起物1003A與第二源極/汲極金屬隆起物1003B可分別形成於第一源極/汲極接點503A與第二源極/汲極接點503B上並與其物理接觸，此將搭配後續圖式詳述如下。在一實施 例中，可採用化學機械研磨製程等製程平坦化源極/汲極金屬隆起物1003所用的第三金屬層，其中蝕刻劑與磨料搭配旋轉板，可進行反應並移除源極/汲極金屬隆起物1003所用的第三金屬層、第一硬遮罩層303的材料、及/或隔離區803的第二硬遮罩材料的多餘材料。如此一來，源極/汲極金屬隆起物1003所用的第三金屬層之第二厚度Th2可介於約0.5nm至約20nm之間。然而可採用任何合適的平坦化製程與任何合適尺寸以平坦化源極/汲極金屬隆起物1003所用的第三金屬層、第一硬遮罩層303、與隔離區803的第二硬遮罩材料，將第三金屬層分隔成個別的金屬隆起物，以形成源極/汲極金屬隆起物1003(如1003A、1003B、與1003C)。
在一些實施例中，第三源極/汲極金屬隆起物1003C、第三源極/汲極接點503C、與視情況形成的矽化物接點501(若存在)一起形成第三源極/汲極區201C的第三源極/汲極接點堆疊1001C。在一些實施例中，第三源極/汲極金屬隆起物1003C的材料與第三源極/汲極接點503C的材料不同。如此一來，第三源極/汲極接點堆疊1001C在此處可稱作混合的源極/汲極接點堆疊。此外，在圖10的剖視圖中，第一源極/汲極金屬隆起物1003A與第一源極/汲極接點503A形成第一源極/汲極區201A的第一源極/汲極接點堆疊1001A，而第二源極/汲極金屬隆起物1003B與第二源極/汲極接點503B形成第二源極/汲極區201B的第二源極/汲極接點堆疊1001B。第一源極/汲極接點堆疊1001A、第二源極/汲極接點堆疊1001B、與第三源極/汲極接點堆疊1001C在此處統稱為源極/汲極接點堆疊1001。此外，第二硬遮罩材料的部分作為源極/汲極接點堆疊1001(如1001A、1001B、與1001C)的對應接點堆疊上的隔離區803。雖然圖10未圖示，亦應理解在其他切線的其他剖視圖中，隔離區803位於第三源極/汲極接點堆疊1001C上，其將搭配後續圖式詳述於下。在一些實施力中，隔離區803的高度(比如圖8的隔離區803的第一厚度Th1)可分別與第一源極/汲極金屬隆起物1003A、第二源極/汲極金屬隆起物1003B、與第三源極/汲極金屬隆起物1003C的高度(比如圖10的第三源極/汲極金 屬隆起物1003C的第二厚度Th2)直接相關，詳述如下。
如圖11所示的一些實施例，形成接點蝕刻停止層1101與第二層間介電層1103於源極/汲極金屬隆起物1003所用的第三金屬層、第一硬遮罩層303、與隔離區803的第二硬遮罩材料的平坦表面上。在一些實施例中，圖11亦顯示閘極通孔接點1105與源極/汲極通孔接點1107穿過第二層間介電層1103與接點蝕刻停止層1101。閘極通孔接點1105形成於閘極堆疊603的第一閘極堆疊603A上並與其電性耦接，而源極/汲極通孔接點1107形成於源極/汲極區201的第三源極/汲極區201C上並與其電性耦接。
在沉積源極/汲極金屬隆起物1003所用的第三金屬層之後，平坦化第三金屬層、第一硬遮罩層303、與隔離區803的第二硬遮罩材料，接著沉積接點蝕刻停止層1101於源極/汲極金屬隆起物1003所用的第三金屬層上。在一些實施例中，接點蝕刻停止層1101可形成為單層或多個蝕刻停止層，其採用的材料可為氮化矽、碳氧化矽、氧化鋁、上述之組合、或類似物，且其可毯覆性及/或順應性地沉積於源極/汲極接點503、源極/汲極金屬隆起物1003所用的第三金屬層、第一硬遮罩層303、及/或隔離區803的第二硬遮罩材料的任何露出表面上。接點蝕刻停止層1101的沉積方法可採用一或多道的低溫沉積製程如化學氣相沉積、物理氣相沉積、或原子層沉積。在一實施例中，接點蝕刻停止層1101可為多層的蝕刻停止層，其形成方法可為沉積第一蝕刻停止材料如氧化鋁於第三金屬層(作為源極/汲極金屬隆起物1003)、第一硬遮罩層303、與隔離區803的第二硬遮罩材料的平坦表面上，並沉積第二蝕刻停止材料(如氮化矽)於第一蝕刻停止層上。在一些實施例中，接點蝕刻停止層1101的沉積總厚度如第三厚度Th3可介於約10Å至約150Å之間，比如約70Å。然而可沉積任何合適的蝕刻停止材料、任何合適數目的蝕刻停止層、或任何上述的合適組合，以形成接點蝕刻停止層1101。
一旦形成接點蝕刻停止層1101，即沉積第二層間介電層1103於接點蝕刻停止層1101上。第二層間介電層1103的組成可為介電材料如氧化物(例如氧化矽)，其形成方法可為可接受的製程如化學氣相沉積、電漿輔助原子層沉積、熱原子層沉積、電漿輔助化學氣相沉積、或類似製程。然而亦可採用任何合適方法(如化學氣相沉積、電漿輔助化學氣相沉積、可流動的化學氣相沉積、或類似方法)所沉積的其他合適絕緣材料(比如磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、或類似物)。在形成第二層間介電層1103之後可使其固化，接著採用平坦化製程如化學機械研磨製程使其平坦化，且固化方法可為紫外線固化製程，但亦可採用任何合適製程。如此一來，第二層間介電層1103的第四厚度Th4介於約5nm至約20nm之間，比如約13nm。然而可採用任何合適厚度。
一旦形成與平坦化第二層間介電層1103，即形成閘極通孔接點1105與源極/汲極通孔接點1107所用的接點通孔開口穿過第二層間介電層1103，且開口的形成方法可採用一或多道蝕刻製程。在一些實施例中，閘極通孔接點1105所用的開口穿過第二層間介電層1103、接點蝕刻停止層1101、與第一硬遮罩層303。源極/汲極通孔接點1107所用的第一硬遮罩層303與開口穿過第二層間介電層1103與接點蝕刻停止層1101。開口的形成方法可採用可接受的光微影與合適的蝕刻技術的任何組合，且蝕刻技術可為乾蝕刻製程(如電漿蝕刻、反應性離子蝕刻、或物理蝕刻如離子束蝕刻)、濕蝕刻、上述之組合、或類似技術。然而可採用任何合適的蝕刻製程形成接點通孔開口。
一旦形成開口，可將一或多種導電材料填入或超填開口，以形成閘極通孔接點1105與源極/汲極通孔接點1107。在一實施例中，可形成襯墊層如擴散阻障層、黏著層、或類似物，以及導電材料於開口中。襯墊層可包含鈦、氮化鈦、鉭、氮化鉭、或類似物。導電材料可為銅、銅合金、銀、金、鎢、鈷、 鋁、鎳、或類似物。可進行平坦化製程如化學機械研磨，以自第二層間介電層1103的表面移除多餘材料。保留的襯墊層與導電材料形成閘極通孔接點1105與源極/汲極通孔接點1107於開口中。在實施例中，閘極通孔接點1105物理耦接至第一金屬層301，且經由第一金屬層301電性耦接至閘極堆疊603的第一閘極堆疊603A。源極/汲極通孔接點1107物理耦接至第三源極/汲極金屬隆起物1003C，並經由第三源極/汲極接點堆疊1001C電性耦接至第三源極/汲極區201C。此外，閘極通孔接點1105與源極/汲極通孔接點1107可由不同製程或相同製程形成。
在一些實施例中，閘極通孔接點1105的整個第一高度H1可介於約5nm至約45nm之間(比如約30nm)，且其側壁與第一金屬層301的第一角度θ1可介於約80°至約150°之間(比如約97°)。閘極通孔接點1105的頂部的第三寬度W3可介於約10nm至約20nm之間(比如約12nm)，而底部的第四寬度W4可介於約8nm至約20nm之間(比如約10nm)。然而閘極通孔接點1105可採用任何合適高度、任何合適角度、與任何合適寬度。
在一些實施例中，圖11所示的切線3-3’的剖面圖中的閘極通孔接點1105具有傾斜側壁於對應的源極/汲極區201(如201A與201C)的隔離區803之間。此外，一些實施例的隔離區803的高度(如圖8的隔離區803的第一厚度Th1)可與對應的源極/汲極金屬隆起物1003的高度成正比。如此一來，與隔離區803相關的第一源極/汲極金屬隆起物1003A的階狀高度(如圖8中隔離區803的第一厚度Th1)，以及第一與第二閘極通孔至源極/汲極接點的製程容許範圍的距離，可增加第一閘極通孔至源極/汲極接點的製程容許範圍。
舉例來說，對第一源極/汲極接點503A而言，當隔離區803不存在時，第一源極/汲極接點503A將延伸至接點蝕刻停止層1101。如此一來，第一源極/汲極接點503A與閘極通孔接點1105隔有第三距離D3，其可介於約1nm至約10nm之間，比如約5nm。然而藉由使第一源極/汲極接點503A凹陷與形成隔離區 803，第一源極/汲極接點503A與閘極通孔接點1105相隔的第四距離D4可介於約1nm至約10nm之間，比如約6nm。藉由延伸第一源極/汲極接點503A與閘極通孔接點1105之間的距離，可改善整體的製程容許範圍。
此外，一些實施例的源極/汲極通孔接點1107之整體的第二高度H2介於約10nm至約30nm之間(比如約20nm)，而傾斜側壁與用於源極/汲極金屬隆起物1003的第三金屬層所形成的第二角度θ2介於約80°至約150°之間，比如約107°。源極/汲極通孔接點1107的頂部的第五寬度W5介於約8nm至約20nm之間(比如約14nm)，而底部的第六寬度W6介於約8nm至約20nm之間(比如約12nm)。然而源極/汲極通孔接點1107可採用任何合適高度、任何合適角度、與任何合適寬度。
圖12顯示一些實施例中，半導體裝置100的上視圖，其具有多條切線(比如與圖1及11相關的切線3-3’)，其將搭配後續圖式說明如下。圖12的上視圖亦顯示多個閘極通孔接點1105與多個源極/汲極通孔接點1107，其自半導體裝置100的第二層間介電層1103之平坦表面露出。為了清楚說明並進一步參考後續圖式，混合的源極/汲極接點堆疊1001、源極/汲極金屬隆起物1003、與閘極堆疊603的下方結構與其相關位置，亦圖示於圖12的上視圖中。
具體而言，圖12所示的切線3-3'由左至右，與第一源極/汲極接點堆疊1001A、閘極通孔接點1105、第一閘極堆疊603A、第二源極/汲極接點堆疊1001B、第二閘極堆疊603B、第三源極/汲極接點堆疊1001C、第三源極/汲極金屬隆起物1003C、與源極/汲極通孔接點1107相交。這些結構亦圖示於圖11中(由左至右)。X切面(如切線A-A、B-B、與C-C)與Y切面與半導體裝置100的多種結構相交，其將搭配後續圖式詳述如下。
圖13A係一些實施例中，圖12的切線A-A、B-B、與C-C的X切面的多個剖視圖。在X切面的切線A-A的剖視圖中，閘極通孔接點1105穿過第二層間介電層1103與接點蝕刻停止層1101，並經由第一金屬層301物理與電性耦接至鰭 狀物107中的閘極堆疊603。閘極堆疊603與間隔物113分隔第一源極/汲極接點堆疊1001A的一部分與第二源極/汲極接點堆疊1001B的一部分。如切線A-A的圖式所示，第一源極/汲極接點堆疊1001A的部分位於鰭狀物107(與相關的源極/汲極區201)以及隔離區803之間，而第二源極/汲極接點堆疊1001B的部分位於鰭狀物107(與相關的源極/汲極區201)以及隔離區803之間。
在X切面的切線B-B的剖視圖中，源極/汲極通孔接點1107穿過第二層間介電層1103與接點蝕刻停止層1101，並經由第一源極/汲極接點堆疊1001A物理與電性耦接至鰭狀物107中的源極/汲極區201。第一源極/汲極接點堆疊1001A包括第一源極/汲極金屬隆起物1003A、第一源極/汲極接點503A、與視情況形成的矽化物接點501(若存在)。第一硬遮罩層303的第一部分及閘極堆疊603，與第一硬遮罩層303的第二部分及另一閘極堆疊603隔有第一源極/汲極接點堆疊1001A。閘極堆疊603與第一源極/汲極接點堆疊1001A之間隔有間隔物113。如切線B-B的圖式所示，閘極堆疊603與上方的源極/汲極金屬隆起物1003所用的第一金屬層，位於鰭狀物107與第一硬遮罩層303的第一部分之間。如切線B-B的圖式所示，閘極堆疊603與用於源極/汲極金屬隆起物1003的上方的第一金屬層位於鰭狀物107以及接點蝕刻停止層1101與第二層間介電層1103之下的第一硬遮罩層303的第二部分之間。
在X切面的切線C-C的剖面中，第二源極/汲極接點堆疊1001B位於接點蝕刻停止層1101與第二層間介電層1103下。第二源極/汲極接點堆疊1001B包括第二源極/汲極金屬隆起物1003B、第二源極/汲極接點503B、以及視情況形成的矽化物接點501(若存在)。第一硬遮罩層303的第一部分及閘極堆疊603，與第一硬遮罩層303的第二部分及另一閘極堆疊603隔有第二源極/汲極接點堆疊1001B。第一閘極堆疊603A及第二閘極堆疊603B，與第二源極/汲極接點堆疊1001B隔有間隔物113。如切線C-C的圖式所示，閘極堆疊603與上方的用於源極/ 汲極金屬隆起物1003的第一金屬層，位於鰭狀物107以及接點蝕刻停止層1101與第二層間介電層1103之下的第一硬遮罩層303之第一部分之間。如切線C-C的圖式所示，用於源極/汲極金屬隆起物1003的上方的第一金屬層與閘極堆疊603，位於鰭狀物107以及接點蝕刻停止層1101與第二層間介電層1103之下的第一硬遮罩層303的第二部分之間。如此一來，在切線C-C的剖視圖中，第二源極/汲極接點堆疊1001B以及閘極堆疊603與第二層間介電層1103的平坦表面之間隔有第二層間介電層1103的介電材料。
圖13B係一些實施例中，圖12的Y切面之剖視圖，其與穿過切線B-B的X切面之一些結構相關。在Y切面的剖視圖中，源極/汲極通孔接點1107穿過第二層間介電層1103與接點蝕刻停止層1101，並經由混合的源極/汲極接點堆疊1001物理與電性耦接至鰭狀物107中的源極/汲極區201。混合的源極/汲極接點堆疊1001包括源極/汲極金屬隆起物1003、源極/汲極接點503、與視情況形成的矽化物接點501(若存在)。隔離區803隔離源極/汲極接點503的部分與接點蝕刻停止層1101。在一些實施例中，源極/汲極接點503的總寬度如第六寬度W6可介於約10nm至約300nm之間(比如約25nm)，且總高度如第三高度H3可介於約5nm至約40nm之間(比如約20nm)。
圖13亦顯示源極/汲極通孔接點1107、源極/汲極金屬隆起物1003、與源極/汲極接點503之間的一些界面的一些尺寸。在一些實施例中，源極/汲極通孔接點1107與源極/汲極金屬隆起物1003的界面處之源極/汲極通孔接點1107的第七寬度W7可介於約8nm至約20nm之間，比如約12nm。在一些實施例中，源極/汲極金屬隆起物1003與接點蝕刻停止層1101的界面處之源極/汲極金屬隆起物1003的第八寬度W8介於約10nm至約300nm之間，比如約15nm。源極/汲極金屬隆起物1003與源極/汲極接點503的界面處之源極/汲極金屬隆起物1003的第九寬度W9介於約10nm至約300nm之間，比如約17nm。如此一來，與單獨採用源極/ 汲極接點503所提供的接觸表面積相較，源極/汲極金屬隆起物1003與源極/汲極接點503之間的界面可提供較大的接觸表面積。
在一些實施例中，源極/汲極通孔接點1107可與源極/汲極金屬隆起物1003的材料相同，以提供低電阻界面於源極/汲極通孔接點1107與源極/汲極金屬隆起物1003之間。如此一來，源極/汲極金屬隆起物1003可提供較低的電阻/電容功率損失於源極/汲極通孔接點1107與源極/汲極接點503之間。如上所述，隔離區803可加大源極/汲極接點503與閘極通孔接點1105之間的製程容許範圍。因此混合的源極/汲極接點堆疊1001可增加效能與良率，隔離區803可加大製程容許範圍，且源極/汲極金屬隆起物1003可提供大表面積的接點並與源極/汲極接點503具有低電阻的導電界面。
另一實施例的半導體裝置1400如圖14的上視圖所示，其包括多個等高的源極/汲極接點堆疊(如1501A、1501B、與1501C)。圖14包括自半導體裝置1400的第二層間介電層1103的平坦表面露出的閘極通孔接點1105與源極/汲極通孔接點1107。為了清楚說明下述圖式，圖14顯示等高的源極/汲極接點堆疊1501、第一源極/汲極接點503A的隆起金屬部分(如下詳述)、以及閘極堆疊603的下方結構與其相對位置。可比較圖12與圖14，以說明半導體裝置1400的結構。此外，圖14引用圖12中的X切面(如切線A-A、B-B、與C-C)與Y切面以利比較，且搭配後續圖式詳述如下。圖14及後續圖式中與半導體裝置100的上述內容中採用相同標號的結構，與圖1至12中的結構相同或類似，因此之後不再重複與圖1至12中的結構相同或類似的結構的相關說明。
圖15A與15B顯示圖14的X切面(如切線A-A、B-B、與C-C)與Y切面的剖視圖。相較之下，未形成圖12的源極/汲極金屬隆起物1003如1003A、1003B、與1003C，但置換為源極/汲極接點503如503A、503B、與503C的隆起金屬部分。在一些實施例中，可沉積接點蝕刻停止層1101與第二層間介電層1103於圖8所示 的結構上，而不形成第二凹陷903於其餘的第二金屬層的一或多個源極/汲極接點503中(如圖9所示)，且不形成源極/汲極金屬隆起物1003如1003A、1003B、與1003C於第二凹陷903中(如圖10所示)，以形成具有隆起的金屬部分之源極/汲極接點503。如此一來，源極/汲極通孔接點1107可穿過第二層間介電層1103與接點蝕刻停止層1101(如搭配圖11說明的上述內容)，且可形成於源極/汲極接點503上並與其物理接觸(不具有源極/汲極金屬隆起物1003形成於兩者之間)。
在圖15A中的X切面的切線A-A的剖視圖中，具有閘極通孔接點1105、閘極堆疊603、以及分隔第一等高的源極/汲極接點堆疊1501A(見切線B-B)與第二等高的源極/汲極接點堆疊1051B(見切線C-C)的間隔物113。如切線A-A的圖式所示，第一等高的源極/汲極接點堆疊1501A位於鰭狀物107(與相關的源極/汲極區201)與隔離區803之間，且第二等高的源極/汲極接點堆疊1501B位於鰭狀物107(與相關的源極/汲極區201)與隔離區803之間。在圖15A的X切面之切線B-B的剖視圖中，源極/汲極通孔接點1107穿過第二層間介電層1103與接點蝕刻停止層1101，並經由第一等高的源極/汲極接點堆疊1501A物理與電性耦接至鰭狀物107中的源極/汲極區201。第一等高的源極/汲極接點堆疊1501A包括具有隆起的金屬部分之第一源極/汲極接點503A，以及視情況形成的矽化物接點501的第一部分(若存在)。第一等高的源極/汲極接點堆疊1501A分開第一硬遮罩層303的第一部分與第二部分並分開閘極堆疊603，而間隔物113隔離閘極堆疊603與第一等高的源極/汲極接點堆疊1501A。
在圖15A的X切面之切線C-C的剖視圖中，第二等高的源極/汲極接點堆疊1501B位於接點蝕刻停止層1101與第二層間介電層1103下。第二等高的源極/汲極接點堆疊1501B包括具有隆起金屬部分的第二源極/汲極接點503B，並包含視情況形成的矽化物接點501的第二部分(若存在)。第二等高的源極/汲極接點堆疊1501B使第一硬遮罩層303的第一部分與第二部分彼此分開並使閘極堆疊 603彼此分開，且間隔物113隔離閘極堆疊603與第二等高的源極/汲極接點堆疊1501B。
圖15B係一些實施例中的圖14的Y切面之剖視圖，且與穿過圖14的切線B-B的X切面的一些結構相關。在Y切面的剖視圖中，源極/汲極通孔接點1107穿過第二層間介電層1103與接點蝕刻停止層1101，必經由等高的源極/汲極接點堆疊1501物理與電性耦接至鰭狀物107中的源極/汲極區201。等高的源極/汲極接點堆疊1501包括具有隆起金屬部分的源極/汲極接點503，以及視情況形成的矽化物接點501(若存在)。圖15B亦顯示源極/汲極通孔接點1107物理接觸與電性耦接至源極/汲極接點503的隆起金屬部分，兩者之間無源極/汲極金屬隆起物1003。如此一來，源極/汲極通孔接點1107可單獨提供表面區域接點至等高的源極/汲極接點堆疊1501的界面。
圖15B亦顯示隔離接點蝕刻停止層1101與源極/汲極接點503的部分之隔離區803，以及與接點蝕刻停止層1101和隔離區803的側壁之間具有界面的源極/汲極接點503之隆起金屬部分。在一些實施例中，等高的源極/汲極接點堆疊1501之源極/汲極接點503的隆起金屬部分，可與前述混合的源極/汲極接點堆疊1001的源極/汲極金屬隆起物1003具有類似尺寸。等高的源極/汲極接點堆疊1501的源極/汲極接點503的保留部分，可與圖13B所示的混合的源極/汲極接點堆疊1001的源極/汲極接點503具有相同或類似尺寸。然而亦可採用其他合適尺寸。如此一來，等高的源極/汲極接點堆疊1501可提供源極/汲極接點503所用的完整輪廓並增加良率，且隔離區803可加大源極/汲極接點503與閘極通孔接點1105之間的製程容許範圍。
在一些實施例中，源極/汲極通孔接點1107的材料可與源極/汲極接點503的材料相同，以提供低電阻界面於源極/汲極通孔接點1107與源極/汲極接點503之間。如此一來，相同材料的源極/汲極接點通孔1107與源極/汲極接點503 之間的電阻/電容功率損失，小於不同材料的源極/汲極接點通孔1107與源極/汲極接點503之間的電阻/電容功率損失。如上所述，隔離區803可加大源極/汲極接點503與閘極通孔接點1105之間的製程容許範圍。因此等高的源極/汲極接點堆疊1501可增加效能與良率，隔離區803可在源極/汲極接點503與閘極通孔接點1105之間加大製程容許範圍，且源極/汲極通孔接點1107與源極/汲極接點503可具有低電阻的導電界面。
圖16A與16B顯示一些其他實施例中的半導體裝置1600，其包含混合的源極/汲極接點堆疊1001，而不具有上述圖式所示的隔離區803。圖16A與16B中的X切面(如切線A-A、B-B、與C-C)與Y切面的剖視圖，將搭配圖12的上視圖與圖13A及13B的X切面與Y切面說明。相較之下，圖16A與16B的X切面與Y切面中省略了圖13A與13B的隔離區803。此外，接點蝕刻停止層1101與第一硬遮罩層303、混合的源極/汲極接點堆疊1001、與源極/汲極接點503的表面共形。
在一些實施例中，沉積接點蝕刻停止層1101與第二層間介電層1103於圖10所示的結構上，而不沉積隔離區803的第二硬遮罩材料於形成隔離區803所用的第一凹陷703中(如圖7所示)，可使接點蝕刻停止層1101與上述表面共形，如圖10與11所示。與圖11相較，接點蝕刻停止層1101與第二層間介電層1103形成於第一凹陷703(見圖8)中，並與第一硬遮罩層303的平坦表面、第一硬遮罩層303的側壁、及第一凹陷703中的第一源極/汲極接點503A與第二源極/汲極接點503B的凹陷表面共形，而非形成於隔離區803的平坦表面上。如此一來，接點蝕刻停止層1101與第二層間介電層1103的順應層，可維持第一源極/汲極接點503A與閘極通孔接點1105之間加大的製程容許範圍(如搭配圖11說明的上述內容)，而不需隔離區803存在。
在圖16A的X切面之切線A-A的剖視圖中，具有閘極通孔接點1105、閘極堆疊603、與分隔切線B-B的第一源極/汲極接點堆疊1001A與切線C-C 的第二源極/汲極接點堆疊1001B的間隔物113。如切線A-A的圖式所示，第一源極/汲極接點堆疊1001A位於鰭狀物107與接點蝕刻停止層1101之間，且第二源極/汲極接點堆疊1001B位於鰭狀物107與接點蝕刻停止層1101之間。在圖16A的X切面之切線B-B的剖視圖中，源極/汲極通孔接點1107穿過第二層間介電層1103與接點蝕刻停止層1101，並經由第一源極/汲極接點堆疊1001A物理與電性耦接至鰭狀物107的源極/汲極區201。第一源極/汲極接點堆疊1001A包括第一源極/汲極金屬隆起物1003A、第一源極/汲極接點503A、與視情況形成的矽化物接點501的第一部分(若存在)。第一源極/汲極接點堆疊1001A分隔第一硬遮罩層303的部分並分隔閘極堆疊603。間隔物113隔離閘極堆疊603與第一源極/汲極接點堆疊1001A。
在圖16A的X切面之切線C-C的剖視圖中，第二源極/汲極接點堆疊1001B位於接點蝕刻停止層1101與第二層間介電層1103下。第二源極/汲極接點堆疊1001B包括第二源極/汲極金屬隆起物1003B、第二源極/汲極接點503B、與視情況形成的矽化物接點501的第二部分(若存在)。第二源極/汲極接點堆疊1001B使第一硬遮罩層303的第一部分與第二部分彼此分開並使閘極堆疊603彼此分開，而間隔物113隔開閘極堆疊603與第二源極/汲極接點堆疊1001B。
圖16B係一些實施例中，半導體裝置1600的剖視圖，其含有混合的源極/汲極接點堆疊1001而不含有上述圖式所示的隔離區803。在Y切面的剖視圖中，源極/汲極通孔接點1107穿過第二層間介電層1103與接點蝕刻停止層1101，並經由混合的源極/汲極接點堆疊1001物理與電性耦接至鰭狀物107中的源極/汲極區201。混合的源極/汲極接點堆疊1001包括源極/汲極金屬隆起物1003、源極/汲極接點503、以及視情況形成的矽化物接點501(若存在)。圖16B的源極/汲極金屬隆起物1003可與圖13B的源極/汲極金屬隆起物1003具有相同或類似的尺寸，且可與源極/汲極通孔接點1107的材料(如鎢)相同，以提供電阻/電容功率 損失較少的接點界面。然而可採用任何合適的尺寸與任何合適的材料。如此一來，圖16B所示的源極/汲極金屬隆起物1003可提供表面區域接點較大的低電阻導電界面至源極/汲極接點503，如上所述。此外，順應性的接點蝕刻停止層1101與第二層間介電層1103可維持源極/汲極接點503與閘極通孔接點1105之間增加的製程容許範圍，即使不存在隔離區803。如此一來，圖16B中混合的源極/汲極接點堆疊1001可加大製程容許範圍以增加效能與產率。
此處所述的實施例關於鰭狀場效電晶體裝置，其源極/汲極通孔與源極/汲極接點之間的界面電阻/電容降低，且閘極通孔與源極/汲極接點之間的製程容許範圍加大。在一些實施例中，形成於源極/汲極接點上的金屬隆起物可提供較大的表面接點面積(與源極/汲極接點通孔與金屬隆起物之間的界面表面積相較)。在一些實施例中，源極/汲極接點通孔與金屬隆起物的組成為相同材料。如此一來，鰭狀場效電晶體在金屬隆起物與一或多個源極/汲極接點通孔與源極/汲極接點之間的界面可降低電阻/電容功率損失。在一些實施例中，形成於鰭狀場效電晶體裝置的源極/汲極接點的一部分中的凹陷，可增加鰭狀場效電晶體的凹陷與閘極接點之間的製程容許範圍。在一些實施例中，將隔離材料填入源極/汲極接點上的凹陷。在一些實施例中，鰭狀場效電晶體的接點蝕刻停止層之順應層形成於源極/汲極接點上，並沿著凹陷的側壁。如此一來，在鰭狀場效電晶體裝置的閘極通孔與源極/汲極接點之間，具有增進的製程容許範圍。
在一實施例中，半導體裝置的形成方法包括：使源極/汲極接點的第一部分凹陷，以形成凹陷於鰭狀場效電晶體裝置的第一介電層中，且源極/汲極接點由第一金屬材料形成；沉積第二金屬材料以形成金屬隆起物於凹陷中，金屬隆起物物理接觸源極/汲極接點，第二金屬材料與第一金屬材料不同，且金屬隆起物與源極/汲極接點之間的界面之第一寬度小於源極/汲極接點的寬度；沉積第二介電層於金屬隆起物上；蝕刻開口穿過第二介電層並自第二介電層露出 金屬隆起物；以及沉積第三金屬材料於穿過第二介電層的開口中，第三金屬材料物理接觸金屬隆起物以形成源極/汲極接點通孔，且源極/汲極接點通孔與金屬隆起物之間的界面的第二寬度小於第一寬度。在一實施例中，上述方法更包括：在沉積第二介電層之前，使鰭狀場效電晶體裝置的源極/汲極接點的第二部分凹陷。在一實施例中，上述方法更包括沉積蝕刻停止層於源極/汲極接點的第二部分的凹陷中，以物理接觸源極/汲極接點。在一實施例中，沉積蝕刻停止層的步驟包括使蝕刻停止層的側壁與金屬隆起物的側壁之間具有界面。在一實施例中，上述方法更包括沉積順應的接點蝕刻停止層於金屬隆起物及源極/汲極接點上，並物理接觸金屬隆起物及源極/汲極接點。在一實施例中，沉積第二金屬材料以形成金屬隆起物的步驟包括採用導電填充材料，且沉積第三金屬材料以形成源極/汲極接點通孔的步驟包括採用導電填充材料。在一實施例中，採用的導電填充材料包括鎢的填充材料。
在另一實施例中，半導體裝置的形成方法包括：形成第一源極/汲極區與第二源極/汲極區於半導體裝置的鰭狀物中；沉積第一介電層於鰭狀物上；在沉積第一介電層之後形成閘極堆疊；沉積硬遮罩層於閘極堆疊上；形成第一源極/汲極接點至第一源極/汲極區，並形成第二源極/汲極接點至第二源極/汲極區；使第一源極/汲極接點的一部分凹陷並形成第一凹陷；將第一介電材料填入第一凹陷，且第一介電材料與硬遮罩層的材料組成不同；形成閘極接點通孔至閘極堆疊，第一介電材料與閘極接點通孔隔有第一距離，沿著凹陷頂部的第一源極/汲極接點的表面與閘極接點通孔隔有第二距離，第二距離大於第一距離，且第一距離的方向平行於第二距離的方向；以及形成源極/汲極接點通孔於鰭狀物上的第二源極/汲極接點的一部分上並電性耦接至鰭狀物上的第二源極/汲極接點的一部分，其中源極/汲極接點通孔與第二源極/汲極接點的材料不同。在一實施例中，上述方法更包括平坦化第一介電材料與硬遮罩層。在一實施例 中，將第一介電材料填入第一凹陷的步驟更包括：順應性地沉積接點蝕刻停止層於硬遮罩層的平坦表面、第一凹陷的側壁、與第一源極/汲極接點的露出部分上，且沉積於第一凹陷側壁上的接點蝕刻停止層以及與閘極接點通孔側壁對向的硬遮罩層之間具有界面；以及沉積第二介電層於接點蝕刻停止層上。在一實施例中，上述方法更包括：在形成源極/汲極接點通孔之前，蝕刻第二源極/汲極接點的一部份以形成第二凹陷；以及形成金屬隆起物於第二源極/汲極接點上並物理接觸第二源極/汲極接點。在一實施例中，金屬隆起物與第二源極/汲極接點之間的界面的第一寬度小於源極/汲極接點的寬度。在一實施例中，源極/汲極接點通孔與金屬隆起物之間的界面的第二寬度小於第一寬度。在一實施例中，源極/汲極接點通孔包括鎢。在一實施例中，第二源極/汲極接點包括鈷。
在又一實施例中，半導體裝置包括：源極/汲極接點，位於半導體基板的鰭狀物之源極/汲極區上並電性耦接至源極/汲極區，且源極/汲極接點包括第一金屬；金屬隆起物，位於源極/汲極接點上並物理接觸源極/汲極接點，金屬隆起物包括第二金屬，且第二金屬與第一金屬不同；以及源極/汲極通孔，位於金屬隆起物上並物理接觸金屬隆起物，且源極/汲極通孔包括第二金屬，其中金屬隆起物與源極/汲極接點之間的界面大於源極/汲極通孔與金屬隆起物之間的界面。在一實施例中，半導體裝置更包括蝕刻停止層位於源極/汲極接點上，其中蝕刻停止層的側壁與金屬隆起物的側壁之間具有界面。在一實施例中，第二金屬包括鎢。在一實施例中，第一金屬包括鈷。在一實施例中，半導體裝置更包括：隔離區，包括第一介電材料位於源極/汲極接點上，其中隔離區的側壁與金屬隆起物的側壁之間具有界面；閘極堆疊，位於鰭狀物的通道區上；閘極通孔，位於閘極堆疊上並電性耦接至閘極堆疊；以及硬遮罩層，包括第二介電材料並分隔閘極通孔與隔離區且分隔閘極通孔與金屬隆起物，而第二介電材料與第一介電材料不同。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明實施例。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
θ1:第一角度
θ2:第二角度
D3:第三距離
D4:第四距離
H1:第一高度
H2:第二高度
Th3:第三厚度
Th4:第四厚度
W3:第三寬度
W4:第四寬度
W5:第五寬度
W6:第六寬度
3-3’:切線
107:鰭狀物
113:間隔物
201A:第一源極/汲極區
201B:第二源極/汲極區
201C:第三源極/汲極區
301:第一金屬層
303:第一硬遮罩層
501:矽化物接點
503A:第一源極/汲極接點
503B:第二源極/汲極接點
503C:第三源極/汲極接點
603A:第一閘極堆疊
603B:第二閘極堆疊
803:隔離區
1001A:第一源極/汲極接點堆疊
1001B:第二源極/汲極接點堆疊
1001C:第三源極/汲極接點堆疊
1003C:第三源極/汲極金屬隆起物
1101:接點蝕刻停止層
1103:第二層間介電層
1105:閘極通孔接點
1107:源極/汲極通孔接點

Claims (12)

  1. 一種半導體裝置的形成方法，包括：使一源極/汲極接點的一第一部分凹陷，以形成一凹陷於一鰭狀場效電晶體裝置的一第一介電層中，且該源極/汲極接點由一第一金屬材料形成；沉積一第二金屬材料以形成一金屬隆起物於該凹陷中，該金屬隆起物物理接觸該源極/汲極接點，該第二金屬材料與該第一金屬材料不同，且該金屬隆起物與該源極/汲極接點之間的一界面之第一寬度小於該源極/汲極接點的寬度；沉積一第二介電層於該金屬隆起物上；蝕刻一開口穿過該第二介電層並自該第二介電層露出該金屬隆起物；以及沉積一第三金屬材料於穿過該第二介電層的該開口中，該第三金屬材料物理接觸該金屬隆起物以形成一源極/汲極接點通孔，且該源極/汲極接點通孔與該金屬隆起物之間的界面的第二寬度小於該第一寬度。
  2. 如請求項1之半導體裝置的形成方法，更包括：在沉積該第二介電層之前，使該鰭狀場效電晶體裝置的該源極/汲極接點的一第二部分凹陷。
  3. 如請求項2之半導體裝置的形成方法，更包括沉積一蝕刻停止層於該源極/汲極接點的該第二部分的一凹陷中，以物理接觸該源極/汲極接點。
  4. 一種半導體裝置的形成方法，包括：形成一第一源極/汲極區與一第二源極/汲極區於一半導體裝置的一鰭狀物中；沉積一第一介電層於該鰭狀物上；在沉積該第一介電層之後形成一閘極堆疊；沉積一硬遮罩層於該閘極堆疊上；形成一第一源極/汲極接點至該第一源極/汲極區，並形成一第二源極/汲極接 點至該第二源極/汲極區；使該第一源極/汲極接點的一部分凹陷並形成一第一凹陷；將一第一介電材料填入該第一凹陷，且該第一介電材料與該硬遮罩層的材料組成不同；形成一閘極接點通孔至該閘極堆疊，該第一介電材料與該閘極接點通孔隔有一第一距離，其中沿著該第一凹陷的頂部的該第一源極/汲極接點的表面與該閘極接點通孔隔有一第二距離，該第二距離大於該第一距離，且該第一距離的方向平行於該第二距離的方向；以及形成一源極/汲極接點通孔於該鰭狀物上的該第二源極/汲極接點的一部分上，並電性耦接至該鰭狀物上的該第二源極/汲極接點的一部分，其中該源極/汲極接點通孔與該第二源極/汲極接點的材料不同。
  5. 如請求項4之半導體裝置的形成方法，更包括平坦化該第一介電材料與該硬遮罩層。
  6. 如請求項4或5之半導體裝置的形成方法，其中將該第一介電材料填入該第一凹陷的步驟更包括：順應性地沉積該接點蝕刻停止層於該硬遮罩層的平坦表面、該第一凹陷的側壁、與該第一源極/汲極接點的露出部分上，且沉積於該第一凹陷側壁上的該接點蝕刻停止層以及與該閘極接點通孔的側壁對向的該硬遮罩層之間具有界面；以及沉積一第二介電層於該接點蝕刻停止層上。
  7. 一種半導體裝置的形成方法，包括：形成一源極/汲極接點，位於一半導體基板的一鰭狀物的一源極/汲極區上並電性耦接至該源極/汲極區，且該源極/汲極接點包括一第一金屬；形成一金屬隆起物於該源極/汲極接點上並物理接觸該源極/汲極接點，該金 屬隆起物包括一第二金屬，且該第二金屬與該第一金屬不同；以及形成一源極/汲極通孔於該金屬隆起物上並物理接觸該金屬隆起物，該源極/汲極通孔包括該第二金屬，其中該金屬隆起物與該源極/汲極接點之間的界面大於該源極/汲極通孔與該金屬隆起物之間的界面。
  8. 如請求項7之半導體裝置的形成方法，更包括形成一蝕刻停止層於該源極/汲極接點上，其中該蝕刻停止層的側壁與該金屬隆起物的側壁之間具有界面。
  9. 如請求項7或8之半導體裝置的形成方法，更包括：形成一隔離區於該源極/汲極接點上，且該隔離區包括一第一介電材料，其中該隔離區的側壁與該金屬隆起物的側壁之間具有界面；形成一閘極堆疊於該鰭狀物的一通道區上；形成一閘極通孔於該閘極堆疊上並電性耦接至該閘極堆疊；以及形成一硬遮罩層，該硬遮罩層包括一第二介電材料並分隔該閘極通孔與該隔離區且分隔該閘極通孔與該金屬隆起物，而該第二介電材料與該第一介電材料不同。
  10. 一種半導體裝置，包括：一源極/汲極接點，位於一半導體基板的一鰭狀物之一源極/汲極區上並電性耦接至該源極/汲極區，且該源極/汲極接點包括一第一金屬；一金屬隆起物，位於該源極/汲極接點上並物理接觸該源極/汲極接點，該金屬隆起物包括一第二金屬，且該第二金屬與該第一金屬不同；以及一源極/汲極通孔，位於該金屬隆起物上並物理接觸該金屬隆起物，且該源極/汲極通孔包括該第二金屬，其中該金屬隆起物與該源極/汲極接點之間的界面大於該源極/汲極通孔與該金屬隆起物之間的界面。
  11. 如請求項10之半導體裝置，更包括一蝕刻停止層位於該源極/ 汲極接點上，其中該蝕刻停止層的側壁與該金屬隆起物的側壁之間具有界面。
  12. 如請求項10或11之半導體裝置，更包括：一隔離區，包括一第一介電材料位於該源極/汲極接點上，其中該隔離區的側壁與該金屬隆起物的側壁之間具有界面；一閘極堆疊，位於該鰭狀物的一通道區上；一閘極通孔，位於該閘極堆疊上並電性耦接至該閘極堆疊；以及一硬遮罩層，包括一第二介電材料並分隔該閘極通孔與該隔離區且分隔該閘極通孔與該金屬隆起物，而該第二介電材料與該第一介電材料不同。
TW109107164A 2019-05-17 2020-03-05 半導體裝置與其形成方法 TWI834830B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/415,909 US11069784B2 (en) 2019-05-17 2019-05-17 Semiconductor device and method of manufacture
US16/415,909 2019-05-17

Publications (2)

Publication Number Publication Date
TW202109673A TW202109673A (zh) 2021-03-01
TWI834830B true TWI834830B (zh) 2024-03-11

Family

ID=73230822

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109107164A TWI834830B (zh) 2019-05-17 2020-03-05 半導體裝置與其形成方法

Country Status (3)

Country Link
US (2) US11069784B2 (zh)
CN (1) CN111952369A (zh)
TW (1) TWI834830B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069784B2 (en) * 2019-05-17 2021-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US20210036120A1 (en) * 2019-07-30 2021-02-04 Qualcomm Incorporated Finfet semiconductor device
KR20210033096A (ko) * 2019-09-17 2021-03-26 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조방법
KR20210153385A (ko) * 2020-06-10 2021-12-17 삼성전자주식회사 집적회로 장치
JP7385540B2 (ja) * 2020-09-03 2023-11-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20220033624A (ko) * 2020-09-09 2022-03-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
US12040233B2 (en) 2021-03-10 2024-07-16 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field-effect transistor device and method
US20230095402A1 (en) * 2021-09-24 2023-03-30 Intel Corporation Contact over active gate structures with conductive trench contact taps for advanced integrated circuit structure fabrication
US20230110825A1 (en) * 2021-09-27 2023-04-13 International Business Machines Corporation Electrostatic discharge diode having dielectric isolation layer
KR20230111903A (ko) * 2022-01-19 2023-07-26 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US20230282575A1 (en) * 2022-03-03 2023-09-07 Intel Corporation Self-aligned interconnect features for transistor contacts

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170054004A1 (en) * 2015-08-19 2017-02-23 International Business Machines Corporation Forming a gate contact in the active area
US20170222008A1 (en) * 2016-01-29 2017-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180430B1 (en) * 1999-12-13 2001-01-30 Chartered Semiconductor Manufacturing Ltd. Methods to reduce light leakage in LCD-on-silicon devices
US6706594B2 (en) * 2001-07-13 2004-03-16 Micron Technology, Inc. Optimized flash memory cell
US7671355B2 (en) * 2008-03-24 2010-03-02 United Microelectronics Corp. Method of fabricating a phase change memory and phase change memory
JP5434360B2 (ja) * 2009-08-20 2014-03-05 ソニー株式会社 半導体装置及びその製造方法
US8877614B2 (en) * 2011-10-13 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer for semiconductor structure contact
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9406804B2 (en) 2014-04-11 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with contact-all-around
US9443769B2 (en) 2014-04-21 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact
US9831183B2 (en) 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
US9449971B2 (en) * 2014-12-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming FinFETs
US9508718B2 (en) * 2014-12-29 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET contact structure and method for forming the same
US9601617B2 (en) * 2015-01-23 2017-03-21 Qualcomm Incorporated Fabrication of a transistor including a tunneling layer
TWI650804B (zh) * 2015-08-03 2019-02-11 聯華電子股份有限公司 半導體元件及其製作方法
KR102467848B1 (ko) * 2015-10-12 2022-11-16 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9721645B1 (en) * 2016-01-29 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM arrays and methods of manufacturing same
US9548366B1 (en) 2016-04-04 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme
US9893062B2 (en) * 2016-04-28 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
US10109507B2 (en) * 2016-06-01 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Fluorine contamination control in semiconductor manufacturing process
US10083871B2 (en) * 2016-06-09 2018-09-25 International Business Machines Corporation Fabrication of a vertical transistor with self-aligned bottom source/drain
US9620628B1 (en) * 2016-07-07 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming contact feature
US10121873B2 (en) * 2016-07-29 2018-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate and contact plug design and method forming same
US10164111B2 (en) * 2016-08-03 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of manufacture
US10157918B2 (en) * 2016-08-03 2018-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10461086B2 (en) * 2016-10-31 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell structure
US10522359B2 (en) * 2016-11-29 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming
US10153203B2 (en) * 2016-11-29 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming metal layers in openings and apparatus for forming same
US10510598B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned spacers and method forming same
US10008416B2 (en) * 2016-11-30 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Forming a protective layer to prevent formation of leakage paths
KR102582671B1 (ko) * 2016-12-22 2023-09-25 삼성전자주식회사 반도체 소자
KR102292645B1 (ko) * 2017-03-09 2021-08-24 삼성전자주식회사 집적회로 소자
US10153198B2 (en) * 2017-04-07 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Low-resistance contact plugs and method forming same
US10269621B2 (en) * 2017-04-18 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs and methods forming same
US10062784B1 (en) * 2017-04-20 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned gate hard mask and method forming same
US10141225B2 (en) * 2017-04-28 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gates of transistors having reduced resistivity
US10297602B2 (en) * 2017-05-18 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Implantations for forming source/drain regions of different transistors
US10424663B2 (en) * 2017-05-23 2019-09-24 International Business Machines Corporation Super long channel device within VFET architecture
US10083863B1 (en) * 2017-05-30 2018-09-25 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structure for semiconductor device
US10679891B2 (en) * 2017-06-30 2020-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming interconnect structures using a vacuum environment
US10629496B2 (en) * 2017-07-31 2020-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming transistor gates with hafnium oxide layers and lanthanum oxide layers
US10446555B2 (en) * 2017-08-31 2019-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Buried metal track and methods forming same
US10490650B2 (en) * 2017-11-14 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Low-k gate spacer and methods for forming the same
US10629693B2 (en) * 2017-11-17 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with barrier layer and method for forming the same
US10714475B2 (en) * 2017-11-27 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10297749B1 (en) * 2017-12-12 2019-05-21 International Business Machines Corporation High density resistive random access memory integrated on complementary metal oxide semiconductor
US10411114B2 (en) * 2017-12-21 2019-09-10 International Business Machines Corporation Air gap spacer with wrap-around etch stop layer under gate spacer
US10211092B1 (en) * 2018-01-28 2019-02-19 International Business Machines Corporation Transistor with robust air spacer
US10354980B1 (en) * 2018-03-22 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same
US10354987B1 (en) * 2018-03-22 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same
US10522649B2 (en) * 2018-04-27 2019-12-31 International Business Machines Corporation Inverse T-shaped contact structures having air gap spacers
US10483396B1 (en) * 2018-06-11 2019-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Interfacial layer between fin and source/drain region
US10665506B2 (en) * 2018-06-27 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with reduced via bridging risk
US10818545B2 (en) * 2018-06-29 2020-10-27 Sandisk Technologies Llc Contact via structure including a barrier metal disc for low resistance contact and methods of making the same
US10872892B2 (en) * 2018-06-29 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10840189B2 (en) * 2018-07-30 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit devices having raised via contacts and methods of fabricating the same
US11600530B2 (en) * 2018-07-31 2023-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10886226B2 (en) * 2018-07-31 2021-01-05 Taiwan Semiconductor Manufacturing Co, Ltd. Conductive contact having staircase barrier layers
US10868184B2 (en) * 2018-07-31 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with hard mask layer over gate structure and method for forming the same
US10658237B2 (en) * 2018-07-31 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices
US10763208B2 (en) * 2018-08-13 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10693004B2 (en) * 2018-08-14 2020-06-23 Taiwan Semiconductor Manufactruing Co., Ltd. Via structure with low resistivity and method for forming the same
US11011636B2 (en) * 2018-09-27 2021-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with hard mask layer over gate structure and method for forming the same
US10916477B2 (en) * 2018-09-28 2021-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor devices and methods of forming the same
US11139203B2 (en) * 2018-10-22 2021-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. Using mask layers to facilitate the formation of self-aligned contacts and vias
US10734447B2 (en) * 2018-10-22 2020-08-04 International Business Machines Corporation Field-effect transistor unit cells for neural networks with differential weights
US10825721B2 (en) * 2018-10-23 2020-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Insulating cap on contact structure and method for forming the same
US10950729B2 (en) * 2018-10-26 2021-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structure with insulating cap
US10943983B2 (en) * 2018-10-29 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits having protruding interconnect conductors
US11227830B2 (en) * 2018-10-31 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive features having varying resistance
US11296077B2 (en) * 2018-11-19 2022-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors with recessed silicon cap and method forming same
US11107690B2 (en) * 2018-11-30 2021-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method of forming the same
US10879400B2 (en) * 2018-12-24 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Field effect transistor and method of manufacturing the same
US10707413B1 (en) * 2019-03-28 2020-07-07 International Business Machines Corporation Formation of embedded magnetic random-access memory devices
US11101353B2 (en) * 2019-04-17 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11410880B2 (en) * 2019-04-23 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Phase control in contact formation
US11232943B2 (en) * 2019-04-24 2022-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for semiconductor interconnect
US11289578B2 (en) * 2019-04-30 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Selective etching to increase threshold voltage spread
US11069784B2 (en) * 2019-05-17 2021-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11152486B2 (en) * 2019-07-15 2021-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET semiconductor device having source/drain contact(s) separated by airgap spacer(s) from the gate stack(s) to reduce parasitic capacitance
US11329139B2 (en) * 2019-07-17 2022-05-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with reduced trap defect and method of forming the same
US11239114B2 (en) * 2019-09-16 2022-02-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with reduced contact resistance and methods of forming the same
US11784218B2 (en) * 2021-01-08 2023-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Gate air spacer protection during source/drain via hole etching
US11587872B2 (en) * 2021-02-12 2023-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for improving memory performance and/or logic performance

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170054004A1 (en) * 2015-08-19 2017-02-23 International Business Machines Corporation Forming a gate contact in the active area
US20170222008A1 (en) * 2016-01-29 2017-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same

Also Published As

Publication number Publication date
US20210351273A1 (en) 2021-11-11
TW202109673A (zh) 2021-03-01
US20200365698A1 (en) 2020-11-19
US11069784B2 (en) 2021-07-20
CN111952369A (zh) 2020-11-17

Similar Documents

Publication Publication Date Title
TWI834830B (zh) 半導體裝置與其形成方法
US11842965B2 (en) Backside power rail structure and methods of forming same
TWI828806B (zh) 半導體裝置與其形成方法
TW201820540A (zh) 鰭狀場效電晶體的形成方法
CN108231897B (zh) 半导体装置的形成方法
CN110875253A (zh) 半导体装置的形成方法
TWI827712B (zh) 半導體裝置與其形成方法
US12009200B2 (en) Treatment for adhesion improvement
TW202038315A (zh) 半導體裝置的形成方法
TW202117855A (zh) 半導體裝置的形成方法
CN114078846A (zh) 半导体器件的接触插塞结构及其形成方法
CN110957226A (zh) 半导体装置的形成方法
TWI476838B (zh) 具金屬閘極之半導體結構與形成方法
US20230290687A1 (en) Nanostructure field-effect transistor device and method of forming
CN218498075U (zh) 半导体装置
TWI806726B (zh) 半導體裝置和其製造方法
CN113161353A (zh) 半导体装置
CN112420611A (zh) 半导体装置的形成方法
US11527621B2 (en) Gate electrode deposition and structure formed thereby
US12002719B2 (en) Gapfill structure and manufacturing methods thereof
TWI821698B (zh) 半導體元件及其製造方法
US20230268225A1 (en) Semiconductor device and method of forming the same
US20240047458A1 (en) Semiconductor device and method of forming the same
US20230083432A1 (en) Buried power rail for semiconductors
CN113540220A (zh) 半导体装置的形成方法