CN112908968A - 半导体存储器中的电容及其制备方法 - Google Patents

Abstract

本发明提供一种半导体存储器中的电容及其制备方法，所述制备方法包括如下步骤：提供一半导体基底；在所述半导体基底上形成牺牲层及顶部支撑层，其中，所述顶部支撑层至少包括依次设置的两层子支撑层，所述子支撑层的硬度依次增加；图形化所述顶部支撑层形成第一开口，并去除部分所述牺牲层，形成电容孔；在所述电容孔中形成下电极，所述下电极覆盖所述电容孔的内壁；图形化所述顶部支撑层形成第二开口，所述第二开口暴露出所述牺牲层；去除所述牺牲层，暴露出所述下电极的外侧壁；在所述下电极暴露的表面上覆盖介质层；在所述介质层暴露的表面上覆盖上电极，形成所述电容。

Description

半导体存储器中的电容及其制备方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体存储器中的电容及其制备方法。

背景技术

动态随机存取存储器(dynamic random access memory，DRAM)为一种挥发性(volatile)存储器，是许多电子产品中不可或缺的关键元件。DRAM由数目庞大的存储单元(memory cell)聚集形成一阵列区，用来存储数据，而每一存储单元可由一金属氧化物半导体(metal oxide semiconductor，MOS)晶体管与一电容(capacitor)串联组成。DRAM以电容器上的电荷的形式存储数据，所以需要在每几个毫秒的间隔即将电容器作规则性的再充电，而电容器的电容越大，储存在DRAM中的数据也可被维持得越久。

在动态随机存取存储器的电容的制备过程中，需要经历两次湿法刻蚀掏空电容的支撑层，电容在一定程度上存在倾倒的可能性。

所以，如何避免电容倾斜成为目前亟需解决的技术问题。

发明内容

本发明所要解决的技术问题是，提供一种半导体存储器中的电容及其制备方法，其能够在避免电容倾斜的同时不会影响后续的牺牲层的去除及介质层的沉积。

为了解决上述问题，本发明提供了一种半导体存储器中电容的制备方法，其包括如下步骤：提供一半导体基底；在所述半导体基底上形成牺牲层及顶部支撑层，其中，所述顶部支撑层至少包括依次设置的两层子支撑层，所述子支撑层的硬度依次增加；图形化所述顶部支撑层形成第一开口；去除部分所述牺牲层，形成电容孔；在所述电容孔中形成下电极，所述下电极覆盖所述电容孔的内壁；图形化所述顶部支撑层形成第二开口，所述第二开口暴露出所述牺牲层；去除所述牺牲层，暴露出所述下电极的外侧壁；在所述下电极暴露的表面上覆盖介质层；在所述介质层暴露的表面上覆盖上电极，形成所述电容。

进一步，在形成所述顶部支撑层的步骤中，形成多层子支撑层的工艺温度逐渐升高。

进一步，所述温度范围为400～700摄氏度。

进一步，在形成所述顶部支撑层的步骤中，多层子支撑层的碳掺杂浓度逐渐增大。

进一步，最底层的子支撑层的碳掺杂浓度为零。

进一步，所述顶部支撑层的厚度范围为130～300nm。

进一步，图形化所述顶部支撑层形成第二开口的步骤还包括如下步骤：采用碳氟基气体刻蚀所述顶部支撑层，并暴露出所述牺牲层，所述碳氟基气体与所述下电极反应产生副产物；采用氧化性气体去除所述副产物。

进一步，所述氧化性气体为含氯气体。

进一步，在所述半导体基底上形成所述牺牲层及所述顶部支撑层的步骤进一步包括如下步骤：在所述半导体基底上形成第一牺牲层、中间支撑层、第二牺牲层及所述顶部支撑层，其中，所述第一牺牲层及所述第二牺牲层作为所述牺牲层。

进一步，在形成所述牺牲层及所述顶部支撑层的步骤之后，图形化所述顶部支撑层形成第一开口；刻蚀所述第一开口正下方的所述第一牺牲层、所述中间支撑层及所述第二牺牲层，形成所述电容孔。

进一步，所述制备方法还包括如下步骤：在形成所述牺牲层及顶部支撑层的步骤之前，在所述半导体基底上形成间隔排列的电容接触垫；在所述半导体基底上形成底部支撑层，所述底部支撑层覆盖所述电容接触垫。

进一步，在去除部分所述牺牲层形成电容孔的步骤中，所述电容孔暴露出所述底部支撑层内的所述电容接触垫；在所述电容孔中形成下电极的步骤中，，所述下电极与所述电容接触垫连接。

进一步，在图形化所述顶部支撑层形成第二开口的步骤中，所述第二开口间隔排列，并与相邻的三个所述电容孔相交，所述第二开口暴露所述第二牺牲层；去除所述牺牲层的步骤还包括如下步骤：去除所述第二牺牲层，暴露所述电容孔外侧壁及所述中间支撑层；去除所述第二开口下方的所述中间支撑层，形成第三开口，所述第三开口暴露所述第一牺牲层；去除所述第一牺牲层，暴露所述底部支撑层顶面。

进一步，在所述下电极暴露的表面上覆盖介质层的步骤还包括如下步骤：所述介质层覆盖暴露的所述下电极表面及所述顶部支撑层、所述中间支撑层和所述底部支撑层表面。

本发明还提供一种采用上述的制备方法制备的电容，所述电容设置在半导体存储器的半导体基底上，所述电容包括：顶部支撑层，设置在所述半导体基底上方，且与所述半导体基底之间具有一距离，所述顶部支撑层具有第二开口，所述顶部支撑层至少包括依次设置的两层子支撑层，所述子支撑层的硬度依次增加；下电极，呈凹槽形，与所述第二开口对应设置，并沿所述第二开口朝向所述半导体基底延伸，且所述下电极的底部外表面与所述半导体基底电连接，所述顶部支撑层连接所述上电极的顶部外侧壁；介质层，覆盖所述下电极暴露的表面；上电极，覆盖所述介质层暴露的表面。

进一步，所述介质层还覆盖所述顶部支撑层的上表面。

进一步，所述上电极填充所述下电极的凹槽及所述半导体基底与所述顶部支撑层之间的区域。

进一步，所述电容还包括中间支撑层，所述中间支撑层设置在所述顶部支撑层与所述半导体基底之间，且所述中间支撑层连接所述下电极的中间外侧壁，以支撑所述下电极。

进一步，所述电容还包括底部支撑层，所述底部支撑层设置在所述半导体基底上，且所述底部支撑层连接所述下电极的底部外侧壁，以支撑所述下电极。

本发明的优点在于，将所述顶部支撑层设置为硬度逐渐增加的多层结构，使得在图形化所述支撑层时，能够保持窗口的轮廓，关键尺寸不会逐渐缩小，从而在避免电容倾斜的同时不会影响后续的牺牲层的去除及介质层的沉积。

附图说明

图1是本发明半导体存储器中的电容的制备方法的一具体实施方式的步骤示意图；

图2A～图2O是本发明半导体存储器中的电容的制备方法的一具体实施方式的工艺流程图；

图3A～图3E是所述电容插塞的制作方法的工艺流程图；

图4是本发明电容的一具体实施方式的结构示意图。

具体实施方式

下面结合附图对本发明提供的半导体存储器中的电容及其制备方法的具体实施方式做详细说明。

图1是本发明半导体存储器中的电容的制备方法的一具体实施方式的步骤示意图。请参阅图1，本发明半导体存储器中的电容的制备方法包括如下步骤：步骤S10，提供一半导体基底；步骤S11，在所述半导体基底上形成牺牲层及顶部支撑层，其中，所述顶部支撑层至少包括依次设置的两层子支撑层，所述子支撑层的硬度依次增加；步骤S12，图形化所述顶部支撑层形成第一开口，并去除部分所述牺牲层，形成电容孔；步骤S13，在所述电容孔中形成下电极，所述下电极覆盖所述电容孔的内壁；步骤S14，图形化所述顶部支撑层形成第二开口，所述第二开口暴露出所述牺牲层；步骤S15，去除所述牺牲层，暴露出所述下电极的外侧壁；步骤S16，在所述下电极暴露的表面上覆盖介质层；步骤S17，在所述介质层暴露的表面上覆盖上电极，形成所述电容。

图2A～图2O是本发明半导体存储器中的电容的制备方法的一具体实施方式的工艺流程图。

请参阅图2A及步骤S10，提供一半导体基底200。

所述半导体基底200可为具有器件结构层的半导体基底。例如，在本具体实施方式中，所述半导体存储器为动态随机存取存储器(DRAM)，则在该步骤之前，可采用常规方法形成具有字线、位线的半导体基底。

进一步，为了将所述电容与字线的源/漏极电连接，所述半导体基底200上还制作有间隔排列的电容接触垫2001。其中，在所述半导体基底200中还设置有电容插塞2002，所述电容插塞2002将所述电容接触垫2001与字线的源/漏极电连接。

下面举例说明在所述半导体基底200中形成所述电容接触垫2001的方法，图3A～图3E是在所述半导体基底200中形成所述电容接触垫2001的方法的工艺流程图。

请参阅图3A及图3B，其中，图3B是图3A的顶视图，在一半导体衬底301上形成金属钨层302、碳层303、氮化硅层304及非晶硅层305。其中，所述半导体衬底301中具有电容插塞2002，所述电容插塞2002与字线(附图中未绘示)的源/漏极电连接，所述金属钨层302覆盖所述电容插塞2002及所述半导体衬底301。所述非晶硅层305被图形化，形成沿第一方向(如图3B中的Y方向)延伸的多个条状结构。图形化所述非晶硅层305的方法可为本领域常规的方法，例如，在所述非晶硅层305上覆盖掩膜层及光阻层，并对光阻层进行图形化，形成沿第一方向(Y方向)的图形窗口，再采用刻蚀等方法将光阻层的图形转移到所述非晶硅305上，形成图形化的非晶硅层305。其中，进一步，可采用在光阻层的图形窗口中形成间隔立壁的方式(double pattern)将光阻层中的图形转移到所述非晶硅层305上，从而使得图形化后的非晶硅层305的尺寸满足需求。

请参阅图3C及图3D，其中图3D是图3C的顶视图，再次对所述非晶硅层305进行图形化处理，形成柱状的非晶硅层305，所述柱状的非晶硅层305与后续形成的电容接触垫的位置对应。在该步骤中，可采用与上述相同的方法对非晶硅层305进行图形化。例如，在所述非晶硅层305上覆盖掩膜层及光阻层，并对光阻层进行图形化，形成沿第二方向(X方向)的图形窗口，再采用刻蚀等方法将光阻层的图形转移到所述非晶硅305上，形成柱状的非晶硅层305。

请参阅图3E，将所述非晶硅层305的图形转移到所述金属钨层302，形成所述电容接触垫201。在该步骤中采用的方法为常规的光刻及刻蚀的方法，不再赘述。

进一步，在本具体实施方式中，在步骤S10之后，请参阅图2B，在所述半导体基底200上形成一底部支撑层202，所述底部支撑层202覆盖所述半导体基底200及所述电容接触垫201。所述底部支撑层202包括但不限于氮化硅层或者氧化硅层。在后续工艺中，所述下电极的底部侧壁与所述底部支撑层202接触，所述底部支撑层202用于进一步支撑所述下电极，进而进一步支撑所述电容，从而避免所述电容倾斜。

请参阅步骤S11及图2C，在所述半导体基底200上形成牺牲层210及顶部支撑层220。具体地说，在本具体实施方式中，在所述底部支撑层202上形成所述牺牲层210及所述顶部支撑层220。所述牺牲层210包括但不限于氧化物绝缘层，所述顶部支撑层220包括但不限于含有氮化硅的绝缘层。

其中，所述顶部支撑层220至少包括依次设置的两层子支撑层，所述子支撑层的硬度依次增加。具体的说，在本具体实施方式中，所述顶部支撑层220包括依次设置的第一子支撑层221及第二子支撑层222，所述第二子支撑层222的硬度大于所述第一子支撑层221的硬度。在本发明其他具体实施方式中，也可设置多层子支撑层，所述子支撑层的硬度依次增加。

使所述子支撑层的硬度依次增加的一种方法为，在形成所述顶部支撑层220的步骤中，形成多层子支撑层的工艺温度逐渐升高。进一步，当所述顶部支撑层220为氮化硅层时，形成所述子支撑层的温度范围为400～700摄氏度。具体地说，形成所述第一子支撑层221的工艺温度小于形成所述第二子支撑层222的工艺温度。例如，在一具体实施方式中，形成所述第一子支撑层221的工艺温度为500摄氏度，形成所述第二子支撑层222的工艺温度为550摄氏度。

使所述子支撑层的硬度依次增加的另一种方法为，在形成所述顶部支撑层220的步骤中，多层子支撑层的碳掺杂浓度逐渐增大。具体地说，所述第一子支撑层221的碳掺杂浓度小于所述第二子支撑层222的碳掺杂浓度。例如，在一具体实施方式中，不对所述第一子支撑层221进行碳掺杂，所述第一子支撑层221为氮化硅层，即所述第一子支撑层221的碳掺杂浓度为零，对所述第二子支撑层222进行碳掺杂，所述第二子支撑层222为掺杂有碳的氮化硅层，即所述第二子支撑层222的碳掺杂浓度不为零。可以理解的是，在本发明其他具体实施方式中，所述第一子支撑层221的碳掺杂浓度也可以不为零，只要满足第一子支撑层221的碳掺杂浓度低于第二子掺杂层222的碳掺杂浓度即可。

在本具体实施方式中，为了进一步加强对形成的电容的支撑，在所述半导体基底上形成所述牺牲层及所述顶部支撑层的步骤进一步包括如下步骤：在所述半导体基底200上形成第一牺牲层211、中间支撑层230、第二牺牲层212及所述顶部支撑层220，其中，所述第一牺牲层211及所述第二牺牲层212作为所述牺牲层210。所述第一牺牲层211与所述第二牺牲层212的材料可为同种材料层，例如所述第一牺牲层211与所述第二牺牲层212均为氧化物绝缘层。所述中间支撑层230包括但不限于氮化硅层。所述中间支撑层230能够对所述下电极的中部起到支撑作用，进而避免后续形成的电容倾倒。

请参阅步骤S12、图2D、图2E及图2F，图形化所述顶部支撑层220形成第一开口223，并去除部分所述牺牲层210，形成电容孔250。

具体的说，请参阅图2D，在所述顶部支撑层220上形成掩膜层240及光阻层241，所述光阻层241具有图形窗口242。请参阅图2E及图2F，其中，图2E为顶视图，图2F为沿图2E的A-A线的剖视图，刻蚀所述掩膜层240，并图形化所述顶部支撑层220，形成所述第一开口223；沿所述第一开口223刻蚀所述第一开口223正下方的所述第一牺牲层211、所述中间支撑层230、所述第二牺牲层212及所述底部支撑层202，以所述电容接触垫201作为刻蚀停止层。在刻蚀后，去除所述掩膜层240及光阻层241，形成电容孔250。在该步骤中，所述电容接触垫201暴露于所述电容孔250。

请参阅步骤S13及图2G，在所述电容孔250中形成下电极260，所述下电极260覆盖所述电容孔250的内壁，所述下电极260的材料包括但不限于TiN。具体地说，所述下电极260覆盖所述电容孔250的侧壁及底面。在本具体实施方式中，所述下电极260与所述电容接触垫201电连接。并且，所述下电极260的底部侧壁与所述底部支撑层202的侧面接触，所述底部支撑层202为所述下电极260的底部提供支撑，以避免后续形成的所述电容倾倒的情况发生。所述底部支撑层202支撑所述下电极260的底部，所述中间支撑层230支撑所述下电极260的中部，所述顶部支撑层220支撑所述下电极260的顶部，从而能够进一步避免后续形成的所述电容倾倒的情况发生。

通常，在实际工艺中，在沉积所述下电极260时，在所述顶部支撑层220的上表面也会沉积所述下电极260，则在沉积所述下电极260后，对所述下电极260进行回刻，去除所述顶部支撑层220的上表面的下电极260，仅保留在所述电容孔250内的下电极260。

请参阅步骤S14、图2H、图2I及图2J，图形化所述顶部支撑层220，形成第二开口224，所述第二开口224与相邻的三个所述电容孔250相交，所述第二开口224暴露出所述牺牲层210。

具体地说，请参阅图2H，在所述顶部支撑层220上形成掩膜层270、及光阻层271。所述光阻层271具有图形窗口272。所述图形窗口272与部分所述顶部支撑层220对应。请参阅图2I及图2J，其中图2I为顶视图，图2J为沿图2I中A-A线剖视图，沿所述图形窗口272刻蚀所述掩膜层270及所述顶部支撑层220，形成所述第二开口224，以暴露出部分所述牺牲层210。

如背景技术所述，在动态随机存取存储器的电容的制备过程中，需要经历两次湿法刻蚀掏空电容的支撑层，电容在一定程度上存在倾倒的可能性。为了避免所述电容倾倒，可通过增加支撑层的厚度来加强支撑层对电容的支撑。发明人发现，当顶部支撑层220的厚度范围为130～300nm时，其在满足对电容的足够的支撑强度的同时，不会影响存储器的性能。

发明人又发现，当对顶部支撑层220进行图形化时(如步骤S14)，随着顶部支撑层220的厚度的增加，顶部支撑层220图形化形成的窗口的轮廓会逐渐倾斜，关键尺寸会逐渐缩小，导致后续去除牺牲层及沉积介质层的工艺难以进行。本发明将所述顶部支撑层220设置为多层结构，且其硬度逐渐增大，使得在对顶部支撑层220进行图形化时，顶部支撑层220图形化形成的窗口的轮廓能够保持，使得关键尺寸不会逐渐缩小，从而避免对后续工艺的影响。

在本具体实施方式中，可采用含氯气的混合气体作为刻蚀气体对所述顶部支撑层220进行刻蚀，以去除部分所述顶部支撑层220。在本发明其他具体实施方式中，为了进一步保持所述顶部支撑层220图形化形成的窗口的轮廓，可采用如下方法：首先采用碳氟基气体刻蚀所述顶部支撑层220，并暴露出所述牺牲层210。采用碳氟基气体刻蚀所述顶部支撑层220能够保持顶部支撑层220图形化形成的窗口的轮廓，但是，碳氟基气体易与下电极260反应而生成副产物，而导致下电极260之间短路。则在形成所述窗口后，采用氧化性气体去除所述副产物，从而能够在保持顶部支撑层220图形化形成的窗口的轮廓的同时，避免下电极之间短路。所述氧化性气体可为含有氯气的刻蚀气体。

请参阅步骤S15，去除所述牺牲层210，暴露出所述下电极260的侧壁。在该步骤中，通过所述顶部支撑层220形成的所述第二开口224对所述牺牲层210进行酸洗，去除所述牺牲层210，所述下电极260被所述牺牲层覆盖的外侧壁被暴露。在本具体实施方式中，请参阅图2K，通过所述第二开口224对所述第二牺牲层212进行酸洗，去除所述第二牺牲层212，暴露所述电容孔250外侧壁及所述中间支撑层230；请参阅图2L，在去除所述第二牺牲层212后，去除所述第二开口224下方的所述中间支撑层230，形成第三开口225，所述第三开口225暴露所述第一牺牲层211，所述第三开口225用于提供去除第一牺牲层211的窗口，其他区域的所述中间支撑层230被保留，以用于支撑所述下电极260，避免其倾斜；请参阅图2M，通过所述第三开口225对所述第一牺牲层211进行酸洗，去除所述第一牺牲层211，所述下电极260的外侧壁被暴露，所述底部支撑层202顶面被暴露。

请参阅步骤S16及图2N，在所述下电极260暴露的表面上覆盖介质层280。所述介质层280覆盖所述下电极260、所述顶部支撑层220、所述中间支撑层230及所述底部支撑层202暴露的表面。在本具体实施方式中，所述介质层280还覆盖所述顶部支撑层220的上表面。所述介质层280包括但不限于高K介质层。

请参阅步骤S17及图2O，在所述暴露的介质层280表面形成上电极290，形成所述电容。所述上电极290为平板形，其填充所述下电极260形成的凹槽及所述顶部支撑层220下方的区域。所述下电极260、介质层280及上电极290形成所述电容。

本发明半导体存储器中的电容的制备方法为了避免电容倾斜，增加了顶部支撑层的厚度，且所述顶部支撑层由硬度逐渐增大的多层子支撑层组成，在图形化所述顶部支撑层时，能够保持窗口的轮廓，从而在避免电容倾斜的同时不会影响后续的牺牲层的去除及介质层的沉积。

本发明还提供一种采用上述的制备方法制备的电容。图4是电容的一具体实施方式的结构示意图。请参阅图4，所述电容设置在半导体存储器的半导体基底400上，在本具体实施方式中，所述半导体基底400包括电容接触垫4001。所述电容接触垫4001与位于所述半导体基底400中的电容插塞4002电连接，所述电容插塞4002与字线(附图中未绘示)的源/漏极电连接。

所述电容包括顶部支撑层420、下电极460、介质层480及上电极490。

所述顶部支撑层420设置在所述半导体基底400上方。所述顶部支撑层420与所述半导体基底400之间具有一距离，即所述顶部支撑层420与所述半导体基底400不接触。

所述顶部支撑层420至少包括依次设置的两层子支撑层，所述子支撑层的硬度依次增加。在本具体实施方式中，所述顶部支撑层420包括依次设置的第一子支撑层421及第二子支撑层422，所述第一子支撑层421的硬度小于所述第二子支撑层422的硬度。

所述顶部支撑层420具有第二开口。所述下电极460呈凹槽形，与所述第二开口对应设置，并沿所述第二开口朝向所述半导体基底400延伸。所述下电极460的底部外表面与所述半导体基底400中的电容接触垫4001电连接，所述顶部支撑层420连接所述下电极460的顶部外侧壁，所述下电极460的中部位于所述支撑层420与所述半导体基底400之间。所述顶部支撑层420支撑所述下电极460，以避免电容倾斜。

所述介质层480覆盖暴露的所述下电极460、所述顶部支撑层420、中间支撑层430及底部支撑层402的表面。在本具体实施方式中，所述介质层480还覆盖所述支撑层420的上表面。

所述上电极490覆盖所述介质层480暴露的表面。在本具体实施方式中，所述上电极490为平板电极，具体地说，所述下电极490填充所述上电极460的凹槽，且所述下电极490填充所述半导体基底400与所述顶部支撑层420之间。所述下电极490包括但不限于多晶硅。

进一步，所述电容还包括中间支撑层430，所述中间支撑层430设置在所述顶部支撑层420与所述半导体基底400之间，且所述中间支撑层430连接所述上电极460的中间外侧壁，以支撑所述上电极460。所述中间支撑层430能够支撑所述上电极460的中部，以进一步避免电容倾斜的情况发生。

进一步，所述电容还包括底部支撑层402，所述底部支撑层402设置在所述半导体基底400上，且包围所述电容接触垫4002的侧壁，所述底部支撑层402的顶面高于所述电容接触垫4002，使得所述底部支撑层402连接所述下电极460的底部外侧壁，以支撑所述下电极460。

在本发明电容结构中，所述底部支撑层402支撑所述电容的底部，所述中间支撑层430支撑所述电容的中部，所述顶部支撑层420支撑所述电容的顶部，从而能够进一步避免所述电容倾倒的情况发生。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (19)

1.一种半导体存储器中电容的制备方法，其特征在于，包括如下步骤：

提供一半导体基底；

在所述半导体基底上形成牺牲层及顶部支撑层，其中，所述顶部支撑层至少包括依次设置的两层子支撑层，所述子支撑层的硬度依次增加；

图形化所述顶部支撑层形成第一开口，并去除部分所述牺牲层，形成电容孔；

在所述电容孔中形成下电极，所述下电极覆盖所述电容孔的内壁；

图形化所述顶部支撑层形成第二开口，所述第二开口暴露出所述牺牲层；

去除所述牺牲层，暴露出所述下电极的外侧壁；

在所述下电极暴露的表面上覆盖介质层；

在所述介质层暴露的表面上覆盖上电极，形成所述电容。

2.根据权利要求1所述的半导体存储器中电容的制备方法，其特征在于，在形成所述顶部支撑层的步骤中，形成多层子支撑层的工艺温度逐渐升高。

3.根据权利要求2所述的半导体存储器中电容的制备方法，其特征在于，所述温度范围为400～700摄氏度。

4.根据权利要求1所述的半导体存储器中电容的制备方法，其特征在于，在形成所述顶部支撑层的步骤中，多层子支撑层的碳掺杂浓度逐渐增大。

5.根据权利要求4所述的半导体存储器中电容的制备方法，其特征在于，最底层的子支撑层的碳掺杂浓度为零。

6.根据权利要求1～5任意一项所述的半导体存储器中电容的制备方法，其特征在于，所述顶部支撑层的厚度范围为130～300nm。

7.根据权利要求1所述的半导体存储器中电容的制备方法，其特征在于，图形化所述顶部支撑层形成第二开口的步骤还包括如下步骤：

采用碳氟基气体刻蚀所述顶部支撑层，并暴露出所述牺牲层，所述碳氟基气体与所述下电极反应产生副产物；

采用氧化性气体去除所述副产物。

8.根据权利要求7所述的半导体存储器中电容的制备方法，其特征在于，所述氧化性气体为含氯气体。

9.根据权利要求1所述的半导体存储器中电容的制备方法，其特征在于，在所述半导体基底上形成所述牺牲层及所述顶部支撑层的步骤进一步包括如下步骤：

在所述半导体基底上形成第一牺牲层、中间支撑层、第二牺牲层及所述顶部支撑层，其中，所述第一牺牲层及所述第二牺牲层作为所述牺牲层。

10.根据权利要求9所述的半导体存储器中电容的制备方法，其特征在于，图形化所述顶部支撑层形成第一开口，并去除部分所述牺牲层的步骤进一步包括如下步骤:刻蚀所述第一开口正下方的所述第一牺牲层、所述中间支撑层及所述第二牺牲层，形成所述电容孔。

11.根据权利要求9所述的半导体存储器中电容的制备方法，其特征在于，所述制备方法还包括如下步骤：

在形成所述牺牲层及所述顶部支撑层的步骤之前，在所述半导体基底上形成间隔排列的电容接触垫；

在所述半导体基底上形成底部支撑层，所述底部支撑层覆盖所述电容接触垫。

12.根据权利要求11所述的半导体存储器中电容的制备方法，其特征在于，在去除部分所述牺牲层形成电容孔的步骤中，所述电容孔暴露出所述底部支撑层内的所述电容接触垫；在所述电容孔中形成下电极的步骤中，所述下电极与所述电容接触垫连接。

13.根据权利要求12所述的半导体存储器中电容的制备方法，其特征在于，在图形化所述顶部支撑层形成第二开口的步骤中，所述第二开口间隔排列，并与相邻的三个所述电容孔相交，所述第二开口暴露所述第二牺牲层；

去除所述牺牲层的步骤还包括如下步骤：

去除所述第二牺牲层，暴露所述电容孔外侧壁及所述中间支撑层；

去除所述第二开口下方的所述中间支撑层，形成第三开口，所述第三开口暴露所述第一牺牲层；

去除所述第一牺牲层，暴露所述底部支撑层顶面。

14.根据权利要求13所述的半导体存储器中电容的制备方法，其特征在于，在所述下电极暴露的表面上覆盖介质层的步骤还包括如下步骤：

所述介质层覆盖暴露的所述下电极表面及所述顶部支撑层、所述中间支撑层和所述底部支撑层表面。

15.一种采用权利要求1～14任意一项所述的制备方法制备的电容，所述电容设置在半导体存储器的半导体基底上，其特征在于，所述电容包括：

顶部支撑层，设置在所述半导体基底上方，且与所述半导体基底之间具有一距离，所述顶部支撑层具有第二开口，所述顶部支撑层至少包括依次设置的两层子支撑层，所述子支撑层的硬度依次增加；

下电极，呈凹槽形，与所述第二开口对应设置，并沿所述第二开口朝向所述半导体基底延伸，且所述下电极的底部外表面与所述半导体基底电连接，所述顶部支撑层连接所述下电极的顶部外侧壁；

介质层，覆盖所述下电极暴露的表面；

上电极，覆盖所述介质层暴露的表面。

16.根据权利要求15所述的电容，其特征在于，所述介质层还覆盖所述顶部支撑层的上表面。

17.根据权利要求15所述的电容，其特征在于，所述上电极填充所述下电极的凹槽及所述半导体基底与所述顶部支撑层之间的区域。

18.根据权利要求15所述的电容，其特征在于，所述电容还包括中间支撑层，所述中间支撑层设置在所述顶部支撑层与所述半导体基底之间，且所述中间支撑层连接所述下电极的中间外侧壁，以支撑所述下电极。

19.根据权利要求15所述的电容，其特征在于，所述电容还包括底部支撑层，所述底部支撑层设置在所述半导体基底上，且所述底部支撑层连接所述下电极的底部外侧壁，以支撑所述下电极。

Images