CN208240669U - 电容器及半导体存储器 - Google Patents

Abstract

本实用新型涉及一种电容器及半导体存储器，包括在衬底上设置绝缘层，绝缘层中设置存储节点接触塞；下电极经由电容支撑结构设置在存储节点接触塞上；电容支撑结构设置在绝缘层上，电容支撑结构中形成电容成型孔；电容支撑结构中形成有显露多个邻近的电容成型孔的电容开孔；下电极的端口显露于电容开孔中；上电极包括上电极填充物，上电极填充物填充在电容成型孔中；下电极显露于电容开孔内的端口高度平齐于电容支撑结构的顶部支撑层的上表面。本实用新型由于对电容支撑结构进行了改进，使得下电极在电容开孔内和电容开孔外的孔壁高度相等，且下电极显露于电容开孔内的端口高度平齐于电容支撑结构的顶部支撑层的上表面，因此增加了电极接触面积。

Description

电容器及半导体存储器

技术领域

本实用新型涉及半导体技术领域，特别涉及一种电容器及半导体存储器。

背景技术

由于半导体生产工艺越来越精密，半导体集成电路密度以及器件的运行速度大幅提高。如今集成电路组件的尺寸已从亚微米进入到纳米级的工艺领域。对于动态随机存取存储器来说，代表每单元电容截面积及电容间距越来越小。然而，由于终端应用软件的运算能力越发强大，因此对于内存容量的需要越来越大。

一般为了提高电容器的单位面积电容值增加电荷储存能力，常使用的方法有以下几种：增加介电材料的介电系数、减少介电层的厚度或增加电容器的电极接触面积等。但是，在微影工艺技术的范畴内，因为曝光分辨率的缘故或者光刻胶材料本身的特性，使光阻的图案线宽受到限制，此限制会连带影响到上述的增加电容器的电极接触面积方式的发展。另一方面，现有的电容结构存在一定的缺陷，在对电容支撑结构100上的掩膜层110的氮化物层111蚀刻时(如图1所示)，会同时蚀刻掉部分下电极层120，以便更好的蚀刻电容支撑结构110内部的介质氧化物130材料。但是这种情况会导致下电极层120的整体高度降低(如图2所示)，从而导致电容的接触面积减少。

在背景技术中公开的上述信息仅用于加强对本实用新型的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。

实用新型内容

有鉴于此，本实用新型实施例提供一种电容器及半导体存储器，以解决或缓解现有技术中存在的技术问题，至少提供一种有益的选择。

本实用新型实施例的技术方案是这样实现的：

根据本实用新型的第一方面提供一种电容器，包括：

衬底，所述衬底上设置绝缘层，所述绝缘层中间隔设置若干存储节点接触塞；

下电极，经由电容支撑结构间隔设置在所述存储节点接触塞上；所述电容支撑结构设置在所述绝缘层上，所述电容支撑结构中形成有若干电容成型孔，以配置所述下电极；所述电容支撑结构中形成有显露多个邻近的所述电容成型孔的电容开孔；所述下电极的端口显露于所述电容开孔中；以及

上电极，包括上电极填充物，所述上电极填充物填充在所述电容成型孔中，且经由所述电容开孔填充在所述电容支撑结构的内部和外部；

其中，所述下电极显露于所述电容开孔内的端口高度平齐于所述电容支撑结构的顶部支撑层的上表面。

在一些实施例中，还包括电容介质层，形成在所述下电极的表面以及所述电容支撑结构的各支撑层表面；

所述上电极还包括上电极层，所述上电极层覆盖在所述电容介质层的表面，所述上电极填充物与在所述上电极层表面接合。

在一些实施例中，所述电容介质层具有三层电介质结构，第一层电介质结构与所述下电极的表面及所述支撑层表面接合，所述第一层电介质结构的材料包含钛氧化物；第二层电介质结构设置于所述第一层电介质结构上，所述第二层电介质结构的材料包含氧化铝；第三层电介质结构设置于所述第二层电介质结构上，所述第三层电介质结构的材料包含锆氧化物。

在一些实施例中，所述电容介质层的厚度不大于10nm，且所述第二层电介质结构的厚度介于1-2nm。

在一些实施例中，所述支撑层包括底部支撑层，中部支撑层和顶部支撑层，所述底部支撑层与所述绝缘层接合。

在一些实施例中，所述下电极在所述电容开孔内和在所述电容开孔外的孔壁高度相等，并且所述下电极的其余顶部端口连接于所述电极支撑结构的所述顶部支撑层的上表面。

在一些实施例中，所述上电极填充物的材料包含硅锗。

在一些实施例中，所述电容开孔开设在由至少五个所述电容成型孔所围成的所述电容支撑结构区域中。

在一些实施例中，所述电容成型孔的位置与所述存储节点接触塞的位置相对应，并且所述电容成型孔的底部开口尺寸不小于所述存储节点接触塞的表面尺寸。

本实用新型的第二方面提供了一种半导体存储器，包括上述电容器。

本实用新型实施例由于采用以上技术方案，其具有以下优点：1、本实用新型由于对电容支撑结构进行了改进，不对电容成型孔的孔壁下电极层进行蚀刻，使得下电极在电容开孔内和电容开孔外的孔壁高度相等，且下电极显露于电容开孔内的端口高度平齐于电容支撑结构的顶部支撑层的上表面，因此增加了电极接触面积，提高了电容器的电荷存储能力。2、本实用新型的上电极层与下电极层之间的电容介质层由于采用三层结构，且在中间电介质结构中加入了氧化铝，因此抑制了电容器的漏电流，使得电容的性能提高。3、本实用新型的上电极填充物由于采用SiGe作为半导连接线，因此提高了连接效率和电容传输速度。4、本实用新型由于在电容支撑结构上形成新结构的掩膜层，沉积填充掩膜在电容成型孔中并覆盖电容支撑结构的顶部支撑层，防止在形成电容开孔时下电极层被蚀刻，使蚀刻后的下电极层仍保持完成，增加了电极接触面积。

上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本实用新型进一步的方面、实施方式和特征将会是容易明白的。

附图说明

在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本实用新型公开的一些实施方式，而不应将其视为是对本实用新型范围的限制。

图1为现有技术中电容支撑结构上沉积掩膜层的示意图。

图2为现有技术中蚀刻掩膜层的示意图。

图3为本实用新型实施例的电容器的示意图。

图4为图3中电容成型孔区域的俯视剖面图。

图5为本实用新型实施例的电容介质层的俯视剖面图。

图6a为本实用新型实施例的五个电容成型孔所围成的电容支撑结构区域中开设电容开孔的俯视图。

图6b为本实用新型实施例的六个电容成型孔所围成的电容支撑结构区域中开设电容开孔的俯视图。

图6c为本实用新型实施例的七个电容成型孔所围成的电容支撑结构区域中开设电容开孔的俯视图。

图6d为本实用新型实施例的八个电容成型孔所围成的电容支撑结构区域中开设电容开孔的俯视图。

图7为本实用新型实施例的电容器制造方法的流程图。

图8为本实用新型实施例的电容支撑结构的示意图。

图9为本实用新型实施例在电容支撑结构上形成掩膜层的示意图。

图10为本实用新型实施例蚀刻掩膜层的氧化物的示意图。

图11为本实用新型实施例蚀刻掩膜层的示意图。

图12为本实用新型实施例形成电容开孔的示意图。

图13为本实用新型实施例形成电容介质层的示意图。

图14为本实用新型实施例形成下电极层的示意图。

图15为本实用新型实施例蚀刻掩膜层的第二掩膜的示意图。

图16为本实用新型实施例蚀刻掩膜层的第一掩膜的示意图。

图17为本实用新型实施例蚀刻全部第二掩膜的示意图。

图18为本实用新型实施例蚀刻全部氧化物的示意图。

图19为本实用新型实施例形成上电极层的示意图。

附图标号说明：

现有技术：

100-电容支撑结构； 110-掩膜层； 111-氮化物层；

120-下电极层； 130-介质氧化物。

本实用新型：

200-衬底； 210-绝缘层； 220-存储节点接触塞；

600-下电极； 610-下电极层； 300-电容支撑结构；

320-电容成型孔； 330-电容开孔； 350-电容介质层；

400-上电极； 410-上电极填充物； 420-上电极层；

311-支撑层； 3111-底部支撑层； 3112-中部支撑层；

3113-顶部支撑层； 351-第一层电介质结构；

352-第二层电介质结构； 353-第三层电介质结构； 500-掩膜层；

510-填充掩膜； 520-第一掩膜； 530-第二掩膜；

360-牺牲层； 361-第一牺牲层； 362-第二牺牲层；

363-第三牺牲层； 700-淘空开口； S100～S700-步骤。

具体实施方式

在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本实用新型的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。

在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或组件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本实用新型中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个组件内部的连通或两个组件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。

在本实用新型中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。

下文的公开提供了许多不同的实施方式或例子用来实现本实用新型的不同结构。为了简化本实用新型的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本实用新型。此外，本实用新型可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本实用新型提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

定义本实用新型各附图的上方位为“上”，各附图的下方位为“下”。应当理解为各实施例中限定的“上”和“顶部”即为各附图中的上侧位置，“底部”和“下”即为各附图中的下侧位置。其他有关方位描述的词语均应当理解为以上述定义为参考基准而描述的位置关系。

根据本实用新型实施例提供一种电容器，如图3所示，包括：

衬底200，衬底200上设置绝缘层210。绝缘层210中间隔设置若干存储节点接触塞220。

下电极600，经由电容支撑结构300间隔设置在存储节点接触塞220上。电容支撑结构300设置在绝缘层210上，电容支撑结构300中形成有若干电容成型孔320，以配置下电极600。电容支撑结构300中形成有显露多个邻近的电容成型孔320的电容开孔330。下电极600的端口显露于电容开孔330中。其中，各电容成型孔320的孔壁上的下电极层610组成下电极600。

上电极400，包括上电极填充物410，上电极填充物410填充在电容成型孔320中。上电极填充物410还经由电容开孔330填充在电容支撑结构300的内部和外部。电容支撑结构300的外部可包含电容开孔330内部空间。电容支撑结构300的内部可以理解为电容支撑结构300的各支撑层311之间的空间。支撑层311至少包括底部支撑层3111，中部支撑层3112和顶部支撑层3113。

其中，下电极600显露于电容开孔330内的端口高度平齐于电容支撑结构300的顶部支撑层3113的上表面。下电极600在电容开孔330内和在电容开孔330外的孔壁高度相等。(即电容成型孔320的孔壁高度与电容开孔330的孔壁高度相等)。由于电容成型孔320与电容开孔330的高度与电容支撑结构300的高度相等，因此增加了电容器的电极接触面积，提高了电容器的电荷存储能力。

在一个实施例中，如图3、图4所示，还包括电容介质层350，电容介质层350覆盖在下电极600的表面以及电容支撑结构300的各支撑层311表面。下电极600的表面可以理解为下电极层610的表面。各支撑层311的表面可以理解为底部支撑层3111，中部支撑层3112和顶部支撑层3113的表面。

上电极400还包括上电极层420，上电极层420覆盖在电容介质层350的表面。上电极填充物410与上电极层420的表面接合。

在一个实施例中，电容介质层350具有三层电介质结构。如图5所示，第一层电介质结构351的材料包含钛氧化物(TiOx)。第二层电介质结构352的材料包含氧化铝(Al₂O₃)。第三层电介质结构353的材料包含锆氧化物(ZrOx)。第一层电介质结构351与下电极600及各支撑层311的表面接合。第二层电介质结构352设置于第一层电介质结构351上。第三层电介质结构353设置于第二层电介质结构352上。由于电容介质层350为三层结构，且在中间层(即第二层电介质结构352)中加入了氧化铝，因此形成的TiOx/Al₂O₃/ZrOx的组合优化了电容介质层350的结构和性能，并且Al₂O₃加入可以抑制泄漏电流，使得电容的性能提高。

需要说明的是，下电极600的表面可以理解为下电极层610的内、外表面。内表面为显露于电容支撑结构300各支撑层311之间的空间中的表面，外表面为显露于电容支撑结构300外部的表面。第一层电介质结构351与电容支撑结构300的表面接合，可以理解为第一层电介质结构351与顶部支撑层3113和中部支撑层3112的上下表面接合，与底部支撑层3111的上表面接合。

在一个实施例中，当电容介质层350包括第一层电介质结构351、第二层电介质结构352和第三层电介质结构353三层电介质结构时，电容介质层350的总厚度不大于10nm，且第二层电介质结构352的厚度介于1-2nm。

在一个实施例中，上电极填充物包含SiGe(锗硅)和/或Poly(多晶硅)。优选地，上电极填充物包含SiGe。当采用SiGe作为电容连接材料时，由于Ge的带隙宽度比Si小，电子迁移率比Si高，所以SiGe缩短电子在基区的渡越时间，器件速度得以大幅度提高，提高了连接效率和电容传输速度。

在一个实施例中，如图6a所示，电容开孔330开设在由至少五个电容成型孔320所围成的电容支撑结构300区域中。在一个电容支撑结构300中可在不同位置开设多个电容开孔330，且各电容开孔330的形状尺寸可不同。

其中，各电容开孔330的形状尺寸可不同可以理解为，包括在五个电容成型孔320所围成的电容支撑结构300区域中开设电容开孔330，同时还包括在六个(如图6b)、七个(如图6c)、八个(如图6d)甚至更多个电容成型孔320所围成的电容支撑结构300区域中开设电容开孔330。

在一个实施例中，电容开孔330的端口长度不小于70nm。

在一个具体的实施方式中，如图6a所示，电容开孔330开设在五个电容成型孔320围成的区域中时，电容开孔330的端口长度为70-90nm。

在一个实施例中，如图3所示，电容成型孔320的位置与存储节点接触塞220的位置相对应，并且电容成型孔320的底部开口尺寸不小于存储节点接触塞220的表面尺寸。电容成型孔320中的下电极600与存储节点接触塞220接合，电容开孔330中的下电极600与绝缘层210接合。

本实用新型的实施例还提供了一种电容器制造方法，如图7所示，包括：

步骤S100：如图8所示，提供电容支撑结构300，在电容支撑结构300的电容成型孔320表面形成有下电极层610。下电极层610构成电容器的下电极600。在电容支撑结构300的内部形成牺牲层360。优选的，下电极层610的厚度为10-15nm。

步骤S200：如图9所示，形成掩膜层500在电容支撑结构300上，包括沉积填充掩膜510在电容支撑结构300的顶部支撑层表面3113和电容成型孔320中。以及在填充掩膜510表面沉积表面掩膜。填充掩膜510用于防止在表面掩膜的图形打开过程中下电极层610被蚀刻。

步骤S300：如图10所示，图案化掩膜层500，包括定义多个淘空开口700在掩膜层500中。淘空开口700显露电容支撑结构300在多个邻近的电容成型孔320间的区域。蚀刻淘空开口700区域内的表面掩膜520、部分填充掩膜510以及顶部支撑层3113，以暴露淘空开口700区域内的电容成型孔320中的下电极层610的顶部。

步骤S400：如图11所示，去除掩膜层500，包括蚀刻淘空开口700区域外的掩膜层500，以暴露顶部支撑层3113。以及蚀刻淘空开口700区域内的电容成型孔320中的填充掩膜510，并保留电容成型孔320中完整的下电极层610。以及，经由显露于淘空开口700的牺牲层360的部位，蚀刻淘空开口700区域外的电容支撑结构300内部的顶部牺牲层363。

步骤S500：如图12所示，蚀刻对应于淘空开口700区域中的电容支撑结构300，以形成电容开孔330。蚀刻淘空开口700区域外的电容支撑结构300内部的牺牲层360。

步骤S600：如图13所示，形成电容介质层350在下电极层610的内表面和外表面。

步骤S700：如图3所示，形成上电极400在电容介质层350表面。

在一个实施例中，下电极600在电容开孔330内和在电容开孔330外的孔壁高度相等。并且下电极600的顶部端口与电容支撑结构300的顶部支撑层3113的上表面平齐。由于电容成型孔320与电容开孔330的高度与电容支撑结构300的高度相等，因此增加了电容器的电极接触面积，提高了电容器的电荷存储能力。现有技术中由于电容成型孔一直处于裸露状态，因此在去除掩膜层110时，下电极层120持续受到干式刻蚀的较长时间影响，即过度蚀刻导致下电极层120在掩膜开孔内的形体被消耗。而在本实用新型实施例中，在去除掩膜层500时，下电极层610的表面被填充掩膜510保护，当蚀刻填充掩膜510时其余掩膜层500同时被消耗掉，因此下电极层610的表面受到较短时间的干式刻蚀，在表面掩膜层的图形打开过程中下电极层610不会被蚀刻消耗，进而避免出现现有技术的图1中掩膜层110的图形打开过程中下电极层120被蚀刻而局部消耗的问题。

在一个实施例中，步骤S100还包括形成电机支撑结构300，形成电机支撑结构300的步骤包括：

提供衬底200，在衬底200上形成绝缘层210，在绝缘层210中间隔形成多个存储节点接触塞220。

如图8、图14所示，形成牺牲层360在绝缘层210上，形成多个电容成型孔320在牺牲层360上，以及形成下电极层610在牺牲层360的顶部支撑层3113表面和电容成型孔320的表面，且下电极层610接合于存储节点接触塞220。使用氯气(Cl₂)蚀刻掉顶部支撑层3113表面的下电极层610，从而形成上述步骤S100中提供的电容支撑结构300。

其中，牺牲层360包括位于绝缘层210上的底部支撑层3111，位于底部支撑层3111上的第一牺牲层361、第二牺牲层362，位于第二牺牲层362上的中部支撑层3112，位于中部支撑层3112上的第三牺牲层363，以及位于第三牺牲层363上的顶部支撑层3113。

在一个实施例中，填充掩膜510的材料包含氧化物。表面掩膜包括依次沉积在填充掩膜510表面的第一掩膜520和第二掩膜530(如图9所示)。

在一个具体实施方式中，第一掩膜520的材料包含旋涂的碳层SOC(Spin oncarbon)，碳层中的主要成为C、H，且C:H的比例在9：1～8：1之间。第一掩膜520的厚度为200-300nm，主要是使填充掩膜510有好的选择比，同时使得第一掩膜520的制备工艺更简单。第二掩膜530的材料包含SiON，厚度为20-30nm，作为一层抗反射层，对淘空开口更好迁移。在另一个具体实施方式中，第一掩膜520的材料包含碳层。第二掩膜层530的材料包含介质抗反射涂层(Darc)。

在一个实施例中，步骤S300还包括：

如图15所示，根据淘空开口700区域，蚀刻掩膜层500的第二掩膜530至第一掩膜520表面。其中，可以通过CHF₃、CF₄和C₄F₈等气体组合对第二掩膜530进行蚀刻。

如图16所示，根据淘空开口700区域，蚀刻第一掩膜520至填充掩膜510表面。其中，可以通过O₂和COS等对第一掩膜520进行蚀刻。

如图10所示，蚀刻填充掩膜510至暴露出淘空开口700区域内的下电极层610，同时蚀刻淘空开口700区域外的掩膜层500的第二掩膜530至第一掩膜520表面，以及蚀刻淘空开口700区域内的顶部支撑层3113至显露出第三牺牲层363。其中，可以通过CH₂F₂、CF₄、CHF₃和Ar气体组合进行蚀刻。

如图17所示，蚀刻淘空开口700区域外的掩膜层500的第一掩膜520至显露出填充掩膜510。

如图11所示，蚀刻电容成型孔320中的填充掩膜510。蚀刻淘空开口700区域外的填充掩膜510至显露出顶部支撑层3113。以及用HF等溶剂各向同性蚀刻电容支撑结构300中的第三牺牲层363。

在一个实施例中，步骤S500中蚀刻淘空开口区域中的电容支撑结构300还包括：如图18所示，蚀刻淘空开口区域内的中部支撑层3112，可以通过CHF₃和/或CH₂F₂进行蚀刻。如图11、12所示，可以通过HF等溶剂各向同性蚀刻淘空开口区域内的第一牺牲层361、第二牺牲层362。步骤S500中蚀刻淘空开口区域外的电容支撑结构300的牺牲层360包括蚀刻第一牺牲层361和第二牺牲层362。

在一个实施例中，步骤S600中形成电容介质层350在电容支撑结构300和下电极层610表面，包括：

如图5所示，形成与下电极层表面610及电极支撑机构300表面接合的第一层电介质结构351，第一层电介质结构351的材料包含钛氧化物。

形成与第一层电介质结构351接合的第二层电介质结构352，第二层电介质结构352的材料包含氧化铝。

形成与第二层电介质结构352接合的第三层电介质结构353，第三层电介质结构353的材料包含锆氧化物。

在一个实施例中，步骤S700中形成上电极在电容介质层表面包括：

如图19所示，形成与第三层电介质结构353接合的上电极层420。上电极层420厚度为3-10nm。

如图3所示，在上电极层420表面形成上电极填充物410，上电极填充物410填充在电容成型孔320中，以及填充在电容支撑结构300的内部和外部。

在一个实施例中，上电极填充物410包含SiGe。采用SiGe作为电容连接材料时，由于Ge的带隙宽度比Si小，电子迁移率比Si高，所以SiGe缩短电子在基区的渡越时间，器件速度得以大幅度提高，提高了连接效率和电容传输速度。

在一个实施例中，如图6a所示，电容开孔330开设在由至少五个电容成型孔320所围成的电容支撑结构300区域中。在一个电容支撑结构300中可在不同位置开设多个电容开孔330，且各电容开孔330的形状尺寸可不同。

其中，各电容开孔330的形状尺寸可不同可以理解为，包括在五个电容成型孔320所围成的电容支撑结构300区域中开设电容开孔330，同时还包括在六个(如图6b)、七个(如图6c)、八个(如图6d)甚至更多个电容成型孔320所围成的电容支撑结构300区域中开设电容开孔330。

需要说明的是，上述电容器制造方法的实施例可用于制造上述任一实施例中的电容器。

本实用新型的实施例提供了一种半导体存储器，包括上述任一实施例所述的电容器。

以上，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种电容器，其特征在于，包括：

衬底，所述衬底上设置绝缘层，所述绝缘层中间隔设置若干存储节点接触塞；

下电极，经由电容支撑结构间隔设置在所述存储节点接触塞上；所述电容支撑结构设置在所述绝缘层上，所述电容支撑结构中形成有若干电容成型孔，以配置所述下电极；所述电容支撑结构中形成有显露多个邻近的所述电容成型孔的电容开孔；所述下电极的端口显露于所述电容开孔中；以及

上电极，包括上电极填充物，所述上电极填充物填充在所述电容成型孔中，且经由所述电容开孔填充在所述电容支撑结构的内部和外部；

其中，所述下电极显露于所述电容开孔内的端口高度平齐于所述电容支撑结构的顶部支撑层的上表面。

2.如权利要求1所述的电容器，其特征在于，还包括电容介质层，形成在所述下电极的表面以及所述电容支撑结构的各支撑层表面；

所述上电极还包括上电极层，所述上电极层覆盖在所述电容介质层的表面，所述上电极填充物与在所述上电极层表面接合。

3.如权利要求2所述的电容器，其特征在于，所述电容介质层具有三层电介质结构，第一层电介质结构与所述下电极的表面及所述支撑层表面接合，所述第一层电介质结构的材料包含钛氧化物；第二层电介质结构设置于所述第一层电介质结构上，所述第二层电介质结构的材料包含氧化铝；第三层电介质结构设置于所述第二层电介质结构上，所述第三层电介质结构的材料包含锆氧化物。

4.如权利要求3所述的电容器，其特征在于，所述电容介质层的厚度不大于10nm，且所述第二层电介质结构的厚度介于1-2nm。

5.如权利要求3所述的电容器，其特征在于，所述支撑层包括底部支撑层，中部支撑层和顶部支撑层，所述底部支撑层与所述绝缘层接合。

6.如权利要求1所述的电容器，其特征在于，所述下电极在所述电容开孔内和在所述电容开孔外的孔壁高度相等，并且所述下电极的其余顶部端口连接于所述电极支撑结构的所述顶部支撑层的上表面。

7.如权利要求1所述的电容器，其特征在于，所述上电极填充物的材料包含硅锗。

8.如权利要求1所述的电容器，其特征在于，所述电容开孔开设在由至少五个所述电容成型孔所围成的所述电容支撑结构区域中。

9.如权利要求1所述的电容器，其特征在于，所述电容成型孔的位置与所述存储节点接触塞的位置相对应，并且所述电容成型孔的底部开口尺寸不小于所述存储节点接触塞的表面尺寸。

10.一种半导体存储器，其特征在于，包括如权利要求1-9任一项所述的电容器。