CN112864153A - 半导体结构及其制备方法 - Google Patents
半导体结构及其制备方法 Download PDFInfo
- Publication number
- CN112864153A CN112864153A CN201911189498.XA CN201911189498A CN112864153A CN 112864153 A CN112864153 A CN 112864153A CN 201911189498 A CN201911189498 A CN 201911189498A CN 112864153 A CN112864153 A CN 112864153A
- Authority
- CN
- China
- Prior art keywords
- layer
- capacitor
- substrate
- contact structure
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000002360 preparation method Methods 0.000 title description 4
- 239000003990 capacitor Substances 0.000 claims abstract description 130
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 239000000463 material Substances 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 16
- 238000001259 photo etching Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 4
- 229910021334 nickel silicide Inorganic materials 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- -1 titanium nitride Chemical compound 0.000 description 4
- 229910021341 titanium silicide Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910017107 AlOx Inorganic materials 0.000 description 2
- 229910019897 RuOx Inorganic materials 0.000 description 2
- 229910018316 SbOx Inorganic materials 0.000 description 2
- 229910003134 ZrOx Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种半导体结构，包括：基底；第一支撑层，电容接触结构，形成于基底内，第一支撑层内形成有电容孔，电容接触结构延伸至第一支撑层内的部分与第一支撑层之间具有间隙；下电极层，包括主体部及延伸部；延伸部填充于间隙内，不仅下电极层的主体部接触电容接触结构，同时下电极层的延伸部接触电容接触结构靠近第一支撑层的侧面，使得下电极层与电容接触结构之间的接触面积增大，因此降低了接触电阻，同时主体部与延伸部共同组成下电极层使得下电极层呈嵌入第一支撑层与电容接触结构之间的状态，增加了下电极层的稳定性，能够在一定程度上防止电容侧倾或产生剥落缺陷，有利于动态存储器进一步缩小半导体元件的尺寸大小。
Description
技术领域
本发明涉及半导体领域，特别是涉及半导体结构及其制备方法。
背景技术
动态随机存取存储器(DRAM)单元包括用于存储电荷的电容器和存取电容器的晶体管。随着几何尺寸按照摩尔定律不断减小，集成电路内半导体元件的密度会随之增加，从而使半导体元件尺寸之间的间距会随之缩小，电容接触结构与电容的接触电阻也在不断增大，这在一定程度上会对存储器的性能造成影响，并限制了存储器尺寸的缩减。
发明内容
基于此，有必要针对上述问题，提供一种半导体结构及其制备方法。其具有利于动态存取存储器进一步缩小半导体元件的尺寸的效果。
一种半导体结构，包括：
基底；
第一支撑层，形成于所述基底上；
电容接触结构，形成于所述基底内，且部分延伸至所述第一支撑层内；所述第一支撑层内形成有电容孔，所述电容孔暴露出所述电容接触结构延伸至所述第一支撑层内的部分；所述电容接触结构延伸至所述第一支撑层内的部分与所述第一支撑层之间具有间隙；
下电极层，包括主体部及延伸部；所述主体部的底部覆盖所述电容接触结构的上表面；所述延伸部位于所述主体部的下方，与所述主体部一体连接，所述延伸部填充于所述间隙内，且与所述电容接触接触结构相接触。
通过上述技术方案，不仅下电极层的主体部接触电容接触结构，同时下电极层的延伸部接触电容接触结构靠近第一支撑层的侧面，使得下电极层与电容接触结构之间的接触面积增大，因此降低了接触电阻，同时主体部与延伸部共同组成下电极层使得下电极层呈嵌入第一支撑层与电容接触结构之间的状态，增加了下电极层的稳定性，能够在一定程度上防止电容侧倾或产生剥落缺陷，有利于动态存储器进一步缩小半导体元件的尺寸大小。
在其中一个实施例中，所述电容接触结构的纵截面形状为Z形。
在其中一个实施例中，所述半导体结构还包括：
第二支撑层，位于所述第一支撑层的上方，且与所述第一支撑层具有间距；
第三支撑层，位于所述第二支撑层的上方，且与所述第二支撑层具有间距；
所述电容孔还贯穿所述第三支撑层及所述第二支撑层，并延伸至所述第一支撑层；所述下电极层的主体部还至少覆盖所述电容孔的侧壁。
在其中一个实施例中，所述半导体结构还包括：
电容介质层，覆盖所述下电极层的表面；
上电极层，覆盖所述电容介质层的表面。
本发明还提供了一种半导体结构的制备方法，包括如下步骤：
提供基底；
于所述基底内形成有电容接触结构，所述电容接触结构部分延伸至所述基底上；
于所述电容接触结构延伸至所述基底上的部分的侧面形成沟槽牺牲层；
于所述基底上形成第一支撑层，所述第一支撑层覆盖所述电容接触结构延伸至所述基底上的部分及所述沟槽牺牲层；
于所述第一支撑层内形成电容孔，所述电容孔暴露出所述电容接触结构延伸至所述基底上的部分及所述沟槽牺牲层；
去除所述沟槽牺牲层，以于所述电容接触结构延伸至所述基底上的部分与所述第一支撑层之间形成间隙；
于所述电容孔内形成下电极层，下电极层包括主体部及延伸部；所述主体部的底部覆盖所述电容接触结构的上表面；所述延伸部位于所述主体部的下方，与所述主体部一体连接，所述延伸部填充于所述间隙内，且与所述电容接触接触结构相接触。
通过上述技术方案形成的下电极层在主体部接触电容接触结构的同时，延伸部也接触电容接触结构靠近第一支撑层的侧面，使得下电极层与电容接触结构之间的接触面积增大，因此降低了接触电阻，同时主体部与延伸部共同组成下电极层使得下电极层呈嵌入第一支撑层与电容接触结构之间的状态，增加了下电极层的稳定性，能够在一定程度上防止电容侧倾或产生剥落缺陷，有利于动态存储器进一步缩小半导体元件的尺寸大小
在其中一个实施例中，于所述基底内形成有电容接触结构包括：
于所述基底内形成接触孔；
于所述接触孔内及所述基底上形成接触材料层；
对所述接触材料层进行光刻刻蚀以得到所述电容接触结构。
在其中一个实施例中，于所述电容接触结构延伸至所述基底上的部分的侧面形成沟槽牺牲层包括：
于所述电容接触结构延伸至所述基底上的部分的表面及所述基底的上表面沉积沟槽牺牲层；
去除所述电容接触结构上表面及所述基底上表面的沟槽牺牲层，仅保留所述电容接触结构延伸至所述基底上的部分的侧面的沟槽牺牲层。
在其中一个实施例中，在相同刻蚀条件下，所述沟槽牺牲层的去除速率大于所述第一支撑层的去除速率及所述电容接触结构的去除速率。
在其中一个实施例中，于所述基底上形成第一支撑层之后，且于所述第一支撑层内形成电容孔之前还包括：
于所述第一支撑层上形成第一牺牲层；
于所述第一牺牲层上形成第二支撑层；
于所述第二支撑层上形成第二牺牲层；
于所述第二牺牲层上形成第三支撑层；
所述电容孔沿厚度方向贯穿所述第三支撑层、所述第二牺牲层、所述第二支撑层及所述第一牺牲层，并延伸至所述第一支撑层内。
在其中一个实施例中，形成所述下电极层之后还包括：
于所述第三支撑层和所述第二支撑层内分别形成开口；
基于所述开口去除所述第二牺牲层及所述第一牺牲层；
于所述下电极层的表面形成电容介质层；
于所述电容介质层的表面形成上电极层。
附图说明
图1为本发明一个实施例展示半导体结构制备方法流程图；
图2至图8为本发明的一个实施例展示半导体结构制备方法各步骤所呈现的结构示意图；
图9至图11为本发明的另一个实施例展示半导体结构制备方法中各步骤所呈现的结构示意图；其中，图9亦为本发明的一个实施例展示半导体结构的结构示意图；图11亦为本发明的另一个实施例展示半导体结构的结构示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在本发明的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
随着半导体元件尺寸之间间距的缩小，电容接触结构与电容的接触电阻也在不断的增大，这在一定程度上对存储器的性能造成影响，限制了存储器尺寸的缩减，基于此，本发明提供了一种半导体结构制备方法，如图1所示，具体的包括以下步骤：
步骤S10：提供基底10；
步骤S20：于基底10内形成有电容接触结构12，电容接触结构12部分延伸至基底10上；
步骤S30：于电容接触结构12延伸至基底10上的部分的侧面形成沟槽牺牲层22；
步骤S40：于基底10上形成第一支撑层11，第一支撑层11覆盖电容接触结构12延伸至基底10上的部分及沟槽牺牲层22；
步骤S50：于第一支撑层11内形成电容孔13，电容孔13暴露出电容接触结构12延伸至基底10上的部分及沟槽牺牲层22；
步骤S60：去除沟槽牺牲层22，以于电容接触结构12延伸至基底10上的部分与第一支撑层11之间形成间隙14；
步骤S70：于电容孔13内形成下电极层15，下电极层15包括主体部151及延伸部152；主体部151的底部覆盖电容接触结构12的上表面；延伸部152位于主体部151的下方，与主体部151一体连接，延伸部152填充于间隙14内，且与电容接触接触结构相接触。
对于步骤S10,具体的,如图2所示，基底10可以为氮化硅基底等。
对于步骤S20，在一个可选的实施例中，具体包括以下步骤，如图2所示：
步骤S201：于基底10内形成接触孔；
具体的，在基底10上旋涂形成光刻胶材料层，图形化曝光显影后于基底10上形成图形化了的光刻胶层，根据光刻胶层上的孔洞位置和形状定义的图形刻蚀基底10，在基底10上形成接触孔。
步骤S202：于接触孔内及基底10上形成接触材料层；
具体的，在形成有接触孔的基底10上沉积形成接触材料层，接触材料层为导电材料，可以为钨、铝合金等导电金属。
步骤S203：对接触材料层进行光刻刻蚀以得到电容接触结构12；
具体的，在接触材料层上依次沉积隔离层和图形化材料层，于图形化材料层上依次沉积非晶硅层、氮氧化硅层和氧化材料层，通过光刻制程在第一方向上于氧化材料层上定义出长条状的图形，第一次刻蚀后根据第一方向上的图形刻蚀图形化材料层。再次与图形化材料层上一次沉积非晶硅层、氮氧化硅层和氧化材料层，通过光刻在第二方向上于氧化材料层上定义出长条状的图形，在第二次刻蚀后根据第二方向上的图形刻蚀图形化材料层，非晶硅层和氮氧化硅层使得转移到图形化材料层上的图形线条更直。第一方向与第二方向相交，因此经过两次刻蚀的图形化材料层形成了呈矩阵排列的凸起图形。通过刻蚀将矩阵排列的凸起图形转移到接触材料层，从而形成电容接触结构12，凸起图形的位置与基底10上接触孔的位置产生错位，使得刻蚀获得的电容接触结构12纵截面形状为Z形。
对于步骤S30，在一个可选的实施例中，具体的包括以下步骤：
步骤S301：于电容接触结构12延伸至基底10上的部分的表面及基底10的上表面沉积沟槽牺牲层22，如图3所示；
具体的，沟槽牺牲层22可以为二氧化硅等氧化物，相同的刻蚀条件下，沟槽牺牲层22的去除速率远大于电容接触结构12的去除速率。
步骤S302：去除电容接触结构12上表面及基底10上表面的沟槽牺牲层22，仅保留所述电容接触结构12延伸至所述基底10上的部分的侧面的沟槽牺牲层22，如图4所示。
具体的，通过干法刻蚀去除电容接触结构12顶部以及基底10上的沟槽牺牲层22，使得电容接触结构12侧壁上的一圈沟槽牺牲层22得以保留。
对于步骤S40，如图5所示，具体的，第一支撑层11的材料可以为氮化硅，在相同的刻蚀条件下，第一支撑层11的刻蚀速率远小于沟槽牺牲层22的刻蚀速率。
在一个可选的实施例中，在步骤S40之后且于步骤S50之前还包括步骤S41，步骤S41具体的包括以下步骤：
步骤S411：于第一支撑层11上形成第一牺牲层20；
步骤S412：于第一牺牲层20上形成第二支撑层16；
步骤S413：于第二支撑层16上形成第二牺牲层21；
步骤S411：于第二牺牲层21上形成第三支撑层17，如图6所示。
具体的，第一牺牲层20和第二牺牲层21可以为氧化硅等氧化物，第二支撑层16和第三支撑层17可以为氮化硅，在相同的刻蚀条件下，第一牺牲层20、第二牺牲层21和第二支撑层16、第三支撑层17的去除速率不相同。
对于步骤S50，如图7所示，在一个可选的实施例中，具体的包括以下步骤：
步骤S501：于第三支撑层17上形成图形化掩膜层，并根据图形化掩膜层定义的图形刻蚀第三支撑层17，暴露出第二牺牲层21；
步骤S502：以第三支撑层17为掩膜层刻蚀第二牺牲层21，暴露出第二支撑层16；
步骤S503：刻蚀暴露出的第二支撑层16，至暴露出第一牺牲层20；
步骤S504：刻蚀暴露出的第一牺牲层20至暴露出第一支撑层11；
步骤S505，刻蚀暴露出的第一支撑层11形成电容孔13，电容孔13暴露出电容接触结构12和沟槽牺牲层22。
具体的，采用干法刻蚀的方式进行蚀刻，从而可是出较深的电容孔13，电容孔13的内壁接近于竖直状态。
对于步骤S60,如图7所示，具体的，通过电容孔13刻蚀沟槽牺牲层22，因此电容孔13与形成于电容接触结构12延伸至基底10上的部分与第一支撑层11之间的间隙14连通。
对于步骤S70：如图8所示，具体的，与电容孔13内沉积形成下电极层15，下电极层15包括主体部151与延伸部152，主体部151形成于电容孔13内壁并覆盖电容接触结构12的上表面，电容孔13与间隙14连通，因此延伸部152填充间隙14且一端与主体部151一体设置，延伸部152与电容接触结构12直接接触，下电极层15可以为包括金属氮化物及金属硅化物中的一种或两种所形成的导电性化合物，如氮化钛、硅化钛、硅化镍等。
由于下电极层15的主体部151接触电容接触结构12的同时，下电极层15的延伸部152也与电容接触结构12直接接触，因此下电极层15与电容接触结构12之间的接触面积增大了，使得接触电阻降低，同时主体部151与延伸部152共同组成下电极层15使得下电极层15呈嵌入第一支撑层11与电容接触结构12之间的状态，增加了下电极层15的稳定性。
在步骤S70之后还包括步骤S80，步骤S80具体的包括以下步骤：
步骤S801：于第三支撑层17和第二支撑层16内分别形成开口，如图9所示；
具体的，去除第三支撑层17顶部的下电极层15，选取多个打开位置去除该位置的第三支撑层17和第二支撑层16，形成开口。
步骤S802：基于开口去除第二牺牲层21及第一牺牲层20，如图9所示；
具体的，通过开口使得刻蚀溶液能够刻蚀第一牺牲层20与第二牺牲层21，刻蚀结束后第一支撑层11、第二支撑层16和第三支撑层17仍然保留并对下电极层15起到支撑作用。
步骤S803：于下电极层15的表面形成电容介质层18，如图10所示；
具体的，在下电极层15上沉积电容介质层18，电容介质层18可以选用为高K介质材料，以提高单位面积电容器的电容值，可以为ZrOx、HfOx、ZrTiOx、RuOx、SbOx、AlOx中的一种或上述材料所组成群组中的两种以上所形成的叠层。
步骤S804：于电容介质层18的表面形成上电极层19，如图11所示；
具体的，在电容介质层18上沉积形成上电极层19，上电极层19可以为包括金属氮化物及金属硅化物中的一种或两种所形成的导电性化合物，如氮化钛、硅化钛、硅化镍等。
在一个可选的实施例中，本发明还提供了一种半导体结构，如图9所示，包括
基底10，在一个可选的实施例中，基底10可以为氮化硅基底。
第一支撑层11，通过沉积工艺形成于基底10上，可以为由氮化硅制成。
电容接触结构12，形成于基底10内，且部分延伸至第一支撑层11内，在一个可选的实施例中，电容接触结构12的纵截面形状呈Z形；第一支撑层11内形成有电容孔13，电容孔13暴露出电容接触结构12延伸至第一支撑层11内的部分；电容接触结构12延伸至第一支撑层11内的部分与第一支撑层11之间具有间隙14。
下电极层15，包括主体部151及延伸部152；在一个可选的实施例中，下电极层15可以为包括金属氮化物及金属硅化物中的一种或两种所形成的导电性化合物，如氮化钛、硅化钛、硅化镍等。主体部151的底部覆盖电容接触结构12的上表面；延伸部152位于主体部151的下方，与主体部151一体连接，延伸部152填充于间隙14内，且与电容接触接触结构相接触。
在其他可选的实施例中，半导体结构还包括第二支撑层16和第三支撑层17，电容孔13贯穿第三支撑层17和第二支撑层16并延伸至第一支撑层11，同时下电极层15的主体部151完全覆盖电容孔13的侧壁，使得第二支撑层16和第三支撑层17能够充分与下电极层15接触，从好更好的对下电极层15起到支撑作用，使得下电极层15不易倾倒。
如图11所示，在其他可选的实施例中，半导体结构还包括电容介质层18和上电极层19，电容介质层18位于上电极层19与下电极层15之间。电容介质层18可以选用为高K介质材料，以提高单位面积电容器的电容值，可以为ZrOx、HfOx、ZrTiOx、RuOx、SbOx、AlOx中的一种或上述材料所组成群组中的两种以上所形成的叠层。上电极层19可以为包括金属氮化物及金属硅化物中的一种或两种所形成的导电性化合物，如氮化钛、硅化钛、硅化镍等。
综上所述，因此不仅下电极层15的主体部151接触电容接触结构12，同时下电极层15的延伸部152接触电容接触结构12靠近第一支撑层11的侧面，使得下电极层15与电容接触结构12之间的接触面积增大，因此降低了接触电阻，同时主体部151与延伸部152共同组成下电极层15使得下电极层15呈嵌入第一支撑层11与电容接触结构12之间的状态，增加了下电极层15的稳定性，形成的电容不易产生剥落缺陷，有利于动态存储器进一步缩小半导体元件的尺寸大小。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种半导体结构，其特征在于，包括：
基底；
第一支撑层，形成于所述基底上；
电容接触结构，形成于所述基底内，且部分延伸至所述第一支撑层内；所述第一支撑层内形成有电容孔，所述电容孔暴露出所述电容接触结构延伸至所述第一支撑层内的部分；所述电容接触结构延伸至所述第一支撑层内的部分与所述第一支撑层之间具有间隙；
下电极层，包括主体部及延伸部；所述主体部的底部覆盖所述电容接触结构的上表面；所述延伸部位于所述主体部的下方，与所述主体部一体连接，所述延伸部填充于所述间隙内，且与所述电容接触接触结构相接触。
2.根据权利要求1所述的半导体结构，其特征在于，所述电容接触结构的纵截面形状为Z形。
3.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：
第二支撑层，位于所述第一支撑层的上方，且与所述第一支撑层具有间距；
第三支撑层，位于所述第二支撑层的上方，且与所述第二支撑层具有间距；
所述电容孔还贯穿所述第三支撑层及所述第二支撑层，并延伸至所述第一支撑层；所述下电极层的主体部还至少覆盖所述电容孔的侧壁。
4.根据权利要求3所述的半导体结构，其特征在于，所述半导体结构还包括：
电容介质层，覆盖所述下电极层的表面；
上电极层，覆盖所述电容介质层的表面。
5.一种半导体结构的制备方法，其特征在于，包括如下步骤：
提供基底；
于所述基底内形成有电容接触结构，所述电容接触结构部分延伸至所述基底上；
于所述电容接触结构延伸至所述基底上的部分的侧面形成沟槽牺牲层；
于所述基底上形成第一支撑层，所述第一支撑层覆盖所述电容接触结构延伸至所述基底上的部分及所述沟槽牺牲层；
于所述第一支撑层内形成电容孔，所述电容孔暴露出所述电容接触结构延伸至所述基底上的部分及所述沟槽牺牲层；
去除所述沟槽牺牲层，以于所述电容接触结构延伸至所述基底上的部分与所述第一支撑层之间形成间隙；
于所述电容孔内形成下电极层，下电极层包括主体部及延伸部；所述主体部的底部覆盖所述电容接触结构的上表面；所述延伸部位于所述主体部的下方，与所述主体部一体连接，所述延伸部填充于所述间隙内，且与所述电容接触接触结构相接触。
6.根据权利要求5所述的半导体结构制备方法，其特征在于，于所述基底内形成有电容接触结构包括：
于所述基底内形成接触孔；
于所述接触孔内及所述基底上形成接触材料层；
对所述接触材料层进行光刻刻蚀以得到所述电容接触结构。
7.根据权利要求5所述的半导体结构制备方法，其特征在于，于所述电容接触结构延伸至所述基底上的部分的侧面形成沟槽牺牲层包括：
于所述电容接触结构延伸至所述基底上的部分的表面及所述基底的上表面沉积沟槽牺牲层；
去除所述电容接触结构上表面及所述基底上表面的沟槽牺牲层，仅保留所述电容接触结构延伸至所述基底上的部分的侧面的沟槽牺牲层。
8.根据权利要求1所述的半导体结构制备方法，其特征在于，在相同刻蚀条件下，所述沟槽牺牲层的去除速率大于所述第一支撑层的去除速率及所述电容接触结构的去除速率。
9.根据权利要求1所述的半导体结构制备方法，其特征在于，于所述基底上形成第一支撑层之后，且于所述第一支撑层内形成电容孔之前还包括：
于所述第一支撑层上形成第一牺牲层；
于所述第一牺牲层上形成第二支撑层；
于所述第二支撑层上形成第二牺牲层；
于所述第二牺牲层上形成第三支撑层；
所述电容孔沿厚度方向贯穿所述第三支撑层、所述第二牺牲层、所述第二支撑层及所述第一牺牲层，并延伸至所述第一支撑层内。
10.根据权利要求9所述的半导体结构制备方法，其特征在于，形成所述下电极层之后还包括：
于所述第三支撑层和所述第二支撑层内分别形成开口；
基于所述开口去除所述第二牺牲层及所述第一牺牲层；
于所述下电极层的表面形成电容介质层；
于所述电容介质层的表面形成上电极层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911189498.XA CN112864153B (zh) | 2019-11-28 | 半导体结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911189498.XA CN112864153B (zh) | 2019-11-28 | 半导体结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112864153A true CN112864153A (zh) | 2021-05-28 |
| CN112864153B CN112864153B (zh) | 2024-06-07 |
Family
ID=
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022057399A1 (zh) * | 2020-09-16 | 2022-03-24 | 长鑫存储技术有限公司 | 电容器阵列结构及其制造方法和动态随机存储器 |
| WO2023004890A1 (zh) * | 2021-07-27 | 2023-02-02 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| WO2024045211A1 (zh) * | 2022-09-01 | 2024-03-07 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140312460A1 (en) * | 2013-04-22 | 2014-10-23 | Inotera Memories, Inc. | Stacked capacitor structure and a fabricating method for fabricating the same |
| CN108206174A (zh) * | 2017-12-28 | 2018-06-26 | 睿力集成电路有限公司 | 电容器、电容器制造方法及半导体存储器 |
| CN108962824A (zh) * | 2017-05-17 | 2018-12-07 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| CN208240669U (zh) * | 2018-06-26 | 2018-12-14 | 长鑫存储技术有限公司 | 电容器及半导体存储器 |
| US20190081134A1 (en) * | 2017-09-14 | 2019-03-14 | United Microelectronics Corp. | Method of forming memory capacitor |
| CN110504283A (zh) * | 2018-05-17 | 2019-11-26 | 长鑫存储技术有限公司 | 柱状电容器阵列结构及制备方法 |
| CN211017076U (zh) * | 2019-11-28 | 2020-07-14 | 长鑫存储技术有限公司 | 半导体结构 |
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140312460A1 (en) * | 2013-04-22 | 2014-10-23 | Inotera Memories, Inc. | Stacked capacitor structure and a fabricating method for fabricating the same |
| CN108962824A (zh) * | 2017-05-17 | 2018-12-07 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| US20190081134A1 (en) * | 2017-09-14 | 2019-03-14 | United Microelectronics Corp. | Method of forming memory capacitor |
| CN108206174A (zh) * | 2017-12-28 | 2018-06-26 | 睿力集成电路有限公司 | 电容器、电容器制造方法及半导体存储器 |
| CN110504283A (zh) * | 2018-05-17 | 2019-11-26 | 长鑫存储技术有限公司 | 柱状电容器阵列结构及制备方法 |
| CN208240669U (zh) * | 2018-06-26 | 2018-12-14 | 长鑫存储技术有限公司 | 电容器及半导体存储器 |
| CN211017076U (zh) * | 2019-11-28 | 2020-07-14 | 长鑫存储技术有限公司 | 半导体结构 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022057399A1 (zh) * | 2020-09-16 | 2022-03-24 | 长鑫存储技术有限公司 | 电容器阵列结构及其制造方法和动态随机存储器 |
| WO2023004890A1 (zh) * | 2021-07-27 | 2023-02-02 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| WO2024045211A1 (zh) * | 2022-09-01 | 2024-03-07 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010226109A (ja) | キャパシタ構造物とその製造方法、及び前記キャパシタを含む半導体装置とその製造方法 | |
| TWI520191B (zh) | 堆疊式電容器結構及其製造方法 | |
| CN211017076U (zh) | 半导体结构 | |
| TWI671885B (zh) | 記憶體裝置及其製造方法 | |
| US8163623B2 (en) | Using a mesh to form a lower electrode in a capacitor | |
| CN113937062A (zh) | 半导体结构制作方法 | |
| US20230129196A1 (en) | Semiconductor device and method of fabricating the same | |
| JP2007027690A (ja) | フラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法 | |
| CN112864153A (zh) | 半导体结构及其制备方法 | |
| CN112864153B (zh) | 半导体结构及其制备方法 | |
| JP4959979B2 (ja) | 半導体記憶装置の製造方法 | |
| JP2006148052A (ja) | 半導体素子の格納電極形成方法 | |
| US6207496B1 (en) | Method of forming capacitor of semiconductor device | |
| KR100885483B1 (ko) | 캐패시터 및 그의 제조 방법 | |
| KR100782790B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100485167B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100798270B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US20220270921A1 (en) | Method for forming semiconductor structure and semiconductor structure | |
| KR20080003031A (ko) | 실린더형 엠아이엠 캐패시터 형성방법 | |
| KR100570218B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR100683486B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100367732B1 (ko) | 커패시터 제조방법 | |
| KR101036451B1 (ko) | 반도체 소자의 스토리지 노드 형성 방법 | |
| KR100844939B1 (ko) | 미세 선폭의 게이트 라인을 구비한 반도체 소자의 제조방법 | |
| KR100875649B1 (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |