KR101036451B1 - 반도체 소자의 스토리지 노드 형성 방법 - Google Patents

반도체 소자의 스토리지 노드 형성 방법 Download PDF

Info

Publication number
KR101036451B1
KR101036451B1 KR1020090050432A KR20090050432A KR101036451B1 KR 101036451 B1 KR101036451 B1 KR 101036451B1 KR 1020090050432 A KR1020090050432 A KR 1020090050432A KR 20090050432 A KR20090050432 A KR 20090050432A KR 101036451 B1 KR101036451 B1 KR 101036451B1
Authority
KR
South Korea
Prior art keywords
conductive material
storage node
hole
insulating layer
etching
Prior art date
Application number
KR1020090050432A
Other languages
English (en)
Other versions
KR20100131706A (ko
Inventor
황철성
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020090050432A priority Critical patent/KR101036451B1/ko
Publication of KR20100131706A publication Critical patent/KR20100131706A/ko
Application granted granted Critical
Publication of KR101036451B1 publication Critical patent/KR101036451B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 스토리지 노드의 크기가 균일하게 되는 반도체 소자의 스토리지 노드 형성 방법에 관한 것이다. 본 발명에 따른 스토리지 노드 형성 방법은 반도체 기판 상에 형성된 제1절연막을 식각하여 스토리지 노드 콘택 홀을 형성하고, 스토리지 노드 콘택 홀에 제1전도성 물질을 매립하여 스토리지 노드 콘택 플러그를 형성한 후, 제1절연막 상에 제2절연막을 형성한다. 그리고 제2절연막 상에 보호막을 형성한 후, 스토리지 노드 콘택 플러그의 표면이 노출되도록 보호막과 제2절연막을 식각하여, x의 폭을 갖는 제1홀을 형성한다. 그리고 제1홀의 내측벽으로부터 제2절연막을 α의 폭만큼 등방성 식각하여, 개구부의 폭이 x이고, 내부의 폭이 x+2α인 제2홀을 형성하고, 제2홀의 개구부가 막히도록 보호막의 상부와 제2홀의 내측벽에 제2전도성 물질을 균일증착하여, 2α의 폭을 가지며 제2전도성 물질로 둘러싸인 공간부를 형성한다. 그리고 공간부가 노출되도록, 공간부의 상부에 형성되어 있는 제2전도성 물질과 보호막을 제거한 후, 공간부에 스토리지 노드를 이루는 제3전도성 물질을 매립하고, 제2절연막의 표면이 노출되도록, 제2절연막의 상부에 형성되어 있는 제3전도성 물질을 제거한다. 그리고 제2절연막을 제거하고, 제3전도성 물질의 측방에 형성되어 있는 제2전도성 물질을 제거한다.

Description

반도체 소자의 스토리지 노드 형성 방법{Method for forming storage node in semiconductor device}
본 발명은 반도체 소자의 제조 기술에 관한 것으로, 보다 상세하게는 반도체 소자의 스토리지 노드(storage node) 형성 방법에 관한 것이다.
반도체 소자의 고집적화에 따라 커패시터가 차지하는 면적이 감소하고 있다. 이에 따라 반도체 소자의 스토리지 노드(storage node)의 크기도 감소되어야 한다.
도 1 내지 도 4는 종래 기술에 따른 반도체 소자의 스토리지 노드 형성방법을 설명하기 위한 도면이다.
도 1에 도시된 바와 같이, 기판(110) 상에 층간 절연막(120)을 형성한 후, 층간 절연막(120)을 식각하여 기판(110)의 일부를 노출시키는 스토리지 노드 콘택 홀을 형성하고, 스토리지 노드 콘택 홀에 매립되는 스토리지 노드 콘택 플러그(130)를 형성한다.
그리고 도 2에 도시된 바와 같이, 스토리지 노드 콘택 플러그(130)를 포함하는 층간 절연막(120) 상에 스토리지 노드의 높이를 결정하는 스토리지 노드 산화막(140)을 형성한다.
다음으로, 도 3에 도시된 바와 같이, 스토리지 노드 산화막(140) 상에 포토마스크(150)를 형성한 후, 이 포토마스크(150)를 이용하여 스토리지 노드 산화막(140)을 식각함으로써 스토리지 노드 홀(160)을 형성한다.
그리고 도 4에 도시된 바와 같이 스토리지 노드 홀(160) 내부에 스토리지 노드(170)를 증착하고, 스토리지 노드 산화막(140)을 제거한다.
반도체 소자의 고집적화에 따라 스토리지 노드의 크기가 감소되어야 하고, 스토리지 노드의 크기가 감소될수록 스토리지 노드의 크기의 상대적인 에러 값이 전체 스토리지 노드에서 차지하는 비중이 커지게 되어, 셀에 따라 커패시턴스 값의 상대적인 크기가 변하게 된다. 따라서 스토리지 노드의 크기를 모든 셀에서 균일하게 할 필요성이 있다. 스토리지 노드의 크기는 스토리지 노드 홀의 크기에 의해 결정된다.
스토리지 노드 홀은 포토마스크를 이용한 포토리쏘그라피(photolithography) 공정과 식각(etching) 공정을 이용하여 형성되는데, 포토리쏘그라피 공정과 식각 공정은 셀마다 오차가 발생하는 것이 필연적이므로, 스토리지 노드 홀 크기의 에러 값을 줄이기가 용이치 않다. 따라서 새로운 방법의 스토리지 노드를 형성하는 방법의 필요성이 대두되고 있다.
본 발명이 해결하고자 하는 기술적 과제는 스토리지 노드의 크기가 균일하게 되는 반도체 소자의 스토리지 노드 형성 방법을 제공하는 데에 있다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 스토리지 노드 형성 방법은 반도체 기판 상에 형성된 제1절연막을 식각하여 스토리지 노드 콘택 홀을 형성하는 단계; 상기 스토리지 노드 콘택 홀에 제1전도성 물질을 매립하여 스토리지 노드 콘택 플러그를 형성하는 단계; 상기 스토리지 노드 콘택 플러그를 포함하여 제1절연막 상에 제2절연막을 형성하는 단계; 상기 제2절연막 상에 보호막을 형성하는 단계; 상기 스토리지 노드 콘택 플러그의 표면이 노출되도록 상기 보호막과 제2절연막을 식각하여, x의 폭을 갖는 제1홀을 형성하는 단계; 상기 제1홀의 내측벽으로부터 상기 제2절연막을 α의 폭만큼 식각하여, 개구부의 폭이 x이고, 내부의 폭이 x+2α인 제2홀을 형성하는 단계; 상기 제2홀의 개구부가 막히도록 상기 보호막의 상부와 상기 제2홀의 내측벽에 제2전도성 물질을 균일증착하되, 상기 제2홀의 내측벽에 증착되는 제2전도성 물질의 두께가 x/2가 되도록 상기 제2전도성 물질을 증착하여, 2α의 폭을 가지며 상기 제2전도성 물질로 둘러싸인 공간부를 형성하는 단계; 상기 공간부가 노출되도록, 상기 공간부의 상부에 형성되어 있는 제2전도성 물질과 상기 보호막을 제거하는 단계; 상기 공간부에 스토리지 노드를 이루는 제3전도성 물질을 매립하는 단계; 상기 제2절연막의 표면이 노출되도록, 상기 제2절연 막의 상부에 형성되어 있는 제3전도성 물질을 제거하는 단계; 상기 제2절연막을 제거하는 단계; 및 상기 제3전도성 물질의 측방에 형성되어 있는 제2전도성 물질을 제거하는 단계;를 갖는다.
본 발명에 따르면, 스토리지 노드의 크기가 포토리쏘그라피 공정과 식각공정이 아닌 습식식각 공정에 의해 결정되므로, 에러 범위를 좁힐 수 있게 되어 스토리지 노드의 크기를 균일하게 제조할 수 있다.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 반도체 소자의 스토리지 노드 형성 방법의 바람직한 실시예에 대해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 5 내지 도 16은 본 발명에 따른 스토리지 노드 형성 방법을 설명하기 위한 도면들이다.
도 5 내지 도 16을 참조하면, 본 발명에 따른 스토리지 노드 형성 방법은 우선, 도 5에 도시된 바와 같이 트랜지스터, 비트라인 등이 형성된 반도체 기판(510) 상에 제1절연막(520)과 식각정지막(521)을 순차적으로 형성한다. 이때, 제1절연막(520)은 SiO2일 수 있고, 식각정지막(521)은 SiN일 수 있다. 그리고 도 6에 도시 된 바와 같이 제1절연막(520)과 식각정지막(521)을 식각하여 반도체 기판(510)의 일부를 노출시키는 스토리지 노드 콘택 홀(525)을 형성한다. 이어서, 도 7에 도시된 바와 같이, 스토리지 노드 콘택 홀(525)에 제1전도성 물질을 매립하여 스토리지 노드 콘택 플러그(530)를 형성한다.
다음으로, 도 8에 도시된 바와 같이, 스토리지 노드 콘택 플러그(530)를 포함하는 식각정지막(521) 상에 제2절연막(540)과 보호막(550)을 순차적으로 형성한다. 이때 제2절연막(540)은 SiO2일 수 있고, 보호막(550)은 SiN일 수 있다.
그리고 보호막(550) 상에 포토레지스트(560)을 형성한 후, 포토리쏘그라피(photolithography) 공정을 통해 포토레지스트(560)를 패터닝한다. 그리고 이 패터닝된 포토레지스트(560)를 마스크로 이용하여, 도 9에 도시된 바와 같이 보호막(550)과 제2절연막(540)을 식각한다. 보호막(550)과 제2절연막(540)의 식각 공정은 스토리지 콘택 플러그(530)의 표면이 노출될 때까지 수행되며, x의 폭을 갖도록 식각된다. 이를 통해 바닥면이 스토리지 콘택 플러그(530)이고 내측벽이 보호막(550)과 제2절연막(540)으로 이루어진 제1홀(555)을 형성한다. 그리고 보호막(550)과 제2절연막(540)의 식각 공정은 건식식각(dry etching)에 의한 비등방성 식각에 의해 수행될 수 있다.
다음으로, 도 10에 도시된 바와 같이 보호막(550)은 식각하지 않고 제2절연막(540)만을 추가적으로 식각하여 제2홀(565)을 형성한다. 이를 위해 습식식각(wet etching)을 이용할 수 있다. 즉 보호막(550)은 식각되지 않고, 제2절연막(540)만이 식각되는 에칭용액(etchant)을 이용하여 습식식각하여 제2홀(565)을 형성할 수 있다. 이때 제2절연막(540)은 제1홀(555)의 내측벽으로부터 α의 폭만큼 식각한다. α의 두 배가 궁극적으로 형성될 스토리지 노드의 폭이 된다. 이와 같이 제2절연막(540)만을 α의 폭만큼 식각하게 되면, 도 10에 도시된 바와 같이 개구부의 폭은 x이고 내부의 폭은 x+2α인 제2홀(565)을 형성할 수 있다. 제2홀(565)은 포토리쏘그라피 공정 없이 습식식각에 의한 등방성 식각만을 이용하여 형성할 수 있다. 포토리쏘그라피 공정과 건식식각 공정을 이용하는 경우에 비해 습식식각 공정을 이용하는 경우, 최종 결과물의 오차 범위가 감소하게 된다. 즉, x의 오차 범위에 비해 α의 오차 범위는 현저히 작다.
다음으로, 도 10에 도시된 구조물에 제2전도성 물질(570)을 증착한다. 도 11에 도시된 바와 같이, 제2전도성 물질(570)은 제2홀(565)의 개구부가 막히도록 증착한다. 그리고 제2홀(565)의 내측벽에 증착되는 제2전도성 물질(570)의 두께가 x/2가 되도록 제2전도성 물질(570)을 증착한다. 이를 위해, 제2전도성 물질(570)은 원자층증착(atomic layer deposition, ALD)법에 의해 증착할 수 있다. 이때 제2전도성 물질(570)은 TiN, TiAlN 및 이들의 조합이 이용될 수 있다.
이와 같이 원자층증착법에 의해 제2전도성 물질(570)을 증착하면, 제2홀(565)의 내측벽에 제2전도성 물질(570)이 x/2 두께로 증착될 때, 제2홀(565)의 개구부가 막히게 되고, 따라서 제2홀(565)의 내측벽에는 더 이상 증착이 이루어지지 않게 된다. 즉 제2전도성 물질(570)을 원자층증착법으로 보호막(550) 상부에 증착되는 두께가 x/2 이상이 되도록 충분히 증착하게 되면, 제2홀(565)의 개구부는 막히고, 제2홀(565)의 내측벽과 바닥면에는 x/2 두께의 제2전도성 물질(570)이 증착된다. 결국, 별도로 두께를 제어하지 않아도 충분히 제2전도성 물질(570)을 원자층증착법으로 증착한다면, 제2홀(565)의 내부에 증착되는 제2전도성 물질(570)의 두께는 x/2로 일정하게 된다.
이러한 방법으로 제2전도성 물질(270)을 증착하면, 제2전도성 물질(270) 내부에 공간부(575)가 형성되는데, 이 공간부(575)의 폭은 x 값에 관계없이 항상 2α로 일정하게 된다. 이 과정이 본 발명의 핵심이다.
그리고 도 12에 도시된 바와 같이, 공간부(575)가 외부에 노출되도록 공간부(575)의 상부에 형성되어 있는 제2전도성 물질(570)과 보호막(550)을 제거한다. 공간부(575)의 상부에 형성되어 있는 제2전도성 물질(570)과 보호막(550)은 식각 공정 또는 화학적 기계적 연마(chmical mechanical polishing, CMP) 공정을 이용하여 제거할 수 있다.
다음으로, 도 13에 도시된 바와 같이, 공간부(575)에 스토리지 노드를 이루는 제3전도성 물질(580)을 매립한다. 이때 제3전도성 물질(580)은 Ru, RuO2 및 이들의 조합이 이용될 수 있다. 그리고 도 14에 도시된 바와 같이 제2절연막(540)의 표면이 노출되도록 제2절연막(540)의 상부에 형성되어 있는 제3전도성 물질(580)을 제거한다. 제2절연막(540)의 상부에 형성되어 있는 제3전도성 물질(580)은 식각 공정 또는 CMP 공정을 이용하여 제거할 수 있다.
다음으로, 도 15에 도시된 바와 같이, 제2절연막(540)을 제거한다. 제2절연 막(540)은 제2절연막(540)을 식각할 수 있는 식각용액을 이용하여 손쉽게 제거할 수 있다. 그리고 도 16에 도시된 바와 같이, 제3전도성 물질(580)의 측방에 형성되어 있는 제2전도성 물질(570)을 제거한다. 제3전도성 물질(580)의 측방에 형성되어 있는 제2전도성 물질(570) 또한, 제2전도성 물질(570)을 식각할 수 있는 식각용액을 이용하여 손쉽게 제거할 수 있다.
이와 같은 방법을 통해 도 16에 도시된 바와 같은 제3전도성 물질(580)으로 이루어진 스토리지 노드를 형성할 수 있다. 이때 스토리지 노드의 폭의 크기는 2α가 된다. 즉 스토리지 노드의 폭의 크기는 x 값과는 무관하게 항상 2α가 된다. 상술한 바와 같이 x는 포토리쏘그라피 공정과 식각 공정에 의해 결정되는 값이므로 그 오차 범위가 상대적으로 크지만, α는 포토리쏘그라피 공정 없이 습식식각 공정만을 통해 조절 가능한 값이므로, 그 오차 범위가 현저히 감소하게 된다. 결국 본 발명과 같이 스토리지 노드를 형성하게 되면 종래와 달리 포토리쏘그라피 공정과 식각 공정이 스토리지 노드의 크기를 결정하지 않게 되므로, 스토리지 노드의 에러 값을 현저히 감소시킬 수 있게 된다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
도 1 내지 도 4는 종래의 스토리지 노드 형성 방법을 설명하기 위한 도면들이다.
도 5 내지 도 16은 본 발명에 따른 스토리지 노드 형성 방법을 설명하기 위한 도면들이다.

Claims (8)

  1. 반도체 기판 상에 형성된 제1절연막을 식각하여 스토리지 노드 콘택 홀을 형성하는 단계;
    상기 스토리지 노드 콘택 홀에 제1전도성 물질을 매립하여 스토리지 노드 콘택 플러그를 형성하는 단계;
    상기 스토리지 노드 콘택 플러그를 포함하여 제1절연막 상에 제2절연막을 형성하는 단계;
    상기 제2절연막 상에 보호막을 형성하는 단계;
    상기 스토리지 노드 콘택 플러그의 표면이 노출되도록 상기 보호막과 제2절연막을 식각하여, x의 폭을 갖는 제1홀을 형성하는 단계;
    상기 제1홀의 내측벽으로부터 상기 제2절연막을 α의 폭만큼 식각하여, 개구부의 폭이 x이고, 내부의 폭이 x+2α인 제2홀을 형성하는 단계;
    상기 제2홀의 개구부가 막히도록 상기 보호막의 상부와 상기 제2홀의 내측벽에 제2전도성 물질을 원자층증착(atomic layer deposition, ALD)법에 의해 증착하되, 상기 제2홀의 내측벽에 증착되는 제2전도성 물질의 두께가 x/2가 되도록 상기 보호막의 상부에 증착되는 제2전도성 물질의 두께를 x/2 이상으로 증착하여, 상기 제2홀의 내부에 2α의 폭을 가지며 상기 제2전도성 물질로 둘러싸인 공간부를 형성하는 단계;
    상기 공간부가 노출되도록, 상기 공간부의 상부에 형성되어 있는 제2전도성 물질과 상기 보호막을 제거하는 단계;
    상기 공간부에 스토리지 노드를 이루는 제3전도성 물질을 매립하는 단계;
    상기 제2절연막의 표면이 노출되도록, 상기 제2절연막의 상부에 형성되어 있는 제3전도성 물질을 제거하는 단계;
    상기 제2절연막을 제거하는 단계; 및
    상기 제3전도성 물질의 측방에 형성되어 있는 제2전도성 물질을 제거하는 단계;를 포함하는 것을 특징으로 하는 스토리지 노드 형성 방법.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 제1절연막과 제2절연막 사이에는 식각정지막이 형성되어 있는 것을 특징으로 하는 스토리지 노드 형성 방법.
  5. 제1항에 있어서,
    상기 제1홀 형성을 위한 상기 보호막과 제2절연막의 식각은 건식식각(dry etching)에 의한 비등방성 식각인 것을 특징으로 하는 스토리지 노드 형성 방법.
  6. 제1항에 있어서,
    상기 제2홀 형성을 위한 제2절연막의 식각은 습식식각(wet etching)에 의한 등방성 식각인 것을 특징으로 하는 스토리지 노드 형성 방법.
  7. 제1항에 있어서,
    상기 공간부의 상부에 형성되어 있는 제2전도성 물질과 상기 보호막을 제거하는 단계 및 상기 제2절연막의 상부에 형성되어 있는 제3전도성 물질을 제거하는 단계는 식각(etching) 또는 화학적 기계적 연마(chmical mechanical polishing, CMP)에 의해 수행되는 것을 특징으로 하는 스토리지 노드 형성 방법.
  8. 제1항 또는 제4항 내지 제7항 중 어느 한 항에 있어서,
    상기 제2절연막은 SiO2이고, 상기 보호막은 SiN이며, 상기 제2전도성 물질은 TiN 및 TiAlN 중 적어도 하나이고, 상기 제3전도성 물질은 Ru 및 RuO2 중 적어도 하나인 것을 특징으로 하는 스토리지 노드 형성 방법.
KR1020090050432A 2009-06-08 2009-06-08 반도체 소자의 스토리지 노드 형성 방법 KR101036451B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090050432A KR101036451B1 (ko) 2009-06-08 2009-06-08 반도체 소자의 스토리지 노드 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090050432A KR101036451B1 (ko) 2009-06-08 2009-06-08 반도체 소자의 스토리지 노드 형성 방법

Publications (2)

Publication Number Publication Date
KR20100131706A KR20100131706A (ko) 2010-12-16
KR101036451B1 true KR101036451B1 (ko) 2011-05-24

Family

ID=43507616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090050432A KR101036451B1 (ko) 2009-06-08 2009-06-08 반도체 소자의 스토리지 노드 형성 방법

Country Status (1)

Country Link
KR (1) KR101036451B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030070701A (ko) * 2002-02-26 2003-09-02 삼성전자주식회사 스토리지 노드 콘택플러그를 갖는 반도체 소자의 제조방법
KR100525088B1 (ko) * 1999-12-16 2005-11-01 주식회사 하이닉스반도체 이중 다마신 공정을 이용한 배선 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100525088B1 (ko) * 1999-12-16 2005-11-01 주식회사 하이닉스반도체 이중 다마신 공정을 이용한 배선 형성 방법
KR20030070701A (ko) * 2002-02-26 2003-09-02 삼성전자주식회사 스토리지 노드 콘택플러그를 갖는 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR20100131706A (ko) 2010-12-16

Similar Documents

Publication Publication Date Title
CN113675146B (zh) 半导体结构及其形成方法和存储器
JP2008010866A (ja) 非晶質カーボン層を利用したシリンダー型キャパシターの製造方法
US20140159131A1 (en) Reservoir capacitor of semiconductor device and method for fabricating the same
KR100650632B1 (ko) 캐패시터의 제조 방법 및 이를 이용한 반도체 장치의 제조방법
JP2006157002A (ja) キャパシタの製造方法及び半導体装置の製造方法
KR101087880B1 (ko) 반도체 소자의 제조방법
WO2023279567A1 (zh) 电容器的形成方法及半导体器件
WO2022012336A1 (zh) 半导体结构制作方法
JP2007005770A (ja) 半導体素子のコンタクトホール形成方法
KR101845977B1 (ko) 반도체 장치 및 그 제조 방법
TWI396261B (zh) 堆疊式隨機動態存取記憶體之低寄生電容位元線之製造方法
US7585780B2 (en) Method for manufacturing semiconductor device
JP5063061B2 (ja) 半導体素子のキャパシタの製造方法
US8129251B2 (en) Metal-insulator-metal-structured capacitor formed with polysilicon
US11862513B2 (en) Manufacturing method of semiconductor structure
CN109003937B (zh) 半导体存储器件的制作方法
KR101036451B1 (ko) 반도체 소자의 스토리지 노드 형성 방법
JP2006148052A (ja) 半導体素子の格納電極形成方法
KR100953022B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR20080014201A (ko) 반도체 소자 및 그 제조 방법
KR101067875B1 (ko) 반도체 소자의 제조방법
JP4392977B2 (ja) 半導体装置の製造方法
TWI419265B (zh) 半導體結構及形成方法
US7557039B2 (en) Method for fabricating contact hole of semiconductor device
KR100875649B1 (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140428

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180425

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 9