CN211017076U - 半导体结构 - Google Patents
半导体结构 Download PDFInfo
- Publication number
- CN211017076U CN211017076U CN201922118391.8U CN201922118391U CN211017076U CN 211017076 U CN211017076 U CN 211017076U CN 201922118391 U CN201922118391 U CN 201922118391U CN 211017076 U CN211017076 U CN 211017076U
- Authority
- CN
- China
- Prior art keywords
- layer
- capacitor
- lower electrode
- contact structure
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型涉及一种半导体结构，包括：基底；第一支撑层，电容接触结构，形成于基底内，第一支撑层内形成有电容孔，电容接触结构延伸至第一支撑层内的部分与第一支撑层之间具有间隙；下电极层，包括主体部及延伸部；延伸部填充于间隙内，不仅下电极层的主体部接触电容接触结构，同时下电极层的延伸部接触电容接触结构靠近第一支撑层的侧面，使得下电极层与电容接触结构之间的接触面积增大，因此降低了接触电阻，同时主体部与延伸部共同组成下电极层使得下电极层呈嵌入第一支撑层与电容接触结构之间的状态，增加了下电极层的稳定性，能够在一定程度上防止电容侧倾或产生剥落缺陷，有利于动态存储器进一步缩小半导体元件的尺寸大小。
Description
技术领域
本实用新型涉及半导体领域，特别是涉及一种半导体结构。
背景技术
动态随机存取存储器(DRAM)单元包括用于存储电荷的电容器和存取电容器的晶体管。随着几何尺寸按照摩尔定律不断减小，集成电路内半导体元件的密度会随之增加，从而使半导体元件尺寸之间的间距会随之缩小，电容接触结构与电容的接触电阻也在不断增大，这在一定程度上会对存储器的性能造成影响，并限制了存储器尺寸的缩减。
实用新型内容
基于此，有必要针对上述问题，提供一种半导体结构。其具有利于动态存取存储器进一步缩小半导体元件的尺寸的效果。
一种半导体结构，包括：
基底；
第一支撑层，形成于所述基底上；
电容接触结构，形成于所述基底内，且部分延伸至所述第一支撑层内；所述第一支撑层内形成有电容孔，所述电容孔暴露出所述电容接触结构延伸至所述第一支撑层内的部分；所述电容接触结构延伸至所述第一支撑层内的部分与所述第一支撑层之间具有间隙；
下电极层，包括主体部及延伸部；所述主体部的底部覆盖所述电容接触结构的上表面；所述延伸部位于所述主体部的下方，与所述主体部一体连接，所述延伸部填充于所述间隙内，且与所述电容接触结构相接触。
通过上述技术方案，不仅下电极层的主体部接触电容接触结构，同时下电极层的延伸部接触电容接触结构靠近第一支撑层的侧面，使得下电极层与电容接触结构之间的接触面积增大，因此降低了接触电阻，同时主体部与延伸部共同组成下电极层使得下电极层呈嵌入第一支撑层与电容接触结构之间的状态，增加了下电极层的稳定性，能够在一定程度上防止电容侧倾或产生剥落缺陷，有利于动态存储器进一步缩小半导体元件的尺寸大小。
在其中一个实施例中，所述电容接触结构位于所述基底内的部分与所述电容接触结构延伸至所述第一支撑层内的部分错位设置。
在其中一个实施例中，所述电容接触结构的纵截面形状为Z形。
在其中一个实施例中，所述电容接触结构延伸至所述第一支撑层内的部分上表面和侧面完全与所述下电极层贴合。
在其中一个实施例中，所述半导体结构还包括：
第二支撑层，位于所述第一支撑层的上方，且与所述第一支撑层具有间距；
第三支撑层，位于所述第二支撑层的上方，且与所述第二支撑层具有间距；
所述电容孔还贯穿所述第三支撑层及所述第二支撑层，并延伸至所述第一支撑层。
在其中一个实施例中，所述第二支撑层与所述下电极层贴合；
所述第三支撑层与所述下电极层贴合。
在其中一个实施例中，所述下电极层的主体部还至少覆盖所述电容孔的侧壁。
在其中一个实施例中，所述第二支撑层和所述第三支撑层上均贯穿开设有开口。
在其中一个实施例中，所述半导体结构还包括：
电容介质层，覆盖所述下电极层的表面；
上电极层，覆盖所述电容介质层的表面。
在其中一个实施例中，所述电容介质层与所述第一支撑层的表面、所述第二支撑层的表面和所述第三支撑层的表面均贴合。
附图说明
图1亦为本实用新型的一个实施例展示半导体结构的结构示意图；
图2亦为本实用新型的另一个实施例展示半导体结构的结构示意图。
具体实施方式
为了便于理解本实用新型，下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的首选实施例。但是，本实用新型可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本实用新型的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本实用新型。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在本实用新型的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
在一个可选的实施例中，本实用新型还提供了一种半导体结构，如图1所示，包括
基底10，在一个可选的实施例中，基底10可以为氮化硅基底。
第一支撑层11，通过沉积工艺形成于基底10上，可以为由氮化硅制成。
电容接触结构12，形成于基底10内，且部分延伸至第一支撑层11内，在一个可选的实施例中，电容接触结构12位于基底10内的部分与电容接触结构 12延伸至第一支撑层内11的部分错位设置，使得电容接触结构12卡在基底10 内不易脱落，电容接触结构12的纵截面形状可以呈Z形；第一支撑层11内形成有电容孔13，电容孔13暴露出电容接触结构12延伸至第一支撑层11内的部分；电容接触结构12延伸至第一支撑层11内的部分与第一支撑层11之间具有间隙14。
形成电容接触结构12的过程包括，在基底10上旋涂形成光刻胶材料层，图形化曝光显影后于基底10上形成图形化了的光刻胶层，根据光刻胶层上的孔洞位置和形状定义的图形刻蚀基底10，在基底10上形成接触孔。在形成有接触孔的基底10上沉积形成接触材料层，接触材料层为导电材料，可以为钨、铝合金等导电金属。
在接触材料层上依次沉积隔离层和图形化材料层，于图形化材料层上依次沉积非晶硅层、氮氧化硅层和氧化材料层，通过光刻制程在第一方向上于氧化材料层上定义出长条状的图形，第一次刻蚀后根据第一方向上的图形刻蚀图形化材料层。再次与图形化材料层上一次沉积非晶硅层、氮氧化硅层和氧化材料层，通过光刻在第二方向上于氧化材料层上定义出长条状的图形，在第二次刻蚀后根据第二方向上的图形刻蚀图形化材料层，非晶硅层和氮氧化硅层使得转移到图形化材料层上的图形线条更直。第一方向与第二方向相交，因此经过两次刻蚀的图形化材料层形成了呈矩阵排列的凸起图形。通过刻蚀将矩阵排列的凸起图形转移到接触材料层，从而形成电容接触结构12，凸起图形的位置与基底10上接触孔的位置产生错位，使得刻蚀获得的电容接触结构12纵截面形状为Z形。
下电极层15，包括主体部151及延伸部152；在一个可选的实施例中，下电极层15可以为包括金属氮化物及金属硅化物中的一种或两种所形成的导电性化合物，如氮化钛、硅化钛、硅化镍等。主体部151的底部覆盖电容接触结构 12的上表面；延伸部152位于主体部151的下方，与主体部151一体连接，延伸部152填充于间隙14内，且与电容接触结构12相接触，在其他可选的实施例中，电容接触结构12延伸至第一支撑层11内的部分上表面和侧面完全与下电极层15贴合。
在其他可选的实施例中，半导体结构还包括第二支撑层16和第三支撑层17，第三支撑层17和第二支撑层16内均贯穿开设有开口，电容孔13贯穿第三支撑层17和第二支撑层16并延伸至第一支撑层11，同时下电极层15的主体部151 完全覆盖电容孔13的侧壁，使得第二支撑层16和第三支撑层17能够充分与下电极层15接触，第二支撑层16和第三支撑层17均与下电极层15贴合，从好更好的对下电极层15起到支撑作用，使得下电极层15不易倾倒。
如图2所示，在其他可选的实施例中，半导体结构还包括电容介质层18和上电极层19，电容介质层18位于上电极层19与下电极层15之间。电容介质层 18可以选用为高K介质材料，以提高单位面积电容器的电容值，可以为ZrOx、HfOx、ZrTiOx、RuOx、SbOx、AlOx中的一种或上述材料所组成群组中的两种以上所形成的叠层。上电极层19可以为包括金属氮化物及金属硅化物中的一种或两种所形成的导电性化合物，如氮化钛、硅化钛、硅化镍等。
综上所述，因此不仅下电极层15的主体部151接触电容接触结构12，同时下电极层15的延伸部152接触电容接触结构12靠近第一支撑层11的侧面，使得下电极层15与电容接触结构12之间的接触面积增大，因此降低了接触电阻，同时主体部151与延伸部152共同组成下电极层15使得下电极层15呈嵌入第一支撑层11与电容接触结构12之间的状态，增加了下电极层15的稳定性，形成的电容不易产生剥落缺陷，有利于动态存储器进一步缩小半导体元件的尺寸大小。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种半导体结构，其特征在于，包括：
基底；
第一支撑层，形成于所述基底上；
电容接触结构，形成于所述基底内，且部分延伸至所述第一支撑层内；所述第一支撑层内形成有电容孔，所述电容孔暴露出所述电容接触结构延伸至所述第一支撑层内的部分；所述电容接触结构延伸至所述第一支撑层内的部分与所述第一支撑层之间具有间隙；
下电极层，包括主体部及延伸部；所述主体部的底部覆盖所述电容接触结构的上表面；所述延伸部位于所述主体部的下方，与所述主体部一体连接，所述延伸部填充于所述间隙内，且与所述电容接触结构相接触。
2.根据权利要求1所述的半导体结构，其特征在于，所述电容接触结构位于所述基底内的部分与所述电容接触结构延伸至所述第一支撑层内的部分错位设置。
3.根据权利要求1所述的半导体结构，其特征在于，所述电容接触结构的纵截面形状为Z形。
4.根据权利要求1所述的半导体结构，其特征在于，所述电容接触结构延伸至所述第一支撑层内的部分上表面和侧面完全与所述下电极层贴合。
5.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：
第二支撑层，位于所述第一支撑层的上方，且与所述第一支撑层具有间距；
第三支撑层，位于所述第二支撑层的上方，且与所述第二支撑层具有间距；
所述电容孔还贯穿所述第三支撑层及所述第二支撑层，并延伸至所述第一支撑层。
6.根据权利要求5所述的半导体结构，其特征在于，
所述第二支撑层与所述下电极层贴合；
所述第三支撑层与所述下电极层贴合。
7.根据权利要求5所述的半导体结构，其特征在于：
所述下电极层的主体部还至少覆盖所述电容孔的侧壁。
8.根据权利要求5所述的半导体结构，其特征在于：所述第二支撑层和所述第三支撑层上均贯穿开设有开口。
9.根据权利要求5所述的半导体结构，其特征在于，所述半导体结构还包括：
电容介质层，覆盖所述下电极层的表面；
上电极层，覆盖所述电容介质层的表面。
10.根据权利要求9所述的半导体结构，其特征在于，所述电容介质层与所述第一支撑层的表面、所述第二支撑层的表面和所述第三支撑层的表面均贴合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922118391.8U CN211017076U (zh) | 2019-11-28 | 2019-11-28 | 半导体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922118391.8U CN211017076U (zh) | 2019-11-28 | 2019-11-28 | 半导体结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211017076U true CN211017076U (zh) | 2020-07-14 |
Family
ID=71470993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201922118391.8U Active CN211017076U (zh) | 2019-11-28 | 2019-11-28 | 半导体结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211017076U (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112864153A (zh) * | 2019-11-28 | 2021-05-28 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| WO2022057399A1 (zh) * | 2020-09-16 | 2022-03-24 | 长鑫存储技术有限公司 | 电容器阵列结构及其制造方法和动态随机存储器 |
| WO2022062495A1 (zh) * | 2020-09-22 | 2022-03-31 | 长鑫存储技术有限公司 | 电容结构及其形成方法 |
| US11929280B2 (en) | 2020-09-22 | 2024-03-12 | Changxin Memory Technologies, Inc. | Contact window structure and method for forming contact window structure |
| US12002748B2 (en) | 2020-09-22 | 2024-06-04 | Changxin Memory Technologies, Inc. | Contact window structure, metal plug and forming method thereof, and semiconductor structure |
-
2019
- 2019-11-28 CN CN201922118391.8U patent/CN211017076U/zh active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112864153A (zh) * | 2019-11-28 | 2021-05-28 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| CN112864153B (zh) * | 2019-11-28 | 2024-06-07 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| WO2022057399A1 (zh) * | 2020-09-16 | 2022-03-24 | 长鑫存储技术有限公司 | 电容器阵列结构及其制造方法和动态随机存储器 |
| WO2022062495A1 (zh) * | 2020-09-22 | 2022-03-31 | 长鑫存储技术有限公司 | 电容结构及其形成方法 |
| US11929280B2 (en) | 2020-09-22 | 2024-03-12 | Changxin Memory Technologies, Inc. | Contact window structure and method for forming contact window structure |
| US12002748B2 (en) | 2020-09-22 | 2024-06-04 | Changxin Memory Technologies, Inc. | Contact window structure, metal plug and forming method thereof, and semiconductor structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN211017076U (zh) | 半导体结构 | |
| TW200522272A (en) | Method for forming bit-line of semiconductor device | |
| JP4088052B2 (ja) | 半導体装置の製造方法 | |
| TWI553780B (zh) | 接觸結構以及採用該接觸結構的半導體記憶元件 | |
| JP2008113005A (ja) | 集積半導体構造の製造方法 | |
| JPH0685086A (ja) | 高集積素子用微細コンタクト形成方法 | |
| JP4743371B2 (ja) | キャパシタ電極と接するプラグを有する半導体素子及びその製造方法 | |
| CN112864153B (zh) | 半导体结构及其制备方法 | |
| KR20120058327A (ko) | 반도체 소자 및 그 제조 방법 | |
| US6281073B1 (en) | Method for fabricating dynamic random access memory cell | |
| TWI503958B (zh) | 形成記憶胞電晶體的方法 | |
| JP2000208732A (ja) | 集積回路コンデンサおよび関連した製造方法 | |
| US6734061B2 (en) | Semiconductor memory device having a plug contacted to a capacitor electrode and method for fabricating the capacitor | |
| US8163623B2 (en) | Using a mesh to form a lower electrode in a capacitor | |
| JP4959979B2 (ja) | 半導体記憶装置の製造方法 | |
| US6207496B1 (en) | Method of forming capacitor of semiconductor device | |
| CN110459507A (zh) | 一种半导体存储装置的形成方法 | |
| KR100313084B1 (ko) | 반도체장치의 제조방법 | |
| EP3975233B1 (en) | Capacitor structure and manufacturing method therefor, and memory | |
| KR100570218B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR20010037025A (ko) | 반도체 장치의 울퉁불퉁한 표면을 갖는 캐패시터 스토리지 전극 및 그 제조 방법 | |
| JP2015216275A (ja) | 半導体装置の製造方法 | |
| US20100270603A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN118042833A (zh) | 半导体器件的制作方法 | |
| KR100591750B1 (ko) | 게이트 라인을 이용한 반도체 장치의 레지스터 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |