CN112563206B - 存储器电容的制作方法 - Google Patents
存储器电容的制作方法 Download PDFInfo
- Publication number
- CN112563206B CN112563206B CN201910910414.0A CN201910910414A CN112563206B CN 112563206 B CN112563206 B CN 112563206B CN 201910910414 A CN201910910414 A CN 201910910414A CN 112563206 B CN112563206 B CN 112563206B
- Authority
- CN
- China
- Prior art keywords
- layer
- capacitor
- sacrificial
- hole
- support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 90
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000001312 dry etching Methods 0.000 claims abstract description 18
- 238000001039 wet etching Methods 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 37
- 229920002120 photoresistant polymer Polymers 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 6
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 3
- 238000003860 storage Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000002253 acid Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- HEDRZPFGACZZDS-UHFFFAOYSA-N Chloroform Chemical compound ClC(Cl)Cl HEDRZPFGACZZDS-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 229910000420 cerium oxide Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 2
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910005091 Si3N Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000012459 cleaning agent Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- VCFZGYGRRNTEGX-UHFFFAOYSA-N hafnium(iv) silicate Chemical compound [Hf+4].[O-][Si]([O-])([O-])[O-] VCFZGYGRRNTEGX-UHFFFAOYSA-N 0.000 description 1
- 229910000167 hafnon Inorganic materials 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- -1 lanthanum aluminate Chemical class 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005554 pickling Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供的存储器电容的制作方法,在形成第一牺牲层、第一支撑层、第二牺牲层、第二支撑层、电容孔和第一电极层后,先通过一次干法蚀刻工艺制程去除设定位置的第二支撑层、第二牺牲层和第一支撑层以形成电容打开孔,再通过一次湿法蚀刻工艺制程去除剩余的牺牲层,最后在第一电极层的表面形成电容介质层和第二电极层。本发明的技术方案仅需要一次干法蚀刻工艺制程和一次湿法蚀刻工艺制程,即可形成电容打开孔以去除存储器电容的全部牺牲层,使制程步骤得到了优化,极大程度地缩短了存储器电容的制造时间。
Description
技术领域
本发明涉及半导体制造领域,特别是涉及一种存储器电容的制作方法。
背景技术
随着半导体技术的不断发展,动态随机存储器(Dynamic Random Access Memory,DRAM)作为一种新型的半导体存储器件,被越来越多地应用于计算机等设备的制造和使用之中。DRAM由许多重复的存储单元组成,每个存储单元通常包括电容器和晶体管:晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连;字线上的电压信号能够控制晶体管的打开或关闭,进而通过位线读取存储在电容器中的数据信息,或者通过位线将数据信息写入到电容器中进行存储。
随着动态随机存储器(DRAM)的器件尺寸越来越小,为了使电容器能存储更多电荷,电容器的深宽比变得越来越大,使得蚀刻变得越来越困难,同时对电容支撑层的要求也越来越高,因此在电容器结构中加入支撑层成为了解决这一问题的首选方案。
制造电容器时,技术人员会先在支撑层之间设置牺牲层,蚀刻牺牲层后,再沉积电容介质层和电极层。蚀刻牺牲层时,需要先将覆盖在其表面的支撑层去除,而支撑层和牺牲层的材料不同,需要交替使用不同的蚀刻工艺制程,尤其是蚀刻支撑层需要较长时间的酸洗来减少缺陷,这大大延长了电容存储器的制造时间。因此,为了解决现有技术中存储器电容制造时工艺复杂、速度慢的技术问题,亟需提出一种新的存储器电容的制作方法。
发明内容
根据此,有必要针对存储器电容制造时工艺复杂、速度慢的技术问题,提供一种存储器电容的制作方法。
为了实现本发明的目的,本发明采用如下技术方案:
一种存储器电容的制作方法,包括:
提供一衬底,在所述衬底的表面依次形成第一牺牲层、第一支撑层、第二牺牲层和第二支撑层;
依电容孔版图蚀刻所述第二支撑层、第二牺牲层、第一支撑层和第一牺牲层至暴露出所述衬底,形成电容孔;
在所述电容孔处形成第一电极层,所述第一电极层覆盖电容孔的内壁以及暴露的衬底;
在单次干法蚀刻制程中形成用于连通相邻的多个所述电容孔的电容打开孔,所述电容打开孔贯穿所述第二支撑层、第二牺牲层和第一支撑层;
以电容打开孔为基础对牺牲层进行蚀刻以去除剩余的牺牲层;
在所述第一电极层表面依次形成电容介质层和第二电极层。
下面进一步对技术方案进行说明:
在其中一个实施例中,所述蚀刻所述第二支撑层、第二牺牲层、第一支撑层和第一牺牲层至暴露出所述衬底的步骤,包括:
在所述第二支撑层的表面形成第一光阻层,并图形化所述第一光阻层;
通过所述图形化的第一光阻层蚀刻所述第二支撑层、第二牺牲层、第一支撑层和第一牺牲层;
去除所述第一光阻层。
在其中一个实施例中,所述在所述电容孔处形成第一电极层的步骤,包括:
在形成了电容孔的第二支撑层表面沉积第一金属层,所述第一金属层覆盖所述第二支撑层的表面、电容孔的内壁以及所述暴露的衬底;
蚀刻所述第一金属层沉积在所述第二支撑层表面的部分,使沉积在所述电容孔侧壁的第一金属层与所述第二支撑层的表面齐平;剩余覆盖电容孔的内壁以及暴露的衬底的第一金属层作为所述第一电极层。
在其中一个实施例中,所述在单次干法蚀刻制程中形成用于连通相邻的多个所述电容孔的电容打开孔的步骤,包括:
在所述第二支撑层的表面依次形成硬掩模层、抗反射层和第二光阻层;
图形化所述第二光阻层;
通过所述图形化的第二光阻层蚀刻所述抗反射层和硬掩模层;
通过所述硬掩模层在单次蚀刻制程中形成电容打开孔;
依次去除所述第二光阻层、抗反射层和硬掩模层。
在其中一个实施例中,所述第二支撑层的厚度为150nm~300nm。
在其中一个实施例中,所述电容打开孔的形状为圆形、椭圆形或长条形中的一种。
在其中一个实施例中,所述干法蚀刻工艺中使用的气体为四氟化碳和三氟甲烷的混合物。
在其中一个实施例中,在所述干法蚀刻工艺制程中,所述牺牲层与支撑层的蚀刻选择比大于10:1。
在其中一个实施例中,采用湿法蚀刻工艺蚀刻剩余的牺牲层。
在其中一个实施例中,所述衬底设置有接触孔,用于连通所述第一电极层和控制电路。
与现有技术相比,本发明的技术方案具有以下优点:
本发明提供的存储器电容的制作方法,在形成第一牺牲层、第一支撑层、第二牺牲层、第二支撑层、电容孔和第一电极层后,先通过一次干法蚀刻工艺制程去除设定位置的第二支撑层、第二牺牲层和第一支撑层以形成电容打开孔,再通过一次湿法蚀刻工艺制程去除剩余的牺牲层,最后在第一电极层的表面形成电容介质层和第二电极层。本发明的技术方案仅需要一次干法蚀刻工艺制程和一次湿法蚀刻工艺制程,即可形成电容打开孔以去除存储器电容的全部牺牲层,使制程步骤得到了优化,极大程度地缩短了存储器电容的制造时间。
附图说明
图1为一个实施例中的存储器电容的制作方法的流程图;
图2为一个实施例中步骤S100后的结构示意图;
图3为一个实施例中的存储器电容的制作方法中步骤S200的流程图;
图4为一个实施例中步骤S210形成第一光阻层后的结构示意图;
图5为一个实施例中步骤S210图形化第一光阻层后的结构示意图;
图6为一个实施例中步骤S230后的结构示意图;
图7为一个实施例中的存储器电容的制作方法中步骤S300的流程图;
图8为一个实施例中步骤S310后的结构示意图;
图9为一个实施例中步骤S320后的结构示意图;
图10为一个实施例中的存储器电容的制作方法中步骤S400的流程图;
图11为一个实施例中步骤S420后的结构示意图;
图12为一个实施例中步骤S430后的结构示意图;
图13为一个实施例中步骤S450后的结构示意图;
图14为一个实施例中步骤S500后的结构示意图;
图15为一个实施例中步骤S600后的结构示意图;
图16为一个实施例中的存储器电容的俯视示意图。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的可选的实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体地实施例的目的,不是旨在于限制本发明。
参见图1,图1是一个实施例中的存储器电容的制作方法的流程图,包括以下步骤:
S100:提供一衬底,在所述衬底的表面依次形成第一牺牲层、第一支撑层、第二牺牲层和第二支撑层;
S200:依电容孔版图蚀刻所述第二支撑层、第二牺牲层、第一支撑层和第一牺牲层至暴露出所述衬底,形成电容孔;
S300:在所述电容孔处形成第一电极层;
S400:在单次干法蚀刻制程中形成用于连通相邻的多个所述电容孔的电容打开孔,形成电容打开孔;
S500:以电容打开孔为基础对牺牲层进行蚀刻以去除剩余的牺牲层;
S600:在所述第一电极层表面依次形成电容介质层和第二电极层。
本发明的技术方案通过以上步骤,仅需要一次干法蚀刻工艺制程和一次湿法蚀刻工艺制程,即可去除存储器电容制造过程中形成的全部牺牲层,使蚀刻的制程步骤得到了优化,极大程度地缩短了存储器电容的制造时间。
在一个实施例中,S100提供一衬底,在所述衬底的表面依次形成第一牺牲层、第一支撑层、第二牺牲层和第二支撑层的步骤,参见如图2所示的结构示意图。所述衬底100设置有接触孔110,所述接触孔110用于连通存储器电容的第一电极层和晶体管控制电路,使控制电路输出的电压信号到达第一电极层,从而实现电容的充电或放电。所述牺牲层和支撑层交替设置,在本实施例中,在所述衬底100的表面依次形成第一牺牲层200、第一支撑层210、第二牺牲层220和第二支撑层230。
可选地,所述第一牺牲层200和第二牺牲层220的材料均为二氧化硅(SiO2)磷硅玻璃(PSG)、正硅酸乙酯(TEOS)、硼磷硅玻璃(BPSG)和氟硅玻璃(FSG)中的至少一种。需要说明的是,所述第一牺牲层200和第二牺牲层220所使用的材料可以相同也可以不同,在制作存储器电容时,可以根据需要的蚀刻速度等参数选择相应的材料。
可选地,本实施例中采用化学气相沉积工艺制程形成所述第一支撑层210和第二支撑层230,所述第一支撑层210和第二支撑层230的材料为氮化硅(Si3N4)。在本实施例中,通过层叠设置的多个支撑层,增加了器件的稳定性,降低了支撑层发生破裂的风险。
在一个实施例中,S200依电容孔版图蚀刻所述支撑层和牺牲层至暴露出所述衬底,形成电容孔的步骤中,参见图3至图6,还包括以下步骤:
S210:在所述第二支撑层表面形成第一光阻层,并图形化所述第一光阻层;
S220:通过所述图形化的第一光阻层蚀刻所述支撑层和牺牲层;
S230:去除所述第一光阻层。
进一步地,通过刮涂或旋涂工艺制程在所述第二支撑层220的表面形成所述第一光阻层300。依据电容孔版图对所述第一光阻层300进行曝光和显影,形成所述图形化的第一光阻层300。基于所述图形化的第一光阻层300对所述第二支撑层230、第二牺牲层220、第一支撑层210和第一牺牲层200进行蚀刻,通过蚀刻工艺制程暴露出衬底100上的所述接触孔110,形成电容孔400,再使用光阻剥离液去除所述图形化的第一光阻层300。
在一个实施例中,S300在所述电容孔处形成第一电极层的步骤中,参见图7至图9,还包括以下步骤:
S310:在形成了电容孔的第二支撑层表面沉积第一金属层;
S320:蚀刻所述第一金属层沉积在所述第二支撑层表面的部分,形成第一电极层。
进一步地,先采用原子层沉积工艺制程形成所述第一金属层500,所述第一金属层500覆盖第二支撑层230表面、电容孔400的内壁以及暴露的衬底100。再蚀刻去除所述第二支撑层230表面的部分第一金属层500,剩余的第一金属层500设置为第一电极层510,所述第一电极层510覆盖电容孔400的内壁以及暴露的衬底100。可选地,所述第一电极层510的材料为氮化钛(TiN)。所述第一电极层510与衬底100的接触孔110连接,获取晶体管控制电路提供的电压信号,从而实现对存储器电容的充电。
在一个实施例中,S400在单次干法蚀刻制程中形成用于连通相邻的多个所述电容孔的电容打开孔的步骤中,参见图10至图13,还包括以下步骤:
S410:在所述第二支撑层表面依次形成硬掩模层、抗反射层和第二光阻层;
S420:图形化所述第二光阻层;
S430:通过所述图形化的第二光阻层蚀刻所述抗反射层和硬掩模层;
S440:通过所述硬掩模层在单次蚀刻制程中形成电容打开孔;
S450:依次去除所述第二光阻层、抗反射层和硬掩模层。
需要说明的是,在单次干法蚀刻制程中形成用于连通相邻的多个所述电容孔的电容打开孔时,要保证后续步骤可以完全地去除所述剩余的第一牺牲层200和第二牺牲层220。在满足以上要求的前提下,设计恰当尺寸的电容打开孔700,减少对所述第一电极层510的蚀刻面积,从而实现电容孔400表面积的最大化,提升电容的电荷存储量。可选地,所述电容打开孔的形状为圆形、椭圆形或长条形中的一种,操作人员可以根据需要打开的电容孔数量选择相应的电容打开孔的形状,从而在后续步骤中实现最高的酸洗质量和效率。
可选地,所述硬掩模层600的材料为掺杂元素以设定比例掺杂的硅化合物,所述掺杂元素为碳、氧、氮中的至少一种。通过调整掺杂元素的掺杂比例,可以使所述硬掩模层600具有不同的蚀刻特性,对应不同的使用情况。进一步地,通过设置所述抗反射层610,可以有效提升蚀刻的图形质量。
进一步地,通过刮涂或旋涂工艺制程形成所述第二光阻层620,依据电容打开孔700版图对所述第二光阻层620进行曝光和显影,形成所述图形化的第二光阻层620。再通过所述图形化的第二光阻层620,使用干法蚀刻工艺制程依次蚀刻层叠设置的抗反射层610、硬掩模层600、第二支撑层230、第二牺牲层220和第一支撑层210。蚀刻完成后,再依次去除所述第二光阻层620、抗反射层610和第一支撑层210。
进一步地,所述干法蚀刻工艺制程使用的蚀刻气体为四氟化碳和三氯甲烷的混合物,通过设置蚀刻气体的不同比例,利用支撑层和牺牲层的蚀刻选择比对所述第二支撑层230、第二牺牲层220和第一支撑层210进行蚀刻。可选地,所述牺牲层与支撑层的蚀刻选择比大于10:1,通过设置恰当的蚀刻选择比,蚀刻后的第二支撑层230仍能保持较好的形貌和机械强度。
进一步地,在形成所述硬掩模层600和第二支撑层230时,通过适当增加所述硬掩模层600和第二支撑层230厚度的方法,保证被蚀刻后的第二支撑层230的机械强度,防止所述第二支撑层230破裂。可选地,所述第二支撑层230的厚度为150nm~300nm。
在一个实施例中,S500以电容打开孔为基础对牺牲层进行蚀刻以去除剩余的牺牲层的步骤中,参见如图14所示的结构示意图,基于所述电容打开孔700注入酸洗剂,从而去除剩余的第一牺牲层200和第二牺牲层220。需要说明的是,根据所述第一牺牲层200和第二牺牲层220的材料,可以选择相应的酸洗剂,从而提高酸洗的效率,而且保证所述第一牺牲层200和第二牺牲层220可以被完全清洗干净。
在一个实施例中,S600在所述第一电极层表面依次形成电容介质层和第二电极层的步骤中,参见如图15至图16所示的结构示意图。
可选地,所述电容介质层800的材料为氧化铪(HfO2)、正硅酸铪(HfSiO4)、二氧化锆(ZrO2)、氧化铝(Al2O3)、二氧化钛(TiO2)、氧化镧(La2O3)、钛酸锶(SrTiO3)、铝酸镧(LaAlO3)、氧化铈(CeO2)、氧化钇(Y2O3)等高介电常数材料中的至少一种。通过使用高介电常数的电容介质层800材料,可以在不增大电容孔400尺寸的前提下,有效提升电容的电荷存储量。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (9)
1.一种存储器电容的制作方法,包括:
提供一衬底,在所述衬底的表面依次形成第一牺牲层、第一支撑层、第二牺牲层和第二支撑层;
依电容孔版图蚀刻所述第二支撑层、第二牺牲层、第一支撑层和第一牺牲层至暴露出所述衬底,形成电容孔;
在所述电容孔处形成第一电极层,所述第一电极层覆盖电容孔的内壁以及暴露的衬底;
在单次干法蚀刻制程中形成用于连通相邻的多个所述电容孔的电容打开孔,所述电容打开孔贯穿所述第二支撑层、第二牺牲层和第一支撑层;
以电容打开孔为基础对第一牺牲层和第二牺牲层进行湿法蚀刻以去除剩余的牺牲层;
在所述第一电极层表面依次形成电容介质层和第二电极层。
2.根据权利要求1所述的存储器电容的制作方法,其特征在于,所述蚀刻所述第二支撑层、第二牺牲层、第一支撑层和第一牺牲层至暴露出所述衬底的步骤,包括:
在所述第二支撑层的表面形成第一光阻层,并图形化所述第一光阻层;
通过所述图形化的第一光阻层蚀刻所述第二支撑层、第二牺牲层、第一支撑层和第一牺牲层;
去除所述第一光阻层。
3.根据权利要求1所述的存储器电容的制作方法,其特征在于,所述在所述电容孔处形成第一电极层的步骤,包括:
在形成了电容孔的第二支撑层表面沉积第一金属层,所述第一金属层覆盖所述第二支撑层的表面、电容孔的内壁以及所述暴露的衬底;
蚀刻所述第一金属层沉积在所述第二支撑层表面的部分,使沉积在所述电容孔侧壁的第一金属层与所述第二支撑层的表面齐平;剩余覆盖电容孔的内壁以及暴露的衬底的第一金属层作为所述第一电极层。
4.根据权利要求1所述的存储器电容的制作方法,其特征在于,所述在单次干法蚀刻制程中形成用于连通相邻的多个所述电容孔的电容打开孔的步骤,包括:
在所述第二支撑层的表面依次形成硬掩模层、抗反射层和第二光阻层;
图形化所述第二光阻层;
通过所述图形化的第二光阻层蚀刻所述抗反射层和硬掩模层;
通过所述硬掩模层在单次蚀刻制程中形成电容打开孔;
依次去除所述第二光阻层、抗反射层和硬掩模层。
5.根据权利要求1至4中任一项所述的存储器电容的制作方法,其特征在于,所述第二支撑层的厚度为150nm~300nm。
6.根据权利要求5所述的存储器电容的制作方法,其特征在于,所述电容打开孔的形状为圆形、椭圆形或长条形中的一种。
7.根据权利要求5所述的存储器电容的制作方法,其特征在于,所述干法蚀刻工艺中使用的气体为四氟化碳和三氟甲烷的混合物。
8.根据权利要求7所述的存储器电容的制作方法,其特征在于,在所述干法蚀刻工艺制程中,所述牺牲层与支撑层的蚀刻选择比大于10:1。
9.根据权利要求1所述的存储器电容的制作方法,其特征在于,所述衬底设置有接触孔,用于连通所述第一电极层和控制电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910910414.0A CN112563206B (zh) | 2019-09-25 | 2019-09-25 | 存储器电容的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910910414.0A CN112563206B (zh) | 2019-09-25 | 2019-09-25 | 存储器电容的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112563206A CN112563206A (zh) | 2021-03-26 |
CN112563206B true CN112563206B (zh) | 2022-06-07 |
Family
ID=75029157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910910414.0A Active CN112563206B (zh) | 2019-09-25 | 2019-09-25 | 存储器电容的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112563206B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113299829A (zh) * | 2021-05-12 | 2021-08-24 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
CN115410995A (zh) * | 2021-05-26 | 2022-11-29 | 长鑫存储技术有限公司 | 存储器的制作方法及存储器 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101399225A (zh) * | 2007-09-28 | 2009-04-01 | 海力士半导体有限公司 | 半导体器件及其制造方法 |
TW201442080A (zh) * | 2013-04-22 | 2014-11-01 | Inotera Memories Inc | 堆疊式電容器結構及其製造方法 |
CN107634047A (zh) * | 2017-09-14 | 2018-01-26 | 睿力集成电路有限公司 | 电容器阵列结构及其制造方法 |
CN107910327A (zh) * | 2017-11-07 | 2018-04-13 | 睿力集成电路有限公司 | 电容器阵列结构及其制造方法 |
CN108155152A (zh) * | 2017-12-19 | 2018-06-12 | 睿力集成电路有限公司 | 导体结构、电容器阵列结构及制备方法 |
CN108447864A (zh) * | 2018-03-14 | 2018-08-24 | 睿力集成电路有限公司 | 半导体存储器件结构及其制作方法 |
CN108538822A (zh) * | 2018-06-07 | 2018-09-14 | 睿力集成电路有限公司 | 半导体电容装置及其制作方法 |
CN108550569A (zh) * | 2018-06-07 | 2018-09-18 | 睿力集成电路有限公司 | 半导体集成电路的电容装置及其制作方法 |
CN108987346A (zh) * | 2017-06-02 | 2018-12-11 | 长鑫存储技术有限公司 | 半导体存储器及其制造方法 |
CN208240669U (zh) * | 2018-06-26 | 2018-12-14 | 长鑫存储技术有限公司 | 电容器及半导体存储器 |
CN208521929U (zh) * | 2018-06-07 | 2019-02-19 | 长鑫存储技术有限公司 | 半导体集成电路的电容装置 |
CN208738232U (zh) * | 2018-09-27 | 2019-04-12 | 长鑫存储技术有限公司 | 一种电容器结构 |
-
2019
- 2019-09-25 CN CN201910910414.0A patent/CN112563206B/zh active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101399225A (zh) * | 2007-09-28 | 2009-04-01 | 海力士半导体有限公司 | 半导体器件及其制造方法 |
TW201442080A (zh) * | 2013-04-22 | 2014-11-01 | Inotera Memories Inc | 堆疊式電容器結構及其製造方法 |
CN108987346A (zh) * | 2017-06-02 | 2018-12-11 | 长鑫存储技术有限公司 | 半导体存储器及其制造方法 |
CN107634047A (zh) * | 2017-09-14 | 2018-01-26 | 睿力集成电路有限公司 | 电容器阵列结构及其制造方法 |
CN107910327A (zh) * | 2017-11-07 | 2018-04-13 | 睿力集成电路有限公司 | 电容器阵列结构及其制造方法 |
CN108155152A (zh) * | 2017-12-19 | 2018-06-12 | 睿力集成电路有限公司 | 导体结构、电容器阵列结构及制备方法 |
CN108447864A (zh) * | 2018-03-14 | 2018-08-24 | 睿力集成电路有限公司 | 半导体存储器件结构及其制作方法 |
CN108538822A (zh) * | 2018-06-07 | 2018-09-14 | 睿力集成电路有限公司 | 半导体电容装置及其制作方法 |
CN108550569A (zh) * | 2018-06-07 | 2018-09-18 | 睿力集成电路有限公司 | 半导体集成电路的电容装置及其制作方法 |
CN208521929U (zh) * | 2018-06-07 | 2019-02-19 | 长鑫存储技术有限公司 | 半导体集成电路的电容装置 |
CN208240669U (zh) * | 2018-06-26 | 2018-12-14 | 长鑫存储技术有限公司 | 电容器及半导体存储器 |
CN208738232U (zh) * | 2018-09-27 | 2019-04-12 | 长鑫存储技术有限公司 | 一种电容器结构 |
Also Published As
Publication number | Publication date |
---|---|
CN112563206A (zh) | 2021-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108550569B (zh) | 半导体集成电路的电容装置及其制作方法 | |
US6875655B2 (en) | Method of forming DRAM capacitors with protected outside crown surface for more robust structures | |
CN108231775A (zh) | 半导体器件 | |
CN110957304B (zh) | 一种电容器结构及其制造方法 | |
CN112563206B (zh) | 存储器电容的制作方法 | |
CN109509836A (zh) | 形成存储器电容的方法 | |
WO2021227569A1 (zh) | 电容打开孔的形成方法和存储器电容的形成方法 | |
CN102148137A (zh) | Mim电容器及其形成工艺 | |
US6686239B2 (en) | Capacitors of semiconductor devices and methods of fabricating the same | |
CN112864153B (zh) | 半导体结构及其制备方法 | |
CN115050701A (zh) | 半导体结构的制备方法及半导体结构 | |
WO2022188322A1 (zh) | 半导体结构及其制造方法 | |
CN108807383B (zh) | 半导体元件及其制作方法 | |
US5933742A (en) | Multi-crown capacitor for high density DRAMS | |
CN113540347B (zh) | 电容器、半导体器件、电子设备及其制造方法 | |
US9875932B2 (en) | Methods of forming contact holes using pillar masks and mask bridges | |
JP2770789B2 (ja) | 半導体記憶装置の製造方法 | |
CN114639638B (zh) | 半导体结构的制作方法及半导体结构 | |
US20070284641A1 (en) | Metal-insulator-metal-structured capacitor formed with polysilicon | |
US20070284643A1 (en) | Capacitor structure of semiconductor memory and method for preparing the same | |
US6767786B1 (en) | Method for forming bottle trenches by liquid phase oxide deposition | |
CN116133387A (zh) | 电容器的形成方法、电容器及半导体器件 | |
US20080124885A1 (en) | Method of fabricating capacitor and electrode thereof | |
US5879988A (en) | Capacitor of a DRAM cell and method of making same | |
JPH04336464A (ja) | 半導体記憶装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |