TWI462232B - 非揮發性記憶體結構及其製造方法 - Google Patents

非揮發性記憶體結構及其製造方法 Download PDF

Info

Publication number
TWI462232B
TWI462232B TW101113714A TW101113714A TWI462232B TW I462232 B TWI462232 B TW I462232B TW 101113714 A TW101113714 A TW 101113714A TW 101113714 A TW101113714 A TW 101113714A TW I462232 B TWI462232 B TW I462232B
Authority
TW
Taiwan
Prior art keywords
contact
memory material
variable resistance
volatile memory
transistor
Prior art date
Application number
TW101113714A
Other languages
English (en)
Other versions
TW201330180A (zh
Inventor
Frederick T Chen
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Publication of TW201330180A publication Critical patent/TW201330180A/zh
Application granted granted Critical
Publication of TWI462232B publication Critical patent/TWI462232B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Description

非揮發性記憶體結構及其製造方法
本發明係有關於一種非揮發性記憶體結構及其製造方法，特別係有關於一種非揮發性靜態隨機存取記憶體(non-volatile SRAM)及其製造方法。
靜態隨機存取記憶體(SRAM)因為具有高速及功率消耗極小的優點，所以成為現今所有邏輯(logic)、系統單晶片(System-on-a-chip，SoC)和多重晶片封裝(multi-chip package，MCP)中不可或缺的元件。然而，正當互補式金屬-氧化物半導體元件技術發展時，電晶體的漏電會限制因尺寸微縮而減少功率消耗的數量，因而成為一個重要的問題。使用例如電阻式隨機存取記憶體(resistive random access memory，RRAM)、磁性隨機存取記憶體(magnetic random access memory，MRAM)、相變化記憶體(phase change memory，PCM)等非揮發性記憶體元件，可讓SRAM完全關掉，大為降低SRAM中的漏電待命功率。在非揮發性記憶體技術中，電阻式隨機存取記憶體(RRAM或ReRAM)因為具有高速及功率消耗極小的優點(揭露於H-Y Lee et al. IEDM 2008,2010,；P-F Chiu et al.,VLSI Circuits 2010)，所以成為極具前景之非揮發性記憶體技術。目前已知不同的非揮發性RRAM設計包括六電晶體二電阻式隨機存取記憶體(6T2R)或八電晶體二電阻式隨機存取記憶體(8T2R)等，其中T代表SRAM晶胞中的一個電晶體，而R代表SRAM晶胞中的一個電阻式記憶體元件。通常上述記憶體元件會連接於電晶體和由較高金屬層製成的控制線之間。上述較高金屬層製成的控制線會提高天線效應造成電漿蝕刻損傷(特別是如果記憶體由氧化物形成時)的風險，且控制線會暴露於製程電漿的面積會遠大於記憶體元件本身。
因此，有需要一種非揮發性靜態隨機存取記憶體(non-volatile SRAM)結構及其製造方法，以克服習知技術的缺點。
有鑑於此，本發明揭露之一實施例係提供一種非揮發性記憶體結構。上述非揮發性記憶體結構包括一第一接觸，連接至一第一電晶體；一第二接觸，連接至一第二電晶體；一可變電阻記憶體材料，其包括於一較高電阻態和一較低電阻態之間轉換的一材料，覆蓋且接觸上述第二接觸而非上述第一接觸；一頂電極，接觸上述可變電阻記憶體材料和上述第一接觸兩者，其中上述可變電阻記憶體材料的面積大體上大於其與上述第二接觸的一界面的面積。
本發明揭露之另一實施例係提供一種非揮發性記憶體結構。上述非揮發性記憶體結構包括一第一接觸，穿過一介電層且連接至一第一電晶體；一接觸孔，穿過上述介電層；一可變電阻記憶體材料，順應性覆蓋上述接觸孔而非上述第一接觸，且連接至一第二電晶體；一頂電極，接觸上述可變電阻記憶體材料和上述第一接觸兩者，其中上述可變電阻記憶體材料的面積大體上大於其與上述接觸孔的被上述可變電阻記憶體材料覆蓋一底面的面積。
本發明揭露之又另一實施例係提供一種非揮發性記憶體結構的製造方法，上述非揮發性記憶體結構的製造方法包括形成一第一接觸，連接至一第一電晶體；形成一第二接觸，連接至一第二電晶體；形成一可變電阻記憶體材料，覆蓋上述第一接觸和上述第二接觸；移除覆蓋上述第一接觸的上述可變電阻記憶體材料；形成一頂電極，覆蓋上述可變電阻記憶體材料且覆蓋上述第一接觸。
本發明揭露之更又另一實施例係提供一種非揮發性記憶體結構的製造方法，上述非揮發性記憶體結構的製造方法包括形成一介電層，覆蓋一第一電晶體和一第二電晶體；形成一第一接觸孔和一第二接觸孔，穿過上述介電層；於上述第一接觸孔中形成一第一接觸，以連接至上述第一電晶體；順應性形成一可變電阻記憶體材料，覆蓋上述第二接觸孔的一側壁和一底面以及上述第一接觸，且上述可變電阻記憶體材料連接至上述第二電晶體；移除覆蓋上述第一接觸的上述可變電阻記憶體材料；形成一頂電極，覆蓋上述可變電阻記憶體材料和上述第一接觸，且填充上述第二接觸孔。
以下以各實施例詳細說明並伴隨著圖式說明之範例，做為本發明之參考依據。在圖式或說明書描述中，相似或相同之部分皆使用相同之圖號。且在圖式中，實施例之形狀或是厚度可擴大，並以簡化或是方便標示。再者，圖式中各元件之部分將以分別描述說明之，值得注意的是，圖中未繪示或描述之元件，為所屬技術領域中具有通常知識者所知的形式。
本發明實施例係提供一種非揮發性記憶體結構及其製造方法。本發明實施例所述的非揮發性記憶體結構可為與非揮發性靜態隨機存取記憶體(non-volatile static random access memory，non-volatile SRAM)合併之一電阻式隨機存取記憶體(resistive random access memory，RRAM)裝置及其製造方法，上述製造方法可避免天線效應的電漿損傷對元件造成的衝擊。另外，非揮發性記憶體結構的上電極的側壁係遠離於與RRAM氧化層連接的底接觸，因此可以消除形成一金屬-絕緣體-金屬(MIM)電容之蝕刻製的對RRAM氧化層側壁損傷的衝擊。第1~4圖為本發明一實施例之非揮發性記憶體結構500a的製程剖面圖。首先，提供一基板200。在本發明一實施例中，基板200可包括矽或矽鍺。在本發明其他實施例中，塊狀半導體基板、應力半導體基板、化合物半導體基板、絕緣層上覆矽(SOI)基板或其他常用的半導體基板也可做為基板200。可利用植入p型或n型摻質，使基板200具有想要的導電類型。如第1圖所示，可形成數個例如淺溝槽隔絕物(STIs)的隔絕結構201，從基板200的一表面延伸進入基板200中，以做為不同電子元件的電性隔絕物。接著，分別於基板200上形成一第一電晶體202和一第二電晶體204。在本發明一實施例中，第一電晶體202和第二電晶體204可為一非揮發性SRAM晶胞的電晶體。接著，可利用例如旋轉塗佈法(spin-on coating)、化學氣相沉積(CVD)法、物理氣相沉積(PVD)法或一電鍍(plating)法之一沉積製程，於基板200上形成一介電層206，覆蓋第一電晶體202和第二電晶體204。然後，進行一微影製程和一非等向性蝕刻製程，移除部分介電層206，以形成穿過介電層206的第一接觸孔208和第二接觸孔210。如第1圖所示，第一電晶體202的一源/汲極區203從第一接觸孔208的一底面暴露出來，而第二電晶體204的一源/汲極區205從第二接觸孔210的一底面暴露出來。
之後，可使用PVD法，將例如鎢(W)、鋁(Al)、銅(Cu)或矽化物的一導電材料填入第一接觸孔208和第二接觸孔210。接著，進行例如化學機械研磨(CMP)法的一平坦化製程，移除導電材料位於介電層206的一頂面207上方的多餘部分，以形成穿過介電層206的第一接觸212和第二接觸214。如第1圖所示，第一接觸212連接至第一電晶體202，且第二接觸214連接至第二電晶體204。由於進行平坦化製程，所以第一接觸212的一頂面213和第二接觸214的一頂面215兩者皆對齊介電層206的頂面207。
如第2圖所示，然後，可利用例如原子層沉積(ALD)法之一沉積製程，沉積形成一可變電阻記憶體材料216，覆蓋第一接觸212和第二接觸214兩者。在本發明一實施例中，可變電阻記憶體材料216可包括例如二氧化鉿(HfO2 )的一RRAM氧化物。在本發明一實施例中，可以單一層形成可變電阻記憶體材料216。在本發明另一實施例中，可藉由沉積附加層的方式來形成可變電阻記憶體材料216，附加層包括一系列電阻層，其電阻值可為固定值或利用跨壓來動態控制其電阻值。舉例來說，可變電阻記憶體材料216可包括一第一記憶體材料層216a1(例如為HfO2 )以及位於第一記憶體材料層216a1上的一第二記憶體材料層216a2，第一記憶體材料層216a1可於一高電阻狀態和一低電阻狀態之間轉換，而第二記憶體材料層216a2利用跨壓來動態控制其電阻值(例如為二氧化鈦(TiO2 )或二氧化釩(VO2 ))。在本發明其他實施例中，可變電阻記憶體材料216可包括一第一記憶體材料層216a1以及位於第一記憶體材料層216a1之上或之下的一第二記憶體材料層216a2，第一記憶體材料層216a1可於一高電阻狀態和一低電阻狀態之間轉換(例如為二氧化鉭(TaOx ))，而第二記憶體材料層216a2的電阻值為固定值(例如為氧化鉭(TaO))。
如第3圖所示，接著，利用例如電漿蝕刻法的一蝕刻製程，移除覆蓋其中一個電晶體的接觸的部分可變電阻記憶體材料216，例如覆蓋第一電晶體202的第一接觸212的部分可變電阻記憶體材料216，以形成覆蓋及接觸第二接觸214而非第一接觸212的可變電阻記憶體材料圖案216a。在本發明一實施例中，第二接觸214可視為最終RRAM元件的一底電極。在蝕刻可變電阻記憶體材料的期間，不會損傷第二接觸214和可變電阻記憶體材料圖案216a之間的界面，上述界面也可視為最終RRAM元件的一主動區。這是因為薄化位於第一接觸212上的可變電阻記憶體材料216的蝕刻製程期間，多餘的電漿電流會從視為對基板200(意即第一電晶體202)之一低電阻路徑之第一接觸212流出。並且，可變電阻記憶體材料216的邊界/側壁217係遠離於第二接觸214和可變電阻記憶體材料圖案216a之間的界面。因此，可變電阻記憶體材料圖案216a的面積大體上大於第二接觸214和可變電阻記憶體材料圖案216a之間界面的面積。在本實施例中，可變電阻記憶體材料圖案216a具有一平坦底面219。
如第4圖所示，接著，於可變電阻記憶體材料圖案216a上全面性形成一導電材料(例如一鈦層和其上的一氮化鈦層)(圖未顯示)，且覆蓋暴露出來的第一接觸212。可利用例如物理氣相沉積(PVD)法、原子層沉積(ALD)法或一電鍍(plating)法之一沉積製程形成導電材料。然後，利用例如電漿蝕刻法的一蝕刻製程，圖案化上述導電材料，以形成最終RRAM元件的一頂電極218，其接觸可變電阻記憶體材料圖案216a和第一接觸212兩者，其中頂電極218覆蓋可變電阻記憶體材料圖案216a的頂面和側壁217。經過上述製程，係完成本發明一實施例的非揮發性記憶體結構500a。在上述導電材料的蝕刻製程期間，所有的電漿電流會經過未與可變電阻記憶體材料圖案216a接觸的第一接觸212，因為其可視為對基板200之一低電阻路徑。同時，相較於之前對可變電阻記憶體材料圖案216a的蝕刻製程，對上述導電材料的蝕刻製程造成的側壁損傷的位置會更加遠離於第二接觸214和可變電阻記憶體材料圖案216a之間的界面。
本發明其他實施例可進一步減少第二接觸和可變電阻記憶體材料之間界面(主動區)的面積。本發明其他實施例製造的揮發性記憶體結構可具有低電流和較小的元件性能變異。第5~6圖為本發明另一實施例之非揮發性記憶體結構500b的製程剖面圖。為了方便起見，與第1~4圖相同的元件符號在此不再重覆敘述。
如第5圖所示，形成如第1圖所示的第一接觸212和第二接觸214之後，進行一回蝕刻製程以移除第1圖所示的部分第二接觸214，以形成一第二接觸314，使第二接觸314的一頂面315低於第一接觸212的頂面213。
如第6圖所示，然後，可利用例如原子層沉積(ALD)法之一沉積製程，沉積形成一可變電阻記憶體材料(圖未顯示)，覆蓋第一接觸212和第二接觸314兩者。在本發明一實施例中，可變電阻記憶體材料的成分可類似於第2圖所示的可變電阻記憶體材料216。然後，可利用例如電漿蝕刻法的一蝕刻製程，移除覆蓋其中一個電晶體的接觸的部分可變電阻記憶體材料，例如覆蓋第一電晶體202的第一接觸212的部分可變電阻記憶體材料，以形成覆蓋及接觸第二接觸314而非第一接觸212的可變電阻記憶體材料圖案316a。可變電阻記憶體材料圖案316a具有一凹陷部分318，覆蓋第二接觸孔210的部分側壁211，且凹陷部分318的一底面317係連接第二接觸314的頂面315。如第6圖所示，在本實施例中，可變電阻記憶體材料圖案316a具有一厚度T1，且凹陷部分318的一頂面319仍然會高於介電層206的頂面207。在本實施例中，因為第二接觸314凹陷於錐形(上寬下窄)的第二接觸孔210的頂部，所以第二接觸314和可變電阻記憶體材料圖案316a之間的界面具有較小的面積。並且，可變電阻記憶體材料圖案316a的面積大體上大於第二接觸314和可變電阻記憶體材料圖案316a之間界面的面積。
請再參考第6圖，接著，於可變電阻記憶體材料圖案316a上全面性形成一導電材料(例如一鈦層和其上的一氮化鈦層)(圖未顯示)，且覆蓋暴露出來的第一接觸212。可利用例如物理氣相沉積(PVD)法、原子層沉積(ALD)法或一電鍍(plating)法之一沉積製程形成導電材料。然後，利用例如電漿蝕刻法的一蝕刻製程，圖案化上述導電材料，以形成最終RRAM元件的一頂電極218，其接觸可變電阻記憶體材料圖案316a和第一接觸212兩者，其中頂電極218覆蓋可變電阻記憶體材料圖案316a的頂面和側壁321。經過上述製程，係完成本發明另一實施例的非揮發性記憶體結構500b。非揮發性記憶體結構500a和500b的不同處為非揮發性記憶體結構500b的主動區面積小於非揮發性記憶體結構500a。
第7圖為本發明又另一實施例之非揮發性記憶體結構500c的製程剖面圖。為了方便起見，與第1~6圖相同的元件符號在此不再重覆敘述。如第7圖所示，形成如第5圖所示的第一接觸212和第二接觸314之後，然後，可利用例如原子層沉積(ALD)法之一沉積製程，順應性形成足夠薄的一可變電阻記憶體材料(圖未顯示)，覆蓋第一接觸212和第二接觸314兩者。在本發明一實施例中，可變電阻記憶體材料的成分可類似於第2圖所示的可變電阻記憶體材料216。然後，可利用例如電漿蝕刻法的一蝕刻製程，移除覆蓋其中一個電晶體的接觸的部分可變電阻記憶體材料，例如覆蓋第一電晶體202的第一接觸212的部分可變電阻記憶體材料，以形成覆蓋及接觸第二接觸314而非第一接觸212的可變電阻記憶體材料圖案416a。可變電阻記憶體材料圖案416a具有一凹陷部分418，覆蓋第二接觸孔210的部分側壁211，且凹陷部分418的一底面417係連接第二接觸314的頂面415。如第7圖所示，在本實施例中，可變電阻記憶體材料圖案416a具有一厚度T2，其小於第6圖所示之可變電阻記憶體材料圖案316a的厚度T1，且凹陷部分418的一頂面419係低於介電層206的頂面207。在本實施例中，因為第二接觸314凹陷於錐形(上寬下窄)的第二接觸孔210的頂部，所以第二接觸314和可變電阻記憶體材料圖案416a之間的界面具有較小的面積。並且，可變電阻記憶體材料圖案416a的面積大體上大於第二接觸314和可變電阻記憶體材料圖案416a之間界面的面積。
請再參考第7圖，接著，於可變電阻記憶體材料圖案416a上全面性形成一導電材料(例如一鈦層和其上的一氮化鈦層)(圖未顯示)，且覆蓋暴露出來的第一接觸212。可利用例如物理氣相沉積(PVD)法、原子層沉積(ALD)法或一電鍍(plating)法之一沉積製程形成導電材料。然後，利用例如電漿蝕刻法的一蝕刻製程，圖案化上述導電材料，以形成最終RRAM元件的一頂電極218，其接觸可變電阻記憶體材料圖案416a和第一接觸212兩者，其中頂電極218覆蓋可變電阻記憶體材料圖案416a的頂面和側壁421。經過上述製程，係完成本發明另一實施例的非揮發性記憶體結構500c。非揮發性記憶體結構500c和500b的不同處為，因為可變電阻記憶體材料圖案416a的凹陷部分418足夠薄，使部分頂電極218位於接觸孔內，所以非揮發性記憶體結構500c的主動區面積小於非揮發性記憶體結構500b。
第8圖為本發明一實施例之非揮發性八電晶體靜態隨機存取記憶體(non-volatile 8T SRAM)的電路及佈局示意圖。非揮發性八電晶體靜態隨機存取記憶體的靜態隨機存取記憶胞包括包括一個六電晶體SRAM(6T SRAM，包括電晶體PUL、電晶體PUR、電晶體PDL、電晶體PDR、電晶體PGL、電晶體PGR六個電晶體)。在栓鎖電路之儲存節點Q與QB分別連接電晶體RSWL、PSWR的源極端和電阻式隨機存取記憶體(RRAM)元件RL、RR，其中非揮發性八電晶體靜態隨機存取記憶體的非揮發性儲存記憶胞包括電晶體RSWL、PSWR和做為RRAM元件(也標示為RR和RL)的兩個非揮發性記憶體結構500a/500b/500c。其中電晶體RSWL、PSWR作為開關元件。二個RRAM元件RL、RR分別藉由電晶體RSWL、PSWR(開關元件)的汲極端接連至位元線BL和互補位元線BLB，其中電晶體RSWL、PSWR(開關元件)的閘極端則與對應的開關切換線SWL連接，並接收一切換訊號而進行導通或斷開電晶體RSWL、PSWR(開關元件)。其中儲存節點Q與QB分別為栓鎖電路之第一端點與第二端點。另外，非揮發性八電晶體靜態隨機存取記憶體耦接到字元線WL。
如第8圖所示，一金屬線600，設置覆蓋非揮發性記憶體結構500a/500b/500c的頂電極218。頂電極218係從位於第二接觸214/314上的可變電阻記憶體材料圖案216a/316a/416a延伸覆蓋至第一接觸212。因此，包括非揮發性記憶體結構500a/500b/500c形成的兩個RRAM元件(RR和RL)的非揮發性八電晶體靜態隨機存取記憶體的RRAM元件和頂電極218之間不需介層孔連接。
第9~10圖為本發明更又另一實施例之非揮發性記憶體結構500d的製程剖面圖。為了方便起見，與第1~7圖相同的元件符號在此不再重覆敘述。如第9圖所示，形成如第1圖所示的第一接觸212和第二接觸214之後，進行一回蝕刻製程以完全移除第1圖所示的第二接觸214，暴露出第二接觸孔210。在本實施例中，可於第二接觸孔210的底面設置例如矽化物的一額外導電層(圖未顯示)，做為可變電阻記憶體材料圖案和第二電晶體204之間的電性連接。
如第10圖所示，然後，可利用例如原子層沉積(ALD)法之一沉積製程，順應性形成足夠薄的一可變電阻記憶體材料(圖未顯示)，覆蓋第一接觸212和覆蓋第二接觸孔210的全部側壁211和一底面209。在本實施例中，可變電阻記憶體材料的成分可類似於第2圖所示的可變電阻記憶體材料216。然後，可利用例如電漿蝕刻法的一蝕刻製程，移除覆蓋其中一個電晶體的接觸的部分可變電阻記憶體材料，例如覆蓋第一電晶體202的第一接觸212的部分可變電阻記憶體材料，以形成順應性覆蓋及接觸第二接觸孔210而非第一接觸212的可變電阻記憶體材料圖案516a。在本實施例中，可變電阻記憶體材料圖案516a係延伸覆蓋介電層206的頂面207。因此，可變電阻記憶體材料圖案516a係直接接觸第二電晶體204或藉由一導電層(圖未顯示)接觸第二電晶體204。在本實施例中，導電層和可變電阻記憶體材料圖案516a之間的界面位於第二接觸孔210的底面，因為可變電阻記憶體材料圖案516a係順應性填入全部的第二接觸孔210，所以上述界面具有更小的面積。並且，可變電阻記憶體材料圖案516a的面積大體上大於和可變電阻記憶體材料圖案516a與導電層之間界面或與第二接觸孔210的底面209之間界面的面積。
請再參考第10圖，接著，於可變電阻記憶體材料圖案516a上全面性形成一導電材料(例如一鈦層和其上的一氮化鈦層)(圖未顯示)，且覆蓋暴露出來的第一接觸212。在本實施例中，導電材料也會填入第二接觸孔210。可利用例如物理氣相沉積(PVD)法、原子層沉積(ALD)法或一電鍍(plating)法之一沉積製程形成導電材料。然後，利用例如電漿蝕刻法的一蝕刻製程，圖案化上述導電材料，以形成最終RRAM元件的一頂電極218，其接觸可變電阻記憶體材料圖案516a和第一接觸212兩者，其中頂電極218覆蓋可變電阻記憶體材料圖案516a的頂面和側壁517。經過上述製程，係完成本發明另一實施例的非揮發性記憶體結構500d。非揮發性記憶體結構500d和500c的不同處為，因為非揮發性記憶體結構500d的可變電阻記憶體材料圖案516a係順應性填入全部的第二接觸孔210，所以非揮發性記憶體結構500d的主動區面積遠小於非揮發性記憶體結構500c。
第11圖為本發明另一實施例之非揮發性八電晶體靜態隨機存取記憶體(non-volatile 8T SRAM)的電路及佈局示意圖。非揮發性八電晶體靜態隨機存取記憶體的靜態隨機存取記憶胞包括包括一個六電晶體SRAM(6T SRAM，包括電晶體PUL、電晶體PUR、電晶體PDL、電晶體PDR、電晶體PGL、電晶體PGR六個電晶體)。在栓鎖電路之儲存節點Q與QB分別連接電晶體RSWL、PSWR的源極端和電阻式隨機存取記憶體(RRAM)元件RL、RR，其中非揮發性八電晶體靜態隨機存取記憶體的非揮發性儲存記憶胞包括電晶體RSWL、PSWR和做為RRAM元件(也標示為RR和RL)的兩個非揮發性記憶體結構500d。其中電晶體RSWL、PSWR作為開關元件。二個RRAM元件RL、RR分別藉由電晶體RSWL、PSWR(開關元件)的汲極端接連至位元線BL和互補位元線BLB，其中電晶體RSWL、PSWR(開關元件)的閘極端則與對應的開關切換線SWL連接，並接收一切換訊號而進行導通或斷開電晶體RSWL、PSWR(開關元件)。其中儲存節點Q與QB分別為栓鎖電路之第一端點與第二端點。另外，非揮發性八電晶體靜態隨機存取記憶體耦接到字元線WL。
如第11圖所示，一金屬線600，設置覆蓋非揮發性記憶體結構500d的頂電極218。頂電極218係從可變電阻記憶體材料圖案516a延伸覆蓋至第一接觸212。因此，包括非揮發性記憶體結構500d形成的兩個RRAM元件(RR和RL)的非揮發性八電晶體靜態隨機存取記憶體的RRAM元件和頂電極218之間不需介層孔連接。
在本發明實施例係提供多種非揮發性記憶體結構及其製造方法。在蝕刻可變電阻記憶體材料的期間，不會損傷第二接觸和可變電阻記憶體材料圖案與其連接的接觸之間的界面，上述界面也可視為最終RRAM元件的一主動區。這是因為薄化非位於主動區的接觸上的可變電阻記憶體材料的蝕刻製程期間，多餘的電漿電流會從視為對基板之一低電阻路徑之上述非位於主動區的接觸流出。並且，可變電阻記憶體材料的邊界係遠離於主動區。並且，在形成頂電極的蝕刻製程期間，所有的電漿電流會經過未與可變電阻記憶體材料圖案連接的接觸，因為其可視為對基板之一低電阻路徑。同時，相較於之前對可變電阻記憶體材料的蝕刻製程，對上述頂電極的蝕刻製程造成的側壁損傷的位置會更加遠離於主動區。在本發明其他實施例中，會先形成非位於主動區的接觸，之後再形成做為主動區接觸的開口，且填入用於後續回蝕刻製程的金屬，或直接填入RRAM氧化物。
本發明實施例之非揮發性記憶體結構的製造方法會減輕因為天線效應和側壁損傷兩者之蝕刻造成直接影響元件性能的製程損傷。本發明實施例之非揮發性記憶體結構可應用於例如於Chiu揭露的八電晶體-二電阻式隨機存取記憶體(8T2R)結構的RRAM元件。相較於Chiu揭露8T2R結構的RRAM元件，本發明實施例之非揮發性記憶體結構可構成更高性能的非揮發性SRAM。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定為準。
500a、500b、500c、500d．．．非揮發性記憶體結構
200．．．基板
201．．．隔絕結構
202．．．第一電晶體
203、205．．．源/汲極區
204．．．第二電晶體
206．．．介電層
207、213、215、315、319、415、419．．．頂面
208‧‧‧第一接觸孔
209、219、317、417‧‧‧底面
210‧‧‧第二接觸孔
211、217、321、421、517‧‧‧側壁
212‧‧‧第一接觸
214、314‧‧‧第二接觸
216‧‧‧可變電阻記憶體材料
216a、316a、416a、516a‧‧‧可變電阻記憶體材料圖案
216a1‧‧‧第一記憶體材料層
216a2‧‧‧第二記憶體材料層
218‧‧‧頂電極
318、418‧‧‧凹陷部分
600‧‧‧金屬線
T1、T2‧‧‧厚度
PUL、PUR、PDL、PDR、PGL、PGR、RSWL、PSWR‧‧‧電晶體
RR、RL‧‧‧電阻式隨機存取記憶體元件
WL‧‧‧字元線
SWL‧‧‧開關切換線
BL、BLB‧‧‧位元線
Q、QB‧‧‧儲存節點
第1~4圖為本發明一實施例之非揮發性記憶體結構的製程剖面圖。
第5~6圖為本發明另一實施例之非揮發性記憶體結構的製程剖面圖。
第7圖為本發明又另一實施例之非揮發性記憶體結構的製程剖面圖。
第8圖為本發明一實施例之非揮發性八電晶體靜態隨機存取記憶體(non-volatile 8T SRAM)的電路及佈局示意圖。
第9~10圖為本發明更又另一實施例之非揮發性記憶體結構的製程剖面圖。
第11圖為本發明另一實施例之非揮發性八電晶體靜態隨機存取記憶體(non-volatile 8T SRAM)的電路及佈局示意圖。
500a．．．非揮發性記憶體結構
200．．．基板
201．．．隔絕結構
202．．．第一電晶體
203、205．．．源/汲極區
204．．．第二電晶體
206．．．介電層
207、213、215．．．頂面
208．．．第一接觸孔
210．．．第二接觸孔
217．．．側壁
212．．．第一接觸
214．．．第二接觸
216a．．．可變電阻記憶體材料圖案
216a1．．．第一記憶體材料層
216a2．．．第二記憶體材料層
218．．．頂電極

Claims (24)

  1. 一種非揮發性記憶體結構，包括：一第一接觸，連接至一第一電晶體；一第二接觸，連接至一第二電晶體；一可變電阻記憶體材料，覆蓋且直接接觸該第二接觸而非該第一接觸；以及一頂電極，接觸該可變電阻記憶體材料和該第一接觸兩者，其中該可變電阻記憶體材料的面積大體上大於其與該第二接觸的一界面的面積。
  2. 如申請專利範圍第1項所述之非揮發性記憶體結構，其中該第一接觸和該第二接觸穿過位於該第一電晶體和該第二電晶體上的一介電層。
  3. 如申請專利範圍第2項所述之非揮發性記憶體結構，其中該第一接觸的一頂面對齊該第二接觸的一頂面。
  4. 如申請專利範圍第3項所述之非揮發性記憶體結構，其中該可變電阻記憶體材料具有一平坦底面。
  5. 如申請專利範圍第2項所述之非揮發性記憶體結構，其中該第一接觸的一頂面低於該第二接觸的一頂面。
  6. 如申請專利範圍第5項所述之非揮發性記憶體結構，其中該可變電阻記憶體材料具有一凹陷部分，且該凹陷部分的一底面連接至該第二接觸的該頂面。
  7. 如申請專利範圍第6項所述之非揮發性記憶體結構，其中該可變電阻記憶體材料的一頂面高於該介電層的一頂面。
  8. 如申請專利範圍第6項所述之非揮發性記憶體結構，其中該可變電阻記憶體材料的一頂面低於該介電層的一頂面。
  9. 如申請專利範圍第1項所述之非揮發性記憶體結構，其中該頂電極覆蓋該可變電阻記憶體材料的一頂面和一側壁。
  10. 如申請專利範圍第1項所述之非揮發性記憶體結構，其中該可變電阻記憶體材料包括一第一記憶體材料，其於一較高電阻態和一較低電阻態之間轉換，以及一第二記憶體材料，藉由跨過該第二記憶體材料的一電壓來動態控制該第二記憶體材料的電阻值。
  11. 如申請專利範圍第1項所述之非揮發性記憶體結構，其中該可變電阻記憶體材料包括一第一記憶體材料，其於一較高電阻態和一較低電阻態之間轉換，以及一第二記憶體材料，其具有固定電阻值。
  12. 一種非揮發性記憶體結構，包括：一第一接觸，穿過一介電層且連接至一第一電晶體；一接觸孔，穿過該介電層；一可變電阻記憶體材料，順應性覆蓋且直接接觸該接觸孔而非該第一接觸，且連接至一第二電晶體；以及一頂電極，接觸該可變電阻記憶體材料和該第一接觸兩者，其中該可變電阻記憶體材料的面積大體上大於其與該接觸孔的被該可變電阻記憶體材料覆蓋一底面的面積。
  13. 如申請專利範圍第12項所述之非揮發性記憶體結構，其中該頂電極係填充該接觸孔。
  14. 如申請專利範圍第12項所述之非揮發性記憶體結構，其中該頂電極覆蓋中該可變電阻記憶體材料的一頂面和一側壁。
  15. 如申請專利範圍第12項所述之非揮發性記憶體結構，更包括一導電層，設置於該接觸孔下方，其用以做為該可變電阻記憶體材料和該第二電晶體之間的一電性連接。
  16. 如申請專利範圍第12項所述之非揮發性記憶體結構，其中該可變電阻記憶體材料延伸至該介電層的一頂面上。
  17. 如申請專利範圍第12項所述之非揮發性記憶體結構，其中該介電層設置於該第一電晶體和該第二電晶體上。
  18. 如申請專利範圍第12項所述之非揮發性記憶體結構，其中該可變電阻記憶體材料包括一第一記憶體材料，其於一較高電阻態和一較低電阻態之間轉換，以及一第二記憶體材料，藉由跨過該第二記憶體材料的一電壓來動態控制該第二記憶體材料的電阻值。
  19. 如申請專利範圍第12項所述之非揮發性記憶體結構，其中該可變電阻記憶體材料包括一第一記憶體材料，其於一較高電阻態和一較低電阻態之間轉換，以及一第二記憶體材料，其具有固定電阻值。
  20. 一種非揮發性記憶體結構的製造方法，包括下列 步驟：形成一第一接觸，連接至一第一電晶體；形成一第二接觸，連接至一第二電晶體；形成一可變電阻記憶體材料，覆蓋該第一接觸和該第二接觸；移除覆蓋該第一接觸的該可變電阻記憶體材料；以及形成一頂電極，覆蓋該可變電阻記憶體材料且覆蓋該第一接觸。
  21. 如申請專利範圍第20項所述之非揮發性記憶體結構的製造方法，形成連接至該第二電晶體的該第二接觸之後，更包括進行一回蝕刻製程，移除部分該第二接觸，使該第二接觸的一頂面低於該第一接觸的一頂面。
  22. 如申請專利範圍第20項所述之非揮發性記憶體結構的製造方法，其中形成該頂電極包括：於該可變電阻記憶體材料上全面性形成一導電材料；以及圖案化該導電材料以形成該頂電極，其中該頂電極覆蓋該可變電阻記憶體材料的一頂面和一側壁。
  23. 一種非揮發性記憶體結構的製造方法，包括下列步驟：形成一介電層，覆蓋一第一電晶體和一第二電晶體；形成一第一接觸孔和一第二接觸孔，穿過該介電層；於該第一接觸孔中形成一第一接觸，以連接至該第一電晶體； 順應性形成一可變電阻記憶體材料，覆蓋該第二接觸孔的一側壁和一頂面以及該第一接觸，且該可變電阻記憶體材料連接至該第二電晶體；移除覆蓋該第一接觸的該可變電阻記憶體材料；以及形成一頂電極，接觸該可變電阻記憶體材料和該第一接觸，且填充該第二接觸孔。
  24. 如申請專利範圍第23項所述之非揮發性記憶體結構的製造方法，其中形成該頂電極包括：於該可變電阻記憶體材料上全面性形成一導電材料；以及圖案化該導電材料以形成該頂電極，其中該頂電極覆蓋該可變電阻記憶體材料的一頂面和一側壁。
TW101113714A 2012-01-02 2012-04-18 非揮發性記憶體結構及其製造方法 TWI462232B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/342,171 US8624218B2 (en) 2012-01-02 2012-01-02 Non-volatile memory structure and method for fabricating the same

Publications (2)

Publication Number Publication Date
TW201330180A TW201330180A (zh) 2013-07-16
TWI462232B true TWI462232B (zh) 2014-11-21

Family

ID=48694114

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101113714A TWI462232B (zh) 2012-01-02 2012-04-18 非揮發性記憶體結構及其製造方法

Country Status (2)

Country Link
US (1) US8624218B2 (zh)
TW (1) TWI462232B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099181B2 (en) * 2009-08-19 2015-08-04 Grandis, Inc. Non-volatile static ram cell circuit and timing method
US8934285B2 (en) 2012-10-15 2015-01-13 Marvell World Trade Ltd. Method and apparatus for forming a contact in a cell of a resistive random access memory to reduce a voltage required to program the cell
US9257641B2 (en) 2013-11-08 2016-02-09 Industrial Technology Research Institute Via structure, memory array structure, three-dimensional resistance memory and method of forming the same
FR3016465B1 (fr) * 2014-01-10 2017-09-08 Commissariat Energie Atomique Memoire munie de cellules de memoire volatile et non volatile associees
CN111863069B (zh) * 2015-06-17 2022-05-10 联华电子股份有限公司 八晶体管静态随机存取存储器的布局图案与形成方法
CN106356450B (zh) * 2015-07-15 2019-03-12 华邦电子股份有限公司 存储元件及其制造方法
US10748602B2 (en) 2016-03-23 2020-08-18 Intel Corporation Nonvolatile SRAM
CN108695328B (zh) * 2017-04-05 2021-08-17 联华电子股份有限公司 静态随机存取存储器元件及形成方法
CN107492393B (zh) * 2017-07-19 2020-06-09 安徽大学 平均7t1r的非易失性静态随机存储单元
CN110415747B (zh) * 2019-07-12 2021-06-18 北京新忆科技有限公司 非挥发性存储内存及其存储单元
US11737379B2 (en) 2021-01-27 2023-08-22 International Business Machines Corporation Antenna assisted ReRAM formation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040174732A1 (en) * 2003-03-06 2004-09-09 Sharp Kabushiki Kaisha Non-volatile semiconductor memory device
US20100258782A1 (en) * 2009-04-10 2010-10-14 Ronald John Kuse Resistive-switching memory elements having improved switching characteristics
US20110263093A1 (en) * 2010-04-23 2011-10-27 Heung Jin Joo Methods of Forming Variable-Resistance Memory Devices and Devices Formed Thereby

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000132961A (ja) * 1998-10-23 2000-05-12 Canon Inc 磁気薄膜メモリ、磁気薄膜メモリの読出し方法、及び磁気薄膜メモリの書込み方法
TW457714B (en) 2000-10-09 2001-10-01 Macronix Int Co Ltd Nonvolatile SRAM
TWI282092B (en) 2002-06-28 2007-06-01 Brilliance Semiconductor Inc Nonvolatile static random access memory cell
KR100567757B1 (ko) 2003-12-30 2006-04-05 동부아남반도체 주식회사 반도체 소자의 제조 방법
US7164608B2 (en) 2004-07-28 2007-01-16 Aplus Flash Technology, Inc. NVRAM memory cell architecture that integrates conventional SRAM and flash cells
JPWO2006095389A1 (ja) * 2005-03-04 2008-08-14 富士通株式会社 磁気メモリ装置並びにその読み出し方法及び書き込み方法
US8331150B2 (en) 2008-01-03 2012-12-11 Aplus Flash Technology, Inc. Integrated SRAM and FLOTOX EEPROM memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040174732A1 (en) * 2003-03-06 2004-09-09 Sharp Kabushiki Kaisha Non-volatile semiconductor memory device
US20100258782A1 (en) * 2009-04-10 2010-10-14 Ronald John Kuse Resistive-switching memory elements having improved switching characteristics
US20110263093A1 (en) * 2010-04-23 2011-10-27 Heung Jin Joo Methods of Forming Variable-Resistance Memory Devices and Devices Formed Thereby

Also Published As

Publication number Publication date
TW201330180A (zh) 2013-07-16
US8624218B2 (en) 2014-01-07
US20130168631A1 (en) 2013-07-04

Similar Documents

Publication Publication Date Title
TWI462232B (zh) 非揮發性記憶體結構及其製造方法
US9419218B2 (en) Resistance variable memory structure and method of forming the same
US7795109B2 (en) Isolation trenches with conductive plates
KR101851101B1 (ko) 개선된 형성 전압 특성을 갖는 저항성 랜덤 액세스 메모리 (ｒｒａｍ) 및 이의 제조 방법
KR100650753B1 (ko) 상변환 기억 소자 및 그의 제조방법
TW202013780A (zh) 製造記憶體元件的方法以及積體電路
US9368567B2 (en) Semiconductor devices, methods of manufacture thereof, and methods of manufacturing capacitors
US9847480B2 (en) Resistance variable memory structure and method of forming the same
US9818938B2 (en) Method of forming a semiconductor structure
US8921818B2 (en) Resistance variable memory structure
CN113178520B (zh) 非易失性存储器和制造方法
US20230380310A1 (en) Semiconductor memory devices with electrically isolated stacked bit lines and methods of manufacture
JP2022509272A (ja) 新規性のあるキャパシタ構造およびそれを形成する方法
US9812641B2 (en) Non-volatile memory device and methods for fabricating the same
CN113380947A (zh) 一种半导体集成电路器件及其制造方法
CN103839878A (zh) 半导体结构的形成方法
US7705424B2 (en) Phase change memory
US11227997B1 (en) Planar resistive random-access memory (RRAM) device with a shared top electrode
CN111029363B (zh) 一种电阻式存储器及其制备方法
TWI505446B (zh) 半導體元件及其製造方法
US10916584B2 (en) Semiconductor device including a data storage pattern and a method of manufacturing the same
KR101124299B1 (ko) 반도체 소자 제조 방법
CN116884913A (zh) 半导体结构及其制造方法
KR20140030460A (ko) 계단형의 반도체 메모리 소자 및 그 제조방법