JP2015035619A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2015035619A JP2015035619A JP2014212451A JP2014212451A JP2015035619A JP 2015035619 A JP2015035619 A JP 2015035619A JP 2014212451 A JP2014212451 A JP 2014212451A JP 2014212451 A JP2014212451 A JP 2014212451A JP 2015035619 A JP2015035619 A JP 2015035619A
- Authority
- JP
- Japan
- Prior art keywords
- film
- support
- support film
- semiconductor device
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Abstract
【解決手段】設計ルールFの数値によってサイズが規定される6F2型のメモリセルを備えた半導体装置であって、前記メモリセルに含まれるキャパシタの下部電極がサポート膜で保持されており、該サポート膜は第1の方向に直線状に延在する第1のサポートパターン(14x)と、前記第1の方向と直交する第2の方向に直線状に延在する第2のサポートパターン(14y)との組合せのパターンで形成され、前記第1及び第2のサポートパターンの間隔は共に1.5F以上であり、前記第1又は第2のサポートパターンのいずれか一方の間隔は、前記第1又は第2のサポートパターンの他方の間隔よりも大きくなるように配置する。
【選択図】図13
Description
前記メモリセルに含まれるキャパシタの下部電極がサポート膜で保持されており、
該サポート膜は第1の方向に直線状に延在する第1のサポートパターンと、前記第1の方向と直交する第2の方向に直線状に延在する第2のサポートパターンとの組合せのパターンで形成され、
前記第1及び第2のサポートパターンの間隔は共に1.5F以上であり、
前記第1又は第2のサポートパターンのいずれか一方の間隔は、前記第1又は第2のサポートパターンの他方の間隔よりも大きくなるように配置されている半導体装置が提供される。
前記メモリセルに含まれるキャパシタの下部電極が、少なくともその側面の一部でサポート膜により保持されており、
前記サポート膜を除去して形成した開口に面し、側面の一部でサポート膜により保持された下部電極と、前記開口に面さず側面の全周でサポート膜で保持された下部電極とを含む半導体装置が提供される。
図1は、本実施形態の半導体装置に係るDRAM素子のメモリセル部の平面構造を示す概念図であり、メモリセルを構成する一部の要素のみを示している。
本発明において、サポート膜のパターンは図13に示した形状に限定されない。
2 ゲート電極用の溝パターン
3 素子分離領域
4 第1の層間絶縁膜
5 ゲート電極
5a ゲート絶縁膜
5b サイドウォール
5c キャップ絶縁膜
6 ビット配線
7 第2の層間絶縁膜
7A 容量コンタクトプラグ
8 不純物拡散層
9 基板コンタクトプラグ
10 容量コンタクトパッド
11 第3の層間絶縁膜
12 第4の層間絶縁膜
12A 開口(キャパシタ孔)
13 下部電極
13a 保護膜
14 サポート膜
14S 支持部
15 上部電極
20 第5の層間絶縁膜
21 上層配線層
22 表面保護膜
30 キャパシタ素子
40 サポート膜の開口
205a、205b、205c 基板コンタクト部
Claims (6)
- 複数のキャパシタを有する複数のメモリセルであって、前記複数のキャパシタは、第1群及び第2群に分けられ、前記キャパシタの各々は、第1の平行線の相当する一つと第2の平行線の相当する一つとの交点に配置され、前記複数のキャパシタは複数の下部電極を含むメモリセルと、
前記複数の下部電極を保持し、複数の開口を含む様に形成されたサポート膜と
を含む半導体装置であって、
前記第1群に属するキャパシタの各々は、その下部電極の外側面の全周が前記サポート膜に接触しており、
前記第2群に属するキャパシタの各々は、前記サポート膜の複数の開口の相当する一つによって、前記第2群に属するキャパシタの各々の下部電極の外側面の全周を前記サポート膜が覆わないように、その下部電極の外側面の全周が前記サポート膜に接触していない
ことを特徴とする半導体装置。 - 前記複数の開口の中で隣接して配置される第1及び第2の開口間に位置する第1の方向における前記サポート膜の幅が、前記複数の開口の中で隣接して配置される第3及び第4の開口間に位置し、前記第1の方向と直交する第2の方向における前記サポート膜の幅より大きい請求項1に記載の半導体装置。
- 前記サポート膜は第1の方向に直線状に延在する第1のサポートパターンと、前記第1の方向と交差する第2の方向に直線状に延在する第2のサポートパターンとの組合せのパターンを含み、前記第1群に属するキャパシタの各々の下部電極は、前記第1及び第2のサポートパターンの交点に配置される請求項1に記載の半導体装置。
- 複数の下部電極を含み、前記複数の下部電極の各々がシリンダ形状であり、第1群及び第2群に分割される、半導体基板の上方に形成された複数のキャパシタと、
前記複数の下部電極を保持し、複数の開口を有する絶縁性のサポート膜と
を含み、
前記サポート膜は、前記第1群に属する複数の下部電極の各々の外側壁の全周に接しており、前記第2群に属する複数の下部電極の外側壁の一部周囲に接しており、前記第2群に属する複数の下部電極の外側壁の一部は前記複数の開口の相当する一つの内に位置する半導体装置。 - 前記複数の開口の中で隣接して配置される第1及び第2の開口間に位置する第1の方向における前記サポート膜の幅が、前記複数の開口の中で隣接して配置される第3及び第4の開口間に位置し、前記第1の方向と直交する第2の方向における前記サポート膜の幅より大きい請求項4に記載の半導体装置。
- 前記複数の下部電極の内の第1から第4の下部電極は、前記半導体装置の上部からみて矩形パターンの角部に置くように配置されており、前記第1及び第2の下部電極が前記矩形パターンの第1の対角線上に配置され、前記第3および第4の下部電極が前記矩形パターンの第2の対角線上に配置され、
前記複数の開口の相当する一つは、前記第1及び第2の下部電極間に延在する端部を含む請求項4に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014212451A JP2015035619A (ja) | 2014-10-17 | 2014-10-17 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014212451A JP2015035619A (ja) | 2014-10-17 | 2014-10-17 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008319721A Division JP5679628B2 (ja) | 2008-12-16 | 2008-12-16 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015035619A true JP2015035619A (ja) | 2015-02-19 |
Family
ID=52543888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014212451A Ceased JP2015035619A (ja) | 2014-10-17 | 2014-10-17 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015035619A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108183097A (zh) * | 2016-12-08 | 2018-06-19 | 三星电子株式会社 | 半导体器件 |
CN108346661A (zh) * | 2017-01-24 | 2018-07-31 | 三星电子株式会社 | 半导体器件 |
KR20180129213A (ko) * | 2017-05-25 | 2018-12-05 | 삼성전자주식회사 | 위상 반전 마스크 및 반도체 소자의 제조 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003297952A (ja) * | 2002-03-21 | 2003-10-17 | Samsung Electronics Co Ltd | 円筒型キャパシタを含む半導体素子及びその製造方法 |
JP2007512716A (ja) * | 2003-12-10 | 2007-05-17 | マイクロン テクノロジー, インク. | 容器コンデンサ及び作製方法 |
US20070238259A1 (en) * | 2006-04-10 | 2007-10-11 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
JP2008193088A (ja) * | 2007-02-01 | 2008-08-21 | Samsung Electronics Co Ltd | 半導体装置及びその形成方法 |
JP2008283026A (ja) * | 2007-05-11 | 2008-11-20 | Elpida Memory Inc | 半導体装置の製造方法および半導体装置 |
-
2014
- 2014-10-17 JP JP2014212451A patent/JP2015035619A/ja not_active Ceased
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003297952A (ja) * | 2002-03-21 | 2003-10-17 | Samsung Electronics Co Ltd | 円筒型キャパシタを含む半導体素子及びその製造方法 |
JP2007512716A (ja) * | 2003-12-10 | 2007-05-17 | マイクロン テクノロジー, インク. | 容器コンデンサ及び作製方法 |
US20070238259A1 (en) * | 2006-04-10 | 2007-10-11 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
JP2008193088A (ja) * | 2007-02-01 | 2008-08-21 | Samsung Electronics Co Ltd | 半導体装置及びその形成方法 |
JP2008283026A (ja) * | 2007-05-11 | 2008-11-20 | Elpida Memory Inc | 半導体装置の製造方法および半導体装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108183097A (zh) * | 2016-12-08 | 2018-06-19 | 三星电子株式会社 | 半导体器件 |
CN108183097B (zh) * | 2016-12-08 | 2022-10-14 | 三星电子株式会社 | 半导体器件 |
CN108346661A (zh) * | 2017-01-24 | 2018-07-31 | 三星电子株式会社 | 半导体器件 |
CN108346661B (zh) * | 2017-01-24 | 2024-04-09 | 三星电子株式会社 | 半导体器件 |
KR20180129213A (ko) * | 2017-05-25 | 2018-12-05 | 삼성전자주식회사 | 위상 반전 마스크 및 반도체 소자의 제조 방법 |
KR102315273B1 (ko) | 2017-05-25 | 2021-10-20 | 삼성전자 주식회사 | 위상 반전 마스크 및 반도체 소자의 제조 방법 |
US11327395B2 (en) | 2017-05-25 | 2022-05-10 | Samsung Electronics Co., Ltd. | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5679628B2 (ja) | 半導体装置及びその製造方法 | |
KR100771871B1 (ko) | 수직 채널 트랜지스터를 구비한 반도체 소자 | |
JP5522622B2 (ja) | 半導体記憶装置及びその製造方法 | |
US8679965B2 (en) | Semiconductor device having a reduced bit line parasitic capacitance and method for manufacturing the same | |
KR101073073B1 (ko) | 수직게이트를 구비한 반도체장치 및 그 제조 방법 | |
JP2011061067A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2011142256A (ja) | 半導体装置及びその製造方法 | |
JP2011166071A (ja) | 半導体装置およびその製造方法 | |
JP2011146428A (ja) | 半導体装置およびその製造方法 | |
US8581315B2 (en) | Semiconductor device having cylindrical lower electrode of capacitor and manufacturing method thereof | |
TW201442210A (zh) | 半導體裝置及其製造方法 | |
JP2010287716A (ja) | 半導体装置及びその製造方法 | |
JP2011138883A (ja) | 半導体装置及びその製造方法 | |
WO2014123170A1 (ja) | 半導体装置及びその製造方法 | |
JP5430981B2 (ja) | 半導体記憶装置及びその製造方法 | |
JP2012054453A (ja) | 半導体装置の製造方法 | |
JP2011023652A (ja) | 半導体記憶装置 | |
JP2015035619A (ja) | 半導体装置 | |
JP2014096475A (ja) | 半導体装置の製造方法 | |
JP2010165742A (ja) | 半導体装置および半導体装置の製造方法 | |
KR101218904B1 (ko) | 메모리 소자 및 이의 제조 방법 | |
US20160027743A1 (en) | Semiconductor device | |
TW202221893A (zh) | 半導體記憶體元件 | |
JP2013175584A (ja) | 半導体装置の製造方法 | |
JP2012009741A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20150327 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150528 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150812 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160308 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20160726 |