CN108183097A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN108183097A
CN108183097A CN201711089453.6A CN201711089453A CN108183097A CN 108183097 A CN108183097 A CN 108183097A CN 201711089453 A CN201711089453 A CN 201711089453A CN 108183097 A CN108183097 A CN 108183097A
Authority
CN
China
Prior art keywords
lower electrode
semiconductor devices
support
open region
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711089453.6A
Other languages
English (en)
Other versions
CN108183097B (zh
Inventor
金智熏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108183097A publication Critical patent/CN108183097A/zh
Application granted granted Critical
Publication of CN108183097B publication Critical patent/CN108183097B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种半导体器件，包括：在衬底上的多个下电极，所述多个下电极在第一方向和垂直于第一方向的第二方向上以形成行和列；具有平板形式的支撑结构，支撑结构连接并支撑所述多个下电极，支撑结构包括限定在其中的多个敞开区域，包括成交替方式的两种不同形状的支撑结构可以被提供。所述多个敞开区域可以具有相同的形状并部分地暴露所有的所述多个下电极的侧面。

Description

半导体器件
技术领域
本发明构思涉及半导体器件，更具体地，涉及包括用于防止下电极的倒塌的支撑结构的半导体器件。
背景技术
近来，随着半导体器件的集成由于精密半导体制造技术的快速发展而进步，单位单元的尺寸已经显著减小，因此单位单元中的电容器的面积已经减小。例如，诸如动态随机存取存储器(DRAM)的半导体存储器件的集成水平已经增加，并且器件占用的面积已经减小，而电容值被期望保持在相同的水平或者甚至被期望增大。根据这样的要求，下电极的纵横比大大增加。结果，下电极在电介质层形成于其上之前可能倒塌或断裂。
发明内容
本发明构思的一些提供了包括支撑结构的半导体器件，在该支撑结构中，下电极被暴露用于顺畅的后续工艺同时防止下电极的倒塌。
本发明构思的一些提供了制造包括支撑结构的半导体器件的方法，在该支撑结构中，下电极被暴露用于顺畅的后续工艺同时防止下电极的倒塌。
根据本发明构思的一方面，一种半导体器件包括成蜂巢结构的多个下电极以及连接并支撑所述多个下电极的支撑结构，支撑结构包括多个敞开区域，所述多个下电极由所述多个敞开区域暴露。成蜂巢结构的所述多个下电极可以被布置为使得在六边形的中心点处的一个下电极和在该六边形的顶点处并与所述一个下电极相邻的六个下电极构成第一六边形结构，在第一六边形结构的顶点处的六个下电极用作在六个其它六边形结构的中心点处的下电极，在第一六边形结构的中心点处的一个下电极用作在六个其它六边形结构的每个的六个顶点中的一个处的下电极。支撑结构可以包括这样的所述多个敞开区域：在第一六边形结构的中心点处的一个下电极的三个侧面区域被所述多个敞开区域暴露并且在第一六边形结构的顶点处的六个下电极的两个侧面区域被所述多个敞开区域暴露。
根据本发明构思的另一方面，一种半导体器件包括：在衬底上的多个下电极，所述多个下电极在第一方向和垂直于第一方向的第二方向上以形成行和列；以及具有平板形式的支撑结构，支撑结构连接并支撑所述多个下电极，支撑结构包括限定在其中的多个敞开区域，支撑结构包括在第三方向上成交替方式的两种不同的形状，所述多个敞开区域具有相同的形状并部分地暴露所有的所述多个下电极的侧面。
根据本发明构思的又一方面，一种半导体器件包括：在衬底上成行和列的多个下电极，所述多个下电极成蜂巢结构，蜂巢结构包括在六边形的中心点处的一个下电极和在该六边形的顶点处并与所述一个下电极相邻的六个下电极，在六边形的顶点处的六个下电极用作在其它六个六边形的中心点处的下电极，在六边形的中心点处的一个下电极用作在其它六个六边形的每个的六个顶点中的一个处的下电极；以及连接并支撑所述多个下电极的支撑结构，支撑结构包括多个第一支撑图案和第二支撑图案，所述多个第一支撑图案每个具有圆形形状，第二支撑图案围绕所述多个第一支撑图案并与所述多个第一支撑图案的每个分离。
附图说明
本发明构思的一些示例实施方式将由以下结合附图的详细描述被更清楚地理解，附图中：
图1是根据本发明构思的一示例实施方式的半导体器件的支撑结构和多个下电极的示意透视图；
图2是用于描述根据本发明构思的一示例实施方式的半导体器件的多个下电极的蜂巢结构的布局的概念图；
图3A至14B是用于顺序地描述制造根据本发明构思的一示例实施方式的半导体器件的方法的图；
图15是根据本发明构思的另一示例实施方式的半导体器件的支撑结构和多个下电极的示意透视图；
图16是根据本发明构思的另一示例实施方式的半导体器件的支撑结构和多个下电极的示意透视图；以及
图17是包括根据本发明构思的一示例实施方式的半导体器件的系统的框图。
具体实施方式
图1是根据本发明构思的一示例实施方式的半导体器件100的支撑结构130和多个下电极120的示意透视图。
参照图1，半导体器件100可以包括电荷存储，例如电容器。电容器可以包括具有圆筒形结构的存储电极(例如下电极120)以便增大电容。为了描述的方便，电介质层150(见图14B)、上电极160(见图14B)和接触插塞111(见图14B)被省略。
在根据一示例实施方式的半导体器件100中，下电极120可以具有如图1中所示的圆筒型结构，或者根据一些示例实施方式可以具有柱型结构。在一些另外的示例实施方式中，下电极120可以形成为使得柱型结构布置在圆筒型结构下面。
所述多个下电极120可以布置在第一方向(例如X方向)和第二方向(例如Y方向)上以形成行和列。为了确保所述多个下电极120之间的空间，任一行上的下电极120可以相对于另一相邻行上的下电极120未对准(例如布置为未对准)。例如，任一行上的下电极120的x坐标可以不同于另一相邻行上的下电极120的x坐标。所述多个下电极120之间相对大的空间可以通过使所述多个下电极120相对于彼此未对准而被确保。因此，所述多个下电极120之间这样的相对大的空间可以在随后的工艺(例如电介质层形成工艺)中有助于电介质层的均匀形成。
此外，所述多个下电极120可以布置为形成蜂巢结构(或布置)，在该结构中，一个下电极布置在六边形的中心处，该六边形由布置在该六边形的六(6)个顶点处的六(6)个相邻的下电极围绕。将在图2中更详细地描述所述多个下电极120的这样的蜂巢结构(或布置)。
所述多个下电极120的纵横比可以非常大。例如，所述多个下电极120的纵横比可以范围从约10到约30。根据一些示例实施方式，所述多个下电极120的每个的直径可以范围从约20nm到约100nm并且其高度可以范围从约500nm到约4000nm。然而，所述多个下电极120的结构的尺寸不限于此。
随着所述多个下电极120的纵横比增大，所述多个下电极120会倾向于倒塌或断裂。因此，根据一些示例实施方式，半导体器件100还可以包括支撑结构130以防止所述多个下电极120的倒塌。
支撑结构130可以包括多个敞开区域OP。支撑结构130可以包括第一支撑图案130A以及具有与第一支撑图案130A的形状不同的形状的第二支撑图案130B。敞开区域OP可以根据某些规则被布置。敞开区域OP的每个可以如图1中所示暴露六个下电极120。
为了让支撑结构130的敞开区域OP暴露例如六个下电极120，支撑结构130可以于在所述多个下电极120上形成电介质层之前被形成。一旦电介质层150(见图14B)和上电极160(见图14B)被形成，所述多个下电极120就被电介质层150和上电极160覆盖。因此，所述多个下电极120可以不向外暴露。敞开区域OP是指由支撑结构130暴露的(例如成平面型的)区域和下电极120的不与支撑结构130接触的区域。敞开区域不是指由半导体器件100暴露的区域。
支撑结构130可以形成在所述多个下电极120的上端侧上，并且可以用作支撑所述多个下电极120之间的空间的结构。因此，支撑结构130可以如图所示地暴露所述多个下电极120的上表面。
敞开区域OP可以具有使得六个下电极120的每个的一部分(例如其侧表面的一部分)暴露的结构。所述多个下电极120的侧表面经由敞开区域OP暴露的水平或程度可以取决于敞开区域OP的结构而变化。
随着下电极120的暴露部分的比率增大，用于形成例如电介质层的后续工艺可以以相对顺畅和/或均匀的方式被执行。另一方面，随着下电极120的暴露部分的比率减小，这样的后续工艺不会以相对顺畅和/或均匀的方式被执行。因此，随着暴露的下电极120的数量增加，电介质层的形成相对于下电极120不会以相对顺畅和/或均匀的方式被执行。因此，半导体器件100的性能或可靠性会劣化。
下面将参照图13A和13B详细描述敞开区域OP和支撑结构130的结构和布局。
根据一示例实施方式的半导体器件100可以包括具有高暴露率的支撑结构130。例如，支撑结构130可以包括分别暴露六个下电极120的多个敞开区域OP并支撑所述多个下电极120。因此，可以促进后续工艺，从而提高半导体器件100的可靠性。
此外，形成包括所述多个敞开区域OP的支撑结构130的工艺可以通过使用常规的光刻工艺被执行，而没有额外地执行用于形成精细图案的额外光刻工艺。
图2是用于描述根据本发明构思的一示例实施方式的半导体器件100的所述多个下电极120的蜂巢结构(或布置)的布局的概念图。
参照图2，根据一示例实施方式的半导体器件100(见图1)的所述多个下电极120可以具有蜂巢结构。蜂巢结构可以包括其中所述多个下电极120布置在六边形的顶点H1、H2、H3、H4、H5和H6处以及中心点Hc处的结构。所述多个下电极120可以具有以下结构：蜂巢结构如图所示地沿着第一方向(X方向)和第二方向(Y方向)彼此连续重叠。
例如，所述多个下电极120可以具有以下结构：中央六边形Hec(表示为实线)的六个顶点H1、H2、H3、H4、H5和H6是六个相邻六边形的各自的中心点，并且中央六边形Hec的中心点Hc由该六个相邻六边形均等地共享。例如，第二顶点H2可以是第二六边形He2(表示为长短虚线)的中心点，第五顶点H5可以是第五六边形He5(表示为虚线)的中心点，并且中央六边形Hec的中心点Hc可以由第二个六边形He2和第五个六边形He5共享作为六个顶点中的一个。
具有所述多个下电极120的蜂巢结构的六边形可以是正六边形。此外，共享中心点Hc的六个三角形的全部可以是正三角形。因此，相同的间隙可以被保持在相邻的顶点之间或者在一个六边形中的顶点与中心点之间。
因为所述多个下电极120如上所述地布置成蜂巢结构，所以所述多个下电极120可以在彼此之间保持一定的间隙。因此，导电材料和上电极材料可以在随后的工艺中被共形地沉积，因而包括电容器的半导体存储器件可以被实现以显示更均匀的特性和/或性能。
在图2中，为了描述的方便，不同于图1中所示的两个同心圆，所述多个下电极120被示为一个圆。所述多个下电极120可以如图1中所示具有一定的厚度。
图3A至14B是用于顺序地描述制造根据本发明构思的一示例实施方式的半导体器件100(见图1)的方法的图。
图3A、4A、...和14A是用于顺序地描述制造半导体器件100的方法的俯视图。图3B、4B、...和14B分别是沿着图3A、4A、...和14A的在第四方向(例如D方向)上的线B-B'截取的剖视图。
参照图3A和3B，接触插塞111可以在半导体衬底110上的层间绝缘层113中形成，蚀刻阻止层115L可以在接触插塞111和层间绝缘层113上形成，模制层125L可以在蚀刻阻止层115L上形成。
半导体衬底110可以包括半导体(例如硅(Si)或锗(Ge))。在一些示例实施方式中，半导体衬底110可以包括化合物半导体材料(例如硅锗(SiGe)、硅碳化物(SiC)、镓砷化物(GaAs)、铟砷化物(InAs)或铟磷化物(InP))。在另外的示例实施方式中，半导体衬底110可以具有绝缘体上硅(SOI)结构。半导体衬底110可以包括导电区域(例如掺杂以杂质的阱或掺杂以杂质的结构)。此外，半导体衬底110可以具有各种器件隔离结构(例如浅沟槽隔离(STI)结构)。
模制层125L可以包括氧化物层。例如，模制层125L可以使用诸如硼磷硅酸盐玻璃(BPSG)、旋涂电介质(SOD)、磷硅酸盐玻璃(PSG)、低压原硅酸四乙酯(LP-TEOS)或等离子体增强原硅酸四乙酯(PE-TEOS)的材料。模制层125L的厚度可以范围从约500nm到约4000nm。然而，示例实施方式不限于此。
此后，支撑形成层130L可以在模制层125L上形成。支撑形成层130L可以是构成防止下电极在随后的湿蚀刻工艺中的倒塌的结构的材料。因此，支撑形成层130L可以包括硅氮化物层或多晶硅层。支撑形成层130L的厚度可以范围从约20nm到约150nm。然而，示例实施方式不限于此。
此后，第一牺牲层141L可以在支撑形成层130L上形成。例如，第一牺牲层141L可以包括诸如原硅酸四乙酯(TEOS)、BPSG、PSG、无掺杂硅酸盐玻璃(USG)、SOD和高密度等离子体氧化物(HDP)的材料。第一牺牲层141L的厚度可以范围从约50nm到约200nm。然而，示例实施方式不限于此。
第二牺牲层可以在第一牺牲层141L上形成，光致抗蚀剂可以被涂覆在第二牺牲层上，并经由曝光和显影被图案化以形成光致抗蚀剂图案143。其中将形成多个下电极的敞开区域(或敞开区域们)可以由光致抗蚀剂图案143限定。例如，第二牺牲层可以使用诸如氧化物、硅氮化物、硅氮氧化物或多晶硅的材料。此外，抗反射涂层(ARC)(未示出)可以在第二牺牲层上形成。
此后，第二牺牲图案142可以通过经由使用光致抗蚀剂图案143作为蚀刻掩模蚀刻第二牺牲层而形成。当ARC在第二牺牲层上形成时，ARC也可以被蚀刻以形成抗反射图案。
参照图4A和4B，在光致抗蚀剂图案143(见图3B)已被去除之后，第一牺牲层141L(见图3B)、支撑形成层130L(见图3B)、模制层125L(见图3B)和蚀刻阻止层115L(见图3B)可以通过使用第二牺牲图案142作为蚀刻掩模被顺序地蚀刻。
因此，多个开孔G1可以被形成，并且接触插塞111的上表面可以经由开孔G1被暴露。经由蚀刻，第一牺牲层141L可以变成第一牺牲图案141，支撑形成层130L可以变成支撑结构图案130P，模制层125L可以变成模制图案125，蚀刻阻止层115L可以变成蚀刻阻止图案115。
当模制层125L被干蚀刻时，所述多个开孔G1可以具有其中下部直径小于上部直径的形状。为了描述的方便，图4B将所述多个开孔G1示为具有垂直的形状。在一些示例实施方式中，凹槽111T可以经由过度蚀刻在接触插塞111的上表面中形成。在另外的示例实施方式中，凹槽111T可以不在接触插塞111的上表面中形成。
参照图5A和5B，在第二牺牲图案142(见图4B)已被去除之后，用作下电极的导电材料可以在所得结构的整个表面上共形地形成。此后，节点分离工艺可以被执行以沿着开孔G1(见图4B)的下表面和侧表面形成多个下电极120。
将变成所述多个下电极120的导电层可以包括金属氮化物层、金属层、或金属氮化物层和金属层的组合中的任一种。例如，导电层可以包括钛氮化物(TiN)、钌(Ru)、钽氮化物(TaN)、钨氮化物(WN)、铂(Pt)或铱(Ir)中的任一种。导电层可以以例如范围从约20nm到约100nm的厚度经由化学气相沉积(CVD)法或原子层沉积(ALD)法被沉积。
节点分离工艺可以经由回蚀刻或化学机械抛光(CMP)去除第一牺牲图案141。第一牺牲图案141可以在节点分离工艺期间保护支撑结构图案130P。
相邻的下电极120可以通过模制图案125彼此绝缘和分离。当开孔G1的形状具有使得下部直径小于上部直径的形状时，该形状可以被转抄到所述多个下电极120。因此，所述多个下电极120可以具有使得下部直径小于上部直径的形状。
所述多个下电极120的底部可以在接触插塞111的表面处的凹槽111T中牢固地形成，因而与接触插塞111进行坚实的接触。所述多个下电极120的上部的侧壁可以由支撑结构图案130P固定和支撑。
参照图6A和6B，第三牺牲层145可以在支撑结构图案130P和所述多个下电极120的所有表面上形成，然后第四牺牲层146可以在第三牺牲层145上形成。此后，第一硬掩模层210L可以在第四牺牲层146上形成，ARC 215L可以在第一硬掩模层210L上形成，然后光掩模图案PM可以在ARC 215L上形成。
例如，第三牺牲层145可以包括诸如TEOS、BPSG、PSG、USG、SOD和HDP的氧化物层。此外，第四牺牲层146可以包括硅氧化物层、硅氮化物层、硅氮氧化物层或多晶硅层。第四牺牲层146可以包括具有与第三牺牲层145的蚀刻选择性不同的蚀刻选择性的材料。
第一硬掩模层210L可以包括对于下面将描述的间隔物层220L(见图8B)具有足够的蚀刻选择性的材料。然而，第一硬掩模层210L不特别限于此。例如，第一硬掩模层210L可以包括碳基材料。在一些示例实施方式中，第一硬掩模层210L可以是包括相对于碳的总重量含量具有从约85wt％到约99wt％的相对高的碳含量的碳氢化合物、或该碳氢化合物的衍生物的非晶碳层(ACL)或旋涂硬掩模(SOH)。
ARC 215L可以包括无机ARC、有机ARC或其组合。ARC 215L可以在用于形成光掩模图案PM的光刻工艺期间吸收从第一硬掩模层210L的表面或界面反射的光或者通过利用干涉效应抵消该光。在一些示例实施方式中，ARC 215L可以被省略。
光致抗蚀剂可以经由曝光和显影被图案化以形成光掩模图案PM。在这方面，其中将形成第一支撑图案130A(见图13B)的区域可以由光掩模图案PM限定。
光掩模图案PM可以具有形成在三个相邻的下电极120A、120B和120D的每个的一部分上(或垂直地重叠三个相邻的下电极120A、120B和120D的每个的一部分)的圆形形状，并且可以平行于半导体衬底110的上表面布置在第一方向(X方向)和第二方向(Y方向)上以形成行和列。在任一行上的光掩模图案PM可以相对于在另一相邻行上的光掩模图案PM未对准。此外，光掩模图案PM可以不在下电极120C中的一些上形成。
随着半导体器件的集成增加，半导体器件的部件的设计规则趋向于减少。由于在高度按比例缩放的半导体器件中光刻工艺的技术限制，很难将光掩模图案PM重复地形成为在所有下电极120的部分上(或垂直地重叠所有下电极120的部分)。
然而，根据一示例实施方式，即使光掩模图案PM不形成在下电极120C中的一些上，制造半导体器件100的方法也可以通过使用给定的光刻工艺形成包括暴露所有下电极120的所述多个敞开区域OP的支撑结构130。
参照图7A和7B，ARC 215L(见图6B)和第一硬掩模层210L(见图6B)可以通过使用光掩模图案PM作为蚀刻掩模被蚀刻。因此，ARC 215L可以变成抗反射图案215，第一硬掩模层210L可以变成第一硬掩模图案210，并且第四牺牲层146的上表面可以被暴露。
光掩模图案PM(见图6B)可以通过使用灰化工艺和剥离工艺被去除。去除光掩模图案PM的工艺可以在第一硬掩模图案210和第四牺牲层146的蚀刻被抑制的条件下执行。
参照图8A和8B，间隔物层220L可以在抗反射图案215和第一硬掩模图案210的暴露的表面以及第四牺牲层146的上表面上共形地形成。
间隔物层220L可以例如通过CVD或ALD形成，但示例实施方式不限于此。间隔物层220L可以包括对于第一硬掩模图案210具有蚀刻选择性的材料，然而，示例实施方式不特别限于此。例如，间隔物层220L可以包括硅氧化物层、硅氮化物层或硅氮氧化物层。
间隔物层220L的宽度220W可以形成为使得间隔物层220L可以覆盖三个相邻的下电极120A、120B和120D的所有上部，并且可以包括其上不形成光掩模图案PM(见图6B)的下电极120C中的一些的上部的至少一部分。在这方面，其中将形成所述多个敞开区域OP(见图13A)的区域可以由构成间隔物层220L的宽度220W的区域限定。
参照图9A和9B，第二硬掩模层230L可以形成为在间隔物层220L的整个表面上具有平坦的上表面。
第二硬掩模层230L可以包括对于间隔物层220L具有蚀刻选择性的材料。例如，第二硬掩模层230L可以包括与第一硬掩模层210L相同的材料。
在一些示例实施方式中，为了在间隔物层220L上将第二硬掩模层230L形成为具有这样的平坦上表面，第二硬掩模层230L的成分可以被制成溶液并通过旋涂被涂覆在间隔物层220L上。
因此，第二硬掩模层230L可以完全覆盖包括不平坦的图案的间隔物层220L并具有基本上平坦的上表面。然而，形成第二硬掩模层230L的方法不限于此。此外，第二硬掩模层230L的上表面的水平可以高于间隔物层220L的上表面的水平。
参照图10A和10B，第二硬掩模层230L(见图9B)、间隔物层220L(见图9B)和抗反射图案215(见图9B)的所有表面可以被蚀刻以形成间隔物图案220和第二硬掩模图案230，并且第一硬掩模图案210的上表面可以被暴露。
在全表面蚀刻工艺期间，抗反射图案215可以通过使用例如CMP技术或回蚀刻技术被去除。抗反射图案215可以在全表面蚀刻工艺期间保护第一硬掩模图案210。
作为全表面蚀刻工艺的结果，第一硬掩模图案210、间隔物图案220和第二硬掩模图案230可以被暴露。如上所述，当第一硬掩模图案210和第二硬掩模图案230包括相同的碳基材料时，构成间隔物图案220的硅氧化物层可以设置在碳基材料之间。就是说，具有不同蚀刻选择性的至少两种材料可以在第四牺牲层146上形成。
参照图11A和11B，暴露的间隔物图案220可以被蚀刻以形成下间隔物图案220M以及暴露第四牺牲层146的上表面的开孔G2。
间隔物图案220的暴露在外部的部分可以通过使用构成第一硬掩模图案210和第二硬掩模图案230的材料与构成间隔物图案220(见图10B)的材料之间的蚀刻选择性被蚀刻以暴露第四牺牲层146的上表面。
间隔物图案220可以在第一硬掩模图案210和第二硬掩模图案230的蚀刻被抑制的条件下被蚀刻。因此，包括第一硬掩模图案210和第二硬掩模图案230的蚀刻掩模可以通过执行一次光刻工艺而形成。
就是说，可暴露所有下电极120的包括第一硬掩模图案210和第二硬掩模图案230的蚀刻掩模可以通过使用给定的光刻工艺而形成。
参照图12A和12B，第四牺牲层146(见图11B)可以通过使用第一硬掩模图案210(见图11B)和第二硬掩模图案230(见图11B)作为蚀刻掩模被蚀刻。此后，第三牺牲层145可以通过使用第四牺牲层146作为蚀刻掩模被蚀刻，并且支撑结构图案130P(见图11B)可以被部分地蚀刻以形成包括敞开区域OP的支撑结构130。
此后，第四牺牲层146可以被去除，第三牺牲层145可以变成包括开孔G3的第三牺牲图案145M。此外，当支撑结构图案130P被蚀刻时，所述多个下电极120的表面的部分可以被暴露。
如上所述，多个开孔G3和敞开区域OP可以被形成，因而用于湿蚀刻剂在随后的湿蚀刻工艺期间的渗透的足够空间可以被形成。在根据一示例实施方式的半导体器件100中，包括敞开区域OP的支撑结构130可以具有促进湿蚀刻剂在湿蚀刻工艺期间的容易的渗透的结构、以及在下面将描述的电介质层形成工艺期间提供源气体和反应气体的扩散路径的结构。
就是说，在根据一示例实施方式的半导体器件100中，所述多个下电极120的每个可以被敞开区域OP完全地或部分地暴露，因而湿蚀刻工艺可以被顺畅地执行，和/或可以改善通过电介质层形成工艺形成的电介质层的台阶覆盖性。
当支撑结构图案130P被部分地蚀刻时，可以适当地确保敞开区域OP。敞开区域OP可以有助于如上所述的后续工艺，同时保持支撑结构130的支撑性能。如果敞开区域OP更宽或变宽得比预期更多，则支撑结构130的支撑性能会劣化。如果敞开区域OP比预期更窄或变窄得比预期更小，则随后的湿蚀刻工艺和形成电介质层的工艺会受阻。
参照图13A和13B，第三牺牲图案145M(见图12B)和模制图案125(见图12B)都可以通过例如湿蚀刻工艺被去除。
模制图案125可以被构造为氧化物层。在这种情况下，湿蚀刻工艺可以通过使用诸如氢氟酸和缓冲氧化物蚀刻剂(BOE)溶液的湿蚀刻剂而被执行。湿蚀刻剂可以渗透穿过形成在第三牺牲图案145M中的开孔G3(见图12B)和形成在支撑结构130中的敞开区域OP，并且可以湿蚀刻第三牺牲图案145M和模制图案125。第三牺牲图案145M可以在模制图案125的湿蚀刻期间被同时去除。
在湿蚀刻工艺期间，支撑结构130可以不被蚀刻并保持其原始结构，并防止所述多个下电极120倒塌或断裂。此外，蚀刻阻止图案115可以防止湿蚀刻剂渗透到所述多个下电极120的下部中。
现在将详细描述所述多个下电极120、支撑结构130和所述多个敞开区域OP的结构。
如上所述，所述多个下电极120可以布置成蜂巢结构。布置成蜂巢结构的所述多个下电极120可以布置为使得布置在六边形的顶点H1、H2、H3、H4、H5和H6处的六个下电极120和布置在该六边形的中心点Hc处的一个下电极120构造第一六边形结构HS。布置在第一六边形结构HS的顶点H1、H2、H3、H4、H5和H6处的下电极120的每个可以变成布置在不同六边形结构的中心点处的下电极120。布置在第一六边形结构HS的中心点Hc处的下电极120可以被共享作为布置在该六个不同六边形结构的顶点处的下电极120中的一个。
支撑结构130可以形成为将所述多个下电极120彼此连接，支撑所述多个下电极120，并限定暴露所述多个下电极120的所述多个敞开区域OP。支撑结构130可以形成为以下结构：布置在第一六边形结构HS的中心点Hc处的下电极120的三个区域被敞开区域OP暴露并且布置在第一六边形结构HS的顶点H1、H2、H3、H4、H5和H6处的下电极120的两个区域被敞开区域OP暴露。就是说，根据下电极120的位置，不同数量的区域可以被暴露。
此外，支撑结构130可以包括第一支撑图案130A和第二支撑图案130B，第一支撑图案130A布置在由包围所述多个敞开区域OP当中三个圆形地布置的敞开区域的虚拟线限定的第一圆形结构CS内部，第二支撑图案130B在第一圆形结构CS外部与第一支撑图案130A间隔开。布置在第一六边形结构HS的中心点Hc处的下电极120可以仅与第二支撑图案130B接触。布置在第一六边形结构HS的顶点H1、H2、H3、H4、H5和H6处的下电极120可以与第一支撑图案130A和第二支撑图案130B两者接触。
第一支撑图案130A和第二支撑图案130B可以具有不同的形状。如图所示，第一支撑图案130A可以具有圆形形状，第二支撑图案130B可以具有其中三个分支以相等的角度在径向方向上从中心延伸的形状(例如三角形的回力镖形状)。
所述多个敞开区域OP可以具有被分成三个子区域OP1、OP2和OP3的环形。三个子区域OP1、OP2和OP3的每个可以暴露所述多个下电极当中的三个相邻的下电极120。所述三个相邻的下电极120中的一个下电极的由三个子区域OP1、OP2和OP3中的一个子区域暴露的暴露区域可以不同于另外两个下电极120的暴露区域。敞开区域OP可以具有相同的或基本上相似的平面尺寸。
所述多个敞开区域OP可以构成沿着虚拟线形成的第一圆形结构CS从而形成在第一方向(X方向)上的多个行和在第二方向(Y方向)上的多个列。布置在所述多个行当中的第一行上的多个敞开区域OP可以相对于布置在所述多个行当中的与第一行相邻的第二行上的多个敞开区域OP在第一方向(X方向)上未对准(例如布置为未对准)。
此外，至少部分地被包括在由第一圆形结构CS暴露的区域中的六个相邻的下电极120可以包括布置在第一圆形结构CS内部的三个下电极120和布置在第一个圆形结构CS外部的另外三个下电极120。布置在第一圆形结构CS内部的三个下电极120的暴露区域和布置在第一圆形结构CS外部的另外三个下电极120的暴露区域可以彼此不同。
第一支撑图案130A的直径可以大于所述多个下电极120的每个的直径。第一圆形结构CS的直径可以大于第一支撑图案130A的直径。第一圆形结构CS的中心点和第一支撑图案130A的中心点可以彼此相同。
结果，所述多个敞开区域OP可以布置成其中所有的多个下电极120被暴露的结构。根据一示例实施方式的半导体器件100(见图1)可以包括含暴露六个下电极120的多个敞开区域OP的支撑结构130，以便支撑所述多个下电极120，从而实现具有高暴露率的下电极120。
因此，后续工艺可以被顺畅地执行，因而可以实现可靠的半导体器件。此外，可以提高电容器的性能，并且可以提高半导体器件的性能。制造根据一示例实施方式的半导体器件的工艺可以通过执行一次光刻工艺形成包括可暴露所有下电极120的所述多个敞开区域OP的支撑结构130。
参照图14A和14B，电介质层150可以形成为共形地覆盖所述多个下电极120和支撑结构130，上电极160可以在电介质层150的整个表面上形成。
源气体和反应气体可以通过形成在支撑结构130中的敞开区域OP(见图13B)被供应，因而电介质层150和上电极160可以以相对顺畅和/或均匀的方式被形成。
电介质层150可以沿着所述多个下电极120的表面、支撑结构130的表面和蚀刻阻止图案115的上表面共形地形成。电介质层150可以包括从由硅氧化物层、硅氮化物层、硅氮氧化物层和高k电介质层组成的组中选择的至少一个。电介质层150可以将所述多个下电极120与在后续工艺期间形成的上电极160电分离以允许所述多个下电极120和上电极160用作电容器。
上电极160可以完全填充从其去除模制图案125(见图12B)和第三牺牲层145M(见图12B)的区域。构成上电极160的导电材料可以包括金属氮化物层、金属层、或金属氮化物层和金属层的组合中的任一种。例如，导电材料可以包括从由TiN、Ru、TaN、WN、Pt和Ir组成的组中选择的任一种。导电材料可以经由CVD法或ALD法形成。
通过上述制造工艺，根据一示例实施方式的包括电容器的半导体器件100可以被形成。电容器可以构成诸如DRAM的半导体器件的存储单元阵列。虽然未示出，但是半导体器件100还可以包括形成在电容器下面的开关阵列。开关阵列可以包括分别连接到接触插塞111的开关晶体管。
图15是根据本发明构思的另一示例实施方式的半导体器件200的支撑结构和多个下电极120的示意透视图。
参照图15，除下支撑结构132之外，半导体器件200与图1的半导体器件100相同或基本相似。因此，为了说明的简明，这里将不重复对相同或相似特征的详细描述。
半导体器件200还可以包括下支撑结构132。就是说，除包括敞开区域OP的支撑结构130之外，半导体器件200还可以包括比支撑结构130更低地形成的下支撑结构132。
下支撑结构132可以形成在所述多个下电极120之间，并且可以与所述多个下电极120中的至少一些接触。在一些示例实施方式中，下支撑结构132可以在比所述多个下电极120的整体高度的1/2更低的高度处与所述多个下电极120的至少部分接触。支撑结构130可以与所述多个下电极120的至少上侧部分接触。支撑结构130的上表面可以具有与所述多个下电极120的上表面的高度相同或基本相似的高度。对应于包括敞开区域OP的支撑结构130，下支撑结构132可以包括下敞开区域OL。在一些示例实施方式中，敞开区域OP和下敞开区域OL可以在第三方向(Z方向)上至少部分地重叠。
下支撑结构132可以包括例如硅氧化物、硅氮化物或硅氮氧化物的绝缘层，并且可以包括与支撑结构130相同的材料。
在一些示例实施方式中，所述多个下电极120的上部的宽度可以大于其下部的宽度。因此，所述多个下电极120的下部之间的间隔距离可以大于其上部之间的间隔距离。因此，相邻下电极120之间的下支撑结构132的宽度可以大于相邻下电极120之间的支撑结构130的宽度。
半导体器件200包括图15中的支撑结构130和下支撑结构132，但不限于此。就是说，半导体器件200可以包括三个或更多个支撑结构。
图16是根据本发明构思的另一示例实施方式的半导体器件300的支撑结构130和多个下电极123的示意透视图。
参照图16，在半导体器件300中，分别连接到半导体衬底110的层间绝缘层113上的接触插塞111(见图14B)的多个下电极123可以包括两种不同的结构。例如，所述多个下电极123可以形成为包括柱型下电极123A和圆筒型下电极123B的混合结构。
除所述多个下电极123之外，半导体器件300与图1的半导体器件100基本上相同。因此，为了说明的简明，这里将不重复对相同或相似特征的详细描述。
例如，下电极123可以具有柱型下电极123A和圆筒型下电极123B在其中被堆叠的双层结构。柱型下电极123A的下表面可以由接触插塞111支撑。柱型下电极123A的上部直径可以大于圆筒型下电极123B的下部直径。在一些示例实施方式中，柱型下电极123A的上部直径可以等于或小于圆筒型下电极123B的下部直径。
凹槽可以形成在柱型下电极123A的上表面中。圆筒型下电极123B可以以其中圆筒型下电极123B的下部安置在柱型下电极123A的凹槽中的结构被堆叠在柱型下电极123A上。在一些示例实施方式中，圆筒型下电极123B可以堆叠在柱型下电极123A上，而不在柱型下电极123A中形成凹槽。
柱型下电极123A和圆筒型下电极123B的高度可以彼此相等，或者其中的一个可以大于另一个。所述多个下电极123的每个的高度可以范围从约500nm到约4000nm，但示例实施方式不限于这样的数值。下电极123可以包括从由金属氮化物层、金属层、以及金属氮化物层和金属层的组合组成的组中选择的任一种。
如果电容器通过采用柱型下电极123A和圆筒型下电极123B组合到其的下电极123而形成，则与仅采用具有相同高度的柱型下电极的电容器相比，可以获得高的充电电容。此外，如果电容器通过采用柱型下电极123A和圆筒型下电极123B组合到其的下电极123而形成，则与仅采用具有相同高度的圆筒型下电极的电容器相比，可以减少下电极123的倒塌或断裂。
图17是包括根据本发明构思的一示例实施方式的半导体器件的系统1000的框图。
参照图17，系统1000可以包括控制器1010、输入/输出装置1020、存储器1030、接口1040和总线1050。
系统1000可以是移动系统或发送和接收数据的系统。在一些示例实施方式中，移动系统可以是便携式计算机、网络平板电脑、无线电话、移动电话、数字音乐播放器或存储卡。
控制器1010可以用于控制在系统1000中执行的程序，并且可以是微处理器、数字信号处理器、微控制器或类似的装置。
输入/输出装置1020可以用于向系统1000输入数据或从系统1000输出数据。系统1000可以经由输入/输出装置1020或网络连接到外部设备(例如个人计算机)，并与该外部设备交换数据。输入/输出装置1020可以是例如小键盘、键盘或显示器。
存储器1030可以存储用于操作控制器1010的数据或者可以存储由控制器1010处理的数据。存储器1030可以包括根据上述示例实施方式的半导体器件100、200和300中的一个。
接口1040可以是系统1000与外部设备之间的数据传输路径。控制器1010、输入/输出装置1020、存储器1030和接口1040可以经由总线1050彼此通信。
虽然已经参照以上一些示例实施方式具体显示和描述了本发明构思，但是将理解，可以在其中作出形式和细节上的各种各样的改变而不背离所附权利要求的精神和范围。
本申请要求享有2016年12月8日在韩国知识产权局提交的韩国专利申请第10-2016-0166886号的优先权，其公开通过引用全文合并于此。

Claims (20)

1.一种半导体器件，包括：
成蜂巢结构的多个下电极；以及
连接并支撑所述多个下电极的支撑结构，所述支撑结构包括多个敞开区域，所述多个下电极由所述多个敞开区域暴露，
其中成所述蜂巢结构的所述多个下电极被布置为使得在六边形的中心点处的一个下电极和在所述六边形的顶点处并与所述一个下电极相邻的六个下电极构成第一六边形结构，在所述第一六边形结构的所述顶点处的所述六个下电极用作在六个其它六边形结构的中心点处的下电极，在所述第一六边形结构的所述中心点处的所述一个下电极用作在六个其它六边形结构的每个的六个顶点中的一个处的下电极，以及
其中所述多个敞开区域暴露在所述第一六边形结构的所述中心点处的所述一个下电极的三个侧面区域、以及在所述第一六边形结构的所述顶点处的所述六个下电极的两个侧面区域。
2.根据权利要求1所述的半导体器件，其中所述支撑结构包括：
在圆形结构内部的第一支撑图案，所述圆形结构由包围所述多个敞开区域当中的一组圆形地提供的敞开区域的虚拟线限定；以及
第二支撑图案，其在所述圆形结构外部并与所述第一支撑图案间隔开。
3.根据权利要求2所述的半导体器件，其中在所述第一六边形结构的所述中心点处的所述一个下电极仅与所述第二支撑图案接触，在所述第一六边形结构的所述顶点处的所述六个下电极与所述第一支撑图案和所述第二支撑图案两者接触。
4.根据权利要求2所述的半导体器件，其中所述第一支撑图案的直径大于所述多个下电极的每个的直径，所述圆形结构的直径大于所述第一支撑图案的直径。
5.根据权利要求2所述的半导体器件，其中所述圆形结构的中心点和所述第一支撑图案的中心点彼此相同。
6.根据权利要求2所述的半导体器件，其中所述第一支撑图案和所述第二支撑图案具有不同的形状。
7.根据权利要求1所述的半导体器件，其中所述多个敞开区域具有环形，每个包括三个分离的子区域，以及
所述三个子区域的每个暴露所述多个下电极当中的三个相邻下电极。
8.根据权利要求7所述的半导体器件，其中所述三个相邻下电极中的一个的由所述三个子区域中的一个暴露的暴露区域不同于所述三个相邻下电极中的另外两个的每个的暴露区域。
9.根据权利要求7所述的半导体器件，其中所述三个子区域具有彼此基本上相同的平面尺寸。
10.根据权利要求1所述的半导体器件，其中所述多个敞开区域部分地暴露所有的所述多个下电极的侧面部分。
11.一种半导体器件，包括：
在衬底上的多个下电极，所述多个下电极在第一方向和垂直于所述第一方向的第二方向上以形成行和列；以及
具有平板形式的支撑结构，所述支撑结构连接并支撑所述多个下电极，所述支撑结构包括限定在其中的多个敞开区域，所述支撑结构包括在第三方向上成交替方式的两种不同的形状，所述多个敞开区域具有相同的形状并部分地暴露所有的所述多个下电极的侧面。
12.根据权利要求11所述的半导体器件，其中所述多个敞开区域形成多个圆形结构以形成在所述第一方向上的多个行和在所述第二方向上的多个列，以及
所述多个圆形结构的每个由包围所述多个敞开区域当中的一组圆形地提供的敞开区域的虚拟线限定。
13.根据权利要求12所述的半导体器件，其中所述多个敞开区域中的在第一行上的第一组相对于所述多个敞开区域中的在与所述第一行相邻的第二行上的第二组以未对准的方式被提供。
14.根据权利要求12所述的半导体器件，其中所述多个下电极当中部分地暴露于限定在所述圆形结构内部的敞开区域的六个相邻下电极包括在所述圆形结构内部的三个第一下电极和在所述圆形结构外部的三个第二下电极。
15.根据权利要求14所述的半导体器件，其中所述三个第一下电极的部分暴露的区域和所述三个第二下电极的部分暴露的区域彼此不同。
16.一种半导体器件，包括：
在衬底上成行和列的多个下电极，所述多个下电极成蜂巢结构，所述蜂巢结构包括在六边形的中心点处的一个下电极和在所述六边形的顶点处并与所述一个下电极相邻的六个下电极，在所述六边形的所述顶点处的所述六个下电极用作在六个其它六边形的中心点处的下电极，在所述六边形的所述中心点处的所述一个下电极用作在六个其它六边形的每个的六个顶点中的一个处的下电极；以及
连接并支撑所述多个下电极的支撑结构，所述支撑结构包括多个第一支撑图案和第二支撑图案，所述多个第一支撑图案每个具有圆形形状，所述第二支撑图案围绕所述多个第一支撑图案并与所述多个第一支撑图案的每个分离。
17.根据权利要求16所述的半导体器件，其中多个敞开区域由所述多个第一支撑图案与所述第二支撑图案之间的空间限定。
18.根据权利要求17所述的半导体器件，其中所述多个敞开区域的每个部分地暴露所述多个下电极当中的所述六个下电极的侧表面。
19.根据权利要求17所述的半导体器件，其中所述多个敞开区域的每个具有环形，并包括由所述多个下电极当中的三个下电极分开的三个子区域。
20.根据权利要求19所述的半导体器件，其中所述三个子区域的每个部分地暴露所述多个下电极当中的三个相邻下电极的侧表面。
CN201711089453.6A 2016-12-08 2017-11-08 半导体器件 Active CN108183097B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160166886A KR102623547B1 (ko) 2016-12-08 2016-12-08 반도체 소자
KR10-2016-0166886 2016-12-08

Publications (2)

Publication Number Publication Date
CN108183097A true CN108183097A (zh) 2018-06-19
CN108183097B CN108183097B (zh) 2022-10-14

Family

ID=62489683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711089453.6A Active CN108183097B (zh) 2016-12-08 2017-11-08 半导体器件

Country Status (3)

Country Link
US (1) US10276668B2 (zh)
KR (1) KR102623547B1 (zh)
CN (1) CN108183097B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111900165A (zh) * 2020-06-22 2020-11-06 中国科学院微电子研究所 半导体结构、其制作方法、半导体存储器及电子设备
WO2022022048A1 (zh) * 2020-07-30 2022-02-03 长鑫存储技术有限公司 电容器结构及其制作方法、存储器
CN114171461A (zh) * 2020-09-10 2022-03-11 长鑫存储技术有限公司 电容结构的制备方法及电容器
WO2023284049A1 (zh) * 2021-07-16 2023-01-19 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
WO2023000391A1 (zh) * 2021-07-20 2023-01-26 长鑫存储技术有限公司 半导体结构的制备方法、半导体结构和半导体存储器
US11784216B2 (en) 2020-09-10 2023-10-10 Changxin Memory Technologies, Inc. Manufacturing method of capacitive structure, and capacitor
US11869932B2 (en) 2020-09-10 2024-01-09 Changxin Memory Technologies, Inc. Manufacturing method of capacitive structure, and capacitor

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828301B (zh) * 2018-08-09 2023-02-28 长鑫存储技术有限公司 用于形成图形的方法
KR20200112218A (ko) * 2019-03-21 2020-10-05 삼성전자주식회사 서포터 패턴을 갖는 반도체 소자
KR20210018683A (ko) 2019-08-08 2021-02-18 삼성전자주식회사 지지 패턴을 포함하는 반도체 소자 및 이의 제조 방법
KR20210032844A (ko) * 2019-09-17 2021-03-25 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR20220048295A (ko) 2020-10-12 2022-04-19 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US11647624B2 (en) 2020-12-15 2023-05-09 Micron Technology, Inc. Apparatuses and methods for controlling structure of bottom electrodes and providing a top-support thereof
KR20230017465A (ko) * 2021-07-28 2023-02-06 삼성전자주식회사 반도체 소자

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080242042A1 (en) * 2007-03-29 2008-10-02 Hynix Semiconductor Inc. Method for fabricating a capacitor in a semiconductor device
US20090146254A1 (en) * 2007-05-11 2009-06-11 Elpida Memory, Inc. Semiconductor device and manufacturing method therefor
US20100240179A1 (en) * 2009-03-20 2010-09-23 Yong-Il Kim Methods of manufacturing capacitor structures and methods of manufacturing semiconductor devices using the same
US20120049380A1 (en) * 2010-08-31 2012-03-01 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor and semiconductor device
US20120104559A1 (en) * 2010-10-29 2012-05-03 Samsung Electronics Co., Ltd. Semiconductor Device Having Island Type Support Patterns
JP2013247138A (ja) * 2012-05-23 2013-12-09 Ps4 Luxco S A R L 半導体装置
US20150041973A1 (en) * 2013-08-12 2015-02-12 Samsung Electronics Co., Ltd. Semiconductor devices including unitary supports
JP2015035619A (ja) * 2014-10-17 2015-02-19 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506944B1 (ko) 2003-11-03 2005-08-05 삼성전자주식회사 지지층 패턴들을 채택하는 복수개의 커패시터들 및 그제조방법
KR20090000519A (ko) 2007-06-28 2009-01-07 주식회사 하이닉스반도체 원통형 전하저장전극을 구비하는 캐패시터 제조 방법
KR101469098B1 (ko) 2008-11-07 2014-12-04 삼성전자주식회사 반도체 메모리 소자의 커패시터 형성방법
JP5679628B2 (ja) 2008-12-16 2015-03-04 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
KR20100119445A (ko) * 2009-04-30 2010-11-09 주식회사 하이닉스반도체 필린더형 전하저장전극을 구비한 반도체장치 및 그 제조 방법
US9184167B2 (en) 2012-08-21 2015-11-10 Micron Technology, Inc. Memory cell support lattice
JP2014241325A (ja) 2013-06-11 2014-12-25 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及び半導体装置の製造方法
KR102516880B1 (ko) * 2016-07-12 2023-03-31 삼성전자주식회사 반도체 기억 소자
KR20180068584A (ko) * 2016-12-14 2018-06-22 삼성전자주식회사 반도체 소자
KR102617422B1 (ko) * 2016-12-19 2023-12-21 삼성전자주식회사 반도체 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080242042A1 (en) * 2007-03-29 2008-10-02 Hynix Semiconductor Inc. Method for fabricating a capacitor in a semiconductor device
US20090146254A1 (en) * 2007-05-11 2009-06-11 Elpida Memory, Inc. Semiconductor device and manufacturing method therefor
US20100240179A1 (en) * 2009-03-20 2010-09-23 Yong-Il Kim Methods of manufacturing capacitor structures and methods of manufacturing semiconductor devices using the same
US20120049380A1 (en) * 2010-08-31 2012-03-01 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor and semiconductor device
US20120104559A1 (en) * 2010-10-29 2012-05-03 Samsung Electronics Co., Ltd. Semiconductor Device Having Island Type Support Patterns
JP2013247138A (ja) * 2012-05-23 2013-12-09 Ps4 Luxco S A R L 半導体装置
US20150041973A1 (en) * 2013-08-12 2015-02-12 Samsung Electronics Co., Ltd. Semiconductor devices including unitary supports
JP2015035619A (ja) * 2014-10-17 2015-02-19 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111900165A (zh) * 2020-06-22 2020-11-06 中国科学院微电子研究所 半导体结构、其制作方法、半导体存储器及电子设备
WO2022022048A1 (zh) * 2020-07-30 2022-02-03 长鑫存储技术有限公司 电容器结构及其制作方法、存储器
CN114171461A (zh) * 2020-09-10 2022-03-11 长鑫存储技术有限公司 电容结构的制备方法及电容器
WO2022052589A1 (zh) * 2020-09-10 2022-03-17 长鑫存储技术有限公司 电容结构的制备方法及电容器
CN114171461B (zh) * 2020-09-10 2022-10-28 长鑫存储技术有限公司 电容结构的制备方法及电容器
US11784216B2 (en) 2020-09-10 2023-10-10 Changxin Memory Technologies, Inc. Manufacturing method of capacitive structure, and capacitor
US11869932B2 (en) 2020-09-10 2024-01-09 Changxin Memory Technologies, Inc. Manufacturing method of capacitive structure, and capacitor
WO2023284049A1 (zh) * 2021-07-16 2023-01-19 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
WO2023000391A1 (zh) * 2021-07-20 2023-01-26 长鑫存储技术有限公司 半导体结构的制备方法、半导体结构和半导体存储器

Also Published As

Publication number Publication date
US10276668B2 (en) 2019-04-30
KR102623547B1 (ko) 2024-01-10
CN108183097B (zh) 2022-10-14
US20180166542A1 (en) 2018-06-14
KR20180065701A (ko) 2018-06-18

Similar Documents

Publication Publication Date Title
CN108183097A (zh) 半导体器件
CN108206184B (zh) 半导体存储器件
KR102280471B1 (ko) 액티브 패턴들 형성 방법, 액티브 패턴 어레이, 및 반도체 장치 제조 방법
US7247906B2 (en) Semiconductor devices having DRAM cells and methods of fabricating the same
US8785319B2 (en) Methods for forming fine patterns of a semiconductor device
CN108110025B (zh) 电容器阵列结构及其制造方法
KR102656866B1 (ko) 반도체 장치
US8120103B2 (en) Semiconductor device with vertical gate and method for fabricating the same
KR102071528B1 (ko) 일체형의 지지대를 구비한 반도체 소자
US9564442B2 (en) Methods of forming contacts for a semiconductor device structure, and related methods of forming a semiconductor device structure
TWI520191B (zh) 堆疊式電容器結構及其製造方法
KR101723986B1 (ko) 반도체 장치 및 그 제조 방법
CN109411472A (zh) 动态随机存取存储器及其制造方法
US9837272B2 (en) Methods of manufacturing semiconductor devices
TWI497649B (zh) 埋入式字元線結構及其製造方法
CN116113231A (zh) 半导体结构及其制作方法
TWI575714B (zh) 三維記憶體
CN207517691U (zh) 电容器阵列结构
KR20120126228A (ko) 패턴 형성 방법, 이를 이용한 반도체 소자의 제조 방법
CN109841623A (zh) 半导体存储器件
CN112786607A (zh) 三维存储器结构及其制备方法
KR20130023805A (ko) 반도체 장치 및 그 제조 방법
US9287161B2 (en) Method of forming wirings
US20230146151A1 (en) Semiconductor devices
WO2023142227A1 (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant