CN111834529A - 一种电容结构、半导体器件以及电容结构制备方法 - Google Patents
一种电容结构、半导体器件以及电容结构制备方法 Download PDFInfo
- Publication number
- CN111834529A CN111834529A CN202010788768.5A CN202010788768A CN111834529A CN 111834529 A CN111834529 A CN 111834529A CN 202010788768 A CN202010788768 A CN 202010788768A CN 111834529 A CN111834529 A CN 111834529A
- Authority
- CN
- China
- Prior art keywords
- layer
- support
- support layer
- lower electrode
- supporting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请公开了一种电容结构、半导体器件以及电容结构制备方法,通过在柱状结构的下电极外侧壁设置支撑结构,支撑结构包括支撑下电极上部区域的顶部支撑结构,该顶部支撑结构至少包括第一支撑层以及与第一支撑层材料不同的第二支撑层,第一支撑层的下表面被设置为与第二支撑层的上表面接触,并且第一支撑层与第二支撑层的接触界面低于下电极的顶部,第一支撑层的上表面高于下电极的顶部;再形成有覆盖下电极与支撑结构的电容介电层以及覆盖电容介电层的上电极,可以在满足下电极在垂直方向上延伸的高度的同时,降低漏电率,以及避免在对下电极的顶部支撑结构进行图案化的过程中,需保留位置处的支撑结构受到破坏,能够有效提高下电极的稳定性和电容结构的性能。
Description
技术领域
本申请涉及半导体技术领域,尤其涉及一种电容结构、半导体器件以及电容结构制备方法。
背景技术
电容器作为一种半导体存储器件,随着现有技术中制作工艺的进步以及需求,不断被进行小型化。在小型化的基础上为了保证电容器的存储能力,通常需要在与基底垂直方向上延长电极,例如设置柱状结构的下电极,而设置在垂直方向上延长的下电极,容易造成下电极的倾斜或弯曲。因此需要在下电极外侧设置支撑结构,避免下电极变形。
在现有技术中,通常采用含碳类材料作为下电极的支撑层,但含碳类支撑层在后续沉积高阶介电层的过程中会发生反应,造成碳污染,导致电容器漏电率变高。而采用不含碳类材料作为下电极的支撑层时,刻蚀溶液对不含碳类支撑层具有相对较高的刻蚀率,从而在对下电极的顶部支撑结构进行图案化的过程中,支撑层的结构会受到破坏,影响电容器的结构稳定性。
发明内容
本申请要解决的技术问题是:如何提高电容结构的结构稳定性。
为解决上述技术问题,本申请提供了一种电容结构、半导体器件以及电容结构制备方法。
本申请的第一个方面,提供了一种电容结构,其包括:
下电极,所述下电极具有柱状结构;
支撑结构,所述支撑结构位于所述下电极的外侧壁,其中,所述支撑结构包括支撑所述下电极上部区域的顶部支撑结构,所述顶部支撑结构至少包括第一支撑层以及与所述第一支撑层材料不同的第二支撑层,所述第一支撑层的下表面与所述第二支撑层的上表面接触,并且所述第一支撑层与所述第二支撑层的接触界面低于所述下电极的顶部,所述第一支撑层的上表面高于所述下电极的顶部;
电容介电层,所述电容介电层覆盖所述下电极与所述支撑结构;以及
上电极,所述上电极覆盖所述电容介电层。
可选的,所述第二支撑层的厚度为所述第一支撑层厚度的3~7倍。
可选的,所述第一支撑层包括:碳氮化硅、碳氧化硅或碳氮氧化硅;所述第二支撑层包括:氧化硅、氮化硅或氮氧化硅。
可选的,所述顶部支撑结构还包括与所述第二支撑层材料不同的第三支撑层,所述第三支撑层的上表面与所述第二支撑层的上表面接触。
可选的,所述第三支撑层的厚度小于所述第一支撑层和所述第二支撑层的厚度。
可选的,所述支撑结构还包括支撑所述下电极中间区域的中间支撑结构,其中,所述中间支撑结构至少包括第四支撑层。
可选的,所述第四支撑层包括:氧化硅、氮化硅或氮氧化硅。
本申请的另一方面,提供了一种半导体器件,其包括:
基底;以及
如上所述的电容结构,所述电容结构设置于所述基底上方。
可选的,所述基底包括单元阵列区和外围电路区,所述单元阵列区中设置有单元阵列区晶体管,所述外围电路区设置有外围电路晶体管;所述基底与所述电容结构之间设置有介电层,所述介电层中设置有用于实现所述电容结构与所述基底电连接的电容接触塞。
本申请的第三个方面,提供了一种电容结构制备方法,其包括:
在基底上形成堆叠结构,其中,所述堆叠结构包括在基底上依次形成的介质结构、第二支撑层和第一支撑层,所述第一支撑层与所述第二支撑层的材料不同;
对所述堆叠结构进行刻蚀并刻蚀至显露出所述基底的上表面停止,以在所述堆叠结构中形成多个沟槽;
随形沉积至少覆盖所述沟槽侧壁和底部的导电层;
对所述导电层进行回刻蚀,以形成下电极,所述下电极的顶部高于所述第一支撑层与所述第二支撑层的接触界面并低于所述第一支撑层的上表面;
刻蚀相邻下电极之间的所述介质结构;
沉积电容介电层,所述电容介电层随形覆盖所述下电极和所述第一支撑层的上表面;
在所述电容介电层上形成上电极。
与现有技术相比,上述方案中的一个或多个实施例可以具有如下优点或有益效果:
本申请提供的电容结构、半导体器件以及电容结构制备方法,通过在柱状结构的下电极外侧壁设置支撑结构,其中,支撑结构包括支撑下电极上部区域的顶部支撑结构,该顶部支撑结构至少包括第一支撑层以及与第一支撑层材料不同的第二支撑层,第一支撑层的下表面被设置为与第二支撑层的上表面接触,并且第一支撑层与第二支撑层的接触界面低于下电极的顶部,第一支撑层的上表面高于下电极的顶部;再形成有覆盖下电极与支撑结构的电容介电层以及覆盖电容介电层的上电极。应用本申请提供的电容结构以及半导体器件,可以在满足下电极在垂直方向上延伸的高度的同时,降低漏电率。另外,设置不同材料的第一支撑层和第二支撑层,并形成第一支撑层与第二支撑层的接触面低于下电极的顶部,可以避免在对下电极的顶部支撑结构进行图案化的过程中需保留位置处的支撑结构受到破坏,能够有效提高下电极的稳定性。
附图说明
通过结合附图阅读下文示例性实施例的详细描述可更好地理解本公开的范围。其中所包括的附图是:
图1示出了本申请实施例提供的一种电容结构的剖面结构示意图;
图2示出了本申请实施例提供的另一种电容结构的剖面结构示意图;
图3示出了本申请实施例提供的另一种电容结构的剖面结构示意图;
图4示出了本申请实施例提供的中间支撑结构的剖面结构示意图;
图5示出了本申请实施例提供的一种半导体器件的剖面结构示意图;
图6至图12示出了本申请实施例提供的电容结构制备方法各步骤对应的剖面结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚,以下将结合附图及实施例来详细说明本申请的实施方法,借此对本申请如何应用技术手段来解决技术问题,并达成技术效果的实现过程能充分理解并据以实施。
需要说明的是,除非另外定义,本申请使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
在现有技术中,通常采用含碳类材料作为电容器下电极的支撑层,但含碳类支撑层在后续沉积高阶介电层的过程中会与臭氧发生反应,造成碳污染,导致电容器漏电率变高。而采用不含碳类材料作为下电极的支撑层时,刻蚀溶液对不含碳类支撑层具有相对较高的刻蚀率,从而在对下电极的顶部支撑结构进行图案化的过程中,支撑层的结构会受到破坏,影响电容器的结构稳定性。
有鉴于此,本申请提供了一种电容结构、半导体器件以及电容结构制备方法,通过在柱状结构的下电极外侧壁设置支撑结构,其中,支撑结构包括支撑下电极上部区域的顶部支撑结构,该顶部支撑结构至少包括第一支撑层以及与第一支撑层材料不同的第二支撑层,第一支撑层的下表面被设置为与第二支撑层的上表面接触,并且第一支撑层与第二支撑层的接触界面低于下电极的顶部,第一支撑层的上表面高于下电极的顶部;再形成有覆盖下电极与支撑结构的电容介电层以及覆盖电容介电层的上电极。应用本申请提供的电容结构以及半导体器件,可以在满足下电极在垂直方向上延伸的高度的同时,降低漏电率。另外,设置不同材料的第一支撑层和第二支撑层,并形成第一支撑层与第二支撑层的接触面低于下电极的顶部,可以避免在对下电极的顶部支撑结构进行图案化的过程中需保留位置处的支撑结构受到破坏,能够有效提高下电极的稳定性。
实施例一
参见图1所示,图1示出了本申请实施例提供的一种电容结构的剖面结构示意图,其包括:
下电极11,下电极11具有柱状结构;
支撑结构12,支撑结构12位于下电极11的外侧壁,其中,支撑结构12包括支撑下电极11上部区域的顶部支撑结构,顶部支撑结构至少包括第一支撑层121以及与第一支撑层121材料不同的第二支撑层122,第一支撑层121的下表面与第二支撑层122的上表面接触,并且第一支撑层121与第二支撑层122的接触界面低于下电极11的顶部,第一支撑层121的上表面高于下电极11的顶部;
电容介电层13,电容介电层13覆盖下电极11与支撑结构12;以及
上电极14,上电极14覆盖电容介电层13。
在本申请实施例中,电容结构可以设置在一衬底上,下电极11可以为柱状结构,具体的,可以为由底表面与在垂直于基底的方向上延伸的侧壁形成的下电极11,通过在垂直于基底的方向上延伸可以增加下电极11的表面积,进而可以有效提高电容结构的存储能力。需要说明的是,下电极11的侧壁可以设置为和基底表面垂直,也可以设置为在垂直于基底表面的方向上具有一定的倾斜角度,在本申请实施例中将侧壁以垂直于基底的方向上延伸的下电极为例进行说明。
作为一示例,下电极11可以由金属、金属氮化物和金属硅化物中的至少一种材料形成,作为一具体示例,可以采用氮化钛作为下电极11。
支撑结构12可以包括支撑下电极11上部区域的顶部支撑结构,该顶部支撑结构可以防止下电极11的顶部弯曲。在本申请实施例中,顶部支撑结构至少包括第一支撑层121以及与第一支撑层121材料不同的第二支撑层122,在图1中示例性的示出了顶部支撑结构只包括一层第一支撑层121和一层第二支撑层122,在下文实施例中也将基于图1中示出的顶部支撑结构为例进行说明,其中,第一支撑层121可以选取刻蚀率较低的材料,第二支撑层可以选取不含碳类的材料,作为一示例,第一支撑层121可以包括碳氮化硅、碳氧化硅或碳氮氧化硅,第二支撑层122可以包括氧化硅、氮化硅或氮氧化硅。
另外,为了不影响电容结构的结构稳定性,将第一支撑层121的下表面与第二支撑层122的上表面接触,并且使第一支撑层121与第二支撑层122的接触界面低于下电极11的顶部,第一支撑层121的上表面高于下电极11的顶部,如此设置,一方面,在满足下电极在垂直方向上延伸的高度的同时,能够降低在后续的电容介电层13沉积过程中,因将支撑结构12暴露于臭氧环境下使得含碳类支撑结构与臭氧发生反应产生碳原子而造成的碳污染,从而可以有效改善碳污染造成的电容结构漏电率高的问题;另一方面,通过设置第一支撑层121的下表面与第二支撑层122的上表面接触,且使得接触界面低于下电极11的顶面,第一支撑层121的上表面高于下电极11的顶部,第一支撑层121起到了对第二支撑层122的保护作用,以免在刻蚀下电极11的凹槽或刻蚀相邻下电极11之间的介质层时,第二支撑层122因具有相对弱的抗刻蚀率而造成支撑结构12的严重变形,严重影响到电容结构的结构稳定性。
作为一可选示例,为了在提高电容结构的稳定性且同时提高电容结构的性能,可以将第二支撑层122的厚度设置为第一支撑层121厚度的3~7倍。
电容介电层13可以包括氧化物、氮化物或高阶电介质材料中的至少一种,可以在电容介电层13上沉积导电材料作为上电极14。需要说明的是,上电极14可以设置为随形覆盖电容介电层13并填充设置有支撑结构12的相邻下电极11之间的区域,其中,上电极14通过电容介电层13与下电极11、支撑结构12隔离,具体请参见图1所示。
以上为本申请实施例提供的一种电容结构,通过将下电极11外侧壁的顶部支撑结构设置为包括第一支撑层121以及与第一支撑层121材料不同的第二支撑层122,第一支撑层121的下表面与第二支撑层122的上表面接触,并且第一支撑层121与第二支撑层122的接触界面低于下电极11的顶部,第一支撑层121的上表面高于下电极11的顶部,一方面,实现了在满足下电极在垂直方向上延伸的高度的同时,有效改善碳污染造成的电容结构漏电率高的问题;另一方面,第一支撑层121起到了对第二支撑层122的保护作用,避免了第二支撑层122因具有相对弱的抗刻蚀性而容易被刻蚀,造成支撑结构的严重变形,能够有效提高电容结构的结构稳定性。
在实施例一提供的电容结构的基础上,用于支撑下电极11外侧壁的支撑结构12除了包括位于下电极11顶部的顶部支撑结构,还可以包括位于下电极11中间区域的中间支撑结构,具有请参见实施例二。
实施例二
参见图2所示,图2示出了本申请实施例提供的另一种电容结构的剖面结构示意图,其相对于本申请实施例一提供的电容结构,顶部支撑结构还包括与第二支撑层122材料不同的第三支撑层123,第三支撑层123的上表面与第二支撑层122的上表面接触。此外,支撑结构还可以包括支撑下电极11中间区域的中间支撑结构,其中,中间支撑结构至少包括第四支撑层124。
为了简要起见,对实施例二中提供的电容结构与实施例一中提供的电容结构的相同之处将不再赘述,以下将主要说明实施例二相对于实施例一的不同之处。
在本发明实施例中,第三支撑层123可以包括:碳氮化硅、碳氧化硅或碳氮氧化硅。其中,第三支撑层123的厚度小于第一支撑层121和第二支撑层122的厚度,第三支撑层123可以保护第二支撑层122,避免在刻蚀相邻下电极11之间的介质结构时第二支撑层122被刻蚀,从而可以有效提高顶部支撑层的稳定性,并有效改善碳污染造成的电容结构漏电率较高的问题。
此外,中间支撑结构至少包括第四支撑层124,作为一示例,中间支撑结构设置为仅包括一层第四支撑层124,其中,第四支撑层124可以包括氧化硅、氮化硅或氮氧化硅。通过设置中间支撑结构,提高了电容结构整体的稳定性。
以上为本申请实施例二提供的另一种电容结构,通过在第一实施例提供的电容结构的基础上,顶部支撑结构还设置有第三支撑层123,另外,支撑结构还设置有支撑下电极11中间区域的中间支撑结构,其中,第三支撑层123与第二支撑层122材料不同,且第三支撑层123的厚度小于第一支撑层121和第二支撑层122的厚度,另外,中间支撑结构至少包括第四支撑层124,可以加强对电容结构的支撑作用,提高电容结构的稳定性,并有效改善碳污染造成的电容结构漏电率较高的问题。
实施例三
参见图3所示,图3示出了本申请实施例提供的另一种电容结构的剖面结构示意图,其相对于本申请实施例一提供的电容结构,支撑结构12还可以包括支撑下电极11中间区域的中间支撑结构。为了简要起见,对实施例三中提供的电容结构与实施例一中提供的电容结构的相同之处将不再赘述,以下将主要说明实施例三相对于实施例一的不同之处。
在本申请实施例三中,中间支撑结构至少包括第四支撑层124以及与第四支撑层124材料不同的第五支撑层125,第四支撑层124的上表面与第五支撑层125的下表面接触。
作为一示例,参见图3所示,中间支撑结构包括第四支撑层124以及与第四支撑层124材料不同的第五支撑层125,第四支撑层124的上表面与第五支撑层125的下表面接触,其中,第四支撑层124可以包括:碳氮化硅、碳氧化硅或碳氮氧化硅,第五支撑层125可以包括:氧化硅、氮化硅或氮氧化硅。需要说明的是,中间支撑结构中第四支撑层124(第五支撑层125)可以和顶部支撑结构中的第二支撑层122(第一支撑层121)材料相同,中间支撑结构中第四支撑层124(第五支撑层125)也可以和顶部支撑结构中的第二支撑层122(第一支撑层121)材料不同,在本申请实施例中将不做具体限定。
通过将中间支撑结构设置成由材料不同的第四支撑层124和第五支撑层125组成,可以支撑下电极11中间区域加强下电极11的稳定性,同时,将第四支撑层124设置成由不含碳的材料制成,可以减少后续沉积过程中因碳污染而造成的电容介电层13漏电率较高的问题。另外,第五支撑层125的下表面与第四支撑层124的上表面接触,第五支撑层125可以起到对位于其下方的第四支撑层124的保护作用,避免第四支撑层124因具有相对较弱的抗刻蚀性而过早被刻蚀影响中间支撑结构的结构,进而影响支撑的稳定性。
作为一可选示例,为了有效避免碳污染造成的漏电率较高的问题,可以将第五支撑层125的厚度设置为小于第四支撑层124的厚度,以改善电容的性能。
作为另一示例,参见图4所示,图4示出了本申请实施例提供的中间支撑结构的剖面结构示意图,中间支撑结构还可以包括由第四支撑层124和第五支撑层125交替堆叠构成的层叠结构,其中,第四支撑层124和第五支撑层125交替堆叠构成的层叠结构厚度可以根据下电极11的高度设置,以保证下电极的稳定性。
由第四支撑层124和第五支撑层125交替堆叠构成的层叠结构中,可以设置为第五支撑层125的厚度小于第四支撑层124的厚度,第五支撑层125可以包括碳氮化硅、碳氧化硅或碳氮氧化硅,第四支撑层124可以包括氧化硅、氮化硅或氮氧化硅。
需要说明的是,在由第四支撑层124和第五支撑层125交替堆叠构成的层叠结构中,各第四支撑层124(第五支撑层125)可以设置为相同的材料,也可以设置成不同的材料,另外,各第四支撑层124(第五支撑层125)的厚度可以设置成相同的厚度,也可以设置成不同厚度,在本申请实施例中将不做具体的限定。
以上为本申请实施例三提供的另一种电容结构,通过在第一实施例提供的电容结构的基础上还设置有支撑下电极11中间区域的中间支撑结构,其中,中间支撑结构至少包括第四支撑层124以及与第四支撑层124材料不同的第五支撑层125,第五支撑层125的下表面与第四支撑层124的上表面接触,以及设置第五支撑层125的厚度小于第四支撑层124的厚度,可以加强对电容结构的支撑作用,提高电容结构的稳定性,并有效改善碳污染造成的电容结构漏电率较高的问题,另外,第五支撑层125可以起到对第四支撑层124的保护作用,可以避免第四支撑层124因具有相对弱的抗刻蚀性而造成中间支撑结构的变形,从而通过设置中间支撑层整体提高了电容结构的稳定性以及性能。
本申请的另一个方面,还提供了一种设置有如上实施例三中所述的电容结构的半导体器件,具体请参见实施例四。
实施例四
需要说明的是,实施例四可以基于上述实施例一至实施例三中任意一个实施例进行设置,为了简要起见,在该实施例中将以基于实施例三为例进行描述。
参见图5所示,图5示出了本申请实施例提供的一种半导体器件的剖面结构示意图,其包括:
基底10;以及
如上述实施例三所述的电容结构,电容结构设置于基底10上方。
作为一示例,基底10包括单元阵列区和外围电路区,单元阵列区中设置有单元阵列区晶体管15,外围电路区设置有外围电路晶体管16,基底10与电容结构之间设置有介电层17,基底10中设置有用于实现电容结构与基底10电连接的电容接触塞18。
其中,基底10可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅,Silicon OnInsulator)或GOI(绝缘体上锗,Germanium On Insulator)等。在其他实施例中,基底还可以为包括其他元素半导体或化合物半导体的衬底,例如GaAs、InP或SiC等,还可以为叠层结构,例如Si/SiGe等,还可以为其他外延结构,例如SGOI(绝缘体上锗硅)等。
介电层17可以包括硼磷硅玻璃、二氧化硅、氮化硅、氮氧化硅、碳化硅和含碳的低介电常数电介质等。
在本申请实施例中还示例性的提供了单元阵列区晶体管15和外围电路晶体管16,其中,单元阵列区晶体管15包括设置在基底10中的源极151和漏极152,以及位于介电层17中、设置于源极151和漏极152之间的栅极结构153,其中,作为一示例,栅极结构153可以设置为包括位于基底10上方的半导体层1531、位于半导体层1531上的阻挡层1532、位于阻挡层1532上的金属层1533以及位于金属层1533上的掩膜层1534。另外,栅极结构两侧还可以包括侧墙,以避免栅极结构中的金属层1533暴露。
其中,单元阵列区晶体管15可以设置成N型或P型晶体管,在本申请实施例中将不做具体的限定。
半导体层1531可以为具有N型离子或P型离子掺杂的半导体层,例如可以为具有N型离子掺杂的多晶硅层。需要说明的是,在半导体层1531和基底10之间还设置有绝缘层,图中未示出。
阻挡层1532可以为金属硅化物层,例如,硅化钨,金属层1533可以包括金属钨,掩膜层1534可以包括氮化硅或氮氧化硅等绝缘材料。
外围电路晶体管16可以设置为和单元阵列区晶体管15具有相同的结构,外围电路晶体管16可以包括设置在基底10中的源极161和漏极162,以及位于介电层17中、设置于源极161和漏极162之间的栅极结构163,其中,作为一示例,栅极结构163可以设置为包括位于基底10上方的半导体层1631、位于半导体层1631上的阻挡层1632、位于阻挡层1632上的金属层1633以及位于金属层1633上的掩膜层1634。
其中,外围电路晶体管16可以包括N型或P型晶体管,在本申请实施例中将不做具体的限定。
半导体层1631可以为具有N型离子或P型离子掺杂的半导体层,例如可以为具有N型离子掺杂的多晶硅层。需要说明的是,在半导体层1631和基底10之间还设置有绝缘层,图中未示出。
阻挡层1632可以为金属硅化物层,例如,硅化钨,金属层1633可以包括金属钨,掩膜层1634可以包括氮化硅或氮氧化硅等绝缘材料。
需要说明的是,外围电路晶体管16可以设置成和单元阵列区晶体管15的材料相同,也可以设置成和单元阵列区晶体管15的材料不同,在本申请实施例中将不做具体的限定。
电容接触塞18可以为由掺杂的多晶硅、金属硅化物等导电材料填充,以实现电容结构与基底10电连接。作为一具体示例,电容接触塞18可以设置为与单元阵列区晶体管15的有源区1051接触。
以上为本申请实施例提供的一种半导体器件,其包括基底10以及如上述实施例三所述的电容结构,通过在电容结构中同时设置顶部支撑结构和中间支撑结构,可以使该实施例中的半导体器件具备和实施例二相同的有益效果,并从整体上提高了半导体器件的工作性能。
本申请的另一个方面,还提供了一种电容结构制备方法,具体请参见实施例五。
实施例五
参见图6至图12所示,图6至图12示出了本申请实施例提供的电容结构制备方法各步骤对应的剖面结构示意图。
参见图6所示,在基底10上形成堆叠结构,其中,堆叠结构包括在基底10上依次形成的介质结构19、第二支撑层122和第一支撑层121,第一支撑层121与第二支撑层122的材料不同。
在基底10上形成堆叠结构可以具体为,采用化学气相沉积工艺或物理气相沉积工艺在基底10上依次沉积介质结构19、第一支撑层121和第二支撑层122。
在本申请实施例中,介质结构19可以包括氮化硅、硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)、等离子体增强(PE)-四乙基原硅酸盐(TEOS)中的至少一种。
作为示例,第一支撑层121可以包括碳氮化硅、碳氧化硅或碳氮氧化硅,第二支撑层122可以包括氧化硅、氮化硅或氮氧化硅。
参见图7所示,对堆叠结构进行刻蚀并刻蚀至显露出基底10的上表面停止,以在堆叠结构中形成多个沟槽。
该步骤可以具体为,选择适合的刻蚀工艺对堆叠结构进行刻蚀,以在堆叠结构中形成多个显露出基底10上表面的沟槽。作为示例,刻蚀工艺可以选择干法刻蚀工艺或湿法刻蚀工艺。
参见图8所示,随形沉积至少覆盖沟槽侧壁和底部的导电层20。
在本申请实施例中,可以采用阶梯覆盖效果较好的沉积工艺来沉积导电层20。作为示例,可以采用原子层沉积工艺、化学气相沉积工艺或物理气相沉积工艺在随形沉积至少覆盖沟槽侧壁和底部的导电层20。其中,在一些实施例中,导电层20除了覆盖沟槽侧壁和底部,还可以覆盖第一支撑层121的上表面。
导电层20可以包括金属或金属氮化物,作为一具体示例,导电层20可以为氮化钛。
参见图9所示,对导电层20进行回刻蚀,以形成下电极11,下电极11的顶部高于第一支撑层121与所述第二支撑层122的接触界面并低于第一支撑层121的上表面。
该步骤可以具体为,采用干法刻蚀工艺对导电层20进行回刻蚀,以形成下电极11。
参见图10所示,刻蚀相邻下电极之间的介质结构19。
在本申请实施例中,可以采用干法刻蚀工艺或湿法刻蚀工艺对介质结构19进行刻蚀。
参见图11所示,沉积电容介电层13,电容介电层13随形覆盖下电极11和第一支撑层121的上表面。
参见图12所示,在电容介电层13上形成上电极14,可以得到电容结构。
在本申请实施例中,可以采用与沉积导电层20相同的沉积工艺分别沉积电容介电层13和上电极14。上电极14除了随形覆盖电容介电层13还可以填充设置有支撑结构12的相邻下电极11之间的区域,需要说明的是,在第二支撑层122的下表面也可以形成有电容介电层13,上电极14通过电容介电层13与下电极11、支撑结构12隔离。其中,电容介电层13可以包括氧化物、氮化物或高阶电介质材料中的至少一种,上电极14可以由金属材料或金属氮化物等形成。
以上为本申请实施例提供的一种电容结构制备方法,通过在基底10上依次形成包括介质结构19、第二支撑层122以及与第二支撑层122材料不同的第一支撑层121的堆叠结构,对该堆叠结构进行刻蚀,以刻蚀出多个显露出基底10上表面的凹槽,再随形沉积至少覆盖凹槽侧壁和底部的导电层20。通过对导电层20进行回刻蚀,形成顶部高于第一支撑层121与第二支撑层122的接触界面并低于第一支撑层121的上表面的下电极11,再刻蚀掉相邻下电极11之间的介质结构19,最后沉积覆盖下电极11和第一支撑层121的上表面的电容介电层13以及形成覆盖电容介电层13的上电极14,以形成电容结构。该方法一方面,实现了在满足下电极11在垂直方向上延伸的高度的同时,有效改善碳污染造成的电容结构漏电率高的问题;另一方面,第一支撑层121起到了对第二支撑层122的保护作用,避免了第二支撑层122因具有相对弱的抗刻蚀性而容易被刻蚀,造成支撑结构的严重变形,能够有效提高电容结构的结构稳定性。
虽然本申请所公开的实施方式如上,但所述的内容只是为了便于理解本申请而采用的实施方式,并非用以限定本申请。任何本申请所属技术领域内的技术人员,在不脱离本申请所公开的精神和范围的前提下,可以在实施的形式上及细节上作任何的修改与变化,但本申请的保护范围,仍须以所附的权利要求书所界定的范围为准。
Claims (10)
1.一种电容结构,其特征在于,包括:
下电极,所述下电极具有柱状结构;
支撑结构,所述支撑结构位于所述下电极的外侧壁,其中,所述支撑结构包括支撑所述下电极上部区域的顶部支撑结构,所述顶部支撑结构至少包括第一支撑层以及与所述第一支撑层材料不同的第二支撑层,所述第一支撑层的下表面与所述第二支撑层的上表面接触,并且所述第一支撑层与所述第二支撑层的接触界面低于所述下电极的顶部,所述第一支撑层的上表面高于所述下电极的顶部;
电容介电层,所述电容介电层覆盖所述下电极与所述支撑结构;以及
上电极,所述上电极覆盖所述电容介电层。
2.根据权利要求1所述的电容结构,其特征在于,所述第二支撑层的厚度为所述第一支撑层厚度的3~7倍。
3.根据权利要求1所述的电容结构,其特征在于,所述第一支撑层包括:碳氮化硅、碳氧化硅或碳氮氧化硅;所述第二支撑层包括:氧化硅、氮化硅或氮氧化硅。
4.根据权利要求1所述的方法,其特征在于,所述顶部支撑结构还包括与所述第二支撑层材料不同的第三支撑层,所述第三支撑层的上表面与所述第二支撑层的上表面接触。
5.根据权利要求4所述的电容结构,其特征在于,所述第三支撑层的厚度小于所述第一支撑层和所述第二支撑层的厚度。
6.根据权利要求1所述的电容结构,其特征在于,所述支撑结构还包括支撑所述下电极中间区域的中间支撑结构,其中,所述中间支撑结构至少包括第四支撑层。
7.根据权利要求6所述的电容结构,其特征在于,所述第四支撑层包括:氧化硅、氮化硅或氮氧化硅。
8.一种半导体器件,其特征在于,其包括:
基底;以及
如权利要求1至7中任一项所述的电容结构,所述电容结构设置于所述基底上方。
9.根据权利要求8所述的半导体器件,其特征在于,所述基底包括单元阵列区和外围电路区,所述单元阵列区中设置有单元阵列区晶体管,所述外围电路区设置有外围电路晶体管;所述基底与所述电容结构之间设置有介电层,所述介电层中设置有用于实现所述电容结构与所述基底电连接的电容接触塞。
10.一种电容结构制备方法,其特征在于,包括:
在基底上形成堆叠结构,其中,所述堆叠结构包括在基底上依次形成的介质结构、第二支撑层和第一支撑层,所述第一支撑层与所述第二支撑层的材料不同;
对所述堆叠结构进行刻蚀并刻蚀至显露出所述基底的上表面停止,以在所述堆叠结构中形成多个沟槽;
随形沉积至少覆盖所述沟槽侧壁和底部的导电层;
对所述导电层进行回刻蚀,以形成下电极,所述下电极的顶部高于所述第一支撑层与所述第二支撑层的接触界面并低于所述第一支撑层的上表面;
刻蚀相邻下电极之间的所述介质结构;
沉积电容介电层,所述电容介电层随形覆盖所述下电极和所述第一支撑层的上表面;
在所述电容介电层上形成上电极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010788768.5A CN111834529A (zh) | 2020-08-07 | 2020-08-07 | 一种电容结构、半导体器件以及电容结构制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010788768.5A CN111834529A (zh) | 2020-08-07 | 2020-08-07 | 一种电容结构、半导体器件以及电容结构制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111834529A true CN111834529A (zh) | 2020-10-27 |
Family
ID=72920910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010788768.5A Pending CN111834529A (zh) | 2020-08-07 | 2020-08-07 | 一种电容结构、半导体器件以及电容结构制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111834529A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112331650A (zh) * | 2020-11-03 | 2021-02-05 | 福建省晋华集成电路有限公司 | 存储器及其形成方法 |
CN112687690A (zh) * | 2020-12-25 | 2021-04-20 | 福建省晋华集成电路有限公司 | 半导体存储器及其制作方法 |
CN112951768A (zh) * | 2021-03-17 | 2021-06-11 | 长鑫存储技术有限公司 | 电容阵列及其制造方法和存储器 |
CN113555504A (zh) * | 2021-07-22 | 2021-10-26 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制造方法 |
CN114121817A (zh) * | 2021-10-18 | 2022-03-01 | 长鑫存储技术有限公司 | 存储器件及其形成方法 |
US11996440B2 (en) | 2021-03-17 | 2024-05-28 | Changxin Memory Technologies, Inc. | Capacitor array, method for manufacturing the same and memory |
-
2020
- 2020-08-07 CN CN202010788768.5A patent/CN111834529A/zh active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112331650A (zh) * | 2020-11-03 | 2021-02-05 | 福建省晋华集成电路有限公司 | 存储器及其形成方法 |
CN112687690A (zh) * | 2020-12-25 | 2021-04-20 | 福建省晋华集成电路有限公司 | 半导体存储器及其制作方法 |
CN112687690B (zh) * | 2020-12-25 | 2024-04-30 | 福建省晋华集成电路有限公司 | 半导体存储器及其制作方法 |
CN112951768A (zh) * | 2021-03-17 | 2021-06-11 | 长鑫存储技术有限公司 | 电容阵列及其制造方法和存储器 |
US11996440B2 (en) | 2021-03-17 | 2024-05-28 | Changxin Memory Technologies, Inc. | Capacitor array, method for manufacturing the same and memory |
CN113555504A (zh) * | 2021-07-22 | 2021-10-26 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制造方法 |
WO2023000472A1 (zh) * | 2021-07-22 | 2023-01-26 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制造方法 |
CN113555504B (zh) * | 2021-07-22 | 2023-10-03 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制造方法 |
CN114121817A (zh) * | 2021-10-18 | 2022-03-01 | 长鑫存储技术有限公司 | 存储器件及其形成方法 |
WO2023065543A1 (zh) * | 2021-10-18 | 2023-04-27 | 长鑫存储技术有限公司 | 存储器件及其形成方法 |
CN114121817B (zh) * | 2021-10-18 | 2024-05-03 | 长鑫存储技术有限公司 | 存储器件及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111834529A (zh) | 一种电容结构、半导体器件以及电容结构制备方法 | |
US8642466B2 (en) | Semiconductor device with air gap and method for fabricating the same | |
US8796091B2 (en) | Three-dimensional semiconductor memory devices | |
US10957647B2 (en) | Integrated circuit devices including a boron-containing insulating pattern | |
CN100559579C (zh) | 具有自对准接触的半导体器件及其制造方法 | |
KR20180071463A (ko) | 반도체 메모리 장치 | |
CN109427789A (zh) | 半导体器件 | |
CN110061001B (zh) | 半导体元件及其制作方法 | |
US20230363146A1 (en) | Semiconductor memory device | |
US20170025416A1 (en) | Capacitor structures and methods of forming the same, and semiconductor devices including the same | |
CN114256268A (zh) | 半导体装置 | |
US20230354583A1 (en) | Method of fabricating semiconductor device | |
US20040021225A1 (en) | Integrated circuits including insulating spacers that extend beneath a conductive line, and methods of fabricating same | |
US6621113B2 (en) | Self-aligned shallow trench isolation | |
CN113241346B (zh) | 半导体器件及其形成方法 | |
CN115696914A (zh) | 半导体器件 | |
US11087808B1 (en) | Word-line structure, memory device and method of manufacturing the same | |
CN212725370U (zh) | 一种电容结构以及半导体器件 | |
US11177215B2 (en) | Integrated circuit device | |
CN115223988A (zh) | 集成电路器件 | |
CN111916399A (zh) | 一种半导体器件的制备方法以及半导体器件 | |
US11825644B2 (en) | Semiconductor memory device | |
CN215933603U (zh) | 半导体存储装置 | |
CN113793850B (zh) | 半导体存储装置及其形成方法 | |
JP2014053361A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |