CN112185963B - 存储器及其形成方法 - Google Patents
存储器及其形成方法 Download PDFInfo
- Publication number
- CN112185963B CN112185963B CN202011069835.4A CN202011069835A CN112185963B CN 112185963 B CN112185963 B CN 112185963B CN 202011069835 A CN202011069835 A CN 202011069835A CN 112185963 B CN112185963 B CN 112185963B
- Authority
- CN
- China
- Prior art keywords
- layer
- film layer
- lower electrode
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种存储器及其形成方法,下电极包括第一部分及第二部分,第一部分从基底向上延伸至所述一设定高度区域,第二部分从所述设定高度区域向上延伸,而金属氧化物层包括第一膜层及第二膜层,所述第一膜层覆盖第一部分的表面及基底的表面,第二膜层覆盖第二部分的表面以及第一膜层的表面,第一膜层可以弥补下电极的下半部分,提高金属氧化物层的厚度均匀性,改善了存储器的性能。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种存储器及其形成方法。
背景技术
动态随机存取存储器(dynamic random access memory,以下简称为DRAM)为一种挥发性(volatile)存储器,是许多电子产品中不可或缺的关键元件。DRAM是由数目庞大的存储单元(memory cell)聚集形成的一阵列区,用来存储数据,而每一存储单元可由一金属氧化半导体(metal oxide semiconductor,MOS)晶体管与一电容(capacitor)结构串联组成。
随着半导体器件的小型化,为了提高电容结构的电容,现有技术中通过将电容结构设置为三维电极的电容结构,即通过增加电极的表面积来提高电容结构的电容。例如,通过增加电极的高度,将电容结构设置为具有高纵横比的结构。
但具有高纵横比的电容结构在后续的金属氧化物层阶梯覆盖过程中,会存在整个电极上的金属氧化物层分布不均的问题,并且在金属氧化物层沉积较薄的区域容易出现金属氧化物层被击穿的情况,从而造成电流泄漏影响电容结构的性能。具体的,通常对于具有高纵横比的电容结构,金属氧化物层在沉积过程中会在下电极的上部分过量沉积,而在下电极的下部分沉积较少,从而在下电极上形成的金属氧化物层较薄,而较薄的金属氧化物层容易被击穿出现漏电流,从而影响半导体器件的性能。
发明内容
本发明的目的在于提供一种存储器及其形成方法,以解决电容结构的金属氧化物层沉积不均匀,存储器容易出现电流泄漏的问题。
为了达到上述目的,本发明提供了一种存储器,包括基底及形成于所述基底上的电容结构,其中,所述电容结构包括:
下电极,包括第一部分及第二部分,所述第一部分从所述基底向上延伸至一设定高度区域,所述第二部分从所述设定高度区域向上延伸;
金属氧化物层,包括第一膜层及第二膜层,所述第一膜层至少覆盖所述第一部分的表面及所述基底的表面,所述第二膜层覆盖所述第二部分的表面以及所述第一膜层的表面;
上电极,位于所述金属氧化物层上。
可选的,所述第一膜层表面覆盖的所述第二膜层的厚度较所述第二部分的表面覆盖的所述第二膜层的厚度更薄。
可选的,所述第一部分上覆盖的所述第一膜层的高度不相等。
可选的,所述第一膜层的材料与所述第二膜层的材料不同。
可选的,所述第一膜层与所述下电极的材料中包括相同的金属。
可选的,所述金属氧化物层的材料包括铝氧化物、钽氧化物、钛氧化物、锆氧化物、铪氧化物、锶氧化物或铅氧化物中的一种或多种。
可选的,还包括两个支撑层,两个所述支撑层位于不同高度位置并横向支撑所述下电极,所述支撑层均为图形化的膜层。
可选的,所述支撑层的表面均被所述第二膜层覆盖。
可选的,高度较低的所述支撑层的至少部分表面被所述第一膜层覆盖。
可选的,高度较低的所述支撑层的底表面被所述第一膜层覆盖,顶表面被所述第二膜层覆盖。
可选的,所述第一膜层的顶表面不高于高度较低的所述支撑层的顶表面。
本发明还提供了一种存储器的形成方法,包括:
提供基底;
在所述基底上形成下电极,所述下电极包括第一部分及第二部分,所述第一部分从所述基底向上延伸至一设定高度区域,所述第二部分从所述设定高度区域向上延伸;
在所述下电极上形成金属氧化物层,所述金属氧化物层包括第一膜层及第二膜层,所述第一膜层至少覆盖所述第一部分的表面及所述基底的表面,所述第二膜层覆盖所述第二部分的表面以及所述第一膜层的表面;
在所述金属氧化物层上形成上电极。
可选的,在所述基底上形成所述下电极的步骤包括:
在所述基底上形成堆叠结构;
刻蚀所述堆叠结构直至显露出所述基底,以在所述堆叠结构中形成开口;
在所述开口中形成所述下电极。
可选的,在所述下电极上形成所述金属氧化物层的步骤包括:
减薄所述堆叠结构,以使所述堆叠结构的顶面位于所述设定高度区域;
形成抑制层,所述抑制层覆盖所述第二部分的表面;
移除剩余的堆叠结构的至少部分;
在所述抑制层的抑制下,在所述第一部分的表面以及所述基底上形成所述第一膜层;
移除所述抑制层;
在所述第二部分的表面以及所述第一部分上形成第二膜层。
可选的,所述堆叠结构包括依次堆叠在所述基底上的第一介质层、第一支撑层、第二介质层以及第二支撑层,减薄所述堆叠结构,以使所述堆叠结构的顶面位于所述设定高度区域的步骤包括:
图行化所述第二支撑层,以露出所述第二介质层的部分表面;
移除所述第二介质层;
以及,移除剩余的堆叠结构的至少部分的步骤包括:
移除所述第一介质层。
可选的,形成所述抑制层的步骤包括:
在100℃至290℃的温度下,利用抑制剂在所述下电极高于所述设定高度区域的部分的表面形成所述抑制层。
可选的,所述抑制剂包括含苯环官能团的有机物、含长碳链官能团的有机物、甲氧基环戊烷和四氢呋喃中的至少一种。
可选的,在高于290℃的温度下,移除所述抑制层;或者,在形成所述第一膜层时同步移除所述抑制层。
本发明提供的存储器及其形成方法具有如下有益效果:
1)下电极包括第一部分及第二部分,第一部分从基底向上延伸至所述一设定高度区域,第二部分从所述设定高度区域向上延伸,而金属氧化物层包括第一膜层及第二膜层,所述第一膜层覆盖第一部分的表面及基底的表面,第二膜层覆盖第二部分的表面以及第一膜层的表面,第一膜层可以弥补下电极的下半部分,提高金属氧化物层的厚度均匀性,改善了存储器的性能。
2)在下电极的第二部分的表面形成抑制层之后,再形成第一膜层,由于具有抑制层的阻挡,第一膜层仅会覆盖第一部分的表面及基底的表面,而形成第二膜层时,下电极的深宽比较大,位置较低的第一膜层的表面覆盖的第二膜层的厚度会比第二部分覆盖的第二膜层的厚度更薄,从而可以使金属氧化物层在下电极上较均匀的覆盖。
附图说明
图1为本发明实施例提供的存储器的形成方法的流程图;
图2~图11为本发明实施例提供的存储器的形成方法的相应步骤对应的结构示意图,其中,图11为本发明实施例提供的存储器的结构示意图;
其中,附图标记为:
10-基底;101-衬底;102-层间绝缘层;103-源/漏区;104-栅极结构;105-掩埋触点;11-堆叠结构;111-第一介质层;112-第一支撑层;113-第二介质层;114-第二支撑层;11a-第一开口;114a-第二开口;12-下电极;13-抑制层;141-第一膜层;142-第二膜层;14-金属氧化物层;15-上电极;
H1-第一支撑层的底表面所在的高度;H2-第一支撑层的顶表面所在的高度。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
图11为本实施例中的存储器的部分结构示意图。如图11所示,所述存储器例如是一随机动态处理存储器(Dynamic Random Access Memory,DRAM)元件等存储器装置,但不以此为限。详细来说,所述存储器首先包含一衬底101,所述衬底101例如为硅衬底(siliconsubstrate)、含硅衬底(silicon containing substrate)、外延硅衬底(epitaxialsilicon substrate)、硅覆绝缘衬底(silicon-on-insulator substrate)等。在其他实施例中,所述衬底101还可以为包括其他元素半导体或化合物半导体的衬底,例如GaAs、InP或SiC等,还可以为叠层结构,例如Si/SiGe等。所述衬底101内还定义有一存储区域(memorycell region)以及周边区域(periphery region),本实施例的附图中仅示意性的展示出存储区域。
所述衬底101中形成有至少一浅沟槽隔离STI,以在所述衬底101中定义出有源区(未图示)。所述浅沟槽隔离STI的制作工艺例如是先利用刻蚀方式而于衬底101中形成至少一沟槽,再在该沟槽中填入绝缘材料(如氧化硅或氮氧化硅等)而形成,但并不以此为限。所述有源区例如用于构成存储晶体管,在所述有源区中还可形成有多个掺杂的源/漏区103。
所述衬底101上形成有层间绝缘层102,所述层间绝缘层102与所述衬底101共同构成所述基底10。所述层间绝缘层102中可以包括形成有栅极结构104以及可以延伸穿过所述层间绝缘层102与所述源/漏区103接触的掩埋触点105。其中,所述栅极结构104可以采用本领域常规的方式设置,也可以是埋入衬底101中的埋藏式栅极结构,为简要起见,在本申请中将不做具体描述。
所述层间绝缘层102上形成有下电极12,所述下电极12从所述基底10上向上延伸为U型的筒状(圆柱形状),且一个所述下电极12的底表面与一个所述掩埋触点105的顶表面接触从而实现电性连接。如此一来,所述下电极12可经由所述掩埋触点105电性连接至所述源/漏区103。
所述下电极12的侧壁上具有在高度方向上彼此分隔的第一支撑层112和第二支撑层114,所述第一支撑层112用于横向支撑所述下电极12的下端的侧壁,所述第二支撑层114用于横向支撑所述下电极12的上端的侧壁,从而防止所述下电极12产生倾斜,所述上端可以是所述下电极12远离所述基底10的表面的端部,所述下端可以是所述下电极12靠近所述基底10的表面的端部。本实施例中,所述第一支撑层112或第二支撑层114的材料可以包括碳氮化硅、碳氧化硅、碳氮氧化硅、氧化硅、氮化硅和氮氧化硅中的至少一种,所述第一支撑层112和所述第二支撑层114可以为相同的材料,也可以为不同的材料,在本申请实施例中将不做具体限定。
应理解,参考图11所示,部分所述下电极12的一个侧壁上没有第一支撑层112和第二支撑层114。也即是说,所述第一支撑层112和第二支撑层114是图形化的膜层。
所述下电极12包括第一部分及第二部分,所述第一部分从所述基底10向上延伸至一设定高度区域,所述第二部分从所述设定高度区域向上延伸。本实施例中,所述设定高度区域是指所述下电极12的上端和下端之间的一定高度(第一支撑层112的底表面所在的高度H1或第一支撑层112的顶表面所在的高度H2)。也就是说,所述下电极12的第一部分从所述基底10向上延伸至所述第一支撑层112的底表面所在的高度H1或所述第一支撑层112的顶表面所在的高度H2,第二部分从第一支撑层112的底表面所在的高度H1或所述第一支撑层112的顶表面所在的高度H2向上延伸。应理解,所述设定高度区域不限于此,还可以是所述下电极12的上端和下端之间的其他高度,此处仅是想表明,所述设定高度区域将所述下电极12分成了上下分布的第一部分及第二部分。
进一步,参考图11所示,所述下电极12上形成有金属氧化物层14,所述金属氧化物层14顺形地覆盖所述下电极12的表面、所述基底10的顶表面、所述第一支撑层112及所述第二支撑层114的顶表面和底表面(侧表面与下电极12的侧壁接触)。具体的,所述金属氧化物层14包括第一膜层141及第二膜层142,所述第一膜层141顺形地覆盖所述第一部分的表面、所述基底10的顶表面和底表面及所述第一支撑层112的底表面,而所述第二膜层142覆盖所述下电极12的第二部分的表面、所述第一膜层141的表面、所述第一支撑层112的顶表面和第二支撑层114的顶表面和底表面。
作为可选实施例,所述第一膜层141也可以不覆盖所述第一支撑层112的顶表面和底表面,而所述第二膜层142覆盖所述下电极12的第二部分的表面、所述第一膜层141的表面、所述第一支撑层112的顶表面和底表面和所述第二支撑层114的顶表面和底表面,也即,所述第一支撑层112及所述第二支撑层的顶表面和底表面均被所述第二膜层142覆盖,此处不再一一举例说明。
本实施例中,所述第一膜层141表面覆盖的所述第二膜层142的厚度较所述第二部分的表面覆盖的所述第二膜层142的厚度更薄,但是由于所述第一膜层141可以弥补所述第二膜层142的厚度差,使得所述下电极12的第一部分及第二部分上覆盖的所述金属氧化物层14比较均匀,从而提高了存储器的性能。
应理解,参考图11所示,部分所述下电极12的一个侧壁上没有所述第一支撑层112和第二支撑层114,导致所述下电极12的第一部分的表面覆盖的所述第一膜层141的高度可以相等,也可以不相等。具体而言,当所述下电极12的一个侧壁上没有所述第一支撑层112和第二支撑层114时,这个下电极12的侧壁的表面覆盖的所述第一膜层141的高度相等,反之,当所述下电极12的侧壁有所述第一支撑层112和第二支撑层114时,这个下电极12的侧壁的表面覆盖的所述第一膜层141的高度不相等,且所述第一膜层141的顶表面不高于所述第一支撑层112的顶表面。
进一步地,所述金属氧化物层14由高介电常数的金属氧化物材料构成,所述金属氧化物层14的材料可以包括铝氧化物、钽氧化物、钛氧化物、锆氧化物、铪氧化物、锶氧化物或铅氧化物中的一种或多种,例如可以为氧化铝(Al2O3)、氧化钽氧化钛(TiO2)、氧化锆(ZrO2)、氧化铪(HfO2)或金属氮氧化物等组成中。通过沉积高介电常数的金属氧化物作为电容结构的介电层,可以提高所述存储器的存储电容。
本实施例中,所述第一膜层141的材料与所述第二膜层142的材料可以相同,也可以不同,发明不作限制。当所述第一膜层141的材料与所述第二膜层142的材料不同时,所述第一膜层141与所述下电极12的材料可以包括相同的金属,例如,所述下电极12的材料为钛金属,而所述第一膜层141则可以是氮氧化钛。
继续参考图11所示,所述金属氧化物层14上还形成有上电极15,所述上电极15部分面对所述下电极12,所述金属氧化物层14夹在两者之间。所述上电极15还延伸覆盖所述第二支撑层114的顶表面,以及填充所述下电极12的侧壁之间的区域、相邻的下电极12之间的区域以及第一支撑层112和第二支撑层114之间的区域,所述下电极12、金属氧化物层14以及上电极15共同构成电容结构。
在本实施例中,所述上电极15可以由金属材料或金属氮化物等形成,所述上电极15可以位于所述金属氧化物层14上,作为示例,当设置有所述第一支撑层112和第二支撑层114时,所述上电极15可以设置为随形覆盖所述金属氧化物层14并填充设置有所述第一支撑层112和所述第二支撑层114的相邻下电极12之间的区域,其中,所述上电极15通过所述金属氧化物层14与所述下电极12电性隔离。
下面结合附图1~图11对本实施例中形成如上所述的存储器的方法进行详细说明。其中,图1为本实施例中的存储器的形成方法的流程示意图,图2~图11为本实施例中的存储器的形成方法的相应步骤对应的半导体结构的结构示意图。
如图1所示,所述存储器的形成方法包括:
步骤S100:提供基底10;
步骤S200:在所述基底10上形成下电极12,所述下电极12包括第一部分及第二部分,所述第一部分从所述基底10向上延伸至一设定高度区域,所述第二部分从所述设定高度区域向上延伸;
步骤S300:在所述下电极12上形成金属氧化物层14,所述金属氧化物层14包括第一膜层141及第二膜层142,所述第一膜层141至少覆盖所述第一部分的表面及所述基底10的表面,所述第二膜层142覆盖所述第二部分的表面以及所述第一膜层141的表面;
步骤S400:在所述金属氧化物层14上形成上电极15。
具体的,首先参考图2所示,执行步骤S100,提供一衬底101,所述衬底101中形成有沟槽隔离结构STI,并由所述沟槽隔离结构SIT界定出多个有源区。所述衬底101的有源区中还形成有源/漏区103。在所述衬底101上形成层间绝缘层102,并在所述层间绝缘层102中形成栅极结构104以及贯穿所述层间绝缘层102与所述源/漏区103接触的掩埋触点105。所述衬底101及所述层间绝缘层102共同构成所述基底10。
请继续参考图2,执行步骤S200,在所述层间绝缘层102上从下到上依序形成一第一介质层111、第一支撑层112、第二介质层113及第二支撑层114,所述第一介质层111、第一支撑层112、第二介质层113及第二支撑层114堆叠形成堆叠结构11。其中,第二支撑层114的厚度较佳的是大于第一支撑层112的厚度,由此避免过厚的第一支撑层112影响到可形成电容结构的区域大小,而较厚的第二支撑层114则可确保其支撑效果。在一些实施例中,也可视需要仅形成第二介质层113与第二支撑层114而未形成第一介质层111和第一支撑层112。此外,第一介质层111与第二介质层113可分别包括单层或多层的氧化物材料例如氧化硅、硅酸四乙酯(tetraethyl orthosilicate,TEOS)或硼磷硅玻璃(boro-phospho-silicate-glass,BPSG),而第一支撑层112与第二支撑层114可分别包括单层或多层的材料例如氮化物(例如氮化硅)、掺杂碳的氮化物(例如掺杂碳的氮化硅)、碳化物(例如碳化硅)或氧化物(例如氧化钽、氧化钛)等,但并不以此为限。
请参阅图3,可利用一图案化掩模层(未示出)进行刻蚀工艺,用以对所述堆叠结构11进行图案化。具体的,利用图案化掩模层作为掩模,采用干法刻蚀工艺或湿法刻蚀工艺顺次刻蚀第二支撑层114、第二介质层113、第一支撑层112及第一介质层111,形成多个第一开口11a。一个所述第一开口11a的位置与一个所述掩埋触点105的位置匹配,所述第一开口11a使得所述掩埋触点105的至少部分顶部暴露出来。
本实施例中,所述第一介质层111或第二介质层113可以包括硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)、等离子体增强(PE)-四乙基原硅酸盐(TEOS)、高密度等离子体(HDP)-氧化物等。所述第一介质层111和第二介质层113可以为相同的材料,也可以为不同的材料,在本申请实施例中将不做具体限制。第一支撑层112或第二支撑层114可以包括碳氮化硅、碳氧化硅、碳氮氧化硅、氧化硅、氮化硅和氮氧化硅中的至少一种。
请参阅图3,在形成所述第一开口11a之后,将图案化掩模层移除,并于所述第一开口11a中形成下电极12,而所述下电极12顺次贯穿第二支撑层114、第二介质层113、第一支撑层112及第一介质层111,但并不以此为限。此外,所述下电极12与对应的掩埋触点105电性连接。如图4所示,所述第二支撑层114、第二介质层113、第一支撑层112及第一介质层111均位于下电极12的侧边上。
请参阅图5,利用图案化的掩模层对所述第二支撑层114进行图形化,以在所述第二支撑层114上形成若干第二开口114a(图中仅示意性的展示出两个第二开口114a)。所述第二开口114a的平面形状可以是三角形或菱形等,此第二开口114a定义出后续将移除的第二支撑层114和第一支撑层112的范围。值得注意的是,不同第二开口114a形状或不同的第二开口114a的排列方式,将会影响到第一支撑层112和第二支撑层114支撑下电极12的强度及移除第一介质层111和第二介质层113的效率。因此,通过调整不同的第二开口114a的形状与第二开口114a的排列方式,可以达到更强的支撑下电极12的效果及氧化层的移除效率。
接着请参阅图6,刻蚀所述第二开口114a底部的第二介质层113,如此所述第二开口114a向下延伸,并显露出部分的所述第一支撑层112。此步骤中使用到的刻蚀工艺较佳可为各向同性(isotropic)刻蚀制作工艺例如湿式刻蚀制作工艺,从而可以完全去除所述第二介质层113(被第二支撑层114遮盖住的第二介质层113也可以去除),但并不以此为限。
请参阅图7,利用抑制剂在所述下电极12的顶部区域的内侧壁、顶部区域的外侧壁以及顶表面上形成抑制层13。其中,作为示例,在100℃至290℃的温度下,采用含苯环官能团的有机物、含长碳链官能团的有机物、甲氧基环戊烷和四氢呋喃中的至少一种作为抑制剂,以形成所述抑制层13。可以理解的是,由于所述下电极12的深宽比较大,在提供抑制剂时,抑制剂会在所述下电极12的顶部区域堆积而难以进入到所述下电极12的底部区域,因此在所述下电极12的顶部区域的内侧壁、顶部区域的外侧壁以及顶表面上形成了所述抑制层13。同时,本实施例中,所述抑制层13还覆盖所述第二支撑层114的顶表面和底表面以及所述第一支撑层114的顶表面。而将以所述抑制层13的底表面为界限,所述下电极12被分为上下两部分,所述下电极12位于所述抑制层13的底表面上的部分为第一部分,位于所述抑制层13的底表面下的部分为第二部分。
需要说明的是,所述抑制层13的厚度极薄,在图7示出的结构中为了便于识别出所述抑制层13,放大了所述抑制层13的厚度,并不对所述抑制层13的厚度进行限制。
应理解,所述抑制层13也可以不覆盖所述第一支撑层114的顶表面,而是仅覆盖所述下电极12的顶部区域的内侧壁、顶部区域的外侧壁以及所述第二支撑层114的顶表面和底表面,如此一来,所述抑制层13的底表面则会上移,从而改变所述下电极12中的第一部分和第二部分的比例关系。
请继续参阅图7~图8,利用刻蚀工艺去除所述第二开口114a底部的第一支撑层112,使得所述第一支撑层112图形化,所述第二开口114a进一步向下延伸,显露出所述第一介质层111。此步骤中的刻蚀工艺较佳为一各向异性(anisotropic)刻蚀制作工艺例如干式刻蚀制作工艺,这样可以只去除所述第二开口114a底部的部分第一支撑层112,而被所述第二支撑层114遮盖住的第一支撑层112则保留。应理解,由于各向异性刻蚀制作工艺的横向刻蚀较不明显,因此会在下电极12的侧壁上留下类似腰带的突出结构。
最后再次利用刻蚀工艺完全去除第二开口114a下方的第一介质层111,使得所述第二开口114a延伸至所述基底10上,且所述第二开口114a的侧壁显露出下电极12的侧壁。此步骤中使用到的刻蚀工艺较佳可为各向同性(isotropic)刻蚀制作工艺例如湿式刻蚀制作工艺,从而可以完全去除所述第一介质层111(被所述第二支撑层114和所述第一支撑层112遮盖住的所述第二介质层113也可以去除),但并不以此为限。
在一些实施例中,可通过单一刻蚀步骤连续对所述第一支撑层112、第一介质层111、第二支撑层114及第二介质层113进行刻蚀,或者也可视需要包括多个不同制作工艺条件的刻蚀步骤分别对所述第一支撑层112、第一介质层111、第二支撑层114及第二介质层113进行刻蚀。举例来说,当所述第一支撑层112及第二支撑层114为氮化物层时,可以采用一等离子体刻蚀(plasma etching)对所述第一支撑层112及第二支撑层114进行刻蚀,且此等离子体刻蚀所使用的反应气体可包括氧气、氮气、氢气、三氟化氮(NF3)、四氟化碳(CF4)、六氟化硫(SF6)或/及甲烷(CH4),但并不以此为限。通过调整上述的反应气体中的成分比例可控制等离子体刻蚀对不同材料的刻蚀选择比,例如在一些实施例中,等离子体刻蚀对所述第一支撑层112以及第二支撑层114的刻蚀率可大于对所述第一介质层111以及第二介质层113的刻蚀率,但并不以此为限。此外,对所述第一介质层111与第二介质层113进行的刻蚀步骤也可对所述第一支撑层112与第二支撑层114具有较高的刻蚀选择比,由此提升刻蚀工艺对于所形成的刻蚀图案的控制状况。
请继续参阅图8,在去除所述第一介质层111、第二介质层113、部分第一支撑层112和部分第二支撑层114之后,部分所述基底10的表面露出,而剩余的第一支撑层112和第二支撑层114可以分别用于横向支撑所述下电极12的上端和下端,在所述下电极12的高度较大时,可以起到支撑所述下电极12且防止所述下电极12倾斜的作用。
请参阅图8~图9,在本实施例中,采用原子层沉积、物理气相沉积或化学气相沉积方法沉积第一膜层141。由于所述下电极12的第二部分的表面被所述抑制层13覆盖,形成所述第一膜层141的金属氧化物材料难以在所述下电极12的第二部分的表面堆积,因此,金属氧化物材料会堆积在所述下电极12的第一部分以及所述基底10的表面堆积,从而使得形成的第一膜层141随形覆盖所述下电极12的第一部分的表面、所述基底10的表面及所述第一支撑层112的底表面。
本实施例中,在沉积所述第一膜层141时提供高于290℃的环境温度,使所述抑制层13分解,从而移除所述抑制层13。需要说明的是,还可以在形成所述第一膜层141之后去除所述抑制层13,仅需要通过提供高于290℃的温度下,即可使得所述抑制层13分解,从而移除所述抑制层13。
作为可选实施例,还可以在所述抑制层13的抑制下,直接将所述下电极12的第一部分的表面氮化,从而形成所述第一膜层141,如此一来,所述第一膜层141与所述下电极12的材料中可以包括相同的金属。
请参阅图10,采用原子层沉积、物理气相沉积或化学气相沉积方法沉积第二膜层142,所述第二膜层142与所述第一膜层141构成金属氧化物层14。所述第二膜层142覆盖所述下电极12的第二部分的表面、所述第一膜层141的表面、所述第一支撑层112的顶表面和所述第二支撑层114的表面。可以理解的是,由于所述下电极12的深宽比较大,形成所述第二膜层142的金属氧化物材料进入所述下电极12的底部较为困难,所以所述第二膜层142覆盖所述下电极12的第二部分的表面的部分高度较高,厚度较大;而所述第二膜层142覆盖所述第一膜层141的部分高度较低,厚度相应的较小。可以理解的是,所述第二膜层142在厚度较小的部分具有所述第一膜层141,所述第一膜层141可以补偿所述第二膜层142的厚度差,使得所述金属氧化物层14在所述下电极12上较均匀的覆盖。
请参阅图11,执行步骤S400,采用原子层沉积、物理气相沉积或化学气相沉积方法在所述金属氧化物层14上沉积导电材料,以形成上电极15。
综上,在本发明提供的存储器及其形成方法中,下电极包括第一部分及第二部分,第一部分从基底向上延伸至所述一设定高度区域,第二部分从所述设定高度区域向上延伸,而金属氧化物层包括第一膜层及第二膜层,所述第一膜层覆盖第一部分的表面及基底的表面,第二膜层覆盖第二部分的表面以及第一膜层的表面,第一膜层可以弥补下电极的下半部分,提高金属氧化物层的厚度均匀性,改善了存储器的性能。进一步,在下电极的第二部分的表面形成抑制层之后,再形成第一膜层,由于具有抑制层的阻挡,第一膜层仅会覆盖第一部分的表面及基底的表面,而形成第二膜层时,下电极的深宽比较大,位置较低的第一膜层的表面覆盖的第二膜层的厚度会比第二部分覆盖的第二膜层的厚度更薄,从而可以使金属氧化物层在下电极上较均匀的覆盖。
需要说明的是,本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言,由于与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
还需要说明的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围。
还应当理解的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到,此处描述的术语仅仅用来描述特定实施例,而不是用来限制本发明的范围。必须注意的是,此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准,除非上下文明确表示相反意思。例如,对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述,并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及,词语“或”应该被理解为具有逻辑“或”的定义,而不是逻辑“异或”的定义,除非上下文明确表示相反意思。此外,本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。
Claims (16)
1.一种存储器,其特征在于,包括基底及形成于所述基底上的电容结构,其中,所述电容结构包括:
下电极,包括第一部分及第二部分,所述第一部分从所述基底向上延伸至一设定高度区域,所述第二部分从所述设定高度区域向上延伸;
金属氧化物层,包括第一膜层及第二膜层,所述第一膜层至少覆盖所述第一部分的表面及所述基底的表面,所述第二膜层覆盖所述第二部分的表面以及所述第一膜层的表面;
上电极,位于所述金属氧化物层上;
支撑层,具有两个,两个所述支撑层位于不同高度位置并横向支撑所述下电极,所述第一膜层覆盖高度较低的所述支撑层的底面,所述支撑层裸露的表面均为所述第二膜层覆盖。
2.如权利要求1所述的存储器,其特征在于,所述第一膜层表面覆盖的所述第二膜层的厚度较所述第二部分的表面覆盖的所述第二膜层的厚度更薄。
3.如权利要求1所述的存储器,其特征在于,所述第一部分上覆盖的所述第一膜层的高度不相等。
4.如权利要求1所述的存储器,其特征在于,所述第一膜层的材料与所述第二膜层的材料不同。
5.如权利要求1所述的存储器,其特征在于,所述第一膜层与所述下电极的材料中包括相同的金属。
6.如权利要求1、4或5所述的存储器,其特征在于,所述金属氧化物层的材料包括铝氧化物、钽氧化物、钛氧化物、锆氧化物、铪氧化物、锶氧化物或铅氧化物中的一种或多种。
7.如权利要求1所述的存储器,其特征在于,所述支撑层均为图形化的膜层。
8.如权利要求7所述的存储器,其特征在于,高度较低的所述支撑层的顶表面被所述第二膜层覆盖。
9.如权利要求7或8所述的存储器,其特征在于,所述第一膜层的顶表面不高于高度较低的所述支撑层的顶表面。
10.一种存储器的形成方法,其特征在于,包括:
提供基底;
在所述基底上形成下电极,所述下电极包括第一部分及第二部分,所述第一部分从所述基底向上延伸至一设定高度区域,所述第二部分从所述设定高度区域向上延伸;
在所述下电极上形成金属氧化物层,所述金属氧化物层包括第一膜层及第二膜层,所述第一膜层至少覆盖所述第一部分的表面及所述基底的表面,所述第二膜层覆盖所述第二部分的表面以及所述第一膜层的表面;
形成两个支撑层,两个所述支撑层位于不同高度位置并横向支撑所述下电极,所述第一膜层覆盖高度较低的所述支撑层的底面,所述支撑层裸露的表面均为所述第二膜层覆盖;
在所述金属氧化物层上形成上电极。
11.如权利要求10所述的存储器的形成方法,其特征在于,在所述基底上形成所述下电极的步骤包括:
在所述基底上形成堆叠结构;
刻蚀所述堆叠结构直至显露出所述基底,以在所述堆叠结构中形成开口;
在所述开口中形成所述下电极。
12.如权利要求11所述的存储器的形成方法,其特征在于,在所述下电极上形成所述金属氧化物层的步骤包括:
减薄所述堆叠结构,以使所述堆叠结构的顶面位于所述设定高度区域;
形成抑制层,所述抑制层覆盖所述第二部分的表面;
移除剩余的堆叠结构的至少部分;
在所述抑制层的抑制下,在所述第一部分的表面以及所述基底上形成所述第一膜层;
移除所述抑制层;
在所述第二部分的表面以及所述第一部分上形成第二膜层。
13.如权利要求12所述的存储器的形成方法,其特征在于,所述堆叠结构包括依次堆叠在所述基底上的第一介质层、第一支撑层、第二介质层以及第二支撑层,减薄所述堆叠结构,以使所述堆叠结构的顶面位于所述设定高度区域的步骤包括:
图行化所述第二支撑层,以露出所述第二介质层的部分表面;
移除所述第二介质层;
以及,移除剩余的堆叠结构的至少部分的步骤包括:
移除所述第一介质层,所述第一支撑层和所述第二支撑层构成所述支撑层。
14.如权利要求12所述的存储器的形成方法,其特征在于,形成所述抑制层的步骤包括:
在100℃至290℃的温度下,利用抑制剂在所述下电极高于所述设定高度区域的部分的表面形成所述抑制层。
15.如权利要求14所述的存储器的形成方法,其特征在于,所述抑制剂包括含苯环官能团的有机物、含长碳链官能团的有机物、甲氧基环戊烷和四氢呋喃中的至少一种。
16.如权利要求14或15所述的存储器的形成方法,其特征在于,在高于290℃的温度下,移除所述抑制层;或者,在形成所述第一膜层时同步移除所述抑制层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011069835.4A CN112185963B (zh) | 2020-09-30 | 2020-09-30 | 存储器及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011069835.4A CN112185963B (zh) | 2020-09-30 | 2020-09-30 | 存储器及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112185963A CN112185963A (zh) | 2021-01-05 |
CN112185963B true CN112185963B (zh) | 2022-06-03 |
Family
ID=73948526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011069835.4A Active CN112185963B (zh) | 2020-09-30 | 2020-09-30 | 存储器及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112185963B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113555504B (zh) * | 2021-07-22 | 2023-10-03 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030075753A1 (en) * | 2001-09-14 | 2003-04-24 | Chung-Ming Chu | Stacked capacitor and method for fabricating the same |
CN1741250A (zh) * | 2004-08-20 | 2006-03-01 | 三星电子株式会社 | 三维电容器及其制造方法 |
US20100052097A1 (en) * | 2008-08-28 | 2010-03-04 | Hynix Semiconductor Inc. | Capacitor of semiconductor device and method for forming the same |
CN109148427A (zh) * | 2018-09-29 | 2019-01-04 | 长鑫存储技术有限公司 | 电容结构及其形成方法 |
CN213483747U (zh) * | 2020-09-30 | 2021-06-18 | 福建省晋华集成电路有限公司 | 存储器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9711508B2 (en) * | 2015-02-26 | 2017-07-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Capacitor structure and method of manufacturing the same |
US10204909B2 (en) * | 2015-12-22 | 2019-02-12 | Varian Semiconductor Equipment Associates, Inc. | Non-uniform gate oxide thickness for DRAM device |
-
2020
- 2020-09-30 CN CN202011069835.4A patent/CN112185963B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030075753A1 (en) * | 2001-09-14 | 2003-04-24 | Chung-Ming Chu | Stacked capacitor and method for fabricating the same |
CN1741250A (zh) * | 2004-08-20 | 2006-03-01 | 三星电子株式会社 | 三维电容器及其制造方法 |
US20100052097A1 (en) * | 2008-08-28 | 2010-03-04 | Hynix Semiconductor Inc. | Capacitor of semiconductor device and method for forming the same |
CN109148427A (zh) * | 2018-09-29 | 2019-01-04 | 长鑫存储技术有限公司 | 电容结构及其形成方法 |
CN213483747U (zh) * | 2020-09-30 | 2021-06-18 | 福建省晋华集成电路有限公司 | 存储器 |
Also Published As
Publication number | Publication date |
---|---|
CN112185963A (zh) | 2021-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9293362B2 (en) | Semiconductor device including air gaps and method of fabricating the same | |
US10672864B2 (en) | Manufacturing method of semiconductor memory device | |
US10957647B2 (en) | Integrated circuit devices including a boron-containing insulating pattern | |
KR20100104685A (ko) | 커패시터를 갖는 반도체 장치의 형성방법 | |
KR102368099B1 (ko) | 커패시터 및 이를 포함하는 반도체 장치 | |
KR100688493B1 (ko) | 폴리실리콘 콘택 플러그를 갖는 금속-절연막-금속캐패시터 및 그 제조방법 | |
CN114256240A (zh) | 电容器及其制备方法 | |
US8035136B2 (en) | Semiconductor device and method of manufacturing the same | |
CN114512446A (zh) | 电容器及其制备方法 | |
US8143136B2 (en) | Method for fabricating crown-shaped capacitor | |
KR102462439B1 (ko) | 반도체 소자의 제조 방법 | |
CN112185963B (zh) | 存储器及其形成方法 | |
CN111755604B (zh) | 一种半导体器件制备方法 | |
KR20230092175A (ko) | 반도체 소자 | |
US10490557B2 (en) | Semiconductor structure with contact plug and method of fabricating the same | |
CN213483747U (zh) | 存储器 | |
US20150340368A1 (en) | Semiconductor device manufacturing method | |
KR20210050953A (ko) | 집적회로 장치 및 그 제조 방법 | |
US20230030176A1 (en) | Semiconductor device | |
US20130337625A1 (en) | Method for manufacturing semiconductor device | |
US11177215B2 (en) | Integrated circuit device | |
US6251725B1 (en) | Method of fabricating a DRAM storage node on a semiconductor wafer | |
CN114256417A (zh) | 电容结构及其形成方法 | |
JP2014053361A (ja) | 半導体装置の製造方法 | |
US11825644B2 (en) | Semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |