CN1741250A - 三维电容器及其制造方法 - Google Patents
三维电容器及其制造方法 Download PDFInfo
- Publication number
- CN1741250A CN1741250A CNA2005100965176A CN200510096517A CN1741250A CN 1741250 A CN1741250 A CN 1741250A CN A2005100965176 A CNA2005100965176 A CN A2005100965176A CN 200510096517 A CN200510096517 A CN 200510096517A CN 1741250 A CN1741250 A CN 1741250A
- Authority
- CN
- China
- Prior art keywords
- resilient coating
- electrode
- bottom electrode
- capacitor
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims description 31
- 239000010410 layer Substances 0.000 claims description 86
- 238000000576 coating method Methods 0.000 claims description 71
- 239000011248 coating agent Substances 0.000 claims description 70
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical group [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 18
- 229910044991 metal oxide Inorganic materials 0.000 claims description 17
- 150000004706 metal oxides Chemical class 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000010955 niobium Substances 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 9
- 238000002425 crystallisation Methods 0.000 claims description 7
- 230000008025 crystallization Effects 0.000 claims description 7
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 7
- 229910052701 rubidium Inorganic materials 0.000 claims description 6
- IGLNJRXAVVLDKE-UHFFFAOYSA-N rubidium atom Chemical compound [Rb] IGLNJRXAVVLDKE-UHFFFAOYSA-N 0.000 claims description 6
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims description 2
- 229910052758 niobium Inorganic materials 0.000 claims 3
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims 3
- 229910052720 vanadium Inorganic materials 0.000 claims 3
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims 3
- 230000000295 complement effect Effects 0.000 claims 1
- 230000004888 barrier function Effects 0.000 description 20
- 239000000203 mixture Substances 0.000 description 16
- 229910004298 SiO 2 Inorganic materials 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 238000000151 deposition Methods 0.000 description 8
- 208000005189 Embolism Diseases 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 229910000484 niobium oxide Inorganic materials 0.000 description 3
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- 229910010037 TiAlN Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- JMOHEPRYPIIZQU-UHFFFAOYSA-N oxygen(2-);tantalum(2+) Chemical compound [O-2].[Ta+2] JMOHEPRYPIIZQU-UHFFFAOYSA-N 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000010948 rhodium Substances 0.000 description 2
- 229910052712 strontium Inorganic materials 0.000 description 2
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910015801 BaSrTiO Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- WOIHABYNKOEWFG-UHFFFAOYSA-N [Sr].[Ba] Chemical compound [Sr].[Ba] WOIHABYNKOEWFG-UHFFFAOYSA-N 0.000 description 1
- VNSWULZVUKFJHK-UHFFFAOYSA-N [Sr].[Bi] Chemical compound [Sr].[Bi] VNSWULZVUKFJHK-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- RZEADQZDBXGRSM-UHFFFAOYSA-N bismuth lanthanum Chemical compound [La].[Bi] RZEADQZDBXGRSM-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本发明公开了一种电容器和一种制造该电容器的方法。可以通过形成两个或更多的介电层和下电极来形成该电容器，其中，在形成下电极之前形成该两个或更多的介电层的至少一个。
Description
技术领域
本发明涉及一种三维电容器及其制造方法。更具体而言，本发明涉及一种三维电容器及其制造方法，其中在电极之间使用了双层介电层。
背景技术
小单元尺寸对于允许最小的芯片尺寸是重要的，且因此减小了芯片成本。当集成电路(IC)尺寸继续缩减到纳米尺度，这些纳米量级器件结构的垂直尺寸由于许多限制而没有按比例缩减。例如，器件的缩减比例性能需求限制了垂直缩减比例。另外，工艺集成因素、干蚀刻期间的蚀刻选择性、化学机械平坦化(CMP)的抛光停止余量、缺陷因素限制了制造IC芯片期间的膜和材料堆叠的厚度。
常规地，通过减小介电体的厚度和/或增加电容器面积从而增加单元中的存储电荷。通过使用诸如深圆柱体、立柱、齿冠的复杂三维电容器结构已经增加了电容器的面积。三维电容器结构使用了高的高宽比来增加电容器面积，但是，以与未来技术缩减相当的节距来展现该电容所需的结构变得日益难于制造。因此，这些高的高宽比的电容器引起了与构图、沉积和蚀刻工艺、以及在制造期间和制造之后的机械稳定性相关的各种新的挑战。
为了提供所需的增加的电容，经常使用高介电材料，诸如氧化钽(TaO)和钛酸锶(SrTiO3)，因为与也可以使用的低介电材料，诸如SiO2和Si3N4相比，它们趋向于具有更大的介电常数。但是，尽管存在并使用了这些高介电材料，仍然需要三维电容器来实现具有大电容的电容器。另外，在三维电容器中，已经使用铷(Ru)作为电极，其中，可以将Ru沉积到经构图的SiO2孔内来形成Ru电极。但是，Ru溶入SiO2的低溶度对于在经构图的SiO2孔中沉积Ru电极可能存在问题。
但是，为三维电容器提供Ru电极的一个问题是高的处理温度可能导致对Ru电极施加介电层的困难。例如，如果与Ru电极一起使用Ta2O5介电层，Ru基电容器的处理温度应当保持在700℃以下来防止电容器的失效。在700℃的上限以上的温度可能导致高温退火Ta2O5，且可以导致Ru基电容器的Ru电极在该温度(高于700℃)遭受接触电阻失效。因此，具有Ta2O5介电层的Ru基电容器期望在小于700℃的温度下加工，其对于制造目的而言是低于期望的。
发明内容
为了解决上述的问题，示范性实施例提供了一种三维电容器，其中在电容器的电极之间提供了两个或更多的介电层，其包括V族金属氧化物层的第一层。
因此，在另一示范性实施例中，提供了一种制造电容器的方法，该方法包括：形成两个或更多的介电层和下电极，其中，在形成下电极之前形成两个或更多的介电层的至少一个，且其中，在形成所述下电极之前形成的两个或更多介电层中的至少一个包括缓冲层，所述缓冲层包括V族金属氧化物；以及在所述两个或更多介电层上形成铂族金属的上电极。
在另一示范性实施例中，提供了一种三维电容器，包括：内电极；在所述内电极上的V族金属氧化物缓冲层，其中所述缓冲层的上部分薄于所述缓冲层的下部分；设置于所述缓冲层上的氧化钽的介电层；和设置于所述介电层上的外电极。
附图说明
参考附图，通过其优选实施例的详细描述，以上的特征和优点将变得更加明显，在附图中：
图1是示范性三维电容器的示意性图示；
图2是示范性三维电容器的示意性图示；
图3A和3B示出显示使用示范性三维电容器的存储器件的实施例的横截面图；和
图4A-4G示出显示示范性三维电容器的制造方法的实施例的横截面图。
具体实施方式
在这里通过引用全文引入于2002年2月28日提交的题目为“CapacitorFor Semiconductor Device，Manufacturing Method Thereof，And ElectronicDevice”(“用于半导体器件的电容器、其制造方法和电子器件”)的韩国专利申请No.2002-10982，以及美国专利申请No.10/930,953。
如上所述，对于三维电容器需要高的高宽比，但是具有高的高宽比的结构在目前适用于三维电容器的尺寸限制的情况下变得日益难于制造。另外，在诸如SiO2孔的构图的绝缘层中使用Ru作为电极，Ru溶入SiO2的低溶解度对于在构图的SiO2绝缘层孔中沉积Ru电极可能是有问题的。因此，在示范性实施例中，在高的高宽比构图的SiO2绝缘层孔内的双层介电层有助于制造高的高宽比三维电容器。而且，通过使用双层介电层，可以最小化与Ru溶入SiO2的溶解度和高温退火处理相关的问题，而且可以改善在其中的电极的成核密度。
在一个实施例中，提供电容器100来示出可以如何用第一电极102来填充高的高宽比SiO2绝缘层孔，如图1所示。电容器100包括：第一电极102，诸如铂金属族电极，例如Ru(在所示的方向上为下电极)；双层介电层104，设置于第一电极102上；和第二电极106(在所示的方向上为上电极)，设置于双层介电层104上。通过提供双层介电层104，相信Ru第一电极102的构成可以形成于高的高宽比SiO2孔内，同时解决上面所列出的问题。
双层介电层104优选地是两层介电层，第一层可以是铁电材料、非铁电材料、高容量材料或低介电材料，第二层可以是V族金属氧化物缓冲层。注意第一和第二层可以是提供所述特性的任何形态。例如，每层均可以形成为直线形，如图1所示，或每层均可以形成为三角形，如图2所示。另外，层可以是任何厚度，且如不期望则不需平坦化。
通过组合包括V族金属氧化物缓冲层的两层，相信SiO2孔中的双层104的第一层可以提供改善的电容特性，而且双层104的第二层可以为SiO2孔中的第一层提供改善的沉积特性。
可以用作第一层的铁电材料的例子包括但不限于诸如有时称为PbZrTiO3(虽然不一定限于该组成)的锆钛酸铅(PZT)、有时称为SrBiTa2O9(虽然不一定限于该组成)的钽酸锶铋(SBT)、有时称为(BiLa)4Ti3O12(虽然不一定限于该组成)的钛酸铋镧(BLT)有时称为BaSrTiO3(虽然不一定限于该组成)的钛酸钡锶(BST)的材料。可以用作第一层的非铁电的实例包括但不限于诸如氧化钽(TaO)或钛酸锶(SrTiO3)、以及SiO2和Si3N4的介电材料。
在示范性实施例中，第二介电层或缓冲层包括V族金属氧化物。优选地，V族金属氧化物包括但不限于至少一种选自钒氧化物(即，VO、VO2、V2O3、V2O5或V3O5，最优选为V2O5)、铌氧化物(NbO、NbO2或Nb2O5，最优选为Nb2O5)和钽氧化物(即，TaO、TaO2或Ta2O5)中的材料。注意钒氧化物和铌氧化物因为其较低的结晶温度是期望的。例如，V2O5可以在约300℃结晶，而且Nb2O5可以在约400℃结晶。因此，可以使用双层介电层，其包括V族金属氧化物和Ta2O5，诸如Nb2O5/Ta2O5，其中该双层然后可以在约550℃结晶，而不是如单独的Ta2O5时在700℃结晶。
制备双层介电层104可以利用任何适当的技术，诸如溅射、CVD(包括金属有机CVD)，进行或不进行在氧化气氛中的后退火处理，或通过另外其它适当的技术，包括但不限于本领域的一般技术人员公知的那些常规技术。因此，双层介电层104可以具有平行于电极102、106的表面，如图1所示；或可以具有倾斜于电极102、106的表面，如图2所示(且如图4B-4G)所示。
上电极106例如可以是任何适当的导电材料，例如Al、Ir、IrO2、Ir和IrO2的组合、Ru、RuO2、Ru和RuO2的组合、Pt、或合金，且可以由任何诸如溅射或CVD的适当的技术形成。可以为下电极102、双层介电层104和上电极106使用任何适当的厚度、形状和/或横向尺寸，本领域的一般技术人员可以依据电容器100所期望的用途作出选择。
在一个实施例中，如此的电容器可以应用到各种电子装置中，诸如动态RAM(DRAM)器件，且如图3A所示的非易失存储(FRAM)可以包括单一晶体管类型的存储器件。
在另一实施例中，提供了一种存储器，其包括衬底和多个设置于衬底上的存储单元，每个存储单元包括第一电极、设置于第一电极上的介电层和设置于介电层上的第二电极。图3A示出示范性存储器300的部分的横截面图，用于显示示范性存储单元。存储单元300设置于衬底310上，且包括晶体管结构和电容器结构。具体地，晶体管结构包括：漏极区312和源极区314，设置于衬底310中(例如，诸如硅的半导体衬底)；以及栅极氧化物316(例如，SiO2、Ta2O5或其它适当的绝缘体)和栅电极318(例如，Al、Pt、W或其它适当的导电材料)，设置于漏极区312和源极区314的上方和它们之间。第一绝缘层320(例如，SiO2或其它绝缘材料)围绕栅极氧化物316和栅电极318。
存储单元300也包括电容器326，如图1所示的那样，其包括：第一电极302(下电极)，其可以由铂族金属制成，诸如Ru；双层介电层304，设置于第一电极302上；和第二电极306(上电极)，设置于介电层304上。例如如图1和2的电容器100所描述的那些，双层介电层304和上电极306可以由与它们相似的材料形成来具有相似的形状和尺寸。例如，下电极302可以由Ru形成，而且双层介电层304可以由铁电或非铁电第一层和V族金属氧化物第二层形成。
另外，存储单元300可以还包括如图3所示的其它部分。可以提供接触栓塞322(由例如W、Ru、Ru/RuO2、TiN、多晶硅或任何适当的导体制成)来在下电极302和源极区314之间形成电接触。可以提供板线(plate line)330(例如，Al、Pt或其它适当的导电材料)来形成对上电极306的电接触。如需要，还可以在接触栓塞322和下电极302之间提供第二阻挡层324(由例如TiN、TiSiN、TiAlN制成)。可以提供第二绝缘层328(例如，SiO2或其它绝缘材料)来围绕电容器326，如图所示。字线(未示出)可以连接到栅电极318，且位线(未示出)可以连接到漏极312，如本领域的普通技术人员所公知。可以为下电极302、双层介电层304和上电极306使用任何适当的厚度、横向尺寸和总体形状，其中本领域的普通技术人员可以依据存储器300的期望的性能规格进行选择。
可以利用本领域的一般技术人员公知的常规技术制造存储器300，诸如在美国专利No.6,337,216和No.6,605,835中所公开的，将它们通过引用结合与此。例如，可以在衬底310上利用任何适当的沉积技术沉积用于制造栅极氧化物316的绝缘层和用于栅电极的金属化层。然后可以进行光刻构图和蚀刻来界定栅电极318和栅极氧化物316。然后可以利用栅电极318作为自对准掩模进行离子注入，例如来形成源极区314和漏极区312(使用适当的遮蔽来保护其它区域不被注入)。然后可以进行构图和金属化来形成分别连接到栅电极318和源极区314的字线和位线。然后可以在该结构上沉积绝缘层来形成第一绝缘层320，可以通过化学机械平坦化(CMP)对其加工来提供平滑的表面。
然后可以在绝缘层320中通过光刻构图和蚀刻形成用于接触栓塞322的开口，且可以通过任何适当的技术(例如，溅射、蒸镀、CVD)来沉积适当的诸如上述的那些材料来形成接触栓塞322和第二阻挡层324。其上具有沉积的栓塞和阻挡材料的绝缘层320可以进一步通过CMP加工来产生平滑的表面。然后通过上述的技术在绝缘层320的表面上(在接触栓塞322的上方)可以形成介电电容器326。然后通过任何适当的技术(例如，溅射、CVD)沉积第二绝缘层328来围绕介电电容器326。然后第二绝缘层320的表面可以通过CMP加工，且可以构图和蚀刻所得到的表面来提供用于板线330的开口以接触上电极306。可以通过任何适当的技术(例如，溅射、蒸镀、CVD)来沉积板线330以填充用于板线330的开口。
图3B示出了图3A所示的存储单元的电容器326的替换方案。图3B所示的三维电容器326’包括：第一电极302’(下电极)，包含Ru；双层介电层304’，沉积于第一电极302’上；和第二电极306’(上电极)，沉积于双层介电层304’上。但是，与图3A的实施例相反，第一和第二电极302’、306’和介电层304’形成于沟槽301’的至少两个侧壁和底部。通过以这样的方式形成电极302’、306’和介电层304’，可以在不扩大由电容器占据的表面面积的情况下产生更大的电容面积。电容器的组成可以与参考图3A所绘制和描述的相同，且可以在第一绝缘层320’中包括接触栓塞，该绝缘层设置于衬底310’上。自然地，结合其电容器结构326’，可以使用图3A所示的晶体管，或可替换的电路元件可以连接于此。
应理解图3A和3B所示的电容器以及所得到的存储结构旨在为示例性的而非限制性的。具有如这里公开的双层介电层的电容器可以用于使用电容器的任何类型的DRAM或FRAM构造，包括损坏读出(DRO)器件和无损读出(NDRO)器件。例如，如这里公开的电容器可以用于常规的RAM构造，其中电容器设置于晶体管的栅极，下电极设置于栅极氧化物上。
另外，提供了制造在半导体器件中使用的电容器的示范性方法，其中虽然未就其本身示出，该方法形成相似于图1和2示出的那些的电容器。
首先，下电极由铂族金属形成。铂族金属是至少一种选自铷(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)和铂(Pt)的元素。然后，包括缓冲层和介电层的双层介电层形成于下电极上，其中最初缓冲层可以形成于下电极上。随后，介电层可以形成于缓冲层上，其中缓冲层由V族金属氧化物形成，优选为钒氧化物、铌氧化物或其组合。然后，通过利用铂族金属在介电层上形成上电极从而完成电容器。
或者，可以通过在缓冲层上形成下电极从而形成具有双层介电体的三维电容器，下电极可以由诸如Ru的铂族金属制成，缓冲层可以由诸如Nb2O5或V2O5的V族金属氧化物制成。在图4A-4F中示出了一种示范性方法。
如图4A所示，在诸如SiO2的绝缘材料430中可以形成沟槽410，其中诸如Nb2O5或V2O5的V族金属氧化物缓冲层420可以沉积于沟槽410内。另外，在沟槽410的底部可以形成例如TiN、TiAlN或TaN的阻挡层440。而且，如图4A所示，电容器400可以包括形成沟槽410的部分侧壁的TiN层405。
接下来，如图4B所示，可以将部分的缓冲层420从该结构的上区域和下区域去除来提供沟槽410，沟槽410具有沿其侧壁的缓冲层420。可以通过干蚀刻缓冲层420来去除部分的缓冲层420来形成如所示在沟槽410的侧壁上的缓冲层420的分隔物。注意缓冲层420可以从顶到底沿沟槽410的高的高宽比侧壁成锥形，如图4B所示。通过提供锥形，缓冲层420可以在沟槽内提供减小的总厚度，特别在沟槽410的上区域，而且仍然提供缓冲层420所需的特性。
接下来，如图4C所示，具有在侧壁上的缓冲层420分隔物的沟槽410可以用电极材料填充，该电极材料可以是诸如Ru的铂族材料金属来形成内电极450。如图4C所示，内电极450可以与阻挡层440和缓冲层420分隔物的侧壁接触。
接下来，如图4D所示，可以将围绕沟槽410的部分的绝缘材料去除来形成具有在其中的内电极450的缓冲层420分隔物的单片电容器形状。通过平坦化和湿蚀刻可以实现SiO2的去除。例如，可以使用HCl和H2O2或HF来平坦化和湿蚀刻以去除缓冲层420的侧部分上的SiO2430。
接下来，如图4E所示，可以用介电层460涂布内电极450和缓冲层420，介电层460可以例如由Ta2O5形成。作为介电层460涂层的结果，如图4E所示，介电层460可以为电容器产生线性的侧壁区，其中介电层460在下部分与缓冲层420交界且在上部分与Ru内电极交界。注意，虽然介电层460具有与缓冲层420互补的形状，介电层460和缓冲层420可以按需要形成为任何形状或尺寸。
最后，如图4F所示，外电极470可以形成于介电层460上来完成三维电容器，外电极470可以也是诸如Ru的铂族金属。通过在缓冲层420和介电层460的组合上形成外电极470，由使用缓冲层420可以降低内电极450和外电极470之间的材料的处理温度。如上所述，通过在介电层460之外使用缓冲层420来降低工艺温度，与电极材料(即Ru)溶入SiO2的溶解度相比，V族金属氧化物溶入SiO2的溶解度增加，通过此可以在构图的SiO2高的高宽比孔内成核内电极450。
注意如图4G所示，还可以在电容器400的外区域上提供可选的保护层480，即，Al2O3，来按需求保护电容器400。
这里已经公开了优选的实施例，虽然使用了具体的术语，但是它们仅用于上位和描述的意义而不是限制的目的。因此，本领域的普通技术人员可以理解，在不脱离由权利要求所阐述的本发明的精神和范围，可以作出形式和细节上的各种变化。
本申请要求于2004年8月20日在韩国知识产权局提交的韩国专利申请No.10-2004-0065876的优先权，将其全部内容引入以作为参考。
Claims (20)
1、一种制造电容器的方法，所述方法包括：
形成两个或更多的介电层和下电极，其中，在形成所述下电极之前形成所述两个或更多的介电层中的至少一个，且其中，所述在形成所述下电极之前形成的两个或更多的介电层中的至少一个包括缓冲层，所述缓冲层包括V族金属氧化物；以及
在所述两个或更多的介电层上形成铂族金属的上电极。
2、如权利要求1所述的方法，其中，所述形成缓冲层包括形成包含钒和/或铌的氧化物的缓冲层。
3、如权利要求2所述的方法，其中，所述形成包含钒的氧化物的缓冲层包括形成包含V2O5的缓冲层，所述形成包含铌的氧化物的缓冲层包括形成包含Nb2O5的缓冲层。
4、如权利要求1所述的方法，其中，所述形成缓冲层包括在绝缘材料的沟槽内沉积所述缓冲层。
5、如权利要求4所述的方法，其中，所述沟槽具有高的高宽比。
6、如权利要求4所述的方法，其中，所述形成缓冲层还包括在所述沟槽内使所述缓冲层的侧壁形成为锥形，使得所述缓冲层的上部分薄于所述缓冲层的下部分。
7、如权利要求1所述的方法，其中，所述形成下电极包括形成铷下电极，和/或其中，所述形成上电极包括形成铷上电极。
8、如权利要求1所述的方法，其中，所述形成下电极包括在由所述缓冲层的侧壁所形成的沟槽内沉积所述下电极。
9、如权利要求8所述的方法，其中，所述在由所述缓冲层的侧壁所形成的沟槽内沉积下电极包括形成所述下电极，使得所述下电极的上部分厚于所述下电极的下部分。
10、如权利要求1所述的方法，其中，所述形成两个或更多的介电层中的第二个包括在所述下电极和所述缓冲层上形成氧化钽介电层。
11、如权利要求1所述的方法，其中，在绝缘材料的沟槽内形成所述缓冲层和所述下电极，其中，所述形成两个或更多的介电层中的第二个包括：在所述下电极和所述缓冲层上形成所述两个或更多的介电层中的第二个之前，去除所述绝缘材料。
12、如权利要求1所述的方法，其中，所述在两个或更多的介电层上形成上电极包括围绕所述两个或更多的介电层和内电极形成所述上电极。
13、如权利要求1所述的方法，还包括在所述上电极上形成保护层。
14、如权利要求1所述的方法，其中，所述形成两个或更多的介电层和下电极包括：
在绝缘材料中形成沟槽；
在所述沟槽内形成所述缓冲层；
在所述缓冲层上形成所述下电极；
去除所述绝缘材料；和
在所述缓冲层上形成两个或更多的介质层中的第二介电层。
15、如权利要求14所述的方法，其中，在所述沟槽内形成所述缓冲层包括：
在所述沟槽内沉积V族金属氧化物缓冲层；和
使所述缓冲层成锥形来减小所述缓冲层的上部分的厚度。
16、一种三维电容器，包括：
内电极；
在所述内电极上的V族金属氧化物缓冲层，其中，使所述缓冲层成锥形，使得所述缓冲层的上部分具有与所述缓冲层的下部分不同的厚度；
设置于所述缓冲层上的氧化钽的介电层；和
设置于所述介电层上的外电极。
17、如权利要求16所述的电容器，其中，所述缓冲层的厚度是对所述介电层的互补厚度，使得从所述缓冲层的上部分到下部分与所述介电层的组合的厚度基本均匀。
18、如权利要求17所述的电容器，其中，所述V族金属氧化物缓冲层包含钒和/或铌的氧化物。
19、如权利要求16所述的电容器，其中，所述内电极包含铷，其中，所述外电极包含铷，和/或所述介电层包含氧化钽。
20、如权利要求16所述的电容器，其中，所述缓冲层和所述介电层的组合与所述介电层单独的结晶温度相比具有更低的结晶温度。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR65876/04 | 2004-08-20 | ||
| KR1020040065876A KR100634509B1 (ko) | 2004-08-20 | 2004-08-20 | 3차원 반도체 캐패시터 및 그 제조 방법 |
| JP65876/04 | 2004-08-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1741250A true CN1741250A (zh) | 2006-03-01 |
| CN100508109C CN100508109C (zh) | 2009-07-01 |
Family
ID=36107390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100965176A Active CN100508109C (zh) | 2004-08-20 | 2005-08-22 | 三维电容器及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7732851B2 (zh) |
| EP (1) | EP1628328A3 (zh) |
| JP (1) | JP5265848B2 (zh) |
| KR (1) | KR100634509B1 (zh) |
| CN (1) | CN100508109C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112185963A (zh) * | 2020-09-30 | 2021-01-05 | 福建省晋华集成电路有限公司 | 存储器及其形成方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100988082B1 (ko) * | 2003-05-21 | 2010-10-18 | 삼성전자주식회사 | 스택형 커패시터, 그를 구비한 반도체 메모리 소자 및 그제조방법 |
| US20080272421A1 (en) * | 2007-05-02 | 2008-11-06 | Micron Technology, Inc. | Methods, constructions, and devices including tantalum oxide layers |
| US8012532B2 (en) | 2007-12-18 | 2011-09-06 | Micron Technology, Inc. | Methods of making crystalline tantalum pentoxide |
| US8208241B2 (en) * | 2008-06-04 | 2012-06-26 | Micron Technology, Inc. | Crystallographically orientated tantalum pentoxide and methods of making same |
| KR101008984B1 (ko) * | 2008-08-28 | 2011-01-17 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 형성 방법 |
| US7923343B2 (en) | 2008-08-28 | 2011-04-12 | Hynix Semiconductor Inc. | Capacitor of semiconductor device and method for forming the same |
| US20110312148A1 (en) * | 2010-06-18 | 2011-12-22 | Applied Materials, Inc. | Chemical vapor deposition of ruthenium films containing oxygen or carbon |
| US8865544B2 (en) * | 2012-07-11 | 2014-10-21 | Micron Technology, Inc. | Methods of forming capacitors |
| DE102021202122A1 (de) | 2021-03-04 | 2022-09-08 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein | Soundsystem und Kopfstütze |
| KR20240043591A (ko) * | 2022-09-27 | 2024-04-03 | 삼성전자주식회사 | 커패시터 및 이를 포함하는 전자 장치 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02301142A (ja) * | 1989-05-16 | 1990-12-13 | Oki Electric Ind Co Ltd | 半導体装置における微細スルーホールの形成方法 |
| JPH0349228A (ja) * | 1989-07-18 | 1991-03-04 | Fuji Electric Co Ltd | 半導体集積回路の製造方法 |
| JPH04286356A (ja) * | 1991-03-15 | 1992-10-12 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2764472B2 (ja) * | 1991-03-25 | 1998-06-11 | 東京エレクトロン株式会社 | 半導体の成膜方法 |
| JPH0722346A (ja) * | 1993-07-02 | 1995-01-24 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR100224656B1 (ko) * | 1996-02-08 | 1999-10-15 | 윤종용 | 반도체 메모리소자의 커패시터 제조방법 |
| JPH104181A (ja) * | 1996-06-17 | 1998-01-06 | Sharp Corp | 強誘電体素子及び半導体装置 |
| KR100252211B1 (ko) | 1997-02-17 | 2000-04-15 | 윤종용 | 반도체장치의 커패시터 제조방법 |
| US6737696B1 (en) * | 1998-06-03 | 2004-05-18 | Micron Technology, Inc. | DRAM capacitor formulation using a double-sided electrode |
| US6075264A (en) | 1999-01-25 | 2000-06-13 | Samsung Electronics Co., Ltd. | Structure of a ferroelectric memory cell and method of fabricating it |
| KR20020010982A (ko) | 2000-07-31 | 2002-02-07 | 이계안 | 차량용 쇽 업소버 보호장치 |
| JP3624822B2 (ja) * | 2000-11-22 | 2005-03-02 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| US7378719B2 (en) * | 2000-12-20 | 2008-05-27 | Micron Technology, Inc. | Low leakage MIM capacitor |
| KR100355239B1 (ko) * | 2000-12-26 | 2002-10-11 | 삼성전자 주식회사 | 실린더형 커패시터를 갖는 반도체 메모리 소자 및 그제조방법 |
| KR100360414B1 (ko) * | 2001-01-05 | 2002-11-13 | 삼성전자 주식회사 | 트윈 비트 결함을 방지하는 실린더형 커패시터의 하부전극형성방법 |
| JP2002217386A (ja) * | 2001-01-19 | 2002-08-02 | Hitachi Ltd | 半導体装置の製造方法 |
| KR100389033B1 (ko) | 2001-04-11 | 2003-06-25 | 삼성전자주식회사 | 강유전체 메모리소자 및 그 제조방법 |
| JP4012411B2 (ja) * | 2002-02-14 | 2007-11-21 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| KR100455287B1 (ko) | 2002-02-28 | 2004-11-06 | 삼성전자주식회사 | 반도체 장치의 커패시터, 그 제조방법 및 상기 커패시터를채용하고 있는 전자 소자 |
| US7335552B2 (en) * | 2002-05-15 | 2008-02-26 | Raytheon Company | Electrode for thin film capacitor devices |
| JP2004014714A (ja) * | 2002-06-05 | 2004-01-15 | Mitsubishi Electric Corp | キャパシタの製造方法 |
| US6605838B1 (en) | 2002-09-30 | 2003-08-12 | International Business Machines Corporation | Process flow for thick isolation collar with reduced length |
-
2004
- 2004-08-20 KR KR1020040065876A patent/KR100634509B1/ko active IP Right Grant
-
2005
- 2005-08-16 EP EP05255060A patent/EP1628328A3/en not_active Withdrawn
- 2005-08-22 CN CNB2005100965176A patent/CN100508109C/zh active Active
- 2005-08-22 JP JP2005239525A patent/JP5265848B2/ja active Active
- 2005-08-22 US US11/207,711 patent/US7732851B2/en active Active
-
2010
- 2010-04-26 US US12/662,609 patent/US7888231B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112185963A (zh) * | 2020-09-30 | 2021-01-05 | 福建省晋华集成电路有限公司 | 存储器及其形成方法 |
| CN112185963B (zh) * | 2020-09-30 | 2022-06-03 | 福建省晋华集成电路有限公司 | 存储器及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5265848B2 (ja) | 2013-08-14 |
| KR20060017261A (ko) | 2006-02-23 |
| US20100221411A1 (en) | 2010-09-02 |
| KR100634509B1 (ko) | 2006-10-13 |
| US20060040444A1 (en) | 2006-02-23 |
| EP1628328A2 (en) | 2006-02-22 |
| EP1628328A3 (en) | 2008-08-13 |
| JP2006060230A (ja) | 2006-03-02 |
| US7888231B2 (en) | 2011-02-15 |
| CN100508109C (zh) | 2009-07-01 |
| US7732851B2 (en) | 2010-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100508109C (zh) | 三维电容器及其制造方法 | |
| JP3207110B2 (ja) | コンデンサとその形成方法 | |
| US20060001070A1 (en) | Capacitor of a memory device and fabrication method thereof | |
| US6674633B2 (en) | Process for producing a strontium ruthenium oxide protective layer on a top electrode | |
| US20020153550A1 (en) | FRAM and method of fabricating the same | |
| CN1873917A (zh) | 形成方法以及包含钌和包含钨层的集成电路结构 | |
| US20080108203A1 (en) | Multi-Layer Electrode and Method of Forming the Same | |
| US11049864B2 (en) | Apparatuses including capacitor structures, and related memory devices, electronic systems, and methods | |
| KR100590536B1 (ko) | 반도체 장치의 커패시터, 이를 포함하는 메모리 소자 및커패시터 제조 방법 | |
| JP3638518B2 (ja) | 構造化された金属酸化物含有層および半導体構造素子の製造方法 | |
| TWI810362B (zh) | 形成可變電阻式記憶體單元的方法 | |
| US7419837B2 (en) | Method of manufacturing semiconductor device | |
| CN1173407C (zh) | 具有电容器的半导体器件及其制造方法 | |
| CN1330407A (zh) | 具有接触电容器电极的插塞的半导体存储器及其制造方法 | |
| US6441415B1 (en) | Ferroelectric and paraelectric thin film devices using dopants which eliminate ferroelectricity | |
| KR100431744B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| CN1159758C (zh) | 动态随机存取存储器及金属连线的制造方法 | |
| US6785119B2 (en) | Ferroelectric capacitor and process for its manufacture | |
| KR100801202B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100200709B1 (ko) | 반도체 장치의 고유전체 캐패시터 및 그 제조 방법 | |
| KR100866709B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| CN1477698A (zh) | 包含铁电电容器的半导体器件及其制造方法 | |
| KR100772530B1 (ko) | 반도체 소자의 오목형 캐패시터 형성방법 | |
| KR20030057644A (ko) | 강유전체 캐패시터의 상부전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CI01 | Publication of corrected invention patent application |
Correction item: Priority countries Correct: KR False: JP Number: 9 Volume: 22 |
|
| CI02 | Correction of invention patent application |
Correction item: Priority countries Correct: KR False: JP Number: 9 Page: The title page Volume: 22 |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: NATIONAL VARIETY OF PRIORITY; FROM: JP TO: KR |
|
| ERR | Gazette correction |
Free format text: CORRECT: NATIONAL VARIETY OF PRIORITY; FROM: JP TO: KR |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |