JPH02301142A - 半導体装置における微細スルーホールの形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置における微細スルーホールの形成方
法に関する。

Ｃ従来の技術〕 従来、この種の微細スルーホールの形成方法を第２図に
示す工程図により説明する。

第２図において、１１はＳｉ基板であり、１２はこのＳ
ｉ基板ｌｌ上の非能動領域に形成されたフィールド酸化
膜、１３はフィールド酸化膜１２上及び３１基板１１の
能動領域上に形成されたゲート電極、１４はこのゲート
電極１３の両側方におけるＳｉ基板１１の表面部に形成
された拡散層である。

このようなＳｉ基板ｌｌ上の構成素子上に厚膜の層間絶
縁膜１５を堆積した後、公知のホトリソ・エツチング技
術を用いて眉間絶縁膜１５の拡散層１．４との接続をと
る部分に微細な開孔部１６を形成する（第２図ａ）ｅそ
の後、かがる開孔部１６は高アスペクト比となっている
ため、高温の熱処理により眉間絶縁膜１５をリフローさ
せ、開孔部１６の肩部をテーパー化する。これによって
、後工程で堆積される上層配線金属の段差被覆性を、改
善したスルーホ、−ル２６が形成された（第２図ｂ）。

〔発明が解決しようとする課題〕

然し乍ら、従来の微細スルーホールの形成方法において
は、高温の熱処理により拡散層１４の拡散プロファイル
が変化したり、低融点化を図るため層間絶縁膜１５中に
添加された不純物、例えばＡｓ、　Ｐ又はＢが外向拡散
することでスルーホール２６のプロファイルが変化し、
良好なオーミック特性が得られないという問題点があっ
た。

そこで、かかる欠点を解消するため、第３図に示すよう
に、ドライエツチング技術を以てスルーホール２６の肩
部をテーパー化する方法が提案されているが、これはエ
ツチングにおける再現性が乏しいため実用化には至って
いない。

その他、第４図に示すように、スルーホール２６部分の
みに選択ＣＶＤ法又はバイアスメタルスパッタ法により
タングステン膜又はへ１合金膜等のメタル層１７を埋め
込み、上層配線金属の段差被覆性を向上させる方法が提
案されているが、これも新技術開発分野であり、実用化
には至ってもＸないのが現状である。

本発明の目的は上述の問題点に鑑み、良好なオーミック
特性が得られ、上層配線層の被覆性が向上できる半導体
装置における微細スルーホールの形成方法を提供するも
のである。

〔課題を解決するための手段〕

本発明は上述した目的を達成するため、上層導電体と下
層導電体との間に介在した第１絶縁膜に形成され、上記
上層導電体と上記下層導電体とを導通ずる半導体装置に
おける微細スルーホールの形成方法において、上記第１
絶縁膜に開孔部を形成した後、該開孔部の表面上に第２
絶縁膜又は多結晶シリコン膜を堆積する工程と、その後
、上記第２ｗＡ縁膜又は上記多結晶シリコン膜を異方性
エツチングして、上記開孔部の側面にサイドウオールを
残す工程とを含むものである。

〔作　用〕

本発明においては、開孔部の側面にサイドウオールを形
成するので、サイドウオールを形成した分だけスルーホ
ールの幅寸法が縮小化され、素子の集積化が促進される
。又、サイドウオールがスルーホール内にあって適度の
テーパー形状を与えるため、上層配線の段差被覆性が向
上する。更に、スルーホールの形成に際して熱処理工程
を必要としないので、スルーホールを含む拡散領域のプ
ロファイルの変化が防止され、良好なオーミンク特性が
得られる。

（実施例〕 以下、本発明方法に係る一実施例を第１図に基づいて説
明する。

第１＠は微細スルーホールの形成工程図を示す。

図面において、５１はＳｔ半導体基板であり、５２はこ
のＳｉ基Ｆｉ５１の非能動領域上に形成された素子電離
用の厚膜のフィールド酸化膜、５３はこのフィールド酸
化膜５２上及びＳｉ基板５１の能動領域上に形成された
多結晶Ｓｉ膜から成るゲート電極で、このゲート電極５
３の下層にはＴＩ膜のゲート絶縁１１１５４が形成され
ている。更に、５５はゲート電極５３の両側方のＳ＋基
板５１表面部に形成されたＳｉ基板５１とは異種導電型
の拡散層であり、５６はこれらＳｉ基板５１上の構成素
子上に公知のＣＶＤ法により堆積された５ｉｆｔ／　Ｐ
ＳＧ７’　ＢＰＳＧＩＩ９から成る眉間絶縁膜である（
第１図ａ）。

このような眉間絶縁膜５６を形成した後、この層間絶縁
膜５６に拡散Ｆ！１５５と接続をとるための開孔部５６
ａを公知のホトリソ・エツチング技術を以て形成する（
第１図ｂ）、この場合、かかる開孔部５６ａは、ＩＣの
高密度化の要請から幅寸法が縮小化され、更には眉間絶
縁膜５６がｒ￥膜であるため、高アスペクト比となる。

そこで、ＣＶＤ法を以て上記開孔部５６ａを含む眉間［
１１１１５６上にＯ，Ｌ　〜０．５ｎ厚の５ｉ（ｈ／Ｐ
ＳＧ／ＢＰＳＧ膜から成る絶縁膜５７を堆積する（第１
図ｃ）、尚、この場合、開孔部５６３表面上の絶縁膜５
７は開孔部５６ａが微細であるため、均一膜厚に堆積さ
れない、又、上記絶縁膜５７は多結晶シリコン膜に代え
ても良い。

その後、このｍ緑１１ｊ１５’ｌの異方性ドライエツチ
ングを行ない、開孔部５６ａの側面に緩やかなテーパー
を有するサイドウオール５７ａを残し、スルーホール５
８を完成する（第１図ｄ）。

〔発明の効果〕

以上説明したように本発明によれば、コンタクトエツチ
ング開孔後、この間孔部側面にサイドウオールを形成す
るので、ホトリソ工程における露光装置の解像度に依ら
ず、開孔部の幅寸法が縮小化され、開孔面積の小さな微
細スルーホールが得られる。これによって、素子の高密
度化が促進できる。更に、このスルーホールでは、サイ
ドウオールが適度のテーパー形状を与えるため、アスペ
クト比が低く抑えられ、上層配線の段差被覆性が向上す
る。よって、上層配線の段切れ等が防止でき、信頼性が
向上できる。又、上記スルーホールは熱処理に依らず形
成されるので、スルーホールを含む拡散領域のプロファ
イルの変化が防止され、良好なオーミック特性が得られ
る等の効果により上述した課題を解決し得る。

【図面の簡単な説明】

第１図は本発明形成方法の一実施例に係わる工程図、第
２図乃至第４図は従来形成方法の工程図である。 ５１・・・Ｓｉ半導体基板、５２・・・フィールド酸化
膜、５３・・・ゲート電極、５４・・・ゲート絶縁膜、
５５・・・拡散層、５６・・・層間絶縁膜、５６ａ・・
・開孔部、５７・・・絶縁膜、５７ａ・・・サイドウオ
ール、５８・・・スルーホール。 第１図 才り來乃沃のｙ！１１工禾！７ 第２図 省〔禾方法の男２１↑−記 第３図

Claims (1)

1. 【特許請求の範囲】 上層導電体と下層導電体との間に介在した第１絶縁膜に
   形成されて、上記上層導電体と上記下層導電体とを導通
   する半導体装置における微細スルーホールの形成方法に
   おいて、 上記第１絶縁膜に開孔部を形成し、該開孔部の表面上に
   第２絶縁膜又は多結晶シリコン膜を堆積する工程と、 その後、上記第２絶縁膜又は上記多結晶シリコン膜を異
   方性エッチングして、上記開孔部の側面にサイドウォー
   ルを残す工程とを含むことを特徴とする半導体装置にお
   ける微細スルーホールの形成方法。