JPH0620987A - ドープ領域に接触孔を作る方法 - Google Patents
ドープ領域に接触孔を作る方法Info
- Publication number
- JPH0620987A JPH0620987A JP5117720A JP11772093A JPH0620987A JP H0620987 A JPH0620987 A JP H0620987A JP 5117720 A JP5117720 A JP 5117720A JP 11772093 A JP11772093 A JP 11772093A JP H0620987 A JPH0620987 A JP H0620987A
- Authority
- JP
- Japan
- Prior art keywords
- doped region
- layer
- silicon layer
- region
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 230000015572 biosynthetic process Effects 0.000 title 1
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 37
- 239000010703 silicon Substances 0.000 claims abstract description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000003631 wet chemical etching Methods 0.000 claims description 3
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 2
- 229910052700 potassium Inorganic materials 0.000 claims description 2
- 239000011591 potassium Substances 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/924—To facilitate selective etching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 ドープ領域に接触孔を形成するに際して従来
必要であった接触領域内の補助層の除去を回避し、また
特に接触孔をソース／ドレイン領域とゲート電極に同時
に作るのに適した方法を提供する。 【構成】 ドープ領域２が少なくとも基板１の表面で絶
縁領域５の境界となるように基板１内にドープ領域２を
形成する。ドープされていないシリコン層６を全面的に
析出する。シリコン層６内に接触孔１０用の領域と確実
に重なるドープ領域６１を選択的に形成する。シリコン
層６のドープされていない部分をドープ領域６１を残し
て選択的に除去する。その上に絶縁層９を全面的に施
す。異方性エッチングにより絶縁層９内のシリコン層６
のドープ領域６１に選択的に接触孔１０を形成する。
必要であった接触領域内の補助層の除去を回避し、また
特に接触孔をソース／ドレイン領域とゲート電極に同時
に作るのに適した方法を提供する。 【構成】 ドープ領域２が少なくとも基板１の表面で絶
縁領域５の境界となるように基板１内にドープ領域２を
形成する。ドープされていないシリコン層６を全面的に
析出する。シリコン層６内に接触孔１０用の領域と確実
に重なるドープ領域６１を選択的に形成する。シリコン
層６のドープされていない部分をドープ領域６１を残し
て選択的に除去する。その上に絶縁層９を全面的に施
す。異方性エッチングにより絶縁層９内のシリコン層６
のドープ領域６１に選択的に接触孔１０を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、ドープされた領域に接
触孔を作る方法に関する。
触孔を作る方法に関する。
【０００２】
【従来の技術】集積回路を製造する場合大抵はＭＯＳト
ランジスタである個々のデバイスを完成した後、デバイ
スを互いに上下に接続する少なくとも１つの配線面が形
成される。
ランジスタである個々のデバイスを完成した後、デバイ
スを互いに上下に接続する少なくとも１つの配線面が形
成される。
【０００３】そのために従来の技術では、大抵は添加物
を有する酸化珪素からなる比較的厚い絶縁層が析出され
ている。この絶縁層を通してフォトレジストマスクを使
用して異方性に、すなわち垂直な優先方向で接触孔をデ
バイスの接触化すべき領域までエッチングする。接触化
すべき箇所はとりわけトランジスタのゲート又はドープ
領域である。次に例えばＡｌＳｉＣｕ合金のような金属
化物が析出される。この金属化物は接触孔を満たし、絶
縁層の表面に連続した層を形成する。この層は配線面を
仕上げるために構造化される。
を有する酸化珪素からなる比較的厚い絶縁層が析出され
ている。この絶縁層を通してフォトレジストマスクを使
用して異方性に、すなわち垂直な優先方向で接触孔をデ
バイスの接触化すべき領域までエッチングする。接触化
すべき箇所はとりわけトランジスタのゲート又はドープ
領域である。次に例えばＡｌＳｉＣｕ合金のような金属
化物が析出される。この金属化物は接触孔を満たし、絶
縁層の表面に連続した層を形成する。この層は配線面を
仕上げるために構造化される。
【０００４】この処理工程においては、接触孔の部位と
基板の表面内又は表面上に隣接する導電領域との間にそ
れぞれ安全間隔を保つように接触孔を配置しなければな
らない。特にＭＯＳトランジスタのドープ領域を接触化
する場合、短絡を回避するために隣接するゲート電極に
対する安全間隔が保たれなければならない。この間隔は
処理上及び調整上の不可避の誤差を確実に補償し得るほ
ど大きくなければならない。しかしこの安全間隔はそれ
だけ場所をとるので、最大実装密度の集積回路例えばＤ
ＲＡＭでは特に不利になる。
基板の表面内又は表面上に隣接する導電領域との間にそ
れぞれ安全間隔を保つように接触孔を配置しなければな
らない。特にＭＯＳトランジスタのドープ領域を接触化
する場合、短絡を回避するために隣接するゲート電極に
対する安全間隔が保たれなければならない。この間隔は
処理上及び調整上の不可避の誤差を確実に補償し得るほ
ど大きくなければならない。しかしこの安全間隔はそれ
だけ場所をとるので、最大実装密度の集積回路例えばＤ
ＲＡＭでは特に不利になる。
【０００５】この欠点を回避する方法は以下の諸文献か
ら公知である。
ら公知である。
【０００６】キュスターズ（Ｋ．Ｈ．Ｋｕｅｓｔｅｒ
ｓ）その他による「ＶＬＳＩ技術に関する論文集（Ｓｙ
ｍｐｏｓ．ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ）」
１９８７年、「Ｔｅｃｈ．Ｄｉｇｅｓｔ」第９３頁以降
によれば、厚い絶縁層を析出する前に絶縁カバー層及び
絶縁側面被覆、いわゆるスペーサでゲート電極を被覆す
る方法が公知である。引続きその上に例えば窒化珪素か
らなる薄い補助層が析出される。その後厚い絶縁層が析
出され、そこに接触孔が作られる。その際補助層はエッ
チングストップの役目をする。形成された接触孔内で引
続き補助層は基板及びゲート電極を覆う絶縁物を残して
選択的にエッチングされる。この方法の場合接触孔はゲ
ート電極と重ねて配置される。この方法においてはゲー
ト電極を覆う絶縁物（大抵は酸化珪素である）を残して
窒化珪素をエッチングする高度の選択性が要求される。
ｓ）その他による「ＶＬＳＩ技術に関する論文集（Ｓｙ
ｍｐｏｓ．ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ）」
１９８７年、「Ｔｅｃｈ．Ｄｉｇｅｓｔ」第９３頁以降
によれば、厚い絶縁層を析出する前に絶縁カバー層及び
絶縁側面被覆、いわゆるスペーサでゲート電極を被覆す
る方法が公知である。引続きその上に例えば窒化珪素か
らなる薄い補助層が析出される。その後厚い絶縁層が析
出され、そこに接触孔が作られる。その際補助層はエッ
チングストップの役目をする。形成された接触孔内で引
続き補助層は基板及びゲート電極を覆う絶縁物を残して
選択的にエッチングされる。この方法の場合接触孔はゲ
ート電極と重ねて配置される。この方法においてはゲー
ト電極を覆う絶縁物（大抵は酸化珪素である）を残して
窒化珪素をエッチングする高度の選択性が要求される。
【０００７】もう１つの方法はキュスターズ（Ｋ．Ｈ．
Ｋｕｅｓｔｅｒｓ）その他による「ＥＳＳＤＥＲＣ１９
８８、ジュルナル・ド・フィジク（Ｊｏｕｒｎａｌ ｄ
ｅＰｈｙｓｉｑｕｅ）」第５０３頁以降から公知であ
り、この方法は窒化珪素を酸化物を残してエッチングす
る選択度が十分でない場合に使用される。この方法の場
合窒化珪素からなる補助層上に付加的にポリシリコンか
らなる薄層が析出される。厚い絶縁層を通して接触孔を
エッチングした後（その際薄いポリシリコン層はエッチ
ングストップの役目をする）、まず窒化珪素を残してポ
リシリコンを、次に基板を残して窒化珪素を選択的にエ
ッチングする。
Ｋｕｅｓｔｅｒｓ）その他による「ＥＳＳＤＥＲＣ１９
８８、ジュルナル・ド・フィジク（Ｊｏｕｒｎａｌ ｄ
ｅＰｈｙｓｉｑｕｅ）」第５０３頁以降から公知であ
り、この方法は窒化珪素を酸化物を残してエッチングす
る選択度が十分でない場合に使用される。この方法の場
合窒化珪素からなる補助層上に付加的にポリシリコンか
らなる薄層が析出される。厚い絶縁層を通して接触孔を
エッチングした後（その際薄いポリシリコン層はエッチ
ングストップの役目をする）、まず窒化珪素を残してポ
リシリコンを、次に基板を残して窒化珪素を選択的にエ
ッチングする。
【０００８】その後接触領域の外側の絶縁層の下に残留
するポリシリコン層をＯ2 雰囲気中での適切な熱処理に
より酸化する。しかしこの処理工程は極めて煩雑であ
る。
するポリシリコン層をＯ2 雰囲気中での適切な熱処理に
より酸化する。しかしこの処理工程は極めて煩雑であ
る。
【０００９】上記の二方法では補助層を使用するが、接
触孔の領域内で補助層は再び完全に除去されなければな
らない。
触孔の領域内で補助層は再び完全に除去されなければな
らない。
【００１０】この公知の二方法においては、接触孔を基
板内のドープ領域、すなわちソース／ドレイン領域及び
ポリシリコンからなるゲート電極に同時に作ることは原
理的に不可能である。ゲート電極に対する接触孔は窒化
珪素をエッチングした後に作られなければならない。
板内のドープ領域、すなわちソース／ドレイン領域及び
ポリシリコンからなるゲート電極に同時に作ることは原
理的に不可能である。ゲート電極に対する接触孔は窒化
珪素をエッチングした後に作られなければならない。
【００１１】
【発明が解決しようとする課題】本発明は、ドープ領域
に接触孔を形成するに際して従来必要であった接触領域
内の補助層の除去を回避し、また特に接触孔をソース／
ドレイン領域とゲート電極に同時に作るのに適した方法
を提供することを課題とする。
に接触孔を形成するに際して従来必要であった接触領域
内の補助層の除去を回避し、また特に接触孔をソース／
ドレイン領域とゲート電極に同時に作るのに適した方法
を提供することを課題とする。
【００１２】
【課題を解決するための手段】この課題は本発明の請求
項１に記載する方法により解決される。本発明の他の実
施態様は請求項２以下に記載されている。
項１に記載する方法により解決される。本発明の他の実
施態様は請求項２以下に記載されている。
【００１３】
【作用効果】本発明方法においては、ドープされていな
いシリコン層をドープされたシリコン層を残して選択的
に除去し得ることを利用する。例えば非晶質であるドー
プされていないシリコン層の後に接触化部となる領域を
例えばマスクを用いたイオン注入により選択的にドープ
する。引続きシリコン層のドープされていない部分をド
ープされた領域を残して選択的に除去する。全面的に絶
縁層を施すが、その絶縁層に異方性エッチングによりシ
リコン層のドープされた領域を残して選択的に接触孔を
形成する。その際シリコン層のドープ領域はエッチング
ストップの役目をする。補助層として使用されたシリコ
ン層は接触孔の領域内ではもはや除去する必要はない。
いシリコン層をドープされたシリコン層を残して選択的
に除去し得ることを利用する。例えば非晶質であるドー
プされていないシリコン層の後に接触化部となる領域を
例えばマスクを用いたイオン注入により選択的にドープ
する。引続きシリコン層のドープされていない部分をド
ープされた領域を残して選択的に除去する。全面的に絶
縁層を施すが、その絶縁層に異方性エッチングによりシ
リコン層のドープされた領域を残して選択的に接触孔を
形成する。その際シリコン層のドープ領域はエッチング
ストップの役目をする。補助層として使用されたシリコ
ン層は接触孔の領域内ではもはや除去する必要はない。
【００１４】シリコン層が少なくともドープ領域内でポ
リシリコンからなることは特に有利である。それという
のも絶縁層が通常主として含んでいる酸化珪素はポリシ
リコンを残して高い選択度でエッチングすることができ
るからである。
リシリコンからなることは特に有利である。それという
のも絶縁層が通常主として含んでいる酸化珪素はポリシ
リコンを残して高い選択度でエッチングすることができ
るからである。
【００１５】この場合先行技術において要求されるシリ
コン層の煩雑な補助的酸化は行われない。それというの
もドープされていないシリコン層の部分は接触孔の外側
で除去されるからである。
コン層の煩雑な補助的酸化は行われない。それというの
もドープされていないシリコン層の部分は接触孔の外側
で除去されるからである。
【００１６】シリコン層のドープ領域内の高ドープ化を
調整することによって、接触化すべきドープ領域の表面
に良導電性の広範な接触面が存在することになる。従っ
て接触孔を満たす金属化物によって作られる接触部に対
する端子抵抗は僅かとなる。
調整することによって、接触化すべきドープ領域の表面
に良導電性の広範な接触面が存在することになる。従っ
て接触孔を満たす金属化物によって作られる接触部に対
する端子抵抗は僅かとなる。
【００１７】本方法はポリシリコンからなるゲート電極
に対して接触孔を同時に作ることを可能にする。ゲート
電極の絶縁カバー層及び絶縁層が主として酸化珪素から
なる場合、ゲート電極の領域内に接触孔をエッチングす
る際にゲート電極のポリシリコンがエッチングストップ
の役目をし、ドープされた領域内ではシリコン層のドー
プ領域がエッチングストップの役目をする。
に対して接触孔を同時に作ることを可能にする。ゲート
電極の絶縁カバー層及び絶縁層が主として酸化珪素から
なる場合、ゲート電極の領域内に接触孔をエッチングす
る際にゲート電極のポリシリコンがエッチングストップ
の役目をし、ドープされた領域内ではシリコン層のドー
プ領域がエッチングストップの役目をする。
【００１８】
【実施例】次に本発明を実施例及び図面に基づき詳述す
る。
る。
【００１９】例えば単結晶シリコンからなる基板１内に
ドープされた領域２を設ける。ドープ領域２は例えばＭ
ＯＳトランジスタのソース又はドレイン領域である。そ
れらは例えばｐドープされている。
ドープされた領域２を設ける。ドープ領域２は例えばＭ
ＯＳトランジスタのソース又はドレイン領域である。そ
れらは例えばｐドープされている。
【００２０】基板１の表面においてソース及びドレイン
領域の役目をする２つのドープ領域２の間にドープされ
たポリシリコンからなるゲート電極３を設ける。ゲート
電極３は例えばＳｉＯ2 からなる絶縁カバー層４を備え
ている。ゲート電極３及び絶縁カバー層４の側面には例
えば同様にＳｉＯ2 からなるスペーサ５を設ける。
領域の役目をする２つのドープ領域２の間にドープされ
たポリシリコンからなるゲート電極３を設ける。ゲート
電極３は例えばＳｉＯ2 からなる絶縁カバー層４を備え
ている。ゲート電極３及び絶縁カバー層４の側面には例
えば同様にＳｉＯ2 からなるスペーサ５を設ける。
【００２１】ドープ領域２の露出表面及び絶縁カバー層
４とスペーサ５の表面を覆うシリコン層６を全面的に施
す。このシリコン層６は非晶質又は多結晶に析出され
る。シリコン層６はドープされていない（図１参照）。
４とスペーサ５の表面を覆うシリコン層６を全面的に施
す。このシリコン層６は非晶質又は多結晶に析出され
る。シリコン層６はドープされていない（図１参照）。
【００２２】次にフォトレジストマスク７を形成する
が、これは後に接触孔となる部分と確実に重なり合うシ
リコン層６の領域は被覆しないようにする。フォトレジ
ストマスク７をイオン注入マスクとして使用して、矢印
８により示される例えば硼素のイオン注入によりシリコ
ン層のドープ領域６１を形成する。このイオン注入は例
えば１０ｋｅＶのイオンエネルギー及び１０15ｃｍ-2の
粒子密度で行われる（図２参照）。
が、これは後に接触孔となる部分と確実に重なり合うシ
リコン層６の領域は被覆しないようにする。フォトレジ
ストマスク７をイオン注入マスクとして使用して、矢印
８により示される例えば硼素のイオン注入によりシリコ
ン層のドープ領域６１を形成する。このイオン注入は例
えば１０ｋｅＶのイオンエネルギー及び１０15ｃｍ-2の
粒子密度で行われる（図２参照）。
【００２３】フォトレジストマスク７を除去した後カリ
ウム／水酸化物溶液での選択的湿式化学エッチングによ
りシリコン層６のドープされていない部分をドープ領域
６１を残して選択的に除去する（図３参照）。
ウム／水酸化物溶液での選択的湿式化学エッチングによ
りシリコン層６のドープされていない部分をドープ領域
６１を残して選択的に除去する（図３参照）。
【００２４】主としてＳｉＯ2 からなる絶縁層９を全面
的に施した後エッチングマスクとしてもう１つのフォト
レジストマスク（図示せず）を使用して例えばＣＦ6 で
の反応性イオンエッチングにより接触孔１０を形成す
る。接触孔をエッチングする際シリコン層のドープ領域
６１がエッチングストップの役目をする（図４参照）。
的に施した後エッチングマスクとしてもう１つのフォト
レジストマスク（図示せず）を使用して例えばＣＦ6 で
の反応性イオンエッチングにより接触孔１０を形成す
る。接触孔をエッチングする際シリコン層のドープ領域
６１がエッチングストップの役目をする（図４参照）。
【００２５】同じ方法で接触孔をゲート電極にも作る場
合には、シリコン層のドープ領域がゲート電極に対する
接触孔用の領域と重ならないように注意しなければなら
ない。ゲート電極の接触孔は絶縁層及び絶縁カバー層を
貫通して作られる。
合には、シリコン層のドープ領域がゲート電極に対する
接触孔用の領域と重ならないように注意しなければなら
ない。ゲート電極の接触孔は絶縁層及び絶縁カバー層を
貫通して作られる。
【図１】表面をシリコン層で全面的に覆われたＭＯＳト
ランジスタが形成される基板の断面図。
ランジスタが形成される基板の断面図。
【図２】フォトレジストマスクによりシリコン層にドー
プされた領域を形成された基板の断面図。
プされた領域を形成された基板の断面図。
【図３】フォトレジストマスク及びドープされていない
部分を除去された基板の断面図。
部分を除去された基板の断面図。
【図４】全面的に施された絶縁層に接触孔を形成された
基板の断面図。
基板の断面図。
１ 基板 ２ ドープ領域 ３ ゲート電極 ４ 絶縁カバー層 ５ スペーサ（絶縁側面被覆） ６ シリコン層 ７ フォトレジストマスク ８ 硼素によるイオン注入 ９ 絶縁層 １０ 接触孔 ６１ ドープ領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｃ 7514−4Ｍ 21/336 29/784
Claims (10)
- 【請求項１】 −ドープされた領域（２）が少なくとも
基板（１）の表面で絶縁領域（５）の境界となるように
基板（１）内にドープ領域（２）を形成し、 −ドープされていないシリコン層（６）を全面的に析出
し、 −そのシリコン層（６）内に接触孔（１０）ための領域
と確実に重なるドープ領域（６１）を選択的に形成し、 −シリコン層（６）のドープされていない部分をドープ
領域（６１）を残して選択的に除去し、 −その上に絶縁層（９）を全面的に施し、 −異方性エッチングにより絶縁層（９）内のシリコン層
（６）のドープ領域（６１）に選択的に接触孔（１０）
を作ることを特徴とするドープ領域に接触孔を作る方
法。 - 【請求項２】 基板（１）が単結晶シリコンからなるこ
とを特徴とする請求項１記載の方法。 - 【請求項３】 シリコン層（６）が非晶質シリコンから
なることを特徴とする請求項１又は２記載の方法。 - 【請求項４】 シリコン層（６）のドープされていない
部分を湿式化学エッチングにより除去することを特徴と
する請求項１ないし３の１つに記載の方法。 - 【請求項５】 シリコン層（６）内にドープ領域（６
１）をマスク（７）を用いてイオン注入（８）により作
ることを特徴とする請求項１ないし４の１つに記載の方
法。 - 【請求項６】 シリコン層（６）のドープ領域（６１）
をｐドープし、シリコン層（６）のドープされていない
部分をカリウム／水酸化物溶液での湿式化学エッチング
により除去することを特徴とする請求項１ないし５の１
つに記載の方法。 - 【請求項７】 シリコン層（６）のドープ領域（６１）
内を１０18ｃｍ-3〜１０20ｃｍ-3の硼素濃度に調整する
ことを特徴とする請求項６記載の方法。 - 【請求項８】 −基板（１）内のドープ領域（２）がＭ
ＯＳトランジスタのソース／ドレイン領域であり、 −絶縁領域がＭＯＳトランジスタのゲート電極（３）の
絶縁側面被覆（５）及び絶縁カバー層（４）を含んでい
ることを特徴とする請求項１ないし７の１つに記載の方
法。 - 【請求項９】 −基板（１）内のドープ領域（２）をｐ
ドープし、 −シリコン層（６）のドープ領域（６１）をｐドープ
し、 −ゲート電極（３）をポリシリコンから形成し、 −絶縁側面被覆（５）及び絶縁カバー層（４）を酸化珪
素から形成することを特徴とする請求項８記載の方法。 - 【請求項１０】 −接触孔（１０）を作られる絶縁層
（９）がＳｉＯ2 を含有しており、 −ドープ領域（２）に接触孔（１０）を作ると同時にゲ
ート電極（３）に対するもう１つの接触孔を作ることを
特徴とする請求項９記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4214123 | 1992-04-29 | ||
| DE4214123.0 | 1992-04-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0620987A true JPH0620987A (ja) | 1994-01-28 |
Family
ID=6457749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5117720A Pending JPH0620987A (ja) | 1992-04-29 | 1993-04-21 | ドープ領域に接触孔を作る方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6136717A (ja) |
| EP (1) | EP0567815B1 (ja) |
| JP (1) | JPH0620987A (ja) |
| AT (1) | ATE168500T1 (ja) |
| DE (1) | DE59308761D1 (ja) |
| SG (1) | SG71664A1 (ja) |
| TW (1) | TW272306B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5731218A (en) * | 1993-11-02 | 1998-03-24 | Siemens Aktiengesellschaft | Method for producing a contact hole to a doped region |
| DE4337355C2 (de) * | 1993-11-02 | 1997-08-21 | Siemens Ag | Verfahren zur Herstellung eines Kontaktlochs zu einem dotierten Bereich |
| ATE183335T1 (de) * | 1995-05-23 | 1999-08-15 | Siemens Ag | Halbleiteranordnung mit selbstjustierten kontakten und verfahren zu ihrer herstellung |
| US6309975B1 (en) | 1997-03-14 | 2001-10-30 | Micron Technology, Inc. | Methods of making implanted structures |
| US6387759B1 (en) * | 1998-05-18 | 2002-05-14 | Hyundai Electronics Industries Co., Ltd. | Method of fabricating a semiconductor device |
| KR100284535B1 (ko) * | 1998-06-17 | 2001-04-02 | 윤종용 | 반도체장치의자기정렬콘택형성방법 |
| TW444402B (en) * | 1999-03-11 | 2001-07-01 | Mosel Vitelic Inc | Flash memory cell and its manufacturing method |
| US6458647B1 (en) * | 2001-08-27 | 2002-10-01 | Infineon Technologies Ag | Process flow for sacrificial collar with poly mask |
| US6791095B2 (en) * | 2002-03-21 | 2004-09-14 | Hermes-Microvision (Taiwan) Inc. | Method and system of using a scanning electron microscope in semiconductor wafer inspection with Z-stage focus |
| JP4728708B2 (ja) * | 2005-06-17 | 2011-07-20 | 日本電気株式会社 | 配線基板及びその製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3738880A (en) * | 1971-06-23 | 1973-06-12 | Rca Corp | Method of making a semiconductor device |
| US4090915A (en) * | 1977-08-12 | 1978-05-23 | Rca Corporation | Forming patterned polycrystalline silicon |
| US4231820A (en) * | 1979-02-21 | 1980-11-04 | Rca Corporation | Method of making a silicon diode array target |
| US4438556A (en) * | 1981-01-12 | 1984-03-27 | Tokyo Shibaura Denki Kabushiki Kaisha | Method of forming doped polycrystalline silicon pattern by selective implantation and plasma etching of undoped regions |
| JPS58199869A (ja) * | 1982-05-18 | 1983-11-21 | Matsushita Electric Ind Co Ltd | エツチング方法 |
| JPS6063961A (ja) * | 1983-08-30 | 1985-04-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6057952A (ja) * | 1983-09-09 | 1985-04-03 | Toshiba Corp | 半導体装置の製造方法 |
| JPS60163455A (ja) * | 1984-02-03 | 1985-08-26 | Toshiba Corp | 読み出し専用記憶装置及びその製造方法 |
| US4549914A (en) * | 1984-04-09 | 1985-10-29 | At&T Bell Laboratories | Integrated circuit contact technique |
| KR890004962B1 (ko) * | 1985-02-08 | 1989-12-02 | 가부시끼가이샤 도오시바 | 반도체장치 및 그 제조방법 |
| US4601778A (en) * | 1985-02-25 | 1986-07-22 | Motorola, Inc. | Maskless etching of polysilicon |
| JPH0799738B2 (ja) * | 1985-09-05 | 1995-10-25 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US4868138A (en) * | 1988-03-23 | 1989-09-19 | Sgs-Thomson Microelectronics, Inc. | Method for forming a self-aligned source/drain contact for an MOS transistor |
| JPH0783066B2 (ja) * | 1989-08-11 | 1995-09-06 | 株式会社東芝 | 半導体装置の製造方法 |
| NL8903158A (nl) * | 1989-12-27 | 1991-07-16 | Philips Nv | Werkwijze voor het contacteren van silicidesporen. |
-
1993
- 1993-04-07 SG SG1996005862A patent/SG71664A1/en unknown
- 1993-04-07 DE DE59308761T patent/DE59308761D1/de not_active Expired - Lifetime
- 1993-04-07 AT AT93105780T patent/ATE168500T1/de not_active IP Right Cessation
- 1993-04-07 EP EP93105780A patent/EP0567815B1/de not_active Expired - Lifetime
- 1993-04-21 JP JP5117720A patent/JPH0620987A/ja active Pending
- 1993-04-27 US US08/052,910 patent/US6136717A/en not_active Expired - Lifetime
- 1993-04-29 TW TW082103327A patent/TW272306B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0567815A3 (en) | 1994-08-17 |
| EP0567815B1 (de) | 1998-07-15 |
| US6136717A (en) | 2000-10-24 |
| SG71664A1 (en) | 2000-04-18 |
| EP0567815A2 (de) | 1993-11-03 |
| ATE168500T1 (de) | 1998-08-15 |
| DE59308761D1 (de) | 1998-08-20 |
| TW272306B (ja) | 1996-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4677735A (en) | Method of providing buried contacts for N and P channel devices in an SOI-CMOS process using a single N+polycrystalline silicon layer | |
| JP3067847B2 (ja) | Ｍｉｓ集積回路の活性層上に電気的接触を形成する方法 | |
| JPS61245566A (ja) | 半導体装置とその製法 | |
| JPH061818B2 (ja) | セルフアライン積重ねｃｍｏｓ構造を製造する方法 | |
| JPS61501808A (ja) | 半導体デバイスにおいて不純物を領域から領域へ転送する方法 | |
| JPH0620987A (ja) | ドープ領域に接触孔を作る方法 | |
| JPH06163572A (ja) | Ｍｏｓ電界効果トランジスタの製造方法 | |
| JPH07201996A (ja) | ドープ領域に対する接触孔の形成方法 | |
| US6583042B2 (en) | Semiconductor method of making electrical connection between an electrically conductive line and a node location, and integrated circuitry | |
| JPH1065171A (ja) | モストランジスタの製造方法 | |
| JPS5940571A (ja) | 半導体装置 | |
| JPH0982949A (ja) | 半導体装置及びその製造方法 | |
| US6521517B1 (en) | Method of fabricating a gate electrode using a second conductive layer as a mask in the formation of an insulating layer by oxidation of a first conductive layer | |
| JPS6342173A (ja) | 絶縁ゲ−ト型半導体装置の製造方法 | |
| JPH0142147B2 (ja) | ||
| KR100281346B1 (ko) | 도핑된 영역내 비아 홀 제조방법 | |
| JPH02301142A (ja) | 半導体装置における微細スルーホールの形成方法 | |
| JPH06151742A (ja) | 半導体装置およびその製造方法 | |
| JP3127483B2 (ja) | 半導体装置の製造方法 | |
| JP2618479B2 (ja) | 半導体素子の製造方法 | |
| KR100390891B1 (ko) | 고집적반도체소자의제조방법 | |
| JP2773938B2 (ja) | 半導体装置の製造方法 | |
| JPS6197971A (ja) | 半導体装置およびその製造方法 | |
| JP2911255B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08204189A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030313 |