JPS6197971A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は半導体装置およびその製造方法に関するもので
、特に、コンタクト電極の合わせ余裕の低減に利用して
有効な技術に関するものである。

［背景技術］ 比較的厚いフィールド絶縁膜と隣接する拡散層を有した
半導体装置は各種存在する。マスクＲＯＭにおいてその
一例を説明すると、ポリシリコンをワード線とし、ドレ
イン拡散層からコンタクト電極としてのアルミニウムを
引出してこれをデータ線としたものが知られている。

この場合、ドレイン拡散層のコンタクト孔は、トレイン
拡散層と隣接するフィールド絶縁膜と、ゲート電極との
間に各々合わせ余裕が必要であり、素子の微細化に問題
がある。このため、フィールド絶縁膜とコンタクト孔と
の合わせ余裕を解消するために、ドレイン拡散層とフィ
ールド絶縁膜の上部にポリシリコンをアルミニウムデー
タ線のパッドとして用いる方法が提案されている。なお
、この詳細は１９８３年ＩＥＤＭテクニカルダイジェス
トに発表されている。しかし、この方法においても一ゲ
ート電極とコンタクト孔との合わせ余裕逼必要なため、
メモリセルサイズの縮小に限界がある。

［発明の目的コ 本発明の目的は、フィールド絶縁膜に隣接する拡散層を
有する半導体装置のコンタクト電極の合わせ余裕を低減
する技術を提供するものである。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。

［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、ゲートの上部に第１の絶縁膜を形成し、側部
に第２の絶縁膜より成るサイドウオールを形成している
。この後、少なくとも、コンタクト電、極を引き出す側
の拡散層とサイドウオール、およびコンタクト電極を引
き出す側の拡散層に隣接するフィールド絶縁膜との上に
またがってポリシリコン層を堆積している。コンタクト
電極はこのポリシリコン層にコンタクトされている。

従って、拡散層とフィールド絶縁膜とが基板表面上で接
する境界線上にはポリシコン層が介在している。このた
めコンタクト電極の孔が前記境界線上にあっても何んら
支障がない。さらに、ゲート側はポリシリコン層がサイ
ドウオールと接しており、ゲートとポリシリコン層とは
自己整合的に形成される。このため、コンタクト電極の
合わせ余裕を最小とすることができる。

［実施例］ 本発明の半導体装置およびその製造方法の一実施例を第
１図から第６図を参照して説明する。第１図は本発明の
半導体装置をマスクＲＯＭに適用した一実施例を示す素
子断面構造図、第２図から第４図は第１図のマスクＲＯ
Ｍの製造方法を示す一実施例、第５図および第６図は製
造方法の変形例を示す。

第１図のマスクＲＯＭを製造する工程を第２図から第４
図を参照して説明する。まず、公知の技術を用いて半導
体基板１上にフィールド絶縁膜２およびゲート酸化膜３
を形成しておく。半導体基板１は、本実施例においては
、Ｐ型シリコン半導体を用い、また、フィールド絶縁膜
２およびゲート酸化膜３は熱酸化による５ｉ０２［［ｊ
ｆｉである。この状態で、基板１の全面に、順次、ポリ
シリコンとＣＶＤ法によるＳ　ｉ　Ｏ２を堆積する。ポ
リシリコンの代わりにメタルシリサイドあるいはメタル
を用いてもよい。つぎに、ホトエツチング工程によって
第２図のようなポリシリコンのゲート４とゲート４上の
５ｉＯ７膜（第１の絶縁＠）５を重ねエツチングして形
成する。そのあと、リンイオンを打込みＮ−型層６を形
成する。このＮ−型層６はいわゆるＬＤＤ構造のドレイ
ンソース拡散層をつくるためのものである。

つぎに第３図において、ＣＶＤ法によるＳｉＯ２膜（第
２の絶縁膜）を全面に形成し、そのあと反応性イオンエ
ツチングによってエッチバックすることにより５ＩＯ２
膜のサイドウオール７を形成する。このときＮ−型層６
の上表面のゲート酸化膜３はエツチングされている。

つぎに第４図において、ポリシリコンを堆積してパター
ニングしてコンタクト電極の下地膜８とする。下地膜８
としてのポリシリコンを介してリンのイオン打込みを行
って高濃度のＮ＋型層９を形成する。低濃度のＮ−型層
６と高濃度のＮ＋型層９とが各々のソース拡散層とドレ
イン拡散層とを形成している。また、下地膜８は、少な
くとも、フィールド絶縁膜２と拡散層とが基板表面で接
する境界線よりもフィールド絶縁膜２側に延び、かつ、
サイドウオール７上に延びるようにパターニングされて
いる。

第４図のあと、ＰＳＧ　（リンシリケートガラス）等の
層間絶縁膜１０を堆積してコンタクト電極用′の孔あけ
を行ってアルミニウムのコンタクト電極１１（第１図）
を形成して完成する。このように、下地膜８としてのポ
リシリコンを介して拡散層のコンタクトを形成している
ので、コンタクトの合わせ余裕の自由度が広がる。つま
り、フィールド絶縁膜２側においては、拡散層との境界
線上にポリシリコンの下地膜８が介在している。従って
、従来はフィールド絶縁膜２がサイドエツチングされて
基板１が表面に露出したときに、アルミニウムのコンタ
クト電極１１と基板１とが接触しないように合わせ余裕
が必要であったが、これが不要となった。すなわち、コ
ンタクト電極１１の孔が境界線上にきても何ら支障がな
い。また、たとえ、基板１と下地膜８のＮ＋型ポリシリ
コンとが接触、　　しても支障がない。さらに、ゲート
４側はスペーサ８のポリシリコンが自己整合的にサイド
ウオール７と接して形成されている。このようにコンタ
クト電極１１の合わせ余裕を最小にすることができる。

第５図および第６図は第３図に示す構造に至る別の工程
を示す図である。第２図と異なる点は、第２図において
説明した第１の絶縁膜である５ｉ０２膜５を別の方法で
形成することである。第５図および第６図において、第
２図と同一構成要素に対しては同一の参照符号を付し、
その説明を省略する。

第５図において、ポリシリコンを堆積した後リン処理を
行う。このリン処理は後述するシリコンの選択的酸化物
コーティングの選択比をあげるためのものである。この
ポリシリコンの代わりにメタルシリサイドでもよい。つ
ぎに、図示するようにゲートのパターニング後、リンイ
オンの打込みを行ってＮ″″型層６を形成する。

第６図において、たとえばウェット０２中にて８００℃
〜９５０℃の選択的酸化物コーティングを行って５ｉ０
２膜５（第１の絶縁膜）を形成する。このあと第３図に
おいて説明したと同様のプロセスにてサイドウオール７
（第３図参照）を形成し、以下第４図のプロセスを経て
第１図の素子を完成する。

［効果］ 以上説明したように、ゲート側部にサイドウオールを形
成し、上部の第１の絶縁膜を形成している。そして、コ
ンタクト電極をポリシリコン層（下地膜）を介して引出
し、このポリシリコン層を、少なくとも、コンタクト電
極を引き出す側の拡散層とサイドウオール、およびコン
タクト電極を引き出す側の拡散層に隣接するフィールド
絶縁膜との上にまたがって堆積させている。従って、拡
散層とフィールド絶縁膜とが基板表面上で接する境界線
上にはポ・リシリコン層が介在しており、コンタクト電
極のコンタクト孔が境界線上にきてもなんら問題がなく
、かつ、ゲートとポリシリコン層とは自己整合的に形成
できる。このため、コンタクト孔の合わせ余裕が小さく
なり、素子の微細化や高速化に寄与するという効果を有
する。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。

［利用分野］ 本発明はＭＯ８ＬＳＩ全般に広く適用でき、特にマスク
ＲＯＭやＥＰＲＯＭに適用して好適である。

【図面の簡単な説明】

第１図は、本発明の半導体装置をマスクＲＯＭに適用し
た一実施例を示す断面構造図、第２図から第４図は第１
図に示すマスクＲＯＭの製造方法を示す一実施例の工程
図、 第５図および第６図は製造方法の変形例を示す工程図で
ある。 １・・・半導体基板、２・・・フィールド絶縁膜、３・
・・ゲート酸化膜、４・・・ゲート電極、５・・・５ｉ
０２膜（第１の絶縁膜）、６・・・Ｎ−型層、７・・・
サイドウオール（第２の絶縁膜）、８・・・ポリシリコ
ン層（下地膜）、９・・・Ｎ＋型層、１０・・・ＰＳＧ
膜、１１・・・コンタクト電極。 第　　３ｖＩ

Claims (1)

1. 【特許請求の範囲】 １、比較的厚いフィールド絶縁膜に囲まれた活性領域に
   、ソース拡散層とドレイン拡散層とこれら拡散層間のチ
   ャネル層の上部のゲートとを有した半導体装置であって
   、前記ゲートの上部に形成された第１の絶縁膜と、側部
   に形成された第２の絶縁膜のサイドウォールと、少なく
   とも、前記フィールド絶縁膜と、コンタクト電極を形成
   する側の拡散層とサイドウォールとの上に堆積された下
   地膜と、この下地膜を介して引出されたコンタクト電極
   とより成ることを特徴とする半導体装置。 ２、前記下地膜はポリシリコンから成る、特許請求の範
   囲第１項記載の半導体装置。 ３、比較的厚いフィールド絶縁膜に囲まれた活性領域に
   、ソース拡散層とドレイン拡散層とこれら拡散層間のチ
   ャネル層の上部のゲートとを有した半導体装置の製造方
   法であって、前記ゲートの上部に第１の絶縁膜を堆積し
   、つぎに全面に第２の絶縁膜を堆積してこの第２の絶縁
   膜をエッチングしてゲート側壁のサイドウォールとなし
   、前記ソース拡散層およびドレイン拡散層のコンタクト
   電極を形成するために、少なくとも、前記フィールド絶
   縁膜と、コンタクト電極を形成する側の拡散層とサイド
   ウォールとの上に下地膜を堆積し、この下地膜を介して
   コンタクト電極を引出すことを特徴とする半導体装置の
   製造方法。