TW201540649A - 微機械構件用的層裝置 - Google Patents

微機械構件用的層裝置 Download PDF

Info

Publication number
TW201540649A
TW201540649A TW104105270A TW104105270A TW201540649A TW 201540649 A TW201540649 A TW 201540649A TW 104105270 A TW104105270 A TW 104105270A TW 104105270 A TW104105270 A TW 104105270A TW 201540649 A TW201540649 A TW 201540649A
Authority
TW
Taiwan
Prior art keywords
layer
oxide
micromechanical
electrode
etching
Prior art date
Application number
TW104105270A
Other languages
English (en)
Inventor
Axel Grosse
Heiko Stahl
Original Assignee
Bosch Gmbh Robert
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bosch Gmbh Robert filed Critical Bosch Gmbh Robert
Publication of TW201540649A publication Critical patent/TW201540649A/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00595—Control etch selectivity
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00563—Avoid or control over-etching
    • B81C1/00571—Avoid or control under-cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0077—Other packages not provided for in groups B81B7/0035 - B81B7/0074
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/06—Devices comprising elements which are movable in relation to each other, e.g. slidable or rotatable
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
    • B81C2201/053—Depositing a protective layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

一種微機械構件(200)用的層裝置(100)，具有：- 第一層(10)，既可用於該構件(200)的電氣佈線，亦可用作該構件(200)的電極；及- 抗氧化物蝕刻的第二層(20)，設於該第一層下方(10)，其中該第二層(20)大體形成於一個層面內。

Description

微機械構件用的層裝置
本發明係有關一種微機械構件用的層裝置。本發明另亦有關一種製造微機械構件用的層裝置的方法。
目前主要以表面微機械技術製造微機械慣性感測器。其中除各種沈積及蝕刻技術外，主要製造步驟係藉由氣態的HF蒸汽對氧化矽進行犧牲層蝕刻(所謂的氣相蝕刻，英文為vapor phase etching)。此步驟係移除微機械結構下方的氧化物犧牲層，以便使微機械結構脫離基底並獲得活動性。
然而，此處理步驟會使得存在於構件中或裸露於構件外的全部氧化物皆受到腐蝕。在微機械功能結構區域此為所希望的，在結合襯墊區域以及對於安裝於感測器芯體內外部的電連接而言此為非期望的，因為基蝕會使該等連接機械不穩定。
針對非期望基蝕的問題，先前技術在結合襯墊及佈線區域分別有不同的處理方式。在結合襯墊區域，習知的解決方案係在氣相蝕刻時避免基蝕。
US 2012/0107993 A1揭露在鋁結合襯墊上的導電通路及微機械功能層結構下方的導電通路上使用氮化矽或富矽氮化矽作為保護層以避 免基蝕。
DE 198 20 816 B4揭露在微機械感測器的結合襯墊區域使用多晶矽來防止基蝕。
DE 10 2004 059 911 A1揭露在包含矽犧牲層技術及隨後的短時氣相蝕刻的處理流程中，在感測器芯體中的導電通路上使用氮化物及氧化矽來防止基蝕。
此外，US 7 270 868 B2揭露在導電通路下方使用較厚的結構化氮化矽層。
有鑒於此，本發明之目的在於提供一種微機械構件用的改良層裝置。
第一方面用以達成該目的之解決方案為一種微機械構件用的層裝置，具有：- 第一層，既可用於該構件的電氣佈線，亦可用作該構件的電極；及- 抗氧化物蝕刻的第二層，設於該第一層下方，其中該第二層大體形成於一個層面內。
藉此，該第一層可選擇性地既用作電氣佈線，亦用作電極。鑒於第二層大體設於一個層面內此一事實，可分別在一單獨的製造步驟中塗覆第一層及第二層。藉此方式可低成本製造本發明的層裝置並實現其多種用途。藉由抗蝕刻的第二層可避免第一層受到基蝕，從而在第一層用作電極時防止其被設於上方的可動微機械結構毀壞或損壞。
在第一層用作導電通路的情況下，藉此可使第一層的寬度遠 小於傳統導電通路。該構件內部的佈線因此而靈活得多且得到高度簡化。
第二方面用以達成該目的之解決方案為一種製造微機械構件用的層裝置的方法，包括以下步驟：- 提供基板；- 在該基板上沈積氧化層；- 在該氧化層上沈積抗氧化物蝕刻的第二層；- 沈積第一層；- 將該第一層作摻雜處理；- 將該第一層作結構化處理；以及- 在該第一層及該第二層上沈積其他氧化層。
該層裝置及該方法進一步的有益方案為附屬項的主題。
根據該層裝置進一步的有益方案，該第二層為富矽氮化矽層。由此而使用一種抗氧化物蝕刻的材料，藉此可有效防止第一層受到基蝕。
該層裝置的另一實施方式，其特徵在於，該第二層的厚度介於約0.5μm與約1μm之間。由此確定第二層的尺寸，藉此一方面能可靠避免第一層受到基蝕，從而將層裝置上的附加電容降至最低。
該層裝置的另一實施方式，其特徵在於，該第二層整面形成於該第一層下方。藉此可節省第二層的塗覆時間，降低其塗覆成本。
該層裝置的另一實施方式，其特徵在於，該第二層結構化地形成於該第一層下方。此方案在無法在第一層下方整面設置第二層的情況下是有益的。藉此方式還能減小機械應力對晶圓的影響(英文為Waferbow， 晶圓彎曲)。
以下聯繫數個圖式詳述本發明的其他特徵與優點。所有被述特徵，無論以何種形式出現於說明書、圖式及申請專利範圍的回溯引用中，皆構成本發明之主題。相同元件或功能相同的元件用相同符號標示。
10‧‧‧第一層
20‧‧‧第二層
30‧‧‧微機械功能層
40‧‧‧氧化層
50‧‧‧基板
100‧‧‧層裝置
200‧‧‧微機械構件
圖1a及圖1b為微機械構件的兩種傳統層裝置；圖2為微機械構件的另外兩種傳統層裝置；圖3為微機械構件用的又兩種傳統層裝置；圖4a及圖4b為本發明微機械構件用的層裝置的兩種實施方式；圖5為該方法的實施方式的流程原理圖；及圖6為微機械構件方塊圖。
氣相蝕刻在下文中係指以氣態的HF氣體(氟化氫)實施的氣相蝕刻。此種蝕刻方法的另一習知名稱為“犧牲層蝕刻”。
圖1a示出微機械構件(圖未示)用的傳統層裝置100在上述氣相蝕刻之前的情狀。圖中示出基板50，其上設有氧化層40(例如氧化矽)。氧化層40上設有第一層10(例如由多晶矽構成)，該第一層用作該構件的導電通路。第一層10上方設有可動的微機械功能層30，其中在第一層10與功能層30之間設有其他氧化層40。
圖1b示出如圖1a之結構在氣相蝕刻之後的情狀。如圖所示，第一層10被氣相蝕刻程序部分基蝕，以致導電通路的區域突出於下方 的氧化層40之外。當功能層30發生不當運動而撞擊在導電通路上時，會不利地導致導電通路受損或斷裂。
導電通路的基蝕強制性要求極寬的導電通路排佈，以免導電通路完全脫離基板50，或者若以前述被完全基蝕的導電通路為例，則使佈線設計受到極大限制，此情況下須採用自承式佈線。
圖2示出另外兩種傳統層裝置100。圖2左部示出第二層20，其作為包含氮化矽(Si3N4)或富矽氮化矽的保護層形成於用作導電通路的第一層10之上。其中，第二層20設於第一層10及氧化層40上面。
如圖2右部所示，若將第一層10用作電極，則須不利地將電極上方的第二層20打開或移除。此在技術上較難操作，會因此而增加成本且需對第二層20作進一步的蝕刻處理。藉由該電極及設於該電極上方的可動微機械結構可測定電容變化。為達此目的，電極附近通常存在用來偵測電容負載變化的空腔(圖未示)。
圖3示出又一習知層裝置100，其包括第二層20，該第二層用於保護用作導電通路的第一層10。如圖3左部所示，第二層20僅設於用作導電通路的第一層10上方。
在圖3右部所示的另一種習知層裝置100中，第一層10用作電極，此情況下第二層20完全設於該電極下方。
以上將第一層10用作導電通路或電極，其實現方式為，首先將用作導電通路的第一層10塗覆或蒸鍍到氧化層40上。在下一製造步驟中沈積第二層20，並且在另一製造步驟中將用作電極的另一第一層10沈積於第二層20上。因此，圖3所示結構的相應製造程序複雜且成本高昂。其 結果為，第二層20在第一層10被構造為導電通路及電極的情況下分別位於不同層面內。
用氮化矽或富矽氮化矽覆蓋導電通路時須注意，氮化矽能捕獲並儲存較高的電荷密度，意即，導電通路上面的氮化矽保護層高度荷電。若欲將此種位於下方的導電通路亦用作例如Z軸感測器(Z-Sensor)中的活性電極，便須移除電極上方的第二層20，因為第二層20的電荷會干擾電極工作。
意即，為了形成如圖3之結構以實現導電通路及電極功能，最終需單獨實施兩個沈積第一層10的沈積步驟。
如圖4a及圖4b所示，本發明在導電通路層面10下方設置由富矽氮化矽構成的較薄(層厚約0.5μm至約1μm)之第二層20。與化學計量氮化矽Si3N4不同，富矽氮化矽具有較高矽含量(較佳矽與氮化物含量相同，例如Si4N4)且相對於氧化矽而言，在HF氣相蝕刻程序中依具體矽含量而具有極高的選擇性。可以高品質製造的富矽氮化矽組成具有約為30：1的選擇性。選擇性蝕刻平均厚度約為15μm的氧化矽時，使用厚度約為0.5μm的富矽氮化層便已足夠。考慮到蝕刻率波動、層厚及組成公差等因素，最好設置約1μm的氮化矽層厚。此層電絕緣，故有利地不必單獨作結構化處理。
圖4a示出將第一層10用作導電通路的層裝置100的實施方式，其中在該導電通路的頂面設有氧化層40，並且在該導電通路下方設有包含富矽氮化矽且抗氧化物蝕刻的第二層20。層裝置100還包括用作下方基板50的絕緣層的氧化層40以及視情況用於構建微機械功能層30的其他 氧化層及矽層(圖未示)。
圖4b示出本發明將第一層10用作電極的層裝置100的實施方式，其中以如圖4a之結構為基礎，透過氣相蝕刻移除第一層10的頂面上的氧化層40，從而實現通往上方的微機械功能層30的自由通路。較薄的第二層20用作保護層以防氣相蝕刻時發生非期望的基蝕。第二層20抗上述氣相蝕刻，因而不會被HF蝕刻氣腐蝕並大體保持不受損。
即由圖4a及圖4b可看出，藉由設於第一層10下方的第二層20可以簡單方式實現第一層10作為導電通路及電極的功能。
鑒於第二層20係完全位於第一層10下方而非設於該第一層上此一事實，需要為微機械功能層30設置例如電接點(圖未示)時，不必將該第二層單獨結構化。亦不必從第一層10起電極作用的區域中移除第二層20。製造基板電接點時，可使用與下方氧化層40相同的遮罩來將第二層20結構化，此情況下僅需設置另一同樣用以蝕刻氮化矽的蝕刻程序(例如電漿蝕刻)。
有利地，在第一層10下方形成較薄的第二層20，此舉不增大或幾乎不增大寄生電容。第二層20因形成另一介電層而進一步增大基板50的寄生電容。但第二層20所產生的附加層厚甚至會過度補償提高的介電係數，從而使得寄生電容由約0.014fF/μm2下降至約0.012fF/μm2。
然而最重要者在於，防止第一層10被基蝕能有利地大幅減小導電通路的寬度(例如由約40μm減小至約5μm)，其中能相應確定導電通路電阻的大小。最終甚至能有利地減小寄生電容。
對於眾多佈線複雜的微機械感測器(例如轉速感測器)而 言，此能極大簡化設計並提高設計靈活度。在第一層10下方整面設置第二層20，此舉亦不產生會干擾後續處理流程的附加表面形貌。
較佳如此這般選擇第二層20，使得犧牲層蝕刻程序或氣相蝕刻程序不腐蝕該第二層，而僅腐蝕設於微機械功能層30與第一層10之間的氧化層40。
本發明最終實現了以簡單方式將第一層10的多晶矽用作導電通路及電極的多功能應用。其優點在於，藉此可以簡單的方式避免將第一層10的功能區分為“導電通路”與“電極”。如此可實現低成本的高效製程。
圖5示出該方法的流程原理圖：在第一步驟S1中提供基板50。
第二步驟S2係在基板50上沈積層厚約為2.5μm的絕緣氧化層，該絕緣氧化層對基板50起電絕緣作用且使基板50保持較低的寄生電容。
而後在另一步驟S3中將富矽氮化矽形式的第二層20沈積於氧化層40上。
在另一步驟S4中將包含多晶矽的第一層10(層厚例如約為0.45μm)沈積於由氧化物及富矽氮化物構成的整面疊層上，並且在第五及第六步驟S5、S6中將該第一層作摻雜及光微影結構化處理。
第七步驟S7係在第一層10及第二層20上沈積其他氧化層40。
最終形成如圖4a之結構，該結構以簡單方式實現將第一層 10用作電極及導電通路。
在後續處理步驟中可酌情設置基板接點(圖未示)，即以蝕刻方式形成一貫穿所有氧化層40(絕緣氧化物與犧牲氧化物)而通往基板50的接點。內嵌的第二層20亦必然在該蝕刻程序中被一併結構化。有利地，不必為此使用新遮罩，而僅需調整蝕刻方案。
若整個感測器在第一層10下方包含第二層20在內的整面塗層為非期望的(例如由於富矽氮化物的層應力引發晶圓彎曲)，便可藉由附加的遮罩層面以蝕刻第二層20的方式僅保留感測器芯體區域的第二層20，可重新移除結合框及結合襯墊區域的第二層，該區域在氣相蝕刻程序中一般不發生基蝕。
圖6示出微機械構件200的方框圖，其具有本發明的層裝置100。
綜上所述，本發明提供一種避免下方導電通路受到基蝕、又不妨礙將該等導電通路用作電極的低成本解決方案。所提出的層裝置能以簡單方式實現多晶矽層的不同功能。例如由於未受基蝕，可有利地用該多晶矽層構建極窄的導電通路，此能顯著提高導電通路排佈的設計自由度。此方面在感測器的佈線面極為複雜時尤為有益。另一優點在於可方便地將第一層用作電極。
雖然本發明已用具體實施例揭露如上，然其並非用以限定本發明。相關領域通常知識者，在不脫離本發明的精神與範圍內，當可對已揭露特徵作出改動或組合。
10‧‧‧第一層
20‧‧‧第二層
30‧‧‧微機械功能層
40‧‧‧氧化層
50‧‧‧基板
100‧‧‧層裝置

Claims (8)

  1. 一種微機械構件(200)用的層裝置(100)，具有：第一層(10)，既可用於該構件(200)的電氣佈線，亦可用作該構件(200)的電極；及抗氧化物蝕刻的第二層(20)，設於該第一層下方(10)，其中該第二層(20)大體形成於一個層面內。
  2. 如申請專利範圍第1項之層裝置(100)，其中該第二層(20)為富矽氮化矽層。
  3. 如申請專利範圍第1或2項之層裝置(100)，其中該第二層(20)的厚度介於約0.5μm與約1μm之間。
  4. 如申請專利範圍第1或2項之層裝置(100)，其中該第二層(20)大體整面形成於該第一層(10)下方。
  5. 如申請專利範圍第1或2項之層裝置(100)，其中該第二層(20)結構化地形成於該第一層(10)下方。
  6. 一種微機械構件(200)，具有如申請專利範圍第1至5項中任一項之層裝置(100)，其中在該層裝置(100)上方設有至少一可動的微機械功能層(30)。
  7. 一種製造微機械構件(200)用的層裝置(100)的方法，包括以下步驟：提供基板(50)；在該基板(50)上沈積氧化層(40)；在該氧化層(40)上沈積抗氧化物蝕刻的第二層(20)；沈積第一層(10)； 將該第一層(10)作摻雜處理；將該第一層(40)作結構化處理；以及在該第一層(10)及該第二層(20)上沈積其他氧化層(40)。
  8. 一種如申請專利範圍第1至5項中任一項之層裝置(100)的應用，其中該第一層(10)可選擇性地用作該構件(200)的電氣佈線或電極。
TW104105270A 2014-02-17 2015-02-16 微機械構件用的層裝置 TW201540649A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014202820.5A DE102014202820A1 (de) 2014-02-17 2014-02-17 Schichtenanordnung für ein mikromechanisches Bauelement

Publications (1)

Publication Number Publication Date
TW201540649A true TW201540649A (zh) 2015-11-01

Family

ID=53758849

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105270A TW201540649A (zh) 2014-02-17 2015-02-16 微機械構件用的層裝置

Country Status (4)

Country Link
US (1) US20150232331A1 (zh)
CN (1) CN104843631A (zh)
DE (1) DE102014202820A1 (zh)
TW (1) TW201540649A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017211451B4 (de) * 2017-07-05 2019-03-21 Robert Bosch Gmbh Mikromechanische Sensorvorrichtung und entsprechendes Herstellungsverfahren
DE102022200343B3 (de) 2022-01-13 2023-02-16 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Bondpads für ein mikromechanisches Sensorelement

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635530B2 (en) * 1998-04-07 2003-10-21 Micron Technology, Inc. Methods of forming gated semiconductor assemblies
DE19820816B4 (de) 1998-05-09 2006-05-11 Robert Bosch Gmbh Bondpadstruktur und entsprechendes Herstellungsverfahren
DE10231729B4 (de) 2002-07-13 2011-08-11 Robert Bosch GmbH, 70469 Bauelement mit einer oberflächenmikromechanischen Struktur
DE102004059911A1 (de) 2004-12-13 2006-06-14 Robert Bosch Gmbh Verfahren zum Bilden eines Grabens in einer Mikrostruktur
US7943525B2 (en) * 2008-12-19 2011-05-17 Freescale Semiconductor, Inc. Method of producing microelectromechanical device with isolated microstructures
FI124072B (fi) * 2009-05-29 2014-03-14 Valtion Teknillinen Mikromekaaninen säädettävä Fabry-Perot -interferometri, välituote ja menetelmä niiden valmistamiseksi
US8455286B2 (en) 2010-10-29 2013-06-04 Freescale Semiconductor, Inc. Method of making a micro-electro-mechanical-systems (MEMS) device
WO2013061313A1 (en) * 2011-10-28 2013-05-02 Stmicroelectronics S.R.L. Method for manufacturing a protective layer against hf etching, semiconductor device provided with the protective layer and method for manufacturing the semiconductor device

Also Published As

Publication number Publication date
CN104843631A (zh) 2015-08-19
DE102014202820A1 (de) 2015-08-20
US20150232331A1 (en) 2015-08-20

Similar Documents

Publication Publication Date Title
US20230353066A1 (en) MEMS Structure and Method of Forming Same
US20080128841A1 (en) Semiconductor device carrying micro electro mechanical system
US8853803B2 (en) Micro-electromechanical system devices
US9620581B2 (en) Multilayer electrical device
CN110047803A (zh) 制造半导体器件的方法和通过该方法制造的半导体器件
US20120193732A1 (en) Mems device and method for forming the same
CN103972208A (zh) 用于改进的沉积选择性的保护层
TW201540649A (zh) 微機械構件用的層裝置
US6900071B2 (en) Substrate and method for producing the same, and thin film structure
CN104609359B (zh) 电容式mems惯性传感器的形成方法
CN111095526B (zh) 用于制造半导体器件的方法以及半导体器件
US9277656B2 (en) Method to fabricate a substrate including a material disposed on the edge of one or more non through hole formed in the substrate
JP2019035709A (ja) Ｍｅｍｓ検出素子の製造方法およびｍｅｍｓ検出素子
TWI826585B (zh) 積體微機電系統轉換器裝置之製造方法及積體微機電系統轉換器裝置
JP2015171740A (ja) Ｍｅｍｓデバイス及びその製造方法
US8587095B2 (en) Method for establishing and closing a trench of a semiconductor component
JP2009088381A (ja) 半導体装置およびその製造方法
JP2008010961A (ja) 音響感応装置
JP2019155544A (ja) Ｍｅｍｓ素子及びその製造方法
TWI841428B (zh) 半導體元件及其製造方法
JP7240289B2 (ja) Ｍｅｍｓ素子
US20100276788A1 (en) Method and device of preventing delamination of semiconductor layers
JP2012045697A (ja) 半導体装置の製造方法
JP2005167124A (ja) 半導体装置及びその製造方法
KR20170051835A (ko) 복수의 희생층을 이용한 멤스 구조물 및 그 제조방법