WO2019124162A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2019124162A1
WO2019124162A1 PCT/JP2018/045484 JP2018045484W WO2019124162A1 WO 2019124162 A1 WO2019124162 A1 WO 2019124162A1 JP 2018045484 W JP2018045484 W JP 2018045484W WO 2019124162 A1 WO2019124162 A1 WO 2019124162A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
semiconductor substrate
oxide film
porous metal
metal oxide
Prior art date
Application number
PCT/JP2018/045484
Other languages
English (en)
French (fr)
Inventor
弘 松原
泉谷　淳子
秀明 大江
益太郎 根本
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201880082364.5A priority Critical patent/CN111492471B/zh
Priority to JP2019560997A priority patent/JP6919823B2/ja
Priority to DE112018005897.2T priority patent/DE112018005897T5/de
Publication of WO2019124162A1 publication Critical patent/WO2019124162A1/ja
Priority to US16/851,243 priority patent/US11474063B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
    • G01N27/14—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance of an electrically-heated body in dependence upon change of temperature
    • G01N27/16—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance of an electrically-heated body in dependence upon change of temperature caused by burning or catalytic oxidation of surrounding material to be tested, e.g. of gas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Definitions

  • the present invention relates to a semiconductor device having a porous metal oxide film and a method of manufacturing the same.
  • the porous metal oxide film is provided, for example, by self-organization which forms a columnar regular pore structure when aluminum is anodized in an acidic electrolyte.
  • the application of such porous metal oxide films to filters, photonic crystals, recording media, sensors, etc. has been studied using the increased surface area, internal space of pores, high regularity and the like.
  • Patent Document 1 After providing a through hole in a support substrate in advance, an anodic oxide film is attached to the support substrate, a lead wire for anodic oxidation is taken out through the through hole, and a back surface of the support substrate is adsorbed.
  • a method for producing an anodic oxide film is disclosed, in which the entire anodic oxide film is immersed in an anodic oxidation solution for anodic oxidation.
  • anodic oxide film manufactured by anodic oxidation is peeled off from the supporting substrate to form a semiconductor device or the like. It needs to be transcribed.
  • an anodic oxide film is manufactured by the same method in a semiconductor device having an insulating layer inside for providing circuits, elements and the like. I can not
  • Patent Document 2 in the method of manufacturing a semiconductor device, a step of providing an anodic oxide film etched in a predetermined pattern on the surface of the semiconductor device, and anodizing the anodic oxide film to perform porous metal oxidation Forming a film is disclosed.
  • a feed pad for feeding a formation voltage for anodic oxidation, an anodic oxide film and a feed pad are electrically connected on the surface side of a semiconductor substrate wafer. It is necessary to provide a feeder, etc. This reduces the number of semiconductor devices that can be manufactured per surface area of the semiconductor substrate wafer.
  • the distance between the feed pad and each anodic oxide film, that is, the length of the feeder is different, the conditions of anodic oxidation fluctuate in each anodic oxide film, and the quality of each porous metal oxide film fluctuate.
  • the present invention has been made in view of such circumstances, and it is an object of the present invention to provide a semiconductor device capable of improving the manufacturing efficiency.
  • a semiconductor device includes a semiconductor substrate having a first main surface and a second main surface facing each other, and a porous metal oxide formed on the first main surface side of the semiconductor substrate and having a plurality of pores.
  • a semiconductor substrate having a connection portion electrically connected to the porous metal oxide film on the first main surface side, and from the second main surface side to the connection portion on the first main surface side It is configured to provide a feed path.
  • a method of manufacturing a semiconductor device includes the steps of: preparing a semiconductor substrate having a first main surface and a second main surface facing each other; and anodizing the first main surface side of the semiconductor substrate A step of providing a film, and feeding power from the side of the second main surface of the semiconductor substrate to anodize the anodic oxide film provided on the first main surface side of the semiconductor substrate to form a porous metal having a plurality of pores Forming an oxide film.
  • FIG. 1 is a cross-sectional view schematically showing the configuration of the semiconductor device according to the first embodiment.
  • FIG. 2 is a plan view schematically showing the configuration of the semiconductor device according to the first embodiment.
  • FIG. 3 is a circuit diagram schematically showing a mounting example of the semiconductor device according to the first embodiment as a circuit.
  • FIG. 4 is a flowchart schematically showing a process of forming an anodic oxide film in the method of manufacturing a semiconductor device according to the first embodiment.
  • FIG. 5 is a flow chart schematically showing the process of anodic oxidation in the method of manufacturing a semiconductor device according to the first embodiment.
  • FIG. 6 is a cross sectional view schematically showing a step of providing an insulating film.
  • FIG. 7 is a cross sectional view schematically showing a step of providing a high concentration region.
  • FIG. 8 is a cross sectional view schematically showing a process of providing an anodic oxide film.
  • FIG. 9 is a cross sectional view schematically showing a process of providing a plurality of recesses in the anodic oxide film.
  • FIG. 10 is a cross-sectional view schematically showing a step of cutting the semiconductor substrate wafer and dividing it into a plurality of semiconductor devices.
  • FIG. 11 is a cross-sectional view schematically showing the configuration of the semiconductor device according to the second embodiment.
  • FIG. 12 is a cross-sectional view schematically showing the configuration of the semiconductor device according to the third embodiment.
  • FIG. 13 is a cross-sectional view schematically showing the configuration of the semiconductor device according to the fourth embodiment.
  • FIG. 14 is a cross-sectional view schematically showing the configuration of the semiconductor device according to the fifth embodiment.
  • FIG. 15 is a cross-sectional view schematically showing the configuration of the semiconductor device according to the sixth embodiment.
  • FIG. 16 is a cross-sectional view schematically showing the configuration of the semiconductor device according to the seventh embodiment.
  • FIG. 17 is a cross-sectional view schematically showing the configuration of the semiconductor device according to the eighth embodiment.
  • FIG. 18A is a cross-sectional view schematically showing the configuration of the semiconductor device according to the ninth embodiment.
  • FIG. 18B is a cross-sectional view schematically showing another configuration example of the capacitor in the semiconductor device according to the ninth embodiment.
  • FIG. 19 is a cross-sectional view schematically showing the configuration of the semiconductor device according to the tenth embodiment.
  • FIG. 20 is a cross sectional view schematically showing a configuration of a catalyst film of a semiconductor device according to an eleventh embodiment.
  • FIG. 21 is a cross-sectional view schematically showing a configuration of a catalyst film of a semiconductor device according to a twelfth embodiment.
  • FIG. 22 is a cross sectional view schematically showing a configuration of a semiconductor device according to a thirteenth embodiment.
  • FIG. 23 is a cross sectional view schematically showing a configuration of the semiconductor device according to the fourteenth embodiment.
  • an orthogonal coordinate system (XYZ coordinates (X, Y, Z coordinates) consisting of an X-axis, a Y-axis, and a Z-axis is conveniently used to clarify the mutual relationship between the respective drawings and to help understand the positional relationship of each member. System) may be attached.
  • X axis direction a direction parallel to the X axis
  • the Z-axis positive direction side is referred to as upper (upper).
  • the X-axis direction is not limited to the positive direction of the arrow, and includes the negative direction opposite to the arrow.
  • a plane parallel to the plane specified by the X axis and the Y axis is called “XY plane”, and the same applies to a plane parallel to the plane specified by the other axes.
  • FIG. 1 is a cross-sectional view schematically showing the configuration of the semiconductor device according to the first embodiment.
  • FIG. 2 is a plan view schematically showing the configuration of the semiconductor device according to the first embodiment.
  • the semiconductor device 100 corresponds to, for example, an integrated circuit including a circuit, an element, and the like.
  • the semiconductor device 100 includes a semiconductor substrate 110, an insulating film 120, a feeder line 170, and a porous metal oxide film 180.
  • the semiconductor substrate 110 has a first major surface 110A and a second major surface 110B parallel to the XY plane.
  • the first main surface 110A is a main surface on the Z-axis positive direction side
  • the second main surface 110B is a main surface on the Z-axis negative direction side.
  • the semiconductor substrate 110 is rectangular.
  • the shape of the semiconductor substrate 110 is not limited to the above, and may be polygonal, circular, elliptical, or a combination of these.
  • the semiconductor substrate 110 functions as a feed pad to which an external terminal for feeding a formation voltage to the anode provided on the first main surface 110A side of the semiconductor substrate 110 is connected during anodizing treatment.
  • an anodic oxide film is provided on the side of the first main surface 110A of the semiconductor substrate 110, and power is supplied from an external terminal connected to the side of the second main surface 110B of the semiconductor substrate 110.
  • the anodic oxidation film is anodized, and a porous metal oxide film 180 which is an anodic oxidation film is formed on the side of the first major surface 110A of the semiconductor substrate 110.
  • the semiconductor substrate 110 is a connection portion 111 electrically connected to the porous metal oxide film 180 on the first main surface 110A side. , And is configured to provide a feeding path from the second main surface 110B side to the connection portion 111 on the first main surface 110A side.
  • the semiconductor device 100 is formed by supplying formation voltage to a plurality of anodic oxide films through a plurality of feed lines derived from a feed pad provided on the first main surface side of the semiconductor substrate wafer. Compare with. That is, the semiconductor device is compared with a semiconductor device in which the connection portion is not provided on the semiconductor substrate and only the feed line electrically connected to the porous metal oxide film remains on the first main surface side. According to the present embodiment, for example, since it is not necessary to provide the feed pad and the feed line on the first main surface side of the semiconductor substrate wafer, the number of semiconductor devices 100 that can be manufactured for one semiconductor substrate wafer is increased. It can be done.
  • the semiconductor device 100 it is possible to suppress the fluctuation of the formation voltage due to the difference in the lengths of the respective feed lines that supply the formation voltage to the respective anodic oxide films. That is, in the semiconductor device 100, it is possible to suppress the fluctuation of the density and the size of the pores among the plurality of porous metal oxide films formed on the same semiconductor substrate wafer. From the above, the semiconductor device 100 capable of improving the manufacturing efficiency can be provided. Further, the adhesion strength of the porous metal oxide film 180 can be improved in the semiconductor device 100 as compared with the configuration in which the porous metal oxide film is provided on the semiconductor device by transfer. Therefore, the reliability of the semiconductor device 100 can be improved.
  • the semiconductor substrate 110 is formed of, for example, a p-type or n-type silicon substrate.
  • the material of the semiconductor substrate 110 is not particularly limited, and may be formed of a compound semiconductor substrate such as silicon carbide (SiC) or gallium arsenide (GaAs).
  • the semiconductor substrate 110 is not limited to the above as long as it has a semiconductor on the second major surface 110B, and may be, for example, an SOI (Silicon on Insulator) substrate.
  • the electrical resistivity of the semiconductor substrate 110 is preferably 100 ⁇ ⁇ cm or less. According to this, when the external terminal is connected to the second main surface 110B of the semiconductor substrate 110 and the formation voltage is applied, power loss in the semiconductor substrate 110 can be reduced. Therefore, it is possible to suppress the variation in the density and the size of the pores of the porous metal oxide film 180 due to the position of each semiconductor substrate 110 in the semiconductor substrate wafer.
  • connection portion 111 has a region having a lower electrical resistivity than the periphery on the first main surface 110A of the semiconductor substrate 110.
  • the connection portion 111 has a high concentration region in which the impurity concentration is higher than the surrounding. According to this, the interface between the semiconductor substrate 110 and the feed line 170 can be in ohmic contact. That is, in the manufacturing process of the semiconductor device 100, power loss at the interface between the semiconductor substrate 110 and the feeder 170 can be reduced.
  • the insulating film 120 is provided between the semiconductor substrate 110 and the porous metal oxide film 180.
  • the insulating film 120 covers, for example, the first major surface 110A of the semiconductor substrate 110.
  • the insulating film 120 is provided by, for example, silicon oxide (SiO 2 ), silicon nitride (SiN), alumina (Al 2 O 3 ), or the like.
  • the insulating film 120 is provided by a physical vapor deposition (PVD) method or a chemical vapor deposition (CVD) method.
  • the insulating film 120 may be provided by thermal oxidation of the semiconductor substrate 110.
  • the semiconductor substrate 110 is a silicon substrate
  • the insulating film 120 which is a silicon oxide can be provided by thermally oxidizing the semiconductor substrate 110.
  • a through hole CH11 is formed in the insulating film 120.
  • the through hole CH11 penetrates the insulating film 120 in the Z-axis direction.
  • the through hole CH11 overlaps the connection portion 111 when the first main surface 110A of the semiconductor substrate 110 is viewed in plan. That is, the porous metal oxide film 180 is electrically connected to the connection portion 111 of the semiconductor substrate 110 through the through hole CH11.
  • the porous metal is oxidized by the power feeding from the second main surface 110B side of the semiconductor substrate 110.
  • a membrane 180 can be formed. In the example shown in FIG.
  • the through holes 11 overlap the porous metal oxide film 180, but may be outside the porous metal oxide film 180.
  • the insulating film 120 may be omitted. That is, the porous metal oxide film 180 may be provided on the semiconductor substrate 110 or on the semiconductor layer of the multilayer substrate.
  • the feed line 170 electrically connects the connection portion 111 and the porous metal oxide film 180.
  • the feed line 170 corresponds to a part of the first metal film, and is provided on the insulating film 120 and inside the through hole CH11.
  • the connection portion 111 can be provided outside the porous metal oxide film 180 when the first main surface 110A of the semiconductor substrate 110 is viewed in plan. Therefore, an element, a circuit, or the like can be provided between the semiconductor substrate 110 and the porous metal oxide film 180.
  • the feed line 170 is in contact with the connection portion 111 of the semiconductor substrate 110 and is in contact with the surface of the porous metal oxide film 180 on the semiconductor substrate 110 side.
  • the feed line 170 overlaps the porous metal oxide film 180. Therefore, when forming the porous metal oxide film 180 by anodizing the anodic oxide film, it is possible to suppress the fluctuation of the formation voltage in the plane of the anodic oxide film. Therefore, it is possible to suppress the fluctuation of the density and the size of the pores in the surface of the porous metal oxide film 180.
  • the feed line 170 includes Al, Cu, Ti, Ta, and the like.
  • the feed line 170 may have a single layer structure or a multilayer structure.
  • the feed line 170 includes, for example, a barrier layer having Ti, TiN, Ta, TaN or the like on the side of the insulating film 120, and a similar cap layer on the opposite side.
  • a conductive layer having W, Al, Cu, etc. is provided between the barrier layer and the cap layer.
  • the porous metal oxide film 180 is formed on the side of the first major surface 110 ⁇ / b> A of the semiconductor substrate 110.
  • the porous metal oxide film 180 has a plurality of pores 181.
  • the plurality of pores 181 are opened on the side of the porous metal oxide film 180 opposite to the side of the semiconductor substrate 110 and extend in the Z-axis direction. According to this, it is possible to increase the surface area of the porous metal oxide film 180 on the opposite side to the semiconductor substrate 110 side.
  • the plurality of pores 181 are regularly arranged, for example, in a direction parallel to the XY plane.
  • the opening shape of each of the plurality of pores 181 is, for example, a hexagonal shape when the first main surface 110A of the semiconductor substrate 110 is viewed in plan.
  • the opening shape of each of the plurality of pores 181 is not limited to the above, and may be a polygonal shape such as a triangle or a quadrangle, a circular shape, an elliptical shape, or a combination thereof
  • porous metal oxide film 180 examples include aluminum oxide (Al 2 O 3 ), tantalum oxide (Ta 2 O 5 ), titanium oxide (TiO 2 ), zirconium oxide (ZrO 2 ), silicon oxide, Anodized films such as tin oxide, zinc oxide and tungsten oxide can be mentioned.
  • the porous metal oxide film 180 is not limited to the above, and may be another anodic oxide film.
  • the porous metal oxide film 180 may be an anodic oxide film of an alloy such as AlSi, AlCu, AlSiCu or the like.
  • FIG. 3 is a circuit diagram schematically showing a mounting example of the semiconductor device according to the first embodiment as a circuit.
  • FIG. 4 is a flowchart schematically showing a process of forming an anodic oxide film in the method of manufacturing a semiconductor device according to the first embodiment.
  • FIG. 5 is a flow chart schematically showing the process of anodic oxidation in the method of manufacturing a semiconductor device according to the first embodiment.
  • FIG. 6 is a cross sectional view schematically showing a step of providing an insulating film.
  • FIG. 7 is a cross sectional view schematically showing a step of providing a high concentration region.
  • FIG. 8 is a cross sectional view schematically showing a process of providing an anodic oxide film.
  • FIG. 9 is a cross sectional view schematically showing a process of providing a plurality of recesses in the anodic oxide film.
  • FIG. 10 is a cross-sectional view schematically showing a step of cutting the semiconductor substrate wafer and dividing it into a plurality of semiconductor devices.
  • the semiconductor substrate Z10 is prepared (S11).
  • a semiconductor substrate Z10 having a first main surface Z10A and a second main surface Z10B facing each other is prepared.
  • the semiconductor substrate Z10 corresponds to a collective substrate on which a plurality of semiconductor devices can be formed, and a semiconductor substrate wafer or a divided semiconductor substrate wafer is used.
  • the semiconductor substrate Z10 is prepared by a general process of forming a semiconductor substrate wafer.
  • the insulating film Z20 is provided (S12).
  • the insulating film Z20 is provided on the side of the first main surface Z10A of the semiconductor substrate Z10. As shown in FIG. 5, the insulating film Z20 covers the first major surface Z10A of the semiconductor substrate Z10.
  • the insulating film Z20 is provided by a PVD method, a CVD method, a thermal oxidation process, or the like.
  • the insulating film Z20 may be prepared first, and the semiconductor substrate Z10 may be provided on the insulating film Z20.
  • a semiconductor thin film such as LTPS (Low-Temperature Polycrystalline Silicon) may be provided as the semiconductor substrate Z10 on the insulating film Z20.
  • the through holes CHZ1 are formed in the insulating film Z20 (S13).
  • a resist Z01 is provided to cover the insulating film Z20.
  • the opening corresponding to the through hole CHZ1 is patterned into the resist Z01.
  • the insulating film Z20 is etched using the resist Z01 as a mask.
  • connection portion Z11 can be made a high concentration region.
  • the method of forming the connection portion Z11 is not limited to the above method as long as the electrical resistivity can be reduced, and excimer laser irradiation, plasma treatment, or the like may be used.
  • the feed line Z70 is provided (S15).
  • the feed line Z70 is provided on the insulating film Z20.
  • the feed line Z70 fills the inside of the through hole CHZ1 and contacts the connection portion Z11.
  • the inside of the connection portion Z11 may be filled with a via electrode.
  • the feed line Z70 is electrically connected to the connection portion Z11 through the via electrode.
  • an anodic oxide film Z89 is provided (S16).
  • Anodized film Z89 is provided on feed line Z70.
  • the material of the anodic oxide film Z 89 is not particularly limited as long as it forms a porous metal oxide film by anodizing treatment, and, for example, Al, Ta, Ti, Zr, Sn, Zn, AlSi, AlCu, It is provided by AlSiCu or the like.
  • the feed line Z70 and the anodic oxide film Z89 are patterned. In the example shown in FIG. 7, the feed line Z70 and the anodic oxide film Z89 are patterned by etching using the resist Z02.
  • the feed line Z70 and the anodic oxide film Z89 may be collectively etched to the same pattern, or may be etched to different patterns.
  • a plurality of concave portions ST are formed in the anodic oxide film Z89 (S21).
  • the plurality of recesses ST are provided on the opposite side of the anodic oxide film Z89 from the semiconductor substrate Z10 side.
  • the plurality of recesses ST correspond to the starting points of the plurality of pores of the porous metal oxide film. That is, the plurality of pores are formed along the Z-axis direction from the plurality of recesses ST.
  • the plurality of concave portions ST are formed by pressing the mold against the anodic oxide film Z 89 and transferring the unevenness on the surface of the mold. Providing the plurality of recesses ST in advance in the anodic oxide film Z 89 in this manner is referred to as texturing processing.
  • the regularity of the plurality of pores of the porous metal oxide film can be enhanced.
  • the shapes and arrangements of the plurality of pores of the porous metal oxide film can be controlled by the shapes and arrangements of the plurality of recesses ST.
  • the step of forming the plurality of concave portions ST in the anodic oxide film Z89 may be omitted. Even in such a case, a plurality of pores are formed in the porous metal oxide film by self-organization by suitably setting the conditions of the anodizing treatment.
  • the resist Z03 is patterned (S22).
  • the resist Z03 is for preventing the side surface of the anodic oxide film Z89 from coming into contact with the electrolytic solution of the feed line Z70 at the time of anodizing treatment, and opens in a region facing the anodic oxide film Z89 in the Z-axis direction. ing.
  • the feeding jig is set (S23).
  • the feed jig is connected to the second major surface 10B of the semiconductor substrate Z10.
  • the feed jig electrically connects the semiconductor substrate Z10 and the external power supply, and holds the semiconductor substrate Z10 by an air chuck or the like.
  • the surface of the anodic oxide film Z89 is immersed in the electrolytic solution (S24).
  • the anodic oxide film Z89 is Al, AlSi, AlCu, or AlSiCu
  • sulfuric acid, oxalic acid, phosphoric acid or the like can be used as the electrolytic solution.
  • anodizing treatment is performed (S25).
  • a formation voltage of 5 to 100 V as an anode to the anodic oxide film Z89.
  • a porous metal oxide film Z80 having pores with a diameter of 5 to 200 nm can be formed.
  • the diameter of the pores can be enlarged to a desired size by immersing the porous metal oxide film Z80 in a solution capable of dissolving alumina such as phosphoric acid.
  • a feeding method not only a direct current method but also an alternating current method, an AC-DC superposition method, and a pulse method can be applied.
  • the resist is removed (S26).
  • the semiconductor substrate Z10 is cut along the dicing lines BL, and separated into a plurality of semiconductor devices Z00.
  • the semiconductor substrate Z10 may be cut by a dicing saw or may be stealth dicing using a laser.
  • FIG. 11 is a cross-sectional view schematically showing the configuration of the semiconductor device according to the second embodiment.
  • the semiconductor device 200 includes the semiconductor substrate 210, the insulating film 220, the feeders 270, and the porous metal oxide film 280.
  • a connection portion 211 is provided in the semiconductor substrate 210, and the feeder 270 is electrically connected to the semiconductor substrate 210 through the through hole CH21.
  • the semiconductor device 200 according to the second embodiment differs from the semiconductor device 100 in that the semiconductor device 200 includes insulating films 230 and 240, signal lines 231, 232, 241 and 242, electrode pads 233 and 243, and an element 261. There is.
  • the insulating film 230 is provided between the insulating film 220 and the porous metal oxide film 280.
  • the insulating film 230 is provided on the insulating film 220.
  • the insulating film 240 is provided between the insulating film 230 and the porous metal oxide film 280.
  • the insulating film 240 is provided on the insulating film 230.
  • a through hole CH22 is formed in the insulating film 230, and a through hole CH23 is formed in the insulating film 240.
  • the through hole CH22 also penetrates the insulating film 240.
  • the through holes CH ⁇ b> 21 also penetrate the insulating film 230 and the insulating film 240.
  • the signal lines 231, 232, 241, and 242 transmit input signals to the semiconductor device 200 or output signals from the semiconductor device 200.
  • the signal line 231 is provided between the insulating film 220 and the insulating film 230, and the signal line 232 is provided inside the through hole CH22 and on the insulating film 240.
  • the signal line 232 is electrically connected to an external circuit.
  • the signal line 231 is electrically connected to the signal line 232 in the through hole CH22.
  • the signal line 241 is provided between the insulating film 230 and the insulating film 240, and the signal line 242 is provided inside the through hole CH23 and on the insulating film 240.
  • the signal line 242 is electrically connected to an external circuit.
  • the signal line 241 is electrically connected to the signal line 242 in the through hole CH23.
  • the feed line 270, the signal line 232, and the signal line 242 each correspond to a part of the first metal film.
  • the feed line 270, the signal line 232, and the signal line 242 can be provided simultaneously by the same process.
  • the feeder 270, the signal line 232, and the signal line 242 are electrically separated from one another. According to this, the semiconductor substrate 210 and the feeder 270 can be grounded.
  • the electrode pad 233 is a connection terminal for electrically connecting to an external circuit, and is provided on the signal line 232.
  • the electrode pad 243 is a connection terminal for electrically connecting to an external circuit, and is provided on the signal line 242. Since the electrode pad 233 and the electrode pad 243 are connected to an external circuit by, for example, wire bonding, it is desirable that the electrode pad 233 and the electrode pad 243 be made of a material having good adhesion to a bonding wire.
  • the anodic oxide film before anodic oxidation of the porous metal oxide film 280 may be formed as a metal film of the same layer as the electrode pad 233 and the electrode pad 243.
  • the anodic oxide film is simultaneously provided by the same process as the electrode pad 233 and the electrode pad 243. Then, only the anodic oxide film may be anodically oxidized to be a porous metal oxide film 280. At this time, the porous metal oxide film 280 has an oxide of the metal material contained in the electrode pad 233 and the electrode pad 243. According to this, the manufacturing process of the semiconductor device can be simplified.
  • the element 261 is provided between the insulating film 220 and the insulating film 230, and is electrically connected to the signal line 231.
  • the element 261 is provided, for example, between the semiconductor substrate 210 and the porous metal oxide film 280.
  • the element 261 is a circuit element such as a resistor, an inductor, a capacitor, a diode, or a thin film transistor (TFT), a semiconductor element, or any of various elements, or a circuit combining these elements.
  • the porous metal oxide film 280 can be formed directly on the circuit substrate integrated by stacking.
  • an insulating film may be further stacked between the semiconductor substrate 210 and the porous metal oxide film 280.
  • a semiconductor film or a metal film may be further stacked between the semiconductor substrate 210 and the porous metal oxide film 280.
  • FIG. 12 is a cross-sectional view schematically showing the configuration of the semiconductor device according to the third embodiment.
  • the semiconductor device 300 includes the semiconductor substrate 310, the insulating films 320, 330, 340, the feed line 370, the porous metal oxide film 380, the signal lines 331, 332, 341, 342, and the electrodes. Pads 333 and 343 and an element 361 are provided.
  • a connection portion 311 is provided on the semiconductor substrate 310, and the feed line 370 is electrically connected to the semiconductor substrate 310 through the through hole CH31.
  • a through hole CH32 is formed in the insulating film 330, and a through hole CH33 is formed in the insulating film 340.
  • the semiconductor device 300 according to the third embodiment differs from the semiconductor device 200 in that the devices 362 and 363 are provided.
  • the element 362 is provided between the insulating film 330 and the insulating film 340, and is electrically connected to the signal line 341.
  • the element 363 is provided on the insulating film 340.
  • the elements 362 and 363 may be provided outside the porous metal oxide film 380. Also in such a semiconductor device 300, the same effect as that of the semiconductor device 200 can be obtained.
  • FIG. 13 is a cross-sectional view schematically showing the configuration of the semiconductor device according to the fourth embodiment.
  • the semiconductor device 400 includes the semiconductor substrate 410, the insulating films 420, 430, 440, the feed line 470, the porous metal oxide film 480, the signal lines 431, 432, 441, 442, the electrodes. Pads 433, 443 and an element 461 are provided.
  • a connection portion 411 is provided on the semiconductor substrate 410, and the feeder line 470 is electrically connected to the semiconductor substrate 410 through the through hole CH41.
  • a through hole CH 42 is formed in the insulating film 430, and a through hole CH 43 is formed in the insulating film 440.
  • the semiconductor device 400 according to the fourth embodiment is different from the semiconductor device 200 in that the semiconductor device 400 further includes a protective film 491 covering at least a part of an end portion of the porous metal oxide film 480. According to this, the protective film 491 can suppress the entry of moisture into the semiconductor device 400, and the deterioration of the semiconductor device 400 can be suppressed.
  • FIG. 14 is a cross-sectional view schematically showing the configuration of the semiconductor device according to the fifth embodiment.
  • the semiconductor device 500 includes the semiconductor substrate 510, the insulating films 520, 530, and 540, the feed line 570, the porous metal oxide film 580, the signal lines 531, 532, 541, and 542, and the electrodes. Pads 533 and 543 and an element 561 are provided.
  • a connection portion 511 is provided on the semiconductor substrate 510, and the feeder 570 is electrically connected to the semiconductor substrate 510 through the through hole CH51.
  • a through hole CH 52 is formed in the insulating film 530, and a through hole CH 53 is formed in the insulating film 540.
  • the semiconductor device 500 according to the fifth embodiment is different from the semiconductor device 200 in that the feed line 570 is in contact with the end of the porous metal oxide film 580.
  • the porous metal oxide film 580 is in contact with the insulating film 540, for example. According to this, the surface area of the porous metal oxide film 580 can be increased.
  • Such a porous metal oxide film 580 can be formed, for example, by anodizing a part of the feed line 570 as an anodic oxide film. That is, the porous metal oxide film 580 includes an oxide of a metal material contained in the feeder 570. According to this, the manufacturing process of the semiconductor device 500 can be simplified by omitting the formation process of the anodic oxide film.
  • FIG. 15 is a cross-sectional view schematically showing the configuration of the semiconductor device according to the sixth embodiment.
  • the semiconductor device 600 includes a semiconductor substrate 610, insulating films 620, 630, 640, a feeder 670, a porous metal oxide film 680, signal lines 631, 632, 641, 642, electrodes Pads 633 and 643 and an element 661 are provided.
  • a connection portion 611 is provided in the semiconductor substrate 610, and the feeder 670 is electrically connected to the semiconductor substrate 610 through the through hole CH61.
  • a through hole CH 62 is formed in the insulating film 630, and a through hole CH 63 is formed in the insulating film 640.
  • the feeder 670 is provided between the insulating film 630 and the insulating film 640, and the porous metal oxide film 680 and the insulating film 640 are aligned along the direction parallel to the XY plane.
  • the semiconductor device 200 differs from the semiconductor device 200 in that At this time, the feeder line 670 and the signal line 641 correspond to a first metal film provided on the opposite side of the insulating film 630 (corresponding to the first insulating film) to the semiconductor substrate 610 side.
  • the signal line 632 and the signal line 642 correspond to a second metal film provided on the side of the insulating film 640 (corresponding to the second insulating film) opposite to the semiconductor substrate 610 side.
  • elements, circuits and the like can be integrated also in a layer farther from the semiconductor substrate 610 than the porous metal oxide film 680.
  • the porous metal oxide film 680 may constitute an element such as a capacitor and may be covered by the insulating film 640.
  • FIG. 16 is a cross-sectional view schematically showing the configuration of the semiconductor device according to the seventh embodiment.
  • the semiconductor device 700 includes the semiconductor substrate 710, the insulating films 720, 730, 740, the feed line 770, the porous metal oxide film 780, the signal lines 731, 732, 741, 742, the electrodes. Pads 733 and 743 and an element 761 are provided.
  • a connection portion 711 is provided in the semiconductor substrate 710, and the feeder 770 is electrically connected to the semiconductor substrate 710 through the through hole CH 71.
  • a through hole CH72 is formed in the insulating film 730, and a through hole CH73 is formed in the insulating film 740.
  • the semiconductor device 700 according to the seventh embodiment is different from the semiconductor device 600 in that the semiconductor device 700 further includes a protective film 791 covering the insulating film 740 (corresponding to a second insulating film).
  • the protective film 791 covers the inner side surface of the opening region facing the porous metal oxide film 780 of the insulating film 740. According to this, the protective film 791 can suppress the entry of moisture into the semiconductor device 700, and the deterioration of the semiconductor device 700 can be suppressed.
  • FIG. 17 is a cross-sectional view schematically showing the configuration of the semiconductor device according to the eighth embodiment.
  • the semiconductor device 800 includes a semiconductor substrate 810, insulating films 820, 830, and 840, a feeder 870, a porous metal oxide film 880, signal lines 831, 832, 841, and 842, and electrodes. Pads 833 and 843 and an element 861 are provided.
  • a connection portion 811 is provided in the semiconductor substrate 810, and the feeder 870 is electrically connected to the semiconductor substrate 810 through the through hole CH81.
  • a through hole CH 82 is formed in the insulating film 830, and a through hole CH 83 is formed in the insulating film 840.
  • the semiconductor device 800 according to the eighth embodiment is different from the semiconductor device 200 in that a back surface metal film 819 is further provided on the side of the second main surface 810B of the semiconductor substrate 810. According to this, the contact resistance between the power supply jig and the semiconductor substrate 810 can be reduced at the time of anodizing treatment. That is, power loss in the manufacturing process of the semiconductor device 800 can be reduced, and fluctuations in the density and size of the pores of the porous metal oxide film 880 can be suppressed.
  • FIG. 18A is a cross-sectional view schematically showing the configuration of the semiconductor device according to the ninth embodiment.
  • FIG. 18B is a cross-sectional view schematically showing another configuration example of the capacitor in the semiconductor device according to the ninth embodiment.
  • the semiconductor device 900 includes the semiconductor substrate 910, the insulating films 920, 930, 940, the feed line 970, the porous metal oxide film 980, the signal lines 931, 932, 941, 942, the electrodes. Pads 933 and 943 and an element 961 are provided. Further, the semiconductor substrate 910 is provided with a connection portion 911, and the feeder 970 is electrically connected to the semiconductor substrate 910 through the through hole CH 91. A through hole CH 92 is formed in the insulating film 930, and a through hole CH 93 is formed in the insulating film 940.
  • the semiconductor device 900 according to the ninth embodiment shown in FIG. 18A further includes a capacitor electrode 993 that forms an electrostatic capacitance with the feeder 970 using the porous metal oxide film 980 as a dielectric film. And is different.
  • the capacitor electrode 993 is provided on the opposite side of the porous metal oxide film 980 to the semiconductor substrate 910 side, and extends inside the plurality of pores of the porous metal oxide film 980.
  • the facing area of the counter electrode of the capacitor can be increased. That is, in the semiconductor device 900, the capacitance formed by the power supply line 970 and the capacitor electrode 993 can be increased.
  • An electrode pad 994 is provided on the capacitor electrode 993.
  • the electrode pad 994 is an external terminal electrically connected to an external circuit, similarly to the electrode pad 933 and the electrode pad 943, and is, for example, a bonding pad for wire bonding.
  • a voltage is applied to the capacitor electrode 993 through the electrode pad 994.
  • the electrode pad 994 may be omitted. That is, a voltage may be applied to the capacitor electrode 993 through a wiring formed in the semiconductor device 900.
  • the semiconductor device 900 may further include a dielectric film 996 and a capacitor electrode 998 on the capacitor electrode 993.
  • the capacitor electrode 993 corresponds to a first capacitor electrode.
  • a capacitance is formed between the capacitor electrode 993 and the capacitor electrode 998.
  • the capacitor electrode 998 corresponds to a second capacitor electrode.
  • the dielectric film 996 is provided on the side opposite to the semiconductor substrate 910 side of the capacitor electrode 993, and extends inside the plurality of pores of the porous metal oxide film 980. In other words, the dielectric film 996 faces the porous metal oxide film 980 with the capacitor electrode 993 interposed therebetween, and extends along the inner walls of the plurality of pores of the porous metal oxide film 980.
  • the capacitor electrode 998 is provided on the opposite side of the dielectric film 996 to the semiconductor substrate 910 side, and is opposed to the capacitor electrode 993 with the dielectric film 996 interposed therebetween.
  • the electrode pad 994 is provided on the capacitor electrode 998.
  • the dielectric film 996 can change its dielectric constant and film thickness. Therefore, in the semiconductor device 900, the electrostatic capacitance can be suitably adjusted while increasing the electrostatic capacitance formed by the capacitor electrode 993 and the capacitor electrode 998.
  • FIG. 19 is a cross-sectional view schematically showing the configuration of the semiconductor device according to the tenth embodiment.
  • the semiconductor device A00 Similar to the semiconductor device 400, the semiconductor device A00 according to the eleventh embodiment includes the semiconductor substrate A10, the insulating films A20, A30, A40, the feeder line A70, the porous metal oxide film A80, the signal lines A31, A32, A41, A42, and the electrodes. Pads A33 and A43, an element A61, and a protective film A91 are provided. Further, a connection portion A11 is provided on the semiconductor substrate A10, and the feed line A70 is electrically connected to the semiconductor substrate A10 through the through hole CHA1. A through hole CHA2 is formed in the insulating film A30, and a through hole CHA3 is formed in the insulating film A40.
  • the semiconductor device A00 according to the eleventh embodiment is different from the semiconductor device 400 in that a catalyst film A95 is further provided.
  • the catalyst film A95 is provided on the opposite side of the porous metal oxide film A80 to the semiconductor substrate A10 side, and adsorbs a gas.
  • the element A 61 is provided with a gas detection element that detects a temperature change according to the amount of adsorption of gas of the catalyst film A 95. According to this, it is possible to provide a semiconductor device A00 having a gas detection function.
  • the element A 61 is, for example, a circuit that measures a change in electrical resistivity of the resistor due to a temperature change.
  • an element A 61 for example, a Wheatstone bridge circuit can be used. By incorporating a power supply and current detection means into this, it is possible to measure a change in electrical resistivity.
  • the element A 61 (gas detection element) may be a semiconductor temperature sensor that detects a temperature change as a change in electrical characteristics.
  • a semiconductor element such as an FET or a TFT can be used. According to this, the temperature change can be detected with higher sensitivity.
  • the element A 61 may be, for example, a gas detection element that detects the heat of combustion when the gas adsorbed to the catalyst film A 95 is burned.
  • the element A 61 may be a gas detection element that detects reaction heat when a gas is adsorbed to the catalyst film A 95 or when the gas is released from the catalyst film A 95.
  • the element A61 (gas detection element) is provided between the semiconductor substrate A10 and the porous metal oxide film A80. According to this, the sensitivity of the gas detection element can be improved.
  • the catalyst film A95 is a continuous thin film extending along the surface inside the plurality of pores A81 of the porous metal oxide film A80. According to this, since the surface area of the porous metal oxide film A80 is increased, the surface area of the catalyst film A95 can be increased. Therefore, the sensitivity of the gas detection element can be improved.
  • FIG. 20 is a cross sectional view schematically showing a configuration of a catalyst film of a semiconductor device according to an eleventh embodiment.
  • the catalyst film B95 of the semiconductor device according to the twelfth embodiment is different from the catalyst film A95 in that the catalyst film B95 is formed in a plurality of islands on the surface inside the plurality of pores B81 of the porous metal oxide film B80. There is.
  • the catalyst film B95 according to the present embodiment can increase the surface area more than the catalyst film A95 of the semiconductor device according to the eleventh embodiment.
  • FIG. 21 is a cross-sectional view schematically showing a configuration of a catalyst film of a semiconductor device according to a twelfth embodiment.
  • the catalyst film C95 of the semiconductor device according to the twelfth embodiment is different from the catalyst film A95 in that it is formed in a plurality of islands on the surface outside the plurality of pores C81 of the porous metal oxide film C80. There is.
  • the catalyst film C95 is provided by the coating step, the wetting and spreading of the catalyst film C95 is restricted by the surface tension by the porous metal oxide film C80, and the catalyst film C95 is formed at the tip of the convex portion between the plurality of pores C81. Are formed like islands. According to this, the surface area of the catalyst film C95 can be increased as compared with the catalyst film provided in the form of a thin film on a plane.
  • FIG. 22 is a cross sectional view schematically showing a configuration of a semiconductor device according to a thirteenth embodiment.
  • the semiconductor device D00 includes the semiconductor substrate D10, the insulating films D20, D30, and D40, the feeder line D70, the porous metal oxide film D80, the signal lines D31, D32, D41, and D42, and the electrodes. Pads D33 and D43, an element D61, a protective film D91, and a catalyst film D95 are provided. Further, a connection portion D11 is provided on the semiconductor substrate D10, and the feed line D70 is electrically connected to the semiconductor substrate D10 through the through hole CHD1. A through hole CHD2 is formed in the insulating film D30, and a through hole CHD3 is formed in the insulating film D40.
  • the semiconductor device D00 according to the thirteenth embodiment is different from the semiconductor device A00 in that at least a part of the region of the semiconductor substrate D10 facing the porous metal oxide film D80 is removed. According to this, the heat transfer path can be reduced, and the heat capacity around the element D61 (gas detection element) and the catalyst film D95 can be reduced. Thereby, the sensitivity of the gas detection element can be improved.
  • slits SL are formed around the porous metal oxide film D80. The area inside the slit SL having the element D61 (gas detection element) and the catalyst film D95 is connected to and held by the bridge BR with respect to the area outside the slit SL.
  • the wires of the feed line D70, the signal line D31, etc. are connected through the bridge BR.
  • the heat transfer path can be reduced, and the heat capacity around the element D61 (gas detection element) and the catalyst film D95 can be reduced.
  • FIG. 23 is a cross sectional view schematically showing a configuration of the semiconductor device according to the fourteenth embodiment.
  • the semiconductor device E00 Similar to the semiconductor device A00, the semiconductor device E00 according to the fourteenth embodiment includes the semiconductor substrate E10, the insulating films E20, E30, E40, the feed line E70, the porous metal oxide film E80, the signal lines E31, E32, E41, E42, and the electrode. Pads E33 and E43, an element E61, a protective film E91, and a catalyst film E95 are provided. Further, a connection portion E11 is provided on the semiconductor substrate E10, and the feed line E70 is electrically connected to the semiconductor substrate E10 through the through hole CHE1. A through hole CHE2 is formed in the insulating film E30, and a through hole CHE3 is formed in the insulating film E40.
  • the semiconductor device E00 according to the fourteenth embodiment is different from the semiconductor device A00 in that the semiconductor device E00 includes an element E62.
  • the element E62 is a heating element capable of heating the catalyst film E95.
  • the heating element is, for example, a heater wire that converts electricity into heat.
  • the element E62 (heating element) can burn the gas adsorbed to the catalyst film E95.
  • the element E62 (heating element) can promote the adsorption reaction or desorption reaction between the catalyst film E95 and the gas. That is, the sensitivity of the element E61 (gas detection element) can be improved.
  • the element E62 (heating element) is provided between the element E61 (gas detection element) and the porous metal oxide film E80. According to this, the catalyst film E95 can be efficiently heated by the element E62 (heating element).
  • the semiconductor substrate 110 having the first main surface 110A and the second main surface 110B facing each other, and the semiconductor substrate 110 formed on the first main surface 110A side And the semiconductor substrate 110 has the connection portion 111 electrically connected to the porous metal oxide film 180 on the first major surface 110A side, and A semiconductor device 100 configured to provide a feeding path from the side of the two major surfaces 110B to the connection portion 111 on the side of the first major surface 110A is provided.
  • the semiconductor device in the manufacturing process of the semiconductor device, for example, since it is not necessary to provide the feed pad and the feed line on the first main surface side of the semiconductor substrate wafer, a semiconductor that can be produced for one semiconductor substrate wafer The number of devices can be increased. Further, in the semiconductor device according to the present embodiment, it is possible to suppress the fluctuation of the formation voltage due to the difference in the lengths of the respective feed lines that supply the formation voltage to the respective anodic oxide films. That is, in the semiconductor device, it is possible to suppress the fluctuation of the density and the size of the pores among the plurality of porous metal oxide films formed on the same semiconductor substrate wafer. From the above, it is possible to provide a semiconductor device capable of improving the manufacturing efficiency. Further, the adhesion strength of the porous metal oxide film can be improved in the semiconductor device according to the present embodiment, as compared with the configuration in which the formed porous metal oxide film is provided on the semiconductor device by transfer. Therefore, the reliability of the semiconductor device can be improved.
  • the plurality of pores 181 may open on the side of the porous metal oxide film 180 opposite to the side of the semiconductor substrate 110 and extend in a direction intersecting the first major surface 110A of the semiconductor substrate 110. According to this, it is possible to increase the surface area of the porous metal oxide film on the side opposite to the semiconductor substrate side.
  • the semiconductor device 100 further includes a first insulating film 120 provided between the semiconductor substrate 110 and the porous metal oxide film 180 and in which the through holes CH11 are formed.
  • the porous metal oxide film 180 is formed of the first insulating film 120. You may electrically connect with the connection part 111 through the through-hole CH11.
  • the porous metal oxide film is formed by power feeding from the second main surface side of the semiconductor substrate. be able to.
  • the insulating film may be omitted. That is, the porous metal oxide film may be provided on the semiconductor substrate or on the semiconductor layer of the multilayer substrate.
  • the electrical resistivity of the semiconductor substrate 110 may be 100 ⁇ ⁇ cm or less. According to this, when the external terminal is connected to the second main surface of the semiconductor substrate and the formation voltage is applied, power loss inside the semiconductor substrate can be reduced. Therefore, it is possible to suppress the variation in the density and size of the pores of the porous metal oxide film due to the position of each semiconductor substrate in the semiconductor substrate wafer.
  • connection portion 111 may have a high concentration region in which the impurity concentration is higher than that of the surroundings. According to this, the interface between the semiconductor substrate and the feeder can be in ohmic contact. That is, in the semiconductor device according to the present embodiment, the power loss at the interface between the semiconductor substrate and the feed line can be reduced.
  • the semiconductor device 100 may further include a first metal film provided with a feed line 170 electrically connecting the connection portion 111 and the porous metal oxide film 180. According to this, when the first main surface of the semiconductor substrate is viewed in plan, the connection portion can be provided on the outside of the porous metal oxide film. Therefore, elements, circuits, and the like can be provided between the semiconductor substrate and the porous metal oxide film.
  • the feed line 170 may be in contact with the surface of the porous metal oxide film 180 on the side of the semiconductor substrate 110. According to this, when forming the porous metal oxide film by anodizing the anodic oxide film, the formation voltage can be applied to the entire surface of the anodic oxide film on the side of the semiconductor substrate. It is possible to suppress the fluctuation of the formation voltage in Therefore, it is possible to suppress the fluctuation of the density and the size of the pores in the surface of the porous metal oxide film.
  • the feed line 570 may be in contact with the end of the porous metal oxide film 580. According to this, the surface area of the porous metal oxide film can be increased.
  • Semiconductor device 200 further includes electrode pads 233 and 243 provided on the first main surface 210A side of semiconductor substrate 210 and electrically connected to an external circuit, and porous metal oxide film 280 is included in electrode pads 233 and 243. May have an oxide of a metallic material. According to this, the manufacturing process of the semiconductor device can be simplified.
  • the porous metal oxide film 580 may have an oxide of a metal material included in the feeder 570. According to this, it is possible to simplify the manufacturing process of the semiconductor device by omitting the process of forming the anodic oxide film.
  • the first metal film may further include signal lines 232 and 242 electrically separated from the feed line 270 and electrically connected to an external circuit. According to this, the semiconductor substrate and the feeder can be grounded.
  • the semiconductor device 900 further includes a capacitor electrode 993 provided on the side opposite to the semiconductor substrate 910 side of the porous metal oxide film 980 and extending inside the plurality of pores, and the porous metal oxide film 980 is used as a dielectric film.
  • a capacitance may be formed between the feed line 970 and the capacitor electrode 993. According to the semiconductor device of the present embodiment, it is possible to increase the opposing area of the feed line corresponding to the opposing electrode of the capacitor and the capacitor electrode. Therefore, the capacitance formed by the feed line and the capacitor electrode can be increased.
  • the semiconductor device 900 is provided on the opposite side of the porous metal oxide film 980 to the semiconductor substrate 910 side, and the capacitor electrode 993 extending inside the plurality of pores and the semiconductor substrate 910 side of the first capacitor electrode 993
  • the device further includes a dielectric film 996 provided on the opposite side and extending inside the plurality of pores, and a second capacitor electrode 998 facing the first capacitor electrode 993 with the dielectric film 996 interposed therebetween, A capacitance may be formed between the capacitor electrode 993 and the second capacitor electrode 998. According to this, it is possible to change the dielectric constant and the film thickness of the dielectric film forming the capacitor. Therefore, in the semiconductor device according to the present embodiment, the electrostatic capacitance can be suitably adjusted while increasing the electrostatic capacitance formed by the first capacitor electrode and the second capacitor electrode.
  • the semiconductor device A00 is provided on the opposite side of the porous metal oxide film A80 to the semiconductor substrate A10 side, and a catalyst film A95 that adsorbs a gas, and a gas detection element A61 that detects a temperature change according to the amount of adsorption of the gas. May further be provided. According to this, a semiconductor device having a gas detection function can be provided.
  • the gas detection element A 61 may detect the heat of combustion when the gas adsorbed to the catalyst film A 95 is burned.
  • the gas detection element A 61 may detect the heat of reaction when the gas is adsorbed to the catalyst film A 95 or when the gas is released from the catalyst film A 95.
  • a step of preparing a semiconductor substrate Z10 having a first main surface Z10A and a second main surface Z10B opposed to each other, and anodizing on the first main surface Z10A side of the semiconductor substrate Z10 The step of providing the film Z89 and feeding power from the side of the second main surface Z10B of the semiconductor substrate Z10 causes the anodic oxidation film Z89 provided on the side of the first main surface Z10A of the semiconductor substrate Z10 to be anodically oxidized to Forming the porous metal oxide film Z80 having the pores Z81, and a method of manufacturing the semiconductor device Z00.
  • the semiconductor device it is not necessary to provide a feed pad or a feed line on the first main surface side of the semiconductor substrate wafer in the manufacturing process of the semiconductor device.
  • the number can be increased.
  • the adhesion strength of the porous metal oxide film can be improved in the manufacturing method of the semiconductor device according to the present embodiment. . Therefore, the reliability of the semiconductor device can be improved.
  • the plurality of pores Z81 may be opened on the side of the porous metal oxide film Z80 opposite to the side of the semiconductor substrate Z10, and may extend in the direction intersecting the first main surface Z10A of the semiconductor substrate Z10. According to this, it is possible to increase the surface area of the porous metal oxide film on the side opposite to the semiconductor substrate side.
  • the method of manufacturing the semiconductor device Z00 further includes a step of providing the first insulating film Z20 on the first main surface Z10A side of the semiconductor substrate Z10, and a step of providing the through hole CHZ1 in the first insulating film Z20, and anodizing
  • the anodic oxide film Z89 may be supplied with power from the semiconductor substrate Z10 through the through holes CHZ1.
  • the porous metal oxide film can be supplied by feeding power from the second main surface side of the semiconductor substrate. Can be formed.
  • the insulating film may be omitted. That is, the porous metal oxide film may be provided on the semiconductor substrate or on the semiconductor layer of the multilayer substrate.
  • the method of manufacturing the semiconductor device Z00 may further include the step of implanting an impurity into the semiconductor substrate Z10 from the first main surface Z10A side to form a high concentration region having a higher impurity concentration than the surroundings. According to this, the interface between the semiconductor substrate and the feeder can be in ohmic contact. That is, in the method of manufacturing a semiconductor device according to the present embodiment, it is possible to reduce the power loss at the interface between the semiconductor substrate and the feeder.
  • the method of manufacturing the semiconductor device Z00 may further include the step of providing a feed line Z70 for electrically connecting the semiconductor substrate Z10 and the porous metal oxide film Z80. According to this, when the first main surface of the semiconductor substrate is viewed in plan, the connection portion can be provided on the outside of the porous metal oxide film. Therefore, elements, circuits, and the like can be provided between the semiconductor substrate and the porous metal oxide film.
  • the method of manufacturing the semiconductor device A00 further includes a step of providing a gas detection element A61 for detecting a temperature change, and a step of providing a catalyst film A95 for adsorbing a gas on the opposite side of the porous metal oxide film A80 to the semiconductor substrate A10 side. You may have. According to this, a semiconductor device having a gas detection function can be provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electrochemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

半導体装置（１００）は、互いに対向する第１主面（１１０Ａ）及び第２主面（１１０Ｂ）を有する半導体基板（１１０）と、半導体基板（１１０）の第１主面（１１０Ａ）側に形成され、複数の細孔を有するポーラス金属酸化膜（１８０）と、を備えている。半導体基板（１１０）は、第１主面（１１０Ａ）側においてポーラス金属酸化膜（１８０）に電気的に接続された接続部（１１１）を有し、かつ、第２主面（１１０Ｂ）側から第１主面（１１０Ａ）側の接続部（１１１）に給電経路を提供するように構成されている。

Description

半導体装置及びその製造方法
　本発明は、ポーラス金属酸化膜を有する半導体装置及びその製造方法に関する。
　ポーラス金属酸化膜は、例えば、アルミニウムが酸性電解液中で陽極酸化する際に柱状の規則的な細孔構造を形成する自己組織化によって設けられる。このようなポーラス金属酸化膜は、増大した表面積や細孔の内部空間や高い規則性等を利用し、フィルタ、フォトニック結晶、記録媒体、センサ等への応用が検討されている。
　例えば、特許文献１には、支持基板に予め貫通孔を設けた後、支持基板に被陽極酸化膜を貼着し、貫通孔を通じて陽極酸化の陽極用導線を取り出し、支持基板の背面を吸着しながら被陽極酸化膜全体を陽極酸化液に浸漬して陽極酸化する、陽極酸化膜の製造方法が開示されている。
　しかしながら、陽極酸化用の支持基板の上に被陽極酸化膜を設けて陽極酸化する方法では、陽極酸化によって製造されたポーラス金属酸化膜（陽極酸化膜）を支持基板から剥離し、半導体装置等に転写する必要がある。また、被陽極酸化膜を備える半導体装置を支持基板に貼着したとしても、回路や素子等を設けるために内部に絶縁層を有する半導体装置では、同様の方法による陽極酸化膜の製造を行うことができない。
　例えば、特許文献２には、半導体装置の製造方法において、半導体装置の表面に所定のパターンにエッチングされた被陽極酸化膜を設ける工程と、被陽極酸化膜に陽極酸化処理を行ってポーラス金属酸化膜を形成する工程と、が開示されている。
特開昭６１－９９３３９号公報 特開平１１－００６８１１号公報
　しかしながら、特許文献２に記載の半導体装置の製造方法では、半導体基板ウェハの表面側において、陽極酸化の為の化成電圧を給電する給電パッドや、被陽極酸化膜と給電パッドを電気的に接続する給電線、等を設ける必要がある。このため、半導体基板ウェハの表面積当たりに製造可能な半導体装置の数が減少する。また、給電パッドと各々の被陽極酸化膜との距離、すなわち給電線の長さ、が異なると、陽極酸化の条件が各々の被陽極酸化膜で変動し、各々のポーラス金属酸化膜の品質が変動する。
　本発明はこのような事情に鑑みてなされたものであり、製造効率の改善を図ることが可能な半導体装置を提供することを目的とする。
　本発明の一態様に係る半導体装置は、互いに対向する第１主面及び第２主面を有する半導体基板と、半導体基板の第１主面側に形成され、複数の細孔を有するポーラス金属酸化膜と、を備え、半導体基板は、第１主面側においてポーラス金属酸化膜に電気的に接続された接続部を有し、かつ、第２主面側から第１主面側の接続部に給電経路を提供するように構成されている。
　本発明の他の一態様に係る半導体装置の製造方法は、互いに対向する第１主面及び第２主面を有する半導体基板を準備する工程と、半導体基板の第１主面側に被陽極酸化膜を設ける工程と、半導体基板の第２主面側から給電することによって、半導体基板の第１主面側に設けられた被陽極酸化膜を陽極酸化させて、複数の細孔を有するポーラス金属酸化膜を形成する工程と、を備える。
　本発明によれば、製造効率の改善を図ることが可能な半導体装置を提供することが可能となる。
図１は、第１実施形態に係る半導体装置の構成を概略的に示す断面図である。 図２は、第１実施形態に係る半導体装置の構成を概略的に示す平面図である。 図３は、第１実施形態に係る半導体装置の回路としての実装例を概略的に示す回路図である。 図４は、第１実施形態に係る半導体装置の製造方法のうち、被陽極酸化膜を形成する工程を概略的に示すフローチャートである。 図５は、第１実施形態に係る半導体装置の製造方法のうち、陽極酸化する工程を概略的に示すフローチャートである。 図６は、絶縁膜を設ける工程を概略的に示す断面図である。 図７は、高濃度領域を設ける工程を概略的に示す断面図である。 図８は、被陽極酸化膜を設ける工程を概略的に示す断面図である。 図９は、被陽極酸化膜に複数の凹部を設ける工程を概略的に示す断面図である。 図１０は、半導体基板ウェハを割断して、複数の半導体装置へと個片化する工程を概略的に示す断面図である。 図１１は、第２実施形態に係る半導体装置の構成を概略的に示す断面図である。 図１２は、第３実施形態に係る半導体装置の構成を概略的に示す断面図である。 図１３は、第４実施形態に係る半導体装置の構成を概略的に示す断面図である。 図１４は、第５実施形態に係る半導体装置の構成を概略的に示す断面図である。 図１５は、第６実施形態に係る半導体装置の構成を概略的に示す断面図である。 図１６は、第７実施形態に係る半導体装置の構成を概略的に示す断面図である。 図１７は、第８実施形態に係る半導体装置の構成を概略的に示す断面図である。 図１８Ａは、第９実施形態に係る半導体装置の構成を概略的に示す断面図である。 図１８Ｂは、第９実施形態に係る半導体装置におけるキャパシタの他の構成例を概略的に示す断面図である。 図１９は、第１０実施形態に係る半導体装置の構成を概略的に示す断面図である。 図２０は、第１１実施形態に係る半導体装置の触媒膜の構成を概略的に示す断面図である。 図２１は、第１２実施形態に係る半導体装置の触媒膜の構成を概略的に示す断面図である。 図２２は、第１３実施形態に係る半導体装置の構成を概略的に示す断面図である。 図２３は、第１４実施形態に係る半導体装置の構成を概略的に示す断面図である。
　以下、図面を参照しながら本発明の実施形態について説明する。但し、第２実施形態以降の各実施形態において、第１実施形態と同一又は類似の構成要素は、第１実施形態と同一又は類似の符号で表し、詳細な説明を適宜省略する。また、第２実施形態以降の各実施形態において得られる効果について、第１実施形態と同様のものについては説明を適宜省略する。各実施形態の図面は例示であり、各部の寸法や形状は模式的なものであり、本願発明の技術的範囲を当該実施形態に限定して解するべきではない。
　各々の図面には、各々の図面相互の関係を明確にし、各部材の位置関係を理解する助けとするために、便宜的にＸ軸、Ｙ軸、及びＺ軸からなる直交座標系（ＸＹＺ座標系）を付すことがある。この場合、例えば、Ｘ軸と平行な方向を「Ｘ軸方向」と呼ぶこととする。他の軸と平行な方向についても同様とする。以下の説明において、Ｚ軸正方向側を上（上方）と呼ぶこととする。なお、Ｘ軸方向は、矢印の正方向に限定されず、矢印とは反対の負方向も含むものとする。また、Ｘ軸及びＹ軸によって特定される面と平行な面を「ＸＹ面」と呼ぶこととし、以下、他の軸によって特定される面と平行な面についても同様とする。
　＜第１実施形態＞
　まず、図１及び図２を参照しつつ、本発明の第１実施形態に係る半導体装置１００の構成について説明する。図１は、第１実施形態に係る半導体装置の構成を概略的に示す断面図である。図２は、第１実施形態に係る半導体装置の構成を概略的に示す平面図である。
　半導体装置１００は、例えば、回路や素子等を備えた集積回路に相当する。半導体装置１００は、半導体基板１１０、絶縁膜１２０、給電線１７０、及びポーラス金属酸化膜１８０を備えている。
　半導体基板１１０は、ＸＹ面と平行な第１主面１１０Ａ及び第２主面１１０Ｂを有している。第１主面１１０ＡはＺ軸正方向側の主面であり、第２主面１１０ＢはＺ軸負方向側の主面である。第１主面１１０Ａの法線方向から視たとき、半導体基板１１０は矩形状である。但し、半導体基板１１０の形状は上記に限定されるものではなく、多角形状、円形状、楕円状、又はこれらを組み合わせた形状であってもよい。
　半導体基板１１０は、陽極酸化処理の際に、半導体基板１１０の第１主面１１０Ａ側に設けられる陽極へと化成電圧を給電するための外部端子が接続される給電パッドとして機能する。具体的には、製造工程において、半導体基板１１０の第１主面１１０Ａ側には被陽極酸化膜が設けられ、半導体基板１１０の第２主面１１０Ｂ側に接続された外部端子から給電される。こうして、被陽極酸化膜が陽極酸化され、半導体基板１１０の第１主面１１０Ａ側に陽極酸化膜であるポーラス金属酸化膜１８０が形成される。このように半導体基板１１０の第２主面１１０Ｂから第１主面１１０Ａに給電するため、半導体基板１１０は、第１主面１１０Ａ側においてポーラス金属酸化膜１８０に電気的に接続された接続部１１１を有し、第２主面１１０Ｂ側から第１主面１１０Ａ側の接続部１１１に給電経路を提供するように構成されている。
　ここで、半導体装置１００を、半導体基板ウェハの第１主面側に設けられた給電パッドから導出される複数の給電線を通して複数の被陽極酸化膜に化成電圧を給電して形成される半導体装置と比較する。すなわち、半導体基板に接続部が設けられておらず、第１主面側においてポーラス金属酸化膜に電気的に接続された給電線のみが残留する半導体装置と比較する。本実施形態によれば、例えば、半導体基板ウェハの第１主面側に給電パッドや給電線を設けなくてもよいため、半導体基板ウェハ１枚に対して製造可能な半導体装置１００の数を増加させることができる。また、半導体装置１００においては、各々の被陽極酸化膜に化成電圧を供給する各々の給電線の長さの違いによる、化成電圧の変動を抑制することができる。つまり、半導体装置１００においては、同一の半導体基板ウェハに形成される複数のポーラス金属酸化膜間での細孔の密度や寸法の変動を抑制することができる。以上のことから、製造効率を改善することが可能な半導体装置１００を提供することができる。また、ポーラス金属酸化膜が半導体装置に転写によって設けられる構成と比較して、半導体装置１００においては、ポーラス金属酸化膜１８０の密着強度を向上させることができる。したがって、半導体装置１００の信頼性の改善を図ることが可能である。
　半導体基板１１０は、例えばｐ型又はｎ型のシリコン基板によって形成されている。半導体基板１１０の材料は特に限定されるものではなく、シリコンカーバイド（ＳｉＣ）、ガリウム砒素（ＧａＡｓ）、等の化合物半導体基板によって形成されてもよい。半導体基板１１０は、第２主面１１０Ｂに半導体を有する基板であれば上記に限定されるものではなく、例えばＳＯＩ（Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板であってもよい。半導体基板１１０の電気抵抗率は、１００Ω・ｃｍ以下であることが望ましい。これによれば、半導体基板１１０の第２主面１１０Ｂに外部端子を接続して化成電圧を印加する際に、半導体基板１１０内部での電力損失を低減することができる。したがって、半導体基板ウェハ内における各々の半導体基板１１０の位置による、ポーラス金属酸化膜１８０の細孔の密度や寸法の変動を抑制することができる。
　接続部１１１は、半導体基板１１０の第１主面１１０Ａにおいて、周囲よりも電気抵抗率の低い領域を有しているのが望ましい。例えば、半導体基板１１０がシリコン基板である場合、接続部１１１は、不純物濃度が周囲よりも高い高濃度領域を有している。これによれば、半導体基板１１０と給電線１７０との界面をオーミック接触とすることができる。つまり、半導体装置１００の製造工程においては、半導体基板１１０と給電線１７０との界面における電力ロスを低減することができる。
　絶縁膜１２０は、半導体基板１１０とポーラス金属酸化膜１８０との間に設けられている。絶縁膜１２０は、例えば、半導体基板１１０の第１主面１１０Ａを覆っている。絶縁膜１２０は、例えば、シリコン酸化物（ＳｉＯ2）、シリコン窒化物（ＳｉＮ）、アルミナ（Ａｌ2Ｏ3）、等によって設けられる。絶縁膜１２０は、ＰＶＤ（Ｐｈｙｓｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法やＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法によって設けられる。絶縁膜１２０は、半導体基板１１０の熱酸化によって設けられてもよい。例えば、半導体基板１１０がシリコン基板である場合、半導体基板１１０を熱酸化することによりシリコン酸化物である絶縁膜１２０を設けることができる。
　絶縁膜１２０には、貫通孔ＣＨ１１が形成されている。貫通孔ＣＨ１１は、絶縁膜１２０をＺ軸方向に貫通している。貫通孔ＣＨ１１は、半導体基板１１０の第１主面１１０Ａを平面視したとき、接続部１１１と重なっている。つまり、ポーラス金属酸化膜１８０は、貫通孔ＣＨ１１を通して、半導体基板１１０の接続部１１１と電気的に接続されている。このように、半導体基板１１０とポーラス金属酸化膜１８０との間に絶縁膜１２０が設けられたとしても、半導体装置１００においては、半導体基板１１０の第２主面１１０Ｂ側からの給電によりポーラス金属酸化膜１８０を形成することができる。図３に示した例では、貫通孔１１はポーラス金属酸化膜１８０と重なっているが、ポーラス金属酸化膜１８０の外側にあってもよい。なお、絶縁膜１２０は省略されてもよい。つまり、ポーラス金属酸化膜１８０は、半導体基板１１０の上、又は多層基板の半導体層の上に設けられてもよい。
　給電線１７０は、接続部１１１とポーラス金属酸化膜１８０とを電気的に接続している。給電線１７０は、第１金属膜の一部に相当し、絶縁膜１２０の上、及び貫通孔ＣＨ１１の内部に設けられている。給電線１７０を備えることで、半導体基板１１０の第１主面１１０Ａを平面視したときに、ポーラス金属酸化膜１８０の外側に接続部１１１を設けることができる。したがって、半導体基板１１０とポーラス金属酸化膜１８０との間に素子や回路等を設けることができる。給電線１７０は、半導体基板１１０の接続部１１１に接触し、ポーラス金属酸化膜１８０の半導体基板１１０側の面に接触している。つまり、半導体基板１１０の第１主面１１０Ａを平面視したとき、給電線１７０がポーラス金属酸化膜１８０と重なっている。このため、被陽極酸化膜を陽極酸化してポーラス金属酸化膜１８０を形成するとき、被陽極酸化膜の面内における化成電圧の変動を抑制することができる。したがって、ポーラス金属酸化膜１８０の面内における細孔の密度や寸法の変動を抑制することができる。
　給電線１７０は、Ａｌ，Ｃｕ，Ｔｉ，Ｔａ、等を備えている。給電線１７０は、単層構造でも多層構造でもよい。多層構造の場合、給電線１７０は、例えば、絶縁膜１２０側にＴｉ，ＴｉＮ，Ｔａ，ＴａＮ、等を有するバリア層を備え、反対側には同様のキャップ層を備えている。バリア層とキャップ層との間には、Ｗ，Ａｌ，Ｃｕ、等を有する導電層を備えている。
　ポーラス金属酸化膜１８０は、半導体基板１１０の第１主面１１０Ａ側に形成されている。ポーラス金属酸化膜１８０は、複数の細孔１８１を有する。複数の細孔１８１は、ポーラス金属酸化膜１８０において半導体基板１１０側とは反対側に開口し、Ｚ軸方向に延在している。これによれば、ポーラス金属酸化膜１８０の半導体基板１１０側とは反対側の表面積を増大させることができる。複数の細孔１８１は、例えば、ＸＹ面と平行な方向に規則的に配列している。複数の細孔１８１それぞれの開口形状は、半導体基板１１０の第１主面１１０Ａを平面視したとき、例えば六角形状である。複数の細孔１８１それぞれの開口形状は、上記に限定されるものではなく、三角形や四角形等の多角形状、円形状、楕円形状、及びこれらの組み合わせであってもよい。
　ポーラス金属酸化膜１８０の例としては、アルミニウム酸化物（Ａｌ2Ｏ3）、タンタル酸化物（Ｔａ2Ｏ5）、チタン酸化物（ＴｉＯ2）、ジルコニウム酸化物（ＺｒＯ2）、シリコン酸化物、スズ酸化物、亜鉛酸化物、タングステン酸化物等の陽極酸化膜を挙げることができる。但し、ポーラス金属酸化膜１８０は上記に限定されるものではなく、その他の陽極酸化膜であってもよい。例えば、ポーラス金属酸化膜１８０は、ＡｌＳｉ、ＡｌＣｕ、ＡｌＳｉＣｕ、等の合金の陽極酸化膜であってもよい。
　次に、図３～図１０を参照しつつ、第１実施形態に係る半導体装置１００の製造方法について説明する。図３は、第１実施形態に係る半導体装置の回路としての実装例を概略的に示す回路図である。図４は、第１実施形態に係る半導体装置の製造方法のうち、被陽極酸化膜を形成する工程を概略的に示すフローチャートである。図５は、第１実施形態に係る半導体装置の製造方法のうち、陽極酸化する工程を概略的に示すフローチャートである。図６は、絶縁膜を設ける工程を概略的に示す断面図である。図７は、高濃度領域を設ける工程を概略的に示す断面図である。図８は、被陽極酸化膜を設ける工程を概略的に示す断面図である。図９は、被陽極酸化膜に複数の凹部を設ける工程を概略的に示す断面図である。図１０は、半導体基板ウェハを割断して、複数の半導体装置へと個片化する工程を概略的に示す断面図である。
　まず、半導体基板Ｚ１０を準備する（Ｓ１１）。ここで、互いに対向する第１主面Ｚ１０Ａ及び第２主面Ｚ１０Ｂを有する半導体基板Ｚ１０を準備する。半導体基板Ｚ１０は、複数の半導体装置を形成することが可能な集合基板に相当し、半導体基板ウェハや、半導体基板ウェハを分割したものが用いられる。半導体基板Ｚ１０は、一般的な半導体基板ウェハの形成工程によって準備される。
　次に、絶縁膜Ｚ２０を設ける（Ｓ１２）。絶縁膜Ｚ２０は、半導体基板Ｚ１０の第１主面Ｚ１０Ａ側に設けられる。図５に示すように、絶縁膜Ｚ２０は、半導体基板Ｚ１０の第１主面Ｚ１０Ａを覆う。絶縁膜Ｚ２０は、ＰＶＤ法、ＣＶＤ法、熱酸化処理、等によって設けられる。なお、先に絶縁膜Ｚ２０を準備し、絶縁膜Ｚ２０の上に半導体基板Ｚ１０を設けてもよい。例えば、絶縁膜Ｚ２０の上に、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ　Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ　Ｓｉｌｉｃｏｎ）等の半導体薄膜を半導体基板Ｚ１０として設けてもよい。
　次に、絶縁膜Ｚ２０に貫通孔ＣＨＺ１を形成する（Ｓ１３）。まず、絶縁膜Ｚ２０を覆うようにレジストＺ０１を設ける。次に、図６に示すように、貫通孔ＣＨＺ１に対応する開口部をレジストＺ０１にパターニングする。次に、レジストＺ０１をマスクとして用い、絶縁膜Ｚ２０をエッチングする。
　次に、半導体基板Ｚ１０にイオン注入する（Ｓ１４）。半導体基板Ｚ１０の第１主面Ｚ１０Ａ側から不純物イオンを注入する。このとき、絶縁膜Ｚ２０をマスクとして用い、貫通孔ＣＨＺ１を通して接続部Ｚ１１に不純物イオンを注入する。これによって、接続部Ｚ１１を高濃度領域とすることができる。なお、接続部Ｚ１１の形成方法は、電気抵抗率を低下させることができれば上記の方法に限定されず、エキシマレーザ照射、プラズマ処理、等を利用してもよい。
　次に、給電線Ｚ７０を設ける（Ｓ１５）。給電線Ｚ７０は、絶縁膜Ｚ２０の上に設けられる。このとき、給電線Ｚ７０は、貫通孔ＣＨＺ１の内部を埋めて、接続部Ｚ１１に接触する。なお、接続部Ｚ１１の内部はビア電極によって埋められてもよい。このような構成においては、給電線Ｚ７０は、ビア電極を通して接続部Ｚ１１と電気的に接続される。また、このような構成においては、絶縁膜Ｚ２０のＺ軸方向に沿った厚みが大きい場合であっても、給電線Ｚ７０と半導体基板Ｚ１０との間での電気的接続の断線を抑制することができる。
　次に、被陽極酸化膜Ｚ８９を設ける（Ｓ１６）。被陽極酸化膜Ｚ８９は、給電線Ｚ７０の上に設けられる。被陽極酸化膜Ｚ８９の材料は、陽極酸化処理によってポーラス金属酸化膜を形成するものであれば特に限定されるものではなく、例えば、Ａｌ，Ｔａ，Ｔｉ，Ｚｒ，Ｓｎ，Ｚｎ，ＡｌＳｉ，ＡｌＣｕ，ＡｌＳｉＣｕ、等によって設けられる。給電線Ｚ７０及び被陽極酸化膜Ｚ８９は、パターニングされる。図７に示した例では、給電線Ｚ７０及び被陽極酸化膜Ｚ８９は、レジストＺ０２を用いたエッチングによってパターニングされる。給電線Ｚ７０及び被陽極酸化膜Ｚ８９は、一括して同じパターンにエッチングされてもよく、それぞれ異なるパターンにエッチングされてもよい。
　次に、被陽極酸化膜Ｚ８９に複数の凹部ＳＴを形成する（Ｓ２１）。図８に示すように、複数の凹部ＳＴは、被陽極酸化膜Ｚ８９の半導体基板Ｚ１０側とは反対側に設けられる。複数の凹部ＳＴは、ポーラス金属酸化膜の複数の細孔の開始点に相当する。つまり、複数の細孔は、複数の凹部ＳＴからＺ軸方向に沿って形成される。複数の凹部ＳＴは、モールドを被陽極酸化膜Ｚ８９に押し付けて、モールド表面の凹凸を転写することによって形成される。このように予め被陽極酸化膜Ｚ８９に複数の凹部ＳＴを設けることを、テクスチャリング処理と称する。テクスチャリング処理を施すことによって、ポーラス金属酸化膜の複数の細孔の規則性を高めることができる。複数の凹部ＳＴの形状や配列によって、ポーラス金属酸化膜の複数の細孔の形状や配列を制御することができる。なお、被陽極酸化膜Ｚ８９に複数の凹部ＳＴを形成する工程は省略してもよい。このような場合であっても、陽極酸化処理の条件を好適に設定することで、ポーラス金属酸化膜には自己組織化によって複数の細孔が形成される。
　次に、レジストＺ０３をパターニングする（Ｓ２２）。レジストＺ０３は、陽極酸化処理の時に被陽極酸化膜Ｚ８９の側面や給電線Ｚ７０の電解液との接触を防ぐためのものであり、被陽極酸化膜Ｚ８９とＺ軸方向で対向する領域において開口している。
　次に、給電治具をセットする（Ｓ２３）。給電治具は、半導体基板Ｚ１０の第２主面１０Ｂに接続される。給電治具は、半導体基板Ｚ１０と外部電源を電気的に接続するとともに、エアチャック等によって半導体基板Ｚ１０を保持する。
　次に、被陽極酸化膜Ｚ８９の表面を電解液に浸漬する（Ｓ２４）。例えば、被陽極酸化膜Ｚ８９がＡｌ、ＡｌＳｉ、ＡｌＣｕ、ＡｌＳｉＣｕの場合、電解液は硫酸、シュウ酸、リン酸などを用いることができる。
　次に、陽極酸化処理を行う（Ｓ２５）。被陽極酸化膜Ｚ８９に陽極として５～１００Ｖの化成電圧を給電する事で、直径５～２００ｎｍの細孔を持つポーラス金属酸化膜Ｚ８０を形成することができる。その後、ポーラス金属酸化膜Ｚ８０をリン酸などのアルミナを溶解させる事のできる溶液に浸漬することにより、所望の大きさまで細孔の直径を拡大することもできる。なお、給電方法としては直流法だけでなく、交流法や交直重畳法やパルス法を適用することもできる。
　次に、レジストを除去する（Ｓ２６）。レジストＺ０３を除去した後、半導体基板Ｚ１０をダイシングラインＢＬに沿って切断し、複数の半導体装置Ｚ００へと個片化する。半導体基板Ｚ１０の切断方法は、ダイシングソーによるものでもよく、レーザを利用したステルスダイシングであってもよい。
　次に、図１１を参照しつつ、第２実施形態に係る半導体装置２００の構成について説明する。図１１は、第２実施形態に係る半導体装置の構成を概略的に示す断面図である。
　第２実施形態に係る半導体装置２００は、半導体装置１００と同様、半導体基板２１０、絶縁膜２２０、給電線２７０、及びポーラス金属酸化膜２８０を備えている。また、半導体基板２１０には接続部２１１が設けられ、給電線２７０は貫通孔ＣＨ２１を通して半導体基板２１０と電気的に接続されている。
　第２実施形態に係る半導体装置２００は、絶縁膜２３０，２４０、信号線２３１，２３２，２４１，２４２、電極パッド２３３，２４３、及び素子２６１を備えている点で、半導体装置１００と相違している。
　絶縁膜２３０は、絶縁膜２２０とポーラス金属酸化膜２８０との間に設けられている。絶縁膜２３０は、絶縁膜２２０の上に設けられている。絶縁膜２４０は、絶縁膜２３０とポーラス金属酸化膜２８０との間に設けられている。絶縁膜２４０は、絶縁膜２３０の上に設けられている。絶縁膜２３０には貫通孔ＣＨ２２が形成され、絶縁膜２４０には貫通孔ＣＨ２３が形成されている。貫通孔ＣＨ２２は絶縁膜２４０も貫通している。なお、貫通孔ＣＨ２１は、絶縁膜２３０及び絶縁膜２４０も貫通している。
　信号線２３１，２３２，２４１，２４２は、半導体装置２００への入力信号、又は半導体装置２００からの出力信号を伝達する。信号線２３１は絶縁膜２２０と絶縁膜２３０との間に設けられ、信号線２３２は貫通孔ＣＨ２２の内部及び絶縁膜２４０の上に設けられている。信号線２３２は、外部回路に電気的に接続される。信号線２３１は、貫通孔ＣＨ２２において、信号線２３２と電気的に接続されている。信号線２４１は絶縁膜２３０と絶縁膜２４０との間に設けられ、信号線２４２は貫通孔ＣＨ２３の内部及び絶縁膜２４０の上に設けられている。信号線２４２は、外部回路に電気的に接続される。信号線２４１は、貫通孔ＣＨ２３において、信号線２４２と電気的に接続されている。給電線２７０、信号線２３２、及び信号線２４２は、それぞれ第１金属膜の一部に相当する。給電線２７０、信号線２３２、及び信号線２４２は、同じ工程によって同時に設けることができる。但し、給電線２７０、信号線２３２、及び信号線２４２は、それぞれ、互いに電気的に分離されている。これによれば、半導体基板２１０及び給電線２７０を接地することができる。
　電極パッド２３３は、外部回路と電気的に接続するための接続端子であり、信号線２３２の上に設けられている。電極パッド２４３は、外部回路と電気的に接続するための接続端子であり、信号線２４２の上に設けられている。電極パッド２３３及び電極パッド２４３は、例えばワイヤボンディングによって外部回路と接続されるため、ボンディングワイヤとの密着性が良好な材料によって構成されることが望ましい。ポーラス金属酸化膜２８０の陽極酸化前の被陽極酸化膜は、電極パッド２３３及び電極パッド２４３と同層の金属膜として形成されてもよい。つまり、被陽極酸化膜は、電極パッド２３３及び電極パッド２４３と同じ工程によって同時に設けられる。そして、被陽極酸化膜だけが陽極酸化され、ポーラス金属酸化膜２８０となってもよい。このとき、ポーラス金属酸化膜２８０は、電極パッド２３３及び電極パッド２４３に含まれる金属材料の酸化物を有することとなる。これによれば、半導体装置の製造工程を簡略化することができる。
　素子２６１は、絶縁膜２２０と絶縁膜２３０との間に設けられ、信号線２３１に電気的に接続されている。素子２６１は、例えば、半導体基板２１０とポーラス金属酸化膜２８０との間に設けられている。素子２６１は、レジスタ、インダクタ、キャパシタ、ダイオード、ＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）等の回路素子、半導体素子、等の各種素子、又はこれらを組み合わせた回路である。このように、半導体装置２００によれば、積層によって集積された回路基板に直接ポーラス金属酸化膜２８０を形成することができる。
　半導体装置２００においては、半導体基板２１０とポーラス金属酸化膜２８０との間に絶縁膜がさらに積層されてもよい。また、半導体装置２００においては、半導体基板２１０とポーラス金属酸化膜２８０との間に、半導体膜や金属膜がさらに積層されてもよい。
　次に、図１２を参照しつつ、第３実施形態に係る半導体装置３００の構成について説明する。図１２は、第３実施形態に係る半導体装置の構成を概略的に示す断面図である。
　第３実施形態に係る半導体装置３００は、半導体装置２００と同様、半導体基板３１０、絶縁膜３２０，３３０，３４０、給電線３７０、ポーラス金属酸化膜３８０、信号線３３１，３３２，３４１，３４２、電極パッド３３３，３４３、及び素子３６１を備えている。また、半導体基板３１０には接続部３１１が設けられ、給電線３７０は貫通孔ＣＨ３１を通して半導体基板３１０と電気的に接続されている。絶縁膜３３０には貫通孔ＣＨ３２が形成され、絶縁膜３４０には貫通孔ＣＨ３３が形成されている。
　第３実施形態に係る半導体装置３００は、素子３６２，３６３を備えている点で、半導体装置２００と相違している。素子３６２は、絶縁膜３３０と絶縁膜３４０との間に設けられ、信号線３４１と電気的に接続されている。素子３６３は、絶縁膜３４０の上に設けられている。図１２に示すように、半導体基板３１０の第１主面３１０Ａを平面視したとき、素子３６２，３６３は、ポーラス金属酸化膜３８０の外側に設けられてもよい。このような半導体装置３００においても、半導体装置２００と同様の効果を得ることができる。
　次に、図１３を参照しつつ、第４実施形態に係る半導体装置４００の構成について説明する。図１３は、第４実施形態に係る半導体装置の構成を概略的に示す断面図である。
　第４実施形態に係る半導体装置４００は、半導体装置２００と同様、半導体基板４１０、絶縁膜４２０，４３０，４４０、給電線４７０、ポーラス金属酸化膜４８０、信号線４３１，４３２，４４１，４４２、電極パッド４３３，４４３、及び素子４６１を備えている。また、半導体基板４１０には接続部４１１が設けられ、給電線４７０は貫通孔ＣＨ４１を通して半導体基板４１０と電気的に接続されている。絶縁膜４３０には貫通孔ＣＨ４２が形成され、絶縁膜４４０には貫通孔ＣＨ４３が形成されている。
　第４実施形態に係る半導体装置４００は、ポーラス金属酸化膜４８０の端部の少なくとも一部を覆う保護膜４９１をさらに備える点で、半導体装置２００と相違している。これによれば、保護膜４９１が半導体装置４００への水分の侵入を抑制し、半導体装置４００の劣化を抑制することができる。
　次に、図１４を参照しつつ、第５実施形態に係る半導体装置５００の構成について説明する。図１４は、第５実施形態に係る半導体装置の構成を概略的に示す断面図である。
　第５実施形態に係る半導体装置５００は、半導体装置２００と同様、半導体基板５１０、絶縁膜５２０，５３０，５４０、給電線５７０、ポーラス金属酸化膜５８０、信号線５３１，５３２，５４１，５４２、電極パッド５３３，５４３、及び素子５６１を備えている。また、半導体基板５１０には接続部５１１が設けられ、給電線５７０は貫通孔ＣＨ５１を通して半導体基板５１０と電気的に接続されている。絶縁膜５３０には貫通孔ＣＨ５２が形成され、絶縁膜５４０には貫通孔ＣＨ５３が形成されている。
　第５実施形態に係る半導体装置５００は、給電線５７０がポーラス金属酸化膜５８０の端部に接触している点で、半導体装置２００と相違している。ポーラス金属酸化膜５８０は、例えば絶縁膜５４０に接触している。これによれば、ポーラス金属酸化膜５８０の表面積を増大させることができる。このようなポーラス金属酸化膜５８０は、例えば給電線５７０の一部を陽極酸化膜として陽極酸化させることで形成することができる。つまり、ポーラス金属酸化膜５８０は、給電線５７０に含まれる金属材料の酸化物を有する。これによれば、被陽極酸化膜の形成工程を省略することで、半導体装置５００の製造工程を簡略化することができる。
　次に、図１５を参照しつつ、第６実施形態に係る半導体装置６００の構成について説明する。図１５は、第６実施形態に係る半導体装置の構成を概略的に示す断面図である。
　第６実施形態に係る半導体装置６００は、半導体装置２００と同様、半導体基板６１０、絶縁膜６２０，６３０，６４０、給電線６７０、ポーラス金属酸化膜６８０、信号線６３１，６３２，６４１，６４２、電極パッド６３３，６４３、及び素子６６１を備えている。また、半導体基板６１０には接続部６１１が設けられ、給電線６７０は貫通孔ＣＨ６１を通して半導体基板６１０と電気的に接続されている。絶縁膜６３０には貫通孔ＣＨ６２が形成され、絶縁膜６４０には貫通孔ＣＨ６３が形成されている。
　第６実施形態に係る半導体装置６００は、給電線６７０が絶縁膜６３０と絶縁膜６４０との間に設けられ、ＸＹ面と平行な方向に沿ってポーラス金属酸化膜６８０と絶縁膜６４０が並んでいる点で、半導体装置２００と相違している。このとき、給電線６７０及び信号線６４１は、絶縁膜６３０（第１絶縁膜に相当する。）の半導体基板６１０側とは反対側に設けられた第１金属膜に相当する。そして、信号線６３２及び信号線６４２は、絶縁膜６４０（第２絶縁膜に相当する。）の半導体基板６１０側とは反対側に設けられた第２金属膜に相当する。本実施形態に係る半導体装置６００によれば、ポーラス金属酸化膜６８０よりも半導体基板６１０から離れた層にも素子や回路等を集積することができる。なお、ポーラス金属酸化膜６８０は、キャパシタ等の素子を構成し、絶縁膜６４０によって覆われてもよい。
　次に、図１６を参照しつつ、第７実施形態に係る半導体装置７００の構成について説明する。図１６は、第７実施形態に係る半導体装置の構成を概略的に示す断面図である。
　第７実施形態に係る半導体装置７００は、半導体装置６００と同様、半導体基板７１０、絶縁膜７２０，７３０，７４０、給電線７７０、ポーラス金属酸化膜７８０、信号線７３１，７３２，７４１，７４２、電極パッド７３３，７４３、及び素子７６１を備えている。また、半導体基板７１０には接続部７１１が設けられ、給電線７７０は貫通孔ＣＨ７１を通して半導体基板７１０と電気的に接続されている。絶縁膜７３０には貫通孔ＣＨ７２が形成され、絶縁膜７４０には貫通孔ＣＨ７３が形成されている。
　第７実施形態に係る半導体装置７００は、絶縁膜７４０（第２絶縁膜に相当する。）を覆う保護膜７９１をさらに備える点で、半導体装置６００と相違している。保護膜７９１は、絶縁膜７４０のポーラス金属酸化膜７８０と対向する開口領域の内側面を覆っている。これによれば、保護膜７９１が半導体装置７００への水分の侵入を抑制し、半導体装置７００の劣化を抑制することができる。
　次に、図１７を参照しつつ、第８実施形態に係る半導体装置８００の構成について説明する。図１７は、第８実施形態に係る半導体装置の構成を概略的に示す断面図である。
　第８実施形態に係る半導体装置８００は、半導体装置２００と同様、半導体基板８１０、絶縁膜８２０，８３０，８４０、給電線８７０、ポーラス金属酸化膜８８０、信号線８３１，８３２，８４１，８４２、電極パッド８３３，８４３、及び素子８６１を備えている。また、半導体基板８１０には接続部８１１が設けられ、給電線８７０は貫通孔ＣＨ８１を通して半導体基板８１０と電気的に接続されている。絶縁膜８３０には貫通孔ＣＨ８２が形成され、絶縁膜８４０には貫通孔ＣＨ８３が形成されている。
　第８実施形態に係る半導体装置８００は、半導体基板８１０の第２主面８１０Ｂ側に裏面金属膜８１９をさらに備える点で、半導体装置２００と相違している。これによれば、陽極酸化処理のとき、給電治具と半導体基板８１０との間での接触抵抗を低減することができる。つまり、半導体装置８００の製造工程における電力損失を低減し、ポーラス金属酸化膜８８０の細孔の密度や寸法の変動を抑制することができる。
　次に、図１８Ａ及び図１８Ｂを参照しつつ、第９実施形態に係る半導体装置９００の構成について説明する。図１８Ａは、第９実施形態に係る半導体装置の構成を概略的に示す断面図である。図１８Ｂは、第９実施形態に係る半導体装置におけるキャパシタの他の構成例を概略的に示す断面図である。
　第９実施形態に係る半導体装置９００は、半導体装置６００と同様、半導体基板９１０、絶縁膜９２０，９３０，９４０、給電線９７０、ポーラス金属酸化膜９８０、信号線９３１，９３２，９４１，９４２、電極パッド９３３，９４３、及び素子９６１を備えている。また、半導体基板９１０には接続部９１１が設けられ、給電線９７０は貫通孔ＣＨ９１を通して半導体基板９１０と電気的に接続されている。絶縁膜９３０には貫通孔ＣＨ９２が形成され、絶縁膜９４０には貫通孔ＣＨ９３が形成されている。
　図１８Ａに示す第９実施形態に係る半導体装置９００は、ポーラス金属酸化膜９８０を誘電体膜として給電線９７０との間で静電容量を形成するキャパシタ電極９９３をさらに備える点で、半導体装置６００と相違している。キャパシタ電極９９３は、ポーラス金属酸化膜９８０の半導体基板９１０側とは反対側に設けられ、ポーラス金属酸化膜９８０の複数の細孔の内部に延在している。本実施形態に係る半導体装置９００によれば、キャパシタの対向電極の対向面積を増大させることができる。すなわち、半導体装置９００においては、給電線９７０及びキャパシタ電極９９３によって形成される静電容量を増大させることができる。キャパシタ電極９９３の上には、電極パッド９９４が設けられている。電極パッド９９４は、電極パッド９３３及び電極パッド９４３と同様に、外部回路と電気的に接続される外部端子であり、例えばワイヤボンディングのボンディングパッドである。キャパシタ電極９９３は、電極パッド９９４を通して電圧が印加される。なお、電極パッド９９４は省略されてもよい。つまり、キャパシタ電極９９３には、半導体装置９００に形成された配線を通して電圧が印加されてもよい。
　図１８Ｂに示すように、第９実施形態に係る半導体装置９００は、キャパシタ電極９９３の上に、誘電体膜９９６及びキャパシタ電極９９８をさらに備えてもよい。キャパシタ電極９９３は、第１キャパシタ電極に相当する。キャパシタ電極９９３とキャパシタ電極９９８との間で静電容量が形成される。キャパシタ電極９９８は、第２キャパシタ電極に相当する。誘電体膜９９６は、キャパシタ電極９９３の半導体基板９１０側とは反対側に設けられ、ポーラス金属酸化膜９８０の複数の細孔の内部に延在している。言い換えると、誘電体膜９９６は、キャパシタ電極９９３を挟んでポーラス金属酸化膜９８０と対向し、ポーラス金属酸化膜９８０の複数の細孔の内壁に沿って延在している。キャパシタ電極９９８は、誘電体膜９９６の半導体基板９１０側とは反対側に設けられ、誘電体膜９９６を挟んでキャパシタ電極９９３と対向している。電極パッド９９４は、キャパシタ電極９９８の上に設けられている。誘電体膜９９６は、その誘電率や膜厚を変更することができる。このため、半導体装置９００においては、キャパシタ電極９９３及びキャパシタ電極９９８によって形成される静電容量を増大させつつ、静電容量の大きさを好適に調整することができる。
　次に、図１９を参照しつつ、第１０実施形態に係る半導体装置Ａ００の構成について説明する。図１９は、第１０実施形態に係る半導体装置の構成を概略的に示す断面図である。
　第１１実施形態に係る半導体装置Ａ００は、半導体装置４００と同様、半導体基板Ａ１０、絶縁膜Ａ２０，Ａ３０，Ａ４０、給電線Ａ７０、ポーラス金属酸化膜Ａ８０、信号線Ａ３１，Ａ３２，Ａ４１，Ａ４２、電極パッドＡ３３，Ａ４３、素子Ａ６１、及び保護膜Ａ９１を備えている。また、半導体基板Ａ１０には接続部Ａ１１が設けられ、給電線Ａ７０は貫通孔ＣＨＡ１を通して半導体基板Ａ１０と電気的に接続されている。絶縁膜Ａ３０には貫通孔ＣＨＡ２が形成され、絶縁膜Ａ４０には貫通孔ＣＨＡ３が形成されている。
　第１１実施形態に係る半導体装置Ａ００は、触媒膜Ａ９５がさらに備えられている点で、半導体装置４００と相違している。触媒膜Ａ９５は、ポーラス金属酸化膜Ａ８０の半導体基板Ａ１０側とは反対側に設けられ、ガスを吸着する。素子Ａ６１には、触媒膜Ａ９５のガスの吸着量に応じた温度変化を検出するガス検出素子を配置する。これによれば、ガス検出機能を有する半導体装置Ａ００を提供することができる。
　素子Ａ６１（ガス検出素子）は、例えば、温度変化によるレジスタの電気抵抗率の変化を測定する回路である。このような素子Ａ６１としては、例えば、ホイートストーンブリッジ回路を用いることができる。これに、電源と電流検出手段とを組み込むことで、電気抵抗率の変化を測定することができる。素子Ａ６１（ガス検出素子）は、温度変化を電気的特性の変化として検出する半導体温度センサであってもよい。このような素子Ａ６１としては、例えば、ＦＥＴやＴＦＴ等の半導体素子を用いることができる。これによれば、温度変化をより高感度で検出することができる。
　素子Ａ６１は、例えば、触媒膜Ａ９５に吸着したガスを燃焼するときの燃焼熱を検出するガス検出素子であってもよい。素子Ａ６１は、ガスが触媒膜Ａ９５に吸着されるとき、又はガスが触媒膜Ａ９５から離脱するときの反応熱を検出するガス検出素子であってもよい。素子Ａ６１（ガス検出素子）は、半導体基板Ａ１０とポーラス金属酸化膜Ａ８０との間に設けられている。これによれば、ガス検出素子の感度を向上させることができる。
　なお、図１９に図示した例では、触媒膜Ａ９５は、ポーラス金属酸化膜Ａ８０の複数の細孔Ａ８１の内部の表面に沿って延在する連続した薄膜である。これによれば、ポーラス金属酸化膜Ａ８０の表面積が増大しているため、触媒膜Ａ９５の表面積を増大させることができる。したがって、ガス検出素子の感度を向上させることができる。
　次に、図２０を参照しつつ、第１１実施形態に係る半導体装置の触媒膜Ｂ９５の構成について説明する。図２０は、第１１実施形態に係る半導体装置の触媒膜の構成を概略的に示す断面図である。
　第１２実施形態に係る半導体装置の触媒膜Ｂ９５は、ポーラス金属酸化膜Ｂ８０の複数の細孔Ｂ８１の内部の表面において、複数の島状に形成されている点で、触媒膜Ａ９５と相違している。本実施形態に係る触媒膜Ｂ９５によれば、第１１実施形態に係る半導体装置の触媒膜Ａ９５よりも、表面積を増大させることができる。
　次に、図２１を参照しつつ、第１２実施形態に係る半導体装置の触媒膜Ｃ９５の構成について説明する。図２１は、第１２実施形態に係る半導体装置の触媒膜の構成を概略的に示す断面図である。
　第１２実施形態に係る半導体装置の触媒膜Ｃ９５は、ポーラス金属酸化膜Ｃ８０の複数の細孔Ｃ８１の外側の表面において、複数の島状に形成されている点で、触媒膜Ａ９５と相違している。塗工工程によって触媒膜Ｃ９５を設けるときに、ポーラス金属酸化膜Ｃ８０によれば、表面張力によって触媒膜Ｃ９５の濡れ広がりが制限され、複数の細孔Ｃ８１の間の凸部の先端において触媒膜Ｃ９５が島状に形成される。これによれば、平面上に薄膜状に設けられた触媒膜と比べて、触媒膜Ｃ９５の表面積を増大させることができる。
　次に、図２２を参照しつつ、第１３実施形態に係る半導体装置Ｄ００の構成について説明する。図２２は、第１３実施形態に係る半導体装置の構成を概略的に示す断面図である。
　第１３実施形態に係る半導体装置Ｄ００は、半導体装置Ａ００と同様、半導体基板Ｄ１０、絶縁膜Ｄ２０，Ｄ３０，Ｄ４０、給電線Ｄ７０、ポーラス金属酸化膜Ｄ８０、信号線Ｄ３１，Ｄ３２，Ｄ４１，Ｄ４２、電極パッドＤ３３，Ｄ４３、素子Ｄ６１、保護膜Ｄ９１、及び触媒膜Ｄ９５を備えている。また、半導体基板Ｄ１０には接続部Ｄ１１が設けられ、給電線Ｄ７０は貫通孔ＣＨＤ１を通して半導体基板Ｄ１０と電気的に接続されている。絶縁膜Ｄ３０には貫通孔ＣＨＤ２が形成され、絶縁膜Ｄ４０には貫通孔ＣＨＤ３が形成されている。
　第１３実施形態に係る半導体装置Ｄ００は、半導体基板Ｄ１０のポーラス金属酸化膜Ｄ８０と対向する領域の少なくとも一部を除去されている点で、半導体装置Ａ００と相違している。これによれば、伝熱経路を削減し、素子Ｄ６１（ガス検出素子）及び触媒膜Ｄ９５の周囲の熱容量を小さくすることができる。これによって、ガス検出素子の感度を向上させることができる。また、絶縁膜Ｄ２０，Ｄ３０，Ｄ４０には、ポーラス金属酸化膜Ｄ８０の周囲にスリットＳＬが形成されている。素子Ｄ６１（ガス検出素子）及び触媒膜Ｄ９５を有するスリットＳＬの内側の領域は、スリットＳＬの外側の領域に対して、ブリッジＢＲによって連結され、保持されている。給電線Ｄ７０、信号線Ｄ３１、等の配線は、ブリッジＢＲを通して繋がっている。スリットＳＬが形成されることによって、伝熱経路を削減し、素子Ｄ６１（ガス検出素子）及び触媒膜Ｄ９５の周囲の熱容量を小さくすることができる。
　次に、図２３を参照しつつ、第１４実施形態に係る半導体装置Ｅ００の構成について説明する。図２３は、第１４実施形態に係る半導体装置の構成を概略的に示す断面図である。
　第１４実施形態に係る半導体装置Ｅ００は、半導体装置Ａ００と同様、半導体基板Ｅ１０、絶縁膜Ｅ２０，Ｅ３０，Ｅ４０、給電線Ｅ７０、ポーラス金属酸化膜Ｅ８０、信号線Ｅ３１，Ｅ３２，Ｅ４１，Ｅ４２、電極パッドＥ３３，Ｅ４３、素子Ｅ６１、保護膜Ｅ９１、及び触媒膜Ｅ９５を備えている。また、半導体基板Ｅ１０には接続部Ｅ１１が設けられ、給電線Ｅ７０は貫通孔ＣＨＥ１を通して半導体基板Ｅ１０と電気的に接続されている。絶縁膜Ｅ３０には貫通孔ＣＨＥ２が形成され、絶縁膜Ｅ４０には貫通孔ＣＨＥ３が形成されている。
　第１４実施形態に係る半導体装置Ｅ００は、素子Ｅ６２を備えている点で、半導体装置Ａ００と相違している。素子Ｅ６２は、触媒膜Ｅ９５を加熱可能な加熱素子である。加熱素子は、例えば、電気を熱に変換するヒータ線である。素子Ｅ６２（加熱素子）は、触媒膜Ｅ９５に吸着したガスを燃焼させることができる。または、素子Ｅ６２（加熱素子）は、触媒膜Ｅ９５とガスとの吸着反応又は離脱反応を促進することができる。すなわち、素子Ｅ６１（ガス検出素子）の感度を向上させることができる。素子Ｅ６２（加熱素子）は、素子Ｅ６１（ガス検出素子）とポーラス金属酸化膜Ｅ８０との間に設けられている。これによれば、素子Ｅ６２（加熱素子）によって効率的に触媒膜Ｅ９５を加熱することができる。
　以上のように、本発明の一態様によれば、互いに対向する第１主面１１０Ａ及び第２主面１１０Ｂを有する半導体基板１１０と、半導体基板１１０の第１主面１１０Ａ側に形成され、複数の細孔１８１を有するポーラス金属酸化膜１８０と、を備え、半導体基板１１０は、第１主面１１０Ａ側においてポーラス金属酸化膜１８０に電気的に接続された接続部１１１を有し、かつ、第２主面１１０Ｂ側から第１主面１１０Ａ側の接続部１１１に給電経路を提供するように構成されている、半導体装置１００、が提供される。
　上記態様によれば、半導体装置の製造工程において、例えば、半導体基板ウェハの第１主面側に給電パッドや給電線を設けなくてもよいため、半導体基板ウェハ１枚に対して製造可能な半導体装置の数を増加させることができる。また、本実施形態に係る半導体装置においては、各々の被陽極酸化膜に化成電圧を供給する各々の給電線の長さの違いによる、化成電圧の変動を抑制することができる。つまり、半導体装置においては、同一の半導体基板ウェハに形成される複数のポーラス金属酸化膜間での細孔の密度や寸法の変動を抑制することができる。以上のことから、製造効率を改善することが可能な半導体装置を提供することができる。また、形成済みのポーラス金属酸化膜が半導体装置に転写によって設けられる構成と比較して、本実施形態に係る半導体装置においては、ポーラス金属酸化膜の密着強度を向上させることができる。したがって、半導体装置の信頼性の改善を図ることが可能である。
　複数の細孔１８１は、ポーラス金属酸化膜１８０において半導体基板１１０側とは反対側に開口し、半導体基板１１０の第１主面１１０Ａと交差する方向に延在してもよい。これによれば、ポーラス金属酸化膜の半導体基板側とは反対側の表面積を増大させることができる。
　半導体装置１００は、半導体基板１１０とポーラス金属酸化膜１８０との間に設けられ、貫通孔ＣＨ１１が形成された第１絶縁膜１２０をさらに備え、ポーラス金属酸化膜１８０は、第１絶縁膜１２０の貫通孔ＣＨ１１を通して接続部１１１と電気的に接続されてもよい。本実施形態に係る半導体装置１００においては、半導体基板とポーラス金属酸化膜との間に絶縁膜が設けられたとしても、半導体基板の第２主面側からの給電によりポーラス金属酸化膜を形成することができる。絶縁膜は省略されてもよい。つまり、ポーラス金属酸化膜は、半導体基板の上、又は多層基板の半導体層の上に設けられてもよい。
　半導体基板１１０の電気抵抗率は、１００Ω・ｃｍ以下であってもよい。これによれば、半導体基板の第２主面に外部端子を接続して化成電圧を印加する際に、半導体基板内部での電力損失を低減することができる。したがって、半導体基板ウェハ内における各々の半導体基板の位置による、ポーラス金属酸化膜の細孔の密度や寸法の変動を抑制することができる。
　接続部１１１は、不純物濃度が周囲よりも高い高濃度領域を有してもよい。これによれば、半導体基板と給電線との界面をオーミック接触とすることができる。つまり、本実施形態に係る半導体装置においては、半導体基板と給電線との界面における電力ロスを低減することができる。
　半導体装置１００は、接続部１１１とポーラス金属酸化膜１８０とを電気的に接続する給電線１７０を備える第１金属膜をさらに備えてもよい。これによれば、半導体基板の第１主面を平面視したときに、ポーラス金属酸化膜の外側に接続部を設けることができる。したがって、半導体基板とポーラス金属酸化膜との間に素子や回路等を設けることができる。
　給電線１７０は、ポーラス金属酸化膜１８０の半導体基板１１０側の面に接触してもよい。これによれば、被陽極酸化膜を陽極酸化してポーラス金属酸化膜を形成するとき、被陽極酸化膜の半導体基板側の全面に化成電圧が印加可能であるため、被陽極酸化膜の面内における化成電圧の変動を抑制することができる。したがって、ポーラス金属酸化膜の面内における細孔の密度や寸法の変動を抑制することができる。
　給電線５７０は、ポーラス金属酸化膜５８０の端部に接触してもよい。これによれば、ポーラス金属酸化膜の表面積を増大させることができる。
　半導体装置２００は、半導体基板２１０の第１主面２１０Ａ側に設けられ外部回路と電気的に接続される電極パッド２３３，２４３をさらに備え、ポーラス金属酸化膜２８０は、電極パッド２３３，２４３に含まれる金属材料の酸化物を有してもよい。これによれば、半導体装置の製造工程を簡略化することができる。
　ポーラス金属酸化膜５８０は、給電線５７０に含まれる金属材料の酸化物を有してもよい。これによれば、被陽極酸化膜の形成工程を省略することで、半導体装置の製造工程を簡略化することができる。
　第１金属膜は、給電線２７０とは電気的に分離され外部回路と電気的に接続される信号線２３２，２４２をさらに備えてもよい。これによれば、半導体基板及び給電線を接地することができる。
　半導体装置９００は、ポーラス金属酸化膜９８０の半導体基板９１０側とは反対側に設けられ、複数の細孔の内部に延在するキャパシタ電極９９３をさらに備え、ポーラス金属酸化膜９８０を誘電体膜として、給電線９７０とキャパシタ電極９９３との間で静電容量が形成されてもよい。本実施形態に係る半導体装置によれば、キャパシタの対向電極に相当する給電線とキャパシタ電極との対向面積を増大させることができる。したがって、給電線及びキャパシタ電極によって形成される静電容量を増大させることができる。
　半導体装置９００は、ポーラス金属酸化膜９８０の半導体基板９１０側とは反対側に設けられ、複数の細孔の内部に延在するキャパシタ電極９９３と、第１キャパシタ電極９９３の半導体基板９１０側とは反対側に設けられ、複数の細孔の内部に延在する誘電体膜９９６と、誘電体膜９９６を挟んで第１キャパシタ電極９９３と対向する第２キャパシタ電極９９８と、をさらに備え、第１キャパシタ電極９９３と第２キャパシタ電極９９８との間で静電容量が形成されてもよい。これによれば、キャパシタを形成する誘電体膜の誘電率や膜厚を変更することができる。したがって、本実施形態に係る半導体装置においては、第１キャパシタ電極及び第２キャパシタ電極によって形成される静電容量を増大させつつ、静電容量の大きさを好適に調整することができる。
　半導体装置Ａ００は、ポーラス金属酸化膜Ａ８０の半導体基板Ａ１０側とは反対側に設けられ、ガスを吸着する触媒膜Ａ９５と、ガスの吸着量に応じた温度変化を検出するガス検出素子Ａ６１と、をさらに備えてもよい。これによれば、ガス検出機能を有する半導体装置を提供することができる。
　ガス検出素子Ａ６１は、触媒膜Ａ９５に吸着したガスを燃焼するときの燃焼熱を検出してもよい。
　ガス検出素子Ａ６１は、ガスが触媒膜Ａ９５に吸着されるとき、又はガスが触媒膜Ａ９５から離脱するときの反応熱を検出してもよい。
　本発明の他の一態様によれば、互いに対向する第１主面Ｚ１０Ａ及び第２主面Ｚ１０Ｂを有する半導体基板Ｚ１０を準備する工程と、半導体基板Ｚ１０の第１主面Ｚ１０Ａ側に被陽極酸化膜Ｚ８９を設ける工程と、半導体基板Ｚ１０の第２主面Ｚ１０Ｂ側から給電することによって、半導体基板Ｚ１０の第１主面Ｚ１０Ａ側に設けられた被陽極酸化膜Ｚ８９を陽極酸化させて、複数の細孔Ｚ８１を有するポーラス金属酸化膜Ｚ８０を形成する工程と、を備える、半導体装置Ｚ００の製造方法、が提供される。
　上記態様によれば、半導体装置の製造工程において、半導体基板ウェハの第１主面側に給電パッドや給電線を設けなくてもよいため、半導体基板ウェハ１枚に対して製造可能な半導体装置の数を増加させることができる。また、本実施形態に係る半導体装置においては、各々の被陽極酸化膜に化成電圧を供給する各々の給電線の長さの違いによる、化成電圧の変動を抑制することができる。つまり、同一の半導体基板ウェハに形成される複数のポーラス金属酸化膜間での細孔の密度や寸法の変動を抑制することができる。以上のことから、製造効率を改善することが可能な半導体装置を提供することができる。また、形成済みのポーラス金属酸化膜が半導体装置に転写によって設けられる製造方法と比較して、本実施形態に係る半導体装置の製造方法においては、ポーラス金属酸化膜の密着強度を向上させることができる。したがって、半導体装置の信頼性の改善を図ることが可能である。
　複数の細孔Ｚ８１は、ポーラス金属酸化膜Ｚ８０において半導体基板Ｚ１０側とは反対側に開口し、半導体基板Ｚ１０の第１主面Ｚ１０Ａと交差する方向に延在してもよい。これによれば、ポーラス金属酸化膜の半導体基板側とは反対側の表面積を増大させることができる。
　半導体装置Ｚ００の製造方法は、半導体基板Ｚ１０の第１主面Ｚ１０Ａ側に第１絶縁膜Ｚ２０を設ける工程と、第１絶縁膜Ｚ２０に貫通孔ＣＨＺ１を設ける工程と、をさらに備え、陽極酸化する工程において、被陽極酸化膜Ｚ８９は、貫通孔ＣＨＺ１を通して半導体基板Ｚ１０から給電されてもよい。本実施形態に係る半導体装置Ｚ００の製造方法においては、半導体基板とポーラス金属酸化膜との間に絶縁膜が設けられたとしても、半導体基板の第２主面側からの給電によりポーラス金属酸化膜を形成することができる。絶縁膜は省略されてもよい。つまり、ポーラス金属酸化膜は、半導体基板の上、又は多層基板の半導体層の上に設けられてもよい。
　半導体装置Ｚ００の製造方法は、半導体基板Ｚ１０に第１主面Ｚ１０Ａ側から不純物を注入し、不純物濃度が周囲よりも高い高濃度領域を形成する工程をさらに備えてもよい。これによれば、半導体基板と給電線との界面をオーミック接触とすることができる。つまり、本実施形態に係る半導体装置の製造方法においては、半導体基板と給電線との界面における電力ロスを低減することができる。
　半導体装置Ｚ００の製造方法は、半導体基板Ｚ１０とポーラス金属酸化膜Ｚ８０とを電気的に接続する給電線Ｚ７０を設ける工程をさらに備えてもよい。これによれば、半導体基板の第１主面を平面視したときに、ポーラス金属酸化膜の外側に接続部を設けることができる。したがって、半導体基板とポーラス金属酸化膜との間に素子や回路等を設けることができる。
　半導体装置Ａ００の製造方法は、温度変化を検出するガス検出素子Ａ６１を設ける工程と、ポーラス金属酸化膜Ａ８０の半導体基板Ａ１０側とは反対側に、ガスを吸着する触媒膜Ａ９５を設ける工程をさらに備えてもよい。これによれば、ガス検出機能を有する半導体装置を提供することができる。
　以上説明したように、本発明の一態様によれば、製造効率の改善を図ることが可能な半導体装置を提供することが可能となる。
　なお、以上説明した実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得ると共に、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
　１００…半導体装置
　１１０…半導体基板
　１１０Ａ…第１主面
　１１０Ｂ…第２主面
　１１１…接続部
　１２０…絶縁膜
　１７０…給電線
　１８０…ポーラス金属酸化膜
　１８１…細孔

Claims (22)

  1. 　互いに対向する第１主面及び第２主面を有する半導体基板と、
    　前記半導体基板の前記第１主面側に形成され、複数の細孔を有するポーラス金属酸化膜と、
    　を備え、
    　前記半導体基板は、前記第１主面側において前記ポーラス金属酸化膜に電気的に接続された接続部を有し、かつ、前記第２主面側から前記第１主面側の前記接続部に給電経路を提供するように構成されている、半導体装置。
  2. 　前記複数の細孔は、前記ポーラス金属酸化膜において前記半導体基板側とは反対側に開口し、前記半導体基板の前記第１主面と交差する方向に延在する、
    　請求項１に記載の半導体装置。
  3. 　前記半導体基板と前記ポーラス金属酸化膜との間に設けられ、貫通孔が形成された第１絶縁膜をさらに備え、
    　前記ポーラス金属酸化膜は、前記第１絶縁膜の前記貫通孔を通して前記接続部と電気的に接続される、
    　請求項１又は２に記載に半導体装置。
  4. 　前記半導体基板の電気抵抗率は、１００Ω・ｃｍ以下である、
    　請求項１から３のいずれか１項に記載の半導体装置。
  5. 　前記接続部は、不純物濃度が周囲よりも高い高濃度領域を有する、
    　請求項１から３のいずれか１項に記載の半導体装置。
  6. 　前記接続部と前記ポーラス金属酸化膜とを電気的に接続する給電線を備える第１金属膜をさらに備える、
    　請求項１から５のいずれか１項に記載の半導体装置。
  7. 　前記給電線は、前記ポーラス金属酸化膜の前記半導体基板側の面に接触している、
    　請求項６に記載の半導体装置。
  8. 　前記給電線は、前記ポーラス金属酸化膜の端部に接触している、
    　請求項６に記載の半導体装置。
  9. 　前記半導体基板の前記第１主面側に設けられ外部回路と電気的に接続される電極パッドをさらに備え、
    　前記ポーラス金属酸化膜は、前記電極パッドに含まれる金属材料の酸化物を有する、
    　請求項６から８のいずれか１項に記載の半導体装置。
  10. 　前記ポーラス金属酸化膜は、前記給電線に含まれる金属材料の酸化物を有する、
    　請求項６から８のいずれか１項に記載の半導体装置。
  11. 　前記第１金属膜は、前記給電線とは電気的に分離され外部回路と電気的に接続される信号線をさらに備える、
    　請求項６から１０のいずれか１項に記載の半導体装置。
  12. 　前記ポーラス金属酸化膜の前記半導体基板側とは反対側に設けられ、前記複数の細孔の内部に延在するキャパシタ電極をさらに備え、
    　前記ポーラス金属酸化膜を誘電体膜として、前記給電線と前記キャパシタ電極との間で静電容量が形成される、
    　請求項７に記載の半導体装置。
  13. 　前記ポーラス金属酸化膜の前記半導体基板側とは反対側に設けられ、前記複数の細孔の内部に延在する第１キャパシタ電極と、
    　前記第１キャパシタ電極の前記半導体基板側とは反対側に設けられ、前記複数の細孔の内部に延在する誘電体膜と、
    　前記誘電体膜を挟んで前記第１キャパシタ電極と対向する第２キャパシタ電極と、
    　をさらに備え、
    　前記第１キャパシタ電極と前記第２キャパシタ電極との間で静電容量が形成される、
    　請求項１から１１のいずれか１項に記載の半導体装置。
  14. 　前記ポーラス金属酸化膜の前記半導体基板側とは反対側に設けられ、ガスを吸着する触媒膜と、
    　前記ガスの吸着量に応じた温度変化を検出するガス検出素子と、
    　をさらに備える、
    　請求項１から１１のいずれか１項に記載の半導体装置。
  15. 　前記ガス検出素子は、前記触媒膜に吸着した前記ガスを燃焼するときの燃焼熱を検出する、
    　請求項１４に記載の半導体装置。
  16. 　前記ガス検出素子は、前記ガスが前記触媒膜に吸着されるとき、又は前記ガスが前記触媒膜から離脱するときの反応熱を検出する、
    　請求項１４に記載の半導体装置。
  17. 　互いに対向する第１主面及び第２主面を有する半導体基板を準備する工程と、
    　前記半導体基板の前記第１主面側に被陽極酸化膜を設ける工程と、
    　前記半導体基板の前記第２主面側から給電することによって、前記半導体基板の前記第１主面側に設けられた前記被陽極酸化膜を陽極酸化させて、複数の細孔を有するポーラス金属酸化膜を形成する工程と、
    　を備える、半導体装置の製造方法。
  18.  
    　前記複数の細孔は、前記ポーラス金属酸化膜において前記半導体基板側とは反対側に開口し、前記半導体基板の前記第１主面と交差する方向に延在する、
    　請求項１７に記載の半導体装置の製造方法。
  19. 　前記半導体基板の前記第１主面側に第１絶縁膜を設ける工程と、
    　前記第１絶縁膜に貫通孔を設ける工程と、
    　をさらに備え、
    　前記陽極酸化する工程において、前記被陽極酸化膜は、前記貫通孔を通して前記半導体基板から給電される、
    　請求項１７又は１８に記載の半導体装置の製造方法。
  20. 　前記半導体基板に前記第１主面側から不純物を注入し、不純物濃度が周囲よりも高い高濃度領域を形成する工程をさらに備える、
    　請求項１７から１９のいずれか１項に記載の半導体装置の製造方法。
  21. 　前記半導体基板と前記ポーラス金属酸化膜とを電気的に接続する給電線を設ける工程をさらに備える、
    　請求項１７から２０のいずれか１項に記載の半導体装置の製造方法。
  22. 　温度変化を検出するガス検出素子を設ける工程と、
    　前記ポーラス金属酸化膜の前記半導体基板側とは反対側に、ガスを吸着する触媒膜を設ける工程をさらに備える、
    　請求項１７から２１のいずれか１項に記載の半導体装置の製造方法。
PCT/JP2018/045484 2017-12-20 2018-12-11 半導体装置及びその製造方法 WO2019124162A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201880082364.5A CN111492471B (zh) 2017-12-20 2018-12-11 半导体装置及其制造方法
JP2019560997A JP6919823B2 (ja) 2017-12-20 2018-12-11 半導体装置及びその製造方法
DE112018005897.2T DE112018005897T5 (de) 2017-12-20 2018-12-11 Halbleiterbauelement und herstellungsverfahren dafür
US16/851,243 US11474063B2 (en) 2017-12-20 2020-04-17 Semiconductor device having a porous metal oxide film and a semiconductor substrate with a connection electrically connected to the porous metal oxide film

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017244061 2017-12-20
JP2017-244061 2017-12-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/851,243 Continuation US11474063B2 (en) 2017-12-20 2020-04-17 Semiconductor device having a porous metal oxide film and a semiconductor substrate with a connection electrically connected to the porous metal oxide film

Publications (1)

Publication Number Publication Date
WO2019124162A1 true WO2019124162A1 (ja) 2019-06-27

Family

ID=66993453

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/045484 WO2019124162A1 (ja) 2017-12-20 2018-12-11 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US11474063B2 (ja)
JP (1) JP6919823B2 (ja)
CN (1) CN111492471B (ja)
DE (1) DE112018005897T5 (ja)
WO (1) WO2019124162A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7489786B2 (ja) * 2020-02-28 2024-05-24 東京エレクトロン株式会社 半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10121292A (ja) * 1996-08-26 1998-05-12 Nippon Telegr & Teleph Corp <Ntt> 多孔性陽極酸化アルミナ膜の作製方法
JPH116811A (ja) * 1997-06-18 1999-01-12 Yazaki Corp 接触燃焼式ガスセンサ及び製造方法
JP2002064148A (ja) * 2000-08-17 2002-02-28 Hitachi Ltd 半導体集積回路装置
JP2005311352A (ja) * 2004-03-26 2005-11-04 Japan Science & Technology Agency 酸化膜の形成方法、半導体装置、半導体装置の製造方法および半導体装置の製造装置、ＳｉＣ基板の酸化方法とそれを用いたＳｉＣ−ＭＯＳ型半導体装置およびそれを用いたＳｉＣ−ＭＯＳ型集積回路、並びにＳｉＣ−ＭＯＳ型半導体装置およびＳｉＣ−ＭＯＳ型集積回路の製造装置
JP2006510229A (ja) * 2002-08-28 2006-03-23 ユニバーシティー オブ ピッツバーグ 対称性および秩序が制御された自己組織化されるナノポア・アレイ
JP2007206039A (ja) * 2006-02-06 2007-08-16 Canon Inc ガスセンサ及びその製造方法
JP2013038197A (ja) * 2011-08-08 2013-02-21 Renesas Electronics Corp キャパシタ及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6199339A (ja) 1984-10-19 1986-05-17 Fujitsu Ltd 陽極酸化膜の形成方法
US8658277B2 (en) 2004-07-30 2014-02-25 Waters Technologies Corporation Porous inorganic/organic hybrid materials with ordered domains for chromatographic separations and processes for their preparation
JP2006088077A (ja) * 2004-09-27 2006-04-06 Kyocera Corp マイクロ化学チップおよびその製造方法
KR20080093624A (ko) * 2007-04-17 2008-10-22 삼성전자주식회사 반도체 소자용 다층 유전막 및 그 제조 방법
JP4553049B2 (ja) * 2008-02-29 2010-09-29 エルピーダメモリ株式会社 半導体装置の製造方法
DE102011002854A1 (de) * 2010-08-10 2012-02-16 Robert Bosch Gmbh Feldeffekt-Gassensor, Verfahren zur Herstellung eines Feldeffekt-Gassensors und Verfahren zur Detektion von Gas
KR102100425B1 (ko) * 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2013143424A (ja) * 2012-01-10 2013-07-22 Elpida Memory Inc 半導体装置及びその製造方法
US8828613B2 (en) * 2012-03-29 2014-09-09 GM Global Technology Operations LLC Membrane electrode assemblies and fuel-cell systems with surface-modified electrocatalysts and methods for electrocatalyst surface modification
WO2016204693A1 (en) * 2015-06-17 2016-12-22 Agency For Science, Technology And Research Semiconductor packages and methods for fabricating semiconductor packages
CN108604587B (zh) * 2015-12-26 2023-01-13 英特尔公司 片上集成无源器件
CN105752967B (zh) * 2016-01-29 2018-10-09 白德旭 一种石墨烯导电薄膜的制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10121292A (ja) * 1996-08-26 1998-05-12 Nippon Telegr & Teleph Corp <Ntt> 多孔性陽極酸化アルミナ膜の作製方法
JPH116811A (ja) * 1997-06-18 1999-01-12 Yazaki Corp 接触燃焼式ガスセンサ及び製造方法
JP2002064148A (ja) * 2000-08-17 2002-02-28 Hitachi Ltd 半導体集積回路装置
JP2006510229A (ja) * 2002-08-28 2006-03-23 ユニバーシティー オブ ピッツバーグ 対称性および秩序が制御された自己組織化されるナノポア・アレイ
JP2005311352A (ja) * 2004-03-26 2005-11-04 Japan Science & Technology Agency 酸化膜の形成方法、半導体装置、半導体装置の製造方法および半導体装置の製造装置、ＳｉＣ基板の酸化方法とそれを用いたＳｉＣ−ＭＯＳ型半導体装置およびそれを用いたＳｉＣ−ＭＯＳ型集積回路、並びにＳｉＣ−ＭＯＳ型半導体装置およびＳｉＣ−ＭＯＳ型集積回路の製造装置
JP2007206039A (ja) * 2006-02-06 2007-08-16 Canon Inc ガスセンサ及びその製造方法
JP2013038197A (ja) * 2011-08-08 2013-02-21 Renesas Electronics Corp キャパシタ及びその製造方法

Also Published As

Publication number Publication date
US20200249188A1 (en) 2020-08-06
CN111492471B (zh) 2023-08-01
CN111492471A (zh) 2020-08-04
JP6919823B2 (ja) 2021-08-18
US11474063B2 (en) 2022-10-18
DE112018005897T5 (de) 2020-07-30
JPWO2019124162A1 (ja) 2020-11-19

Similar Documents

Publication Publication Date Title
CN110945643B (zh) 电容器
US20190096587A1 (en) Capacitor and method of manufacturing the same
TW201123378A (en) Semiconductor package and method for making the same
JP2007019215A (ja) 半導体装置及びその製法
WO2019124162A1 (ja) 半導体装置及びその製造方法
JP2009010114A (ja) 誘電体薄膜キャパシタ
JP2017195322A (ja) チップコンデンサ
JP2016536786A (ja) 多層デバイスおよび多層デバイスを製造するための方法
JP6895094B2 (ja) 半導体装置
JP6910599B2 (ja) 半導体装置
JP7156369B2 (ja) キャパシタ集合体
JP4962409B2 (ja) 半導体装置及びその製法
US20230098377A1 (en) Chip parts
JP2017208419A (ja) 半導体装置およびその製造方法
US8859968B2 (en) Method for manufacturing sensor apparatus and sensor apparatus
JP2008198748A (ja) 半導体センサ及びその製造方法
JP2013113833A (ja) センサー装置の製造方法及びセンサー装置
JP2013113832A (ja) センサー装置の製造方法及びセンサー装置
JP2008252114A (ja) 半導体装置
JP2013113834A (ja) センサー装置の製造方法及びセンサー装置
JPS63155749A (ja) 半導体装置用絶縁基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18893255

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019560997

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 18893255

Country of ref document: EP

Kind code of ref document: A1