JP2013038197A - キャパシタ及びその製造方法 - Google Patents
キャパシタ及びその製造方法 Download PDFInfo
- Publication number
- JP2013038197A JP2013038197A JP2011172574A JP2011172574A JP2013038197A JP 2013038197 A JP2013038197 A JP 2013038197A JP 2011172574 A JP2011172574 A JP 2011172574A JP 2011172574 A JP2011172574 A JP 2011172574A JP 2013038197 A JP2013038197 A JP 2013038197A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- capacitor
- film
- opening
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】少ない工程数で生産性良く、アルミ酸化膜を誘電膜とする容量の大きいキャパシタを製造する。
【解決手段】キャパシタ１の製造方法は、Ａｌを含む第１電極３０を形成する工程と、第１電極３０を覆う層間絶縁膜４０を形成する工程と、層間絶縁膜４０において第１電極３０上の少なくとも一部に開口部４１を形成して、第１電極３０の表面の少なくとも一部を露出させる工程と、開口部４１内の第１電極３０の露出部３０Ａをアノードとして陽極酸化を実施して、酸化膜３１を形成する工程と、開口部４１内にプラグ６０を形成する工程と、プラグ６０上に第２電極７１を形成する工程とを有する。
【選択図】図１Ｆ
【解決手段】キャパシタ１の製造方法は、Ａｌを含む第１電極３０を形成する工程と、第１電極３０を覆う層間絶縁膜４０を形成する工程と、層間絶縁膜４０において第１電極３０上の少なくとも一部に開口部４１を形成して、第１電極３０の表面の少なくとも一部を露出させる工程と、開口部４１内の第１電極３０の露出部３０Ａをアノードとして陽極酸化を実施して、酸化膜３１を形成する工程と、開口部４１内にプラグ６０を形成する工程と、プラグ６０上に第２電極７１を形成する工程とを有する。
【選択図】図１Ｆ
Description
本発明は、キャパシタ及びその製造方法に関するものである。
ＭＩＭキャパシタは、第１電極（Metal）／誘電膜（Insulator）／第２電極（Metal）の積層構造を有する。
例えば、高周波（ＲＦ）デバイスにおいては、高周波短絡回路を形成するために、容量の大きいＭＩＭキャパシタが必要とされている。
例えば、高周波（ＲＦ）デバイスにおいては、高周波短絡回路を形成するために、容量の大きいＭＩＭキャパシタが必要とされている。
キャパシタの単位面積当りの容量値Ｃは、下記式で表される。
Ｃ＝ε０×εＳ／ｄ
（式中、ε０は真空の誘電率であり、εＳは誘電膜固有の比誘電率であり、ｄは誘電膜の膜厚である。）
キャパシタの単位面積当たりの容量値を上げるには、比誘電率εＳの大きい材料を選択するか、あるいは膜厚ｄを薄くすることが必要である。
Ｃ＝ε０×εＳ／ｄ
（式中、ε０は真空の誘電率であり、εＳは誘電膜固有の比誘電率であり、ｄは誘電膜の膜厚である。）
キャパシタの単位面積当たりの容量値を上げるには、比誘電率εＳの大きい材料を選択するか、あるいは膜厚ｄを薄くすることが必要である。
従来のキャパシタでは、シリコン酸化膜等のＣＶＤ膜がキャパシタ誘電膜として広く使用されている。従来のキャパシタ誘電膜では、気相法を採用しているために緻密な膜形成が難しく、耐圧確保等の観点から、通常５００Å以上の膜厚が必要とされている。
特許文献１には、陽極酸化法を用いるキャパシタの製造方法が開示されている（特許文献１の請求項１、図１、段落００１２−００２１等）。
特許文献１に記載の方法では、はじめに下地（１）の上に、絶縁層（２）としてＳｉＯ２をスパッタ法あるいは蒸着法などで全面に堆積する。
次に、キャパシタ下部電極及び下部配線（３）としてＡｌをスパッタ法あるいは蒸着法などで全面に堆積する。
次に、キャパシタ誘電体及び陰極の形成部分（符号４で示される部分）が開口した第１のレジストパターンを形成する。
次に、キャパシタ誘電体を形成する部分を陽極として陽極酸化を行い、Ａｌ２Ｏ３層（４）を形成する。
第１のレジストパターンを除去した後、キャパシタ下部電極及び下部配線（３）のパターニング用の第２のレジストパターンを形成する。
次に、キャパシタ下部電極及び下部配線（３）としてＡｌをスパッタ法あるいは蒸着法などで全面に堆積する。
次に、キャパシタ誘電体及び陰極の形成部分（符号４で示される部分）が開口した第１のレジストパターンを形成する。
次に、キャパシタ誘電体を形成する部分を陽極として陽極酸化を行い、Ａｌ２Ｏ３層（４）を形成する。
第１のレジストパターンを除去した後、キャパシタ下部電極及び下部配線（３）のパターニング用の第２のレジストパターンを形成する。
次に、第２のレジストパターンをマスクとして、イオンミリングあるいはウェットエッチングなどの方法でエッチングし、キャパシタ下部電極及び下部配線（３）をパターニングする。
第２のレジストパターンを除去した後、キャパシタ上部電極及び電極コンタクト層（５）のパターニング用の第３のレジストパターンを形成する。
次に、基板表面をクリーニング後、基板全面にＡｌ／Ｔｉ／Ｐｔ／Ａｕを蒸着し、リフトオフ法によりキャパシタ上部電極及び電極コンタクト層（５）を形成する。
次に、第４のレジストパターンを形成し、同様にリフトオフ法によりＡｕ上部配線（６）を形成する。
特許文献１には、以上の工程により、耐圧劣化がなく、特性の均一性、再現性の良いキャパシタが得られることが記載されている。
第２のレジストパターンを除去した後、キャパシタ上部電極及び電極コンタクト層（５）のパターニング用の第３のレジストパターンを形成する。
次に、基板表面をクリーニング後、基板全面にＡｌ／Ｔｉ／Ｐｔ／Ａｕを蒸着し、リフトオフ法によりキャパシタ上部電極及び電極コンタクト層（５）を形成する。
次に、第４のレジストパターンを形成し、同様にリフトオフ法によりＡｕ上部配線（６）を形成する。
特許文献１には、以上の工程により、耐圧劣化がなく、特性の均一性、再現性の良いキャパシタが得られることが記載されている。
シリコン酸化膜の比誘電率が４．３程度であるのに対し、アルミ酸化膜の比誘電率は８．５程度であり、およそ２倍の比誘電率である。
また、液相中での陽極酸化処理による方法では、成膜条件の最適化がしやすく、リーク電流の少ない緻密な膜を形成できる。
また、液相中での陽極酸化処理による方法では、成膜条件の最適化がしやすく、リーク電流の少ない緻密な膜を形成できる。
特許文献１に記載の方法では、少なくとも計４回のレジストパターンの形成工程を要する。特許文献１には記載がないものの、上層配線形成工程のために層間絶縁膜の形成工程及び層間絶縁膜内のビア形成工程も必須である。したがって、特許文献１に記載の方法では工程数が多く、生産性が良くない。
本発明のキャパシタの製造方法は、
Ａｌを含む第１電極を形成する工程と、
前記第１電極を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜において前記第１電極上の少なくとも一部に開口部を形成して、前記第１電極の表面の少なくとも一部を露出させる工程と、
前記開口部内の前記第１電極の露出部をアノードとして陽極酸化を実施して、酸化膜を形成する工程と、
前記開口部内にプラグを形成する工程と、
前記プラグ上に第２電極を形成する工程とを有するものである。
Ａｌを含む第１電極を形成する工程と、
前記第１電極を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜において前記第１電極上の少なくとも一部に開口部を形成して、前記第１電極の表面の少なくとも一部を露出させる工程と、
前記開口部内の前記第１電極の露出部をアノードとして陽極酸化を実施して、酸化膜を形成する工程と、
前記開口部内にプラグを形成する工程と、
前記プラグ上に第２電極を形成する工程とを有するものである。
本発明のキャパシタは、
Ａｌを含む第１電極と、
前記第１電極を覆って形成され、前記第１電極上の少なくとも一部に前記第１電極の表面の少なくとも一部が露出するよう形成された開口部を有する層間絶縁膜と、
前記開口部内の前記第１電極の露出部の表面に形成された陽極酸化膜と、
前記開口部内に形成されたプラグと、
前記プラグ上に形成された第２電極とを有するものである。
Ａｌを含む第１電極と、
前記第１電極を覆って形成され、前記第１電極上の少なくとも一部に前記第１電極の表面の少なくとも一部が露出するよう形成された開口部を有する層間絶縁膜と、
前記開口部内の前記第１電極の露出部の表面に形成された陽極酸化膜と、
前記開口部内に形成されたプラグと、
前記プラグ上に形成された第２電極とを有するものである。
本発明のキャパシタの製造方法においては、層間絶縁膜をマスクとして、第１電極の露出部を選択的かつ自己整合的に陽極酸化して、アルミ酸化膜（陽極酸化膜）を誘電膜とするキャパシタを製造している。
この方法では、キャパシタの製造において必要なレジストパターンの形成工程数が、「背景技術」の項で挙げた特許文献１よりも少なくて済み、少ない工程数でアルミ酸化膜を誘電膜とする容量の大きいキャパシタを製造することが可能である。
この方法では、キャパシタの製造において必要なレジストパターンの形成工程数が、「背景技術」の項で挙げた特許文献１よりも少なくて済み、少ない工程数でアルミ酸化膜を誘電膜とする容量の大きいキャパシタを製造することが可能である。
本発明によれば、少ない工程数で生産性良く、アルミ酸化膜を誘電膜とする容量の大きいキャパシタを製造することが可能なキャパシタの製造方法を提供することができる。
「第１実施形態」
図面を参照して、本発明に係る第１実施形態のキャパシタ及びその製造方法について説明する。図１Ａ〜図１Ｆは本実施形態のキャパシタの製造方法の各工程図であり、各図は要部断面図である。これらの図は模式図である。
図面を参照して、本発明に係る第１実施形態のキャパシタ及びその製造方法について説明する。図１Ａ〜図１Ｆは本実施形態のキャパシタの製造方法の各工程図であり、各図は要部断面図である。これらの図は模式図である。
まず図１Ａに示すように、ウェーハ等の基板１０の全面にシリコン酸化膜等の第１層間絶縁膜２０を形成し、この第１層間絶縁膜２０内に基板１０下部と上層との接続のためのコンタクト２１を形成する。続いて、キャパシタの下部電極（第１電極）となるＡｌを含む第１電極配線３０を所定のパターンで形成する。その後、基板１０の全面にシリコン酸化膜等の第２層間絶縁膜４０を形成する。第２層間絶縁膜４０は第１電極配線３０を覆うように形成される。
第１電極配線３０の材料としては、Ａｌ又はその合金（これらは不可避不純物を含んでいてもよい。）が好ましい。
第１層間絶縁膜２０及び第２層間絶縁膜４０は特に制限されず、例えばプラズマ酸化膜とＳｉＯＦ膜との積層構造が好ましい。各層間絶縁膜の成膜後にはＣＭＰ技術による平坦化処理を行うことが好ましい。
第１層間絶縁膜２０及び第２層間絶縁膜４０は特に制限されず、例えばプラズマ酸化膜とＳｉＯＦ膜との積層構造が好ましい。各層間絶縁膜の成膜後にはＣＭＰ技術による平坦化処理を行うことが好ましい。
次に図１Ｂに示すように、第１のレジストパターンを形成し（図示略）、これをマスクとして第２層間絶縁膜４０の第１電極配線３０上の少なくとも一部にキャパシタ形成用の開口部４１を形成し、第１電極配線３０の少なくとも一部を露出させる。第１電極配線３０の露出部に符号３０Ａを付してある。
次に図１Ｃに示すように、キャパシタ形成用の開口部４１内の第１電極配線３０の露出部３０Ａをアノードとして陽極酸化処理を実施して、キャパシタ形成用の開口部４１の底部に選択的かつ自己整合的にアルミ酸化膜（陽極酸化膜）３１を形成し、キャパシタの誘電膜として使用する。
陽極酸化条件は特に制限されない。
電解液としては例えば、硼酸アンモニウム、リン酸アンモニウム、あるいはアジピン酸アンモニウム等の水溶液を使用できる。電流密度は例えば１０−４Ａ/ｃｍ２程度が好ましい。アルミ酸化膜３１の膜厚は、陽極酸化の反応時間（電界液への電流印加時間）により制御できる。
電解液としては例えば、硼酸アンモニウム、リン酸アンモニウム、あるいはアジピン酸アンモニウム等の水溶液を使用できる。電流密度は例えば１０−４Ａ/ｃｍ２程度が好ましい。アルミ酸化膜３１の膜厚は、陽極酸化の反応時間（電界液への電流印加時間）により制御できる。
キャパシタの単位面積当りの容量値Ｃは、下記式で表される。
Ｃ＝ε０×εＳ／ｄ
（式中、ε０は真空の誘電率であり、εＳは誘電膜固有の比誘電率であり、ｄは誘電膜の膜厚である。）
キャパシタの単位面積当たりの容量値を上げるには、比誘電率εＳの大きい材料を選択するか、あるいは膜厚ｄを薄くすることが必要である。
Ｃ＝ε０×εＳ／ｄ
（式中、ε０は真空の誘電率であり、εＳは誘電膜固有の比誘電率であり、ｄは誘電膜の膜厚である。）
キャパシタの単位面積当たりの容量値を上げるには、比誘電率εＳの大きい材料を選択するか、あるいは膜厚ｄを薄くすることが必要である。
「背景技術」の項で述べたように、従来のキャパシタでは、シリコン酸化膜等のＣＶＤ膜がキャパシタ誘電膜として広く使用されている。従来のキャパシタ誘電膜では、気相法を採用しているために緻密な膜形成が難しく、耐圧確保の観点から、通常５００Å以上の膜厚が必要とされている。
シリコン酸化膜の比誘電率が４．３程度であるのに対し、アルミ酸化膜３１の比誘電率は８．５程度であり、およそ２倍の比誘電率である。
また、本実施形態の方法では、液相中での陽極酸化処理を採用しているため、成膜条件の最適化がしやすく、リーク電流の少ない緻密な膜を形成できる。
さらに、図示するように、アルミ酸化膜３１は元の第１電極配線３０の表面より上方と下方に成長する。そのため、アルミ酸化膜３１は元の第１電極配線３０の表面よりも盛り上がって成長し、開口部４１の底面４１Ｂだけでなく、開口部４１の底部の側面４１Ｓにも及んで形成される。そのため、陽極酸化前に開口部４１の底面４１Ｂに露出していた第１電極配線３０は、アルミ酸化膜３１に良好に覆われ、リーク電流の少ない緻密な膜を形成できる。
以上の理由から、陽極酸化によりアルミ酸化膜３１からなるキャパシタ誘電膜を形成することで、リーク電流の少ない緻密なキャパシタ誘電膜を形成できる。その結果、キャパシタ誘電膜の膜厚ｄを従来の５００Åよりも薄くすることが可能となる。
キャパシタ誘電膜の膜厚ｄは特に制限なく、例えば２５０〜５００Åが好ましい。
また、本実施形態の方法では、液相中での陽極酸化処理を採用しているため、成膜条件の最適化がしやすく、リーク電流の少ない緻密な膜を形成できる。
さらに、図示するように、アルミ酸化膜３１は元の第１電極配線３０の表面より上方と下方に成長する。そのため、アルミ酸化膜３１は元の第１電極配線３０の表面よりも盛り上がって成長し、開口部４１の底面４１Ｂだけでなく、開口部４１の底部の側面４１Ｓにも及んで形成される。そのため、陽極酸化前に開口部４１の底面４１Ｂに露出していた第１電極配線３０は、アルミ酸化膜３１に良好に覆われ、リーク電流の少ない緻密な膜を形成できる。
以上の理由から、陽極酸化によりアルミ酸化膜３１からなるキャパシタ誘電膜を形成することで、リーク電流の少ない緻密なキャパシタ誘電膜を形成できる。その結果、キャパシタ誘電膜の膜厚ｄを従来の５００Åよりも薄くすることが可能となる。
キャパシタ誘電膜の膜厚ｄは特に制限なく、例えば２５０〜５００Åが好ましい。
例えば、膜厚５００Åのシリコン酸化膜からなるキャパシタ誘電膜の単位面積当りの容量Ｃは０．７６ｆＦ／μｍ２である。これに対して、膜厚２５０Åのアルミ酸化膜からなるキャパシタ誘電膜の単位面積当りの容量Ｃは３．０１ｆＦ／μｍ２であり、約４倍の容量値が得られる。
次に図１Ｄに示すように、第１電極配線３０と後工程で形成する第２電極配線７０との接続のために、第２層間絶縁膜４０の開口部４１の両側にそれぞれビア４２を形成する。
続いて図１Ｅに示すように、開口部４１内、及びビア４２内を含め、基板１０の全面にバリアメタル膜５０を形成する。さらに、開口部４１内及びビア４２内にタングステン等の金属を埋設してプラグ６０を形成する。その後、エッチバックもしくはＣＭＰ法による表面の平坦化処理を行う。
続いて図１Ｅに示すように、開口部４１内、及びビア４２内を含め、基板１０の全面にバリアメタル膜５０を形成する。さらに、開口部４１内及びビア４２内にタングステン等の金属を埋設してプラグ６０を形成する。その後、エッチバックもしくはＣＭＰ法による表面の平坦化処理を行う。
最後に図１Ｆに示すように、Ａｌを含む第２電極配線７０を成膜し、第２のレジストパターンを形成し、これをマスクとして第２電極配線７０のパターン分離を行う。この際、第２電極配線７０によって、開口部４１内のプラグ６０上にキャパシタ上部電極（第２電極）７１を形成し、ビア４２内のプラグ６０上に下部電極（第１電極）からの引出し電極７２、７３を形成する。
第２電極配線７０としては特に制限なく、Ａｌ又はその合金（不可避不純物を含んでいてもよい。）が好ましい。
以上のようにして、キャパシタ１が製造される。
第２電極配線７０としては特に制限なく、Ａｌ又はその合金（不可避不純物を含んでいてもよい。）が好ましい。
以上のようにして、キャパシタ１が製造される。
キャパシタ１は、Ａｌを含む第１電極（下部電極）３０と、第１電極３０を覆って形成され、第１電極３０上の少なくとも一部に第１電極３０の表面の少なくとも一部が露出するよう形成された開口部４１を有する第２層間絶縁膜４０と、開口部４１内の第１電極３０の露出部３０Ａの表面に形成されたアルミ酸化膜（陽極酸化膜）３１と、開口部４１内に形成されたプラグ６０と、プラグ６０上に形成された第２電極（上部電極）７１とを有する。
本実施形態の方法では、第２層間絶縁膜４０をマスクとして、第１電極配線３０の露出部３０Ａを選択的かつ自己整合的に陽極酸化して、アルミ酸化膜３１を誘電膜とする容量の大きいキャパシタ１を製造している。
この方法では、キャパシタ１の製造において必要なレジストパターンの形成工程が、「背景技術」の項で挙げた特許文献１よりも少なくて済み、少ない工程数でアルミ酸化膜３１を誘電膜とする容量の大きいキャパシタ１を製造することができる。
この方法では、キャパシタ１の製造において必要なレジストパターンの形成工程が、「背景技術」の項で挙げた特許文献１よりも少なくて済み、少ない工程数でアルミ酸化膜３１を誘電膜とする容量の大きいキャパシタ１を製造することができる。
「第２実施形態」
図面を参照して、本発明に係る第２実施形態のキャパシタの製造方法について説明する。図２Ａ〜図２Ｆは本実施形態のキャパシタの製造方法の各工程図であり、各図は要部断面図である。これらの図は模式図である。第１実施形態と同じ構成要素には同じ参照符号を付してある。
図面を参照して、本発明に係る第２実施形態のキャパシタの製造方法について説明する。図２Ａ〜図２Ｆは本実施形態のキャパシタの製造方法の各工程図であり、各図は要部断面図である。これらの図は模式図である。第１実施形態と同じ構成要素には同じ参照符号を付してある。
まず図２Ａに示すように、ウェーハ等の基板１０の全面にシリコン酸化膜等の第１層間絶縁膜２０を形成し、この第１層間絶縁膜２０内に基板１０下部と上層との接続のためのコンタクト２１を形成する。続いて、キャパシタの下部電極（第１電極）となるＡｌを含む第１電極配線３０を所定のパターンで形成する。その後、基板１０の全面にシリコン酸化膜等の第２層間絶縁膜４０を形成する。
第１電極配線３０としては、Ａｌ又はその合金（不可避不純物を含んでいてもよい。）が好ましい。
第１電極配線３０としては、Ａｌ又はその合金（不可避不純物を含んでいてもよい。）が好ましい。
本実施形態では、第１電極配線３０により、第１のキャパシタ用の第１電極配線（下部電極、第１電極）３０Ｘと第２のキャパシタ用の第１電極配線（下部電極、第１電極）３０Ｙとが形成される。これに対応して、コンタクト２１として、第１のキャパシタ用のコンタクト２１Ｘと第２のキャパシタ用のコンタクト２１Ｙとが形成される。
第２層間絶縁膜４０はこれらの第１電極配線３０Ｘ、３０Ｙを覆うように形成される。
第１層間絶縁膜２０及び第２層間絶縁膜４０の形成方法は、第１実施形態と同様である。
第２層間絶縁膜４０はこれらの第１電極配線３０Ｘ、３０Ｙを覆うように形成される。
第１層間絶縁膜２０及び第２層間絶縁膜４０の形成方法は、第１実施形態と同様である。
次に同図に示すように、第１のレジストパターンを形成し（図示略）、これをマスクとして第２層間絶縁膜４０の第１電極配線３０Ｘ上の少なくとも一部に第１のキャパシタ形成用の開口部４１Ｘを形成し、第１電極配線３０Ｘの少なくとも一部を露出させる。第１電極配線３０Ｘの露出部に符号３０Ａを付してある。
次に図２Ｂに示すように、第１のキャパシタ形成用の開口部４１Ｘの第１電極配線３０Ｘの露出部３０Ａをアノードとして１回目の陽極酸化処理を実施して、第１のキャパシタ形成用の開口部４１Ｘの底部に選択的かつ自己整合的に、キャパシタ誘電膜として使用されるアルミ酸化膜３１Ｘを形成する。
好適な陽極酸化条件は第１実施形態と同様である。
好適な陽極酸化条件は第１実施形態と同様である。
次に図２Ｃに示すように、第２のレジストパターンを形成し（図示略）、第２のレジストパターンを形成し、これをマスクとして第２層間絶縁膜４０の第１電極配線３０Ｙ上の少なくとも一部に第２のキャパシタ形成用の開口部４１Ｙを形成し、第１電極配線３０Ｙの少なくとも一部を露出させる。第１電極配線３０Ｙの露出部に符号３０Ｂを付してある。
次に図２Ｄに示すように、２回目の陽極酸化処理を実施する。
この処理によって、第１のキャパシタ形成用の開口部４１Ｘ内のアルミ酸化膜３１Ｘは１回目の陽極酸化処理よりも膜厚が増し、第２のキャパシタ形成用の開口部４１Ｙの底部にキャパシタ誘電膜として使用されるアルミ酸化膜３１Ｙが形成される。
第１のキャパシタ用のアルミ酸化膜３１Ｘは２回の陽極酸化、第２のキャパシタ用のアルミ酸化膜３１Ｙは１回の陽極酸化により形成されたものであるので、第１のキャパシタ用のアルミ酸化膜３１Ｘの膜厚は第２のキャパシタ用のアルミ酸化膜３１Ｙよりも大きくなる。
この処理によって、第１のキャパシタ形成用の開口部４１Ｘ内のアルミ酸化膜３１Ｘは１回目の陽極酸化処理よりも膜厚が増し、第２のキャパシタ形成用の開口部４１Ｙの底部にキャパシタ誘電膜として使用されるアルミ酸化膜３１Ｙが形成される。
第１のキャパシタ用のアルミ酸化膜３１Ｘは２回の陽極酸化、第２のキャパシタ用のアルミ酸化膜３１Ｙは１回の陽極酸化により形成されたものであるので、第１のキャパシタ用のアルミ酸化膜３１Ｘの膜厚は第２のキャパシタ用のアルミ酸化膜３１Ｙよりも大きくなる。
次に図２Ｅに示すように、第１電極配線３０Ｘ、３０Ｙと後工程で形成する第２電極配線７０Ｘ、７０Ｙとの接続のために、第２層間絶縁膜４０の４１Ｘ、４１Ｙの両側にそれぞれにビア４２Ｘ、４２Ｙを形成する。
続いて図２Ｆに示すように、開口部４１Ｘ、４１Ｙ内、及びビア４２Ｘ、４２Ｙ内を含め、基板１０の全面にバリアメタル膜５０を形成する。さらに、キャパシタ形成用の開口部４１Ｘ、４１Ｙ及びビア４２Ｘ、４２Ｙ内にタングステン等の金属を埋設してプラグ６０Ｘ、６０Ｙを形成する。その後、エッチバックもしくはＣＭＰ法による表面の平坦化処理を行う。
続いて図２Ｆに示すように、開口部４１Ｘ、４１Ｙ内、及びビア４２Ｘ、４２Ｙ内を含め、基板１０の全面にバリアメタル膜５０を形成する。さらに、キャパシタ形成用の開口部４１Ｘ、４１Ｙ及びビア４２Ｘ、４２Ｙ内にタングステン等の金属を埋設してプラグ６０Ｘ、６０Ｙを形成する。その後、エッチバックもしくはＣＭＰ法による表面の平坦化処理を行う。
最後に同図に示すように、Ａｌを含む第２電極配線７０を成膜し、第２のレジストパターンを形成し、これをマスクとしてパターン分離を行う。
この際、第２電極配線７０によって、開口部４１Ｘ内のプラグ６０Ｘ上に第１のキャパシタ用のキャパシタ上部電極（第２電極）７１Ｘを形成し、ビア４２Ｘ内のプラグ６０Ｘ上に下部電極（第１電極）３０Ｘからの引出し電極７２Ｘ、７３Ｘを形成する。
同様に、第２電極配線７０によって、開口部４１Ｙ内のプラグ６０Ｙ上に第２のキャパシタ用のキャパシタ上部電極（第２電極）７１Ｙを形成し、ビア４２Ｙ内のプラグ６０Ｙ上に下部電極（第１電極）３０Ｙからの引出し電極７２Ｙ、７３Ｙを形成する。
第２電極配線７０としては特に制限なく、Ａｌ又はその合金（不可避不純物を含んでいてもよい。）が好ましい。
以上のようにして、第１のキャパシタ１Ｘと第２のキャパシタ１Ｙが製造される。
この際、第２電極配線７０によって、開口部４１Ｘ内のプラグ６０Ｘ上に第１のキャパシタ用のキャパシタ上部電極（第２電極）７１Ｘを形成し、ビア４２Ｘ内のプラグ６０Ｘ上に下部電極（第１電極）３０Ｘからの引出し電極７２Ｘ、７３Ｘを形成する。
同様に、第２電極配線７０によって、開口部４１Ｙ内のプラグ６０Ｙ上に第２のキャパシタ用のキャパシタ上部電極（第２電極）７１Ｙを形成し、ビア４２Ｙ内のプラグ６０Ｙ上に下部電極（第１電極）３０Ｙからの引出し電極７２Ｙ、７３Ｙを形成する。
第２電極配線７０としては特に制限なく、Ａｌ又はその合金（不可避不純物を含んでいてもよい。）が好ましい。
以上のようにして、第１のキャパシタ１Ｘと第２のキャパシタ１Ｙが製造される。
キャパシタ１Ｘは、Ａｌを含む第１電極（下部電極）３０Ｘと、第１電極３０Ｘを覆って形成され、第１電極３０Ｘ上の少なくとも一部に第１電極３０Ｘの表面の少なくとも一部が露出するよう形成された開口部４１Ｘを有する第２層間絶縁膜４０と、開口部４１Ｘ内の第１電極３０Ｘの露出部３０Ａの表面に形成された酸化アルミ膜（陽極酸化膜）３１Ｘと、開口部４１内に形成されたプラグ６０Ｘと、プラグ６０Ｘ上に形成された第２電極（上部電極）７１Ｘとを有する。
同様に、キャパシタ１Ｙは、Ａｌを含む第１電極（下部電極）３０Ｙと、第１電極３０Ｙを覆って形成され、第１電極３０Ｙ上の少なくとも一部に第１電極３０Ｙの表面の少なくとも一部が露出するよう形成された開口部４１Ｙを有する第２層間絶縁膜４０と、開口部４１Ｙ内の第１電極３０Ｙの露出部３０Ｂの表面に形成された酸化アルミ膜（陽極酸化膜）３１Ｙと、開口部４１内に形成されたプラグ６０Ｙと、プラグ６０Ｙ上に形成された第２電極（上部電極）７１Ｙとを有する。
本実施形態の方法においても、第２層間絶縁膜４０をマスクとして、第１電極配線３０Ｘ、３０Ｙの露出部３０Ａ、３０Ｂを選択的かつ自己整合的に陽極酸化して、アルミ酸化膜３１Ｘ、３１Ｙを誘電膜とする容量の大きいキャパシタ１Ｘ、１Ｙを製造している。
本実施形態の方法においても、キャパシタ１Ｘ、１Ｙの製造において必要なレジストパターンの形成工程が、「背景技術」の項で挙げた特許文献１よりも少なくて済み、少ない工程数でアルミ酸化膜３１Ｘ、３１Ｙを誘電膜とする容量の大きいキャパシタ１Ｘ、１Ｙを製造することができる。
本実施形態の方法においても、キャパシタ１Ｘ、１Ｙの製造において必要なレジストパターンの形成工程が、「背景技術」の項で挙げた特許文献１よりも少なくて済み、少ない工程数でアルミ酸化膜３１Ｘ、３１Ｙを誘電膜とする容量の大きいキャパシタ１Ｘ、１Ｙを製造することができる。
本実施形態の方法では、陽極酸化処理を２回実施し、１回目は第１のキャパシタ用のアルミ酸化膜３１Ｘのみを形成し、２回目は第１のキャパシタ用と第２のキャパシタ用の双方のアルミ酸化膜３１Ｘ、３１Ｙを形成することで、最少のレジストパターンの形成工程の追加で、同一基板１０上にアルミ酸化膜３１Ｘ、３１Ｙの膜厚の異なる２種類のキャパシタ１Ｘ、１Ｙを製造している。
本実施形態の方法では、相対的に誘電膜厚が厚く、静電耐量の高い第１のキャパシタ１Ｘと、相対的に誘電膜厚が薄く、単位面積当りの容量値が相対的に大きい第２のキャパシタ１Ｙを同時に製造することができ、回路構成等に応じたキャパシタの使い分けが可能となる。
本実施形態の方法では、相対的に誘電膜厚が厚く、静電耐量の高い第１のキャパシタ１Ｘと、相対的に誘電膜厚が薄く、単位面積当りの容量値が相対的に大きい第２のキャパシタ１Ｙを同時に製造することができ、回路構成等に応じたキャパシタの使い分けが可能となる。
「設計変更」
本発明は上記実施形態に限らず、本発明の趣旨を逸脱しない範囲内において適宜設計変更可能である。
本発明は上記実施形態に限らず、本発明の趣旨を逸脱しない範囲内において適宜設計変更可能である。
本発明は、アナログ・高周波ＩＣ分野等に使用されるキャパシタに好ましく適用可能である。
１、１Ｘ、１Ｙ キャパシタ
１０ 基板
２０ 第１層間絶縁膜
２１、２１Ｘ、２１Ｙ コンタクト
３０、３０Ｘ、３０Ｙ 第１電極配線（下部電極、第１電極）
３０Ａ、３０Ｂ 露出部
３１、３１Ｘ、３１Ｙ アルミ酸化膜（陽極酸化膜）
４０ 第２層間絶縁膜
４１、４１Ｘ、４１Ｙ 開口部
４１Ｂ 開口部の底面
４１Ｓ 開口部の底部の側面
４２、４２Ｘ、４２Ｙ ビア
５０ バリアメタル膜
６０、６０Ｘ、６０Ｙ プラグ
７０、７０Ｘ、７０Ｙ 第２電極配線
７１、７１Ｘ、７１Ｙ 上部電極（第２電極）
７２、７２Ｘ、７２Ｙ、７３、７３Ｘ、７３Ｙ 引出し電極
１０ 基板
２０ 第１層間絶縁膜
２１、２１Ｘ、２１Ｙ コンタクト
３０、３０Ｘ、３０Ｙ 第１電極配線（下部電極、第１電極）
３０Ａ、３０Ｂ 露出部
３１、３１Ｘ、３１Ｙ アルミ酸化膜（陽極酸化膜）
４０ 第２層間絶縁膜
４１、４１Ｘ、４１Ｙ 開口部
４１Ｂ 開口部の底面
４１Ｓ 開口部の底部の側面
４２、４２Ｘ、４２Ｙ ビア
５０ バリアメタル膜
６０、６０Ｘ、６０Ｙ プラグ
７０、７０Ｘ、７０Ｙ 第２電極配線
７１、７１Ｘ、７１Ｙ 上部電極（第２電極）
７２、７２Ｘ、７２Ｙ、７３、７３Ｘ、７３Ｙ 引出し電極
Claims (3)
- Ａｌを含む第１電極を形成する工程と、
前記第１電極を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜において前記第１電極上の少なくとも一部に開口部を形成して、前記第１電極の表面の少なくとも一部を露出させる工程と、
前記開口部内の前記第１電極の露出部をアノードとして陽極酸化を実施して、酸化膜を形成する工程と、
前記開口部内にプラグを形成する工程と、
前記プラグ上に第２電極を形成する工程とを有するキャパシタの製造方法。 - Ａｌを含む第１電極と、
前記第１電極を覆って形成され、前記第１電極上の少なくとも一部に前記第１電極の表面の少なくとも一部が露出するよう形成された開口部を有する層間絶縁膜と、
前記開口部内の前記第１電極の露出部の表面に形成された陽極酸化膜と、
前記開口部内に形成されたプラグと、
前記プラグ上に形成された第２電極とを有するキャパシタ。 - 前記陽極酸化膜は、前記層間絶縁膜の前記開口部の底面及び前記開口部の底部の側壁に跨って形成された請求項２に記載のキャパシタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011172574A JP2013038197A (ja) | 2011-08-08 | 2011-08-08 | キャパシタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011172574A JP2013038197A (ja) | 2011-08-08 | 2011-08-08 | キャパシタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013038197A true JP2013038197A (ja) | 2013-02-21 |
Family
ID=47887530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011172574A Withdrawn JP2013038197A (ja) | 2011-08-08 | 2011-08-08 | キャパシタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013038197A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019124162A1 (ja) * | 2017-12-20 | 2019-06-27 | 株式会社村田製作所 | 半導体装置及びその製造方法 |
-
2011
- 2011-08-08 JP JP2011172574A patent/JP2013038197A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019124162A1 (ja) * | 2017-12-20 | 2019-06-27 | 株式会社村田製作所 | 半導体装置及びその製造方法 |
| CN111492471A (zh) * | 2017-12-20 | 2020-08-04 | 株式会社村田制作所 | 半导体装置及其制造方法 |
| JPWO2019124162A1 (ja) * | 2017-12-20 | 2020-11-19 | 株式会社村田製作所 | 半導体装置及びその製造方法 |
| US11474063B2 (en) | 2017-12-20 | 2022-10-18 | Murata Manufacturing Co., Ltd. | Semiconductor device having a porous metal oxide film and a semiconductor substrate with a connection electrically connected to the porous metal oxide film |
| CN111492471B (zh) * | 2017-12-20 | 2023-08-01 | 株式会社村田制作所 | 半导体装置及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6543622B2 (ja) | 改良型コンデンサを有する構造 | |
| US6992344B2 (en) | Damascene integration scheme for developing metal-insulator-metal capacitors | |
| KR101090932B1 (ko) | 캐패시터 및 그의 제조방법 | |
| JP2009152618A (ja) | 半導体ダイにおける、電圧依存性が低減した高密度複合ｍｉｍキャパシタ | |
| CN109545778B (zh) | 电容器组件 | |
| US7554146B2 (en) | Metal-insulator-metal capacitor and method of fabricating the same | |
| US7955944B2 (en) | Method of manufacturing semiconductor device | |
| US20120153434A1 (en) | Metal-insulator-metal capacitors with high capacitance density | |
| US10141395B2 (en) | High-K metal-insulator-metal capacitor and method of manufacturing the same | |
| JPH0145232B2 (ja) | ||
| US7282404B2 (en) | Inexpensive method of fabricating a higher performance capacitance density MIMcap integrable into a copper interconnect scheme | |
| JP3873133B2 (ja) | キャパシタ構造 | |
| JP2013038197A (ja) | キャパシタ及びその製造方法 | |
| US9269761B2 (en) | Metal-insulator-metal capacitor | |
| US9142607B2 (en) | Metal-insulator-metal capacitor | |
| KR100924879B1 (ko) | Ｍｉｍ 구조 커패시터 제조방법 | |
| US20050042818A1 (en) | Analog capacitor in dual damascene process | |
| KR20070013078A (ko) | 캐패시터의 제조 방법 | |
| US20220301784A1 (en) | High-density capacitive device and method for manufacturing such a device | |
| EP3940804A1 (en) | A device comprising an anodic porous region surrounded by a trench having an electrical isolation barrier, and corresponding method | |
| KR20100071206A (ko) | 반도체 소자의 ｍｉｍ커패시터 및 이를 형성하는 방법 | |
| KR20080098895A (ko) | 오목형구조와 원통형구조가 혼합된 전극을 구비하는캐패시터의 제조 방법 | |
| CN117650130A (zh) | 一种mim电容制造方法 | |
| JP2005167124A (ja) | 半導体装置及びその製造方法 | |
| CN117678065A (zh) | 包括绝缘体杯和横向延伸的绝缘体凸缘的金属-绝缘体-金属（mim）电容器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141104 |