CN111279466B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111279466B
CN111279466B CN201880069502.6A CN201880069502A CN111279466B CN 111279466 B CN111279466 B CN 111279466B CN 201880069502 A CN201880069502 A CN 201880069502A CN 111279466 B CN111279466 B CN 111279466B
Authority
CN
China
Prior art keywords
region
semiconductor device
semiconductor substrate
electrode
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880069502.6A
Other languages
English (en)
Other versions
CN111279466A (zh
Inventor
芦峰智行
中川博
村濑康裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN111279466A publication Critical patent/CN111279466A/zh
Application granted granted Critical
Publication of CN111279466B publication Critical patent/CN111279466B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/013—Thick-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

半导体装置(100)具备：半导体基板(110)，具有第一主面(110A)和第二主面(110B)；第一电极(131)，设置于半导体基板(110)的第一主面(110A)侧；电介质层(120)，设置在半导体基板(110)与第一电极(131)之间；第二电极(132)，设置于半导体基板(110)的第二主面(110B)侧；以及电阻控制层(160)，设置在半导体基板(110)与第二电极(132)之间。电阻控制层(160)具备：将半导体基板(110)和第二电极(132)电连接的第一区域(161)；以及与第一区域(161)并排且比第一区域(161)电阻率高的第二区域(162)。

Description

半导体装置
技术领域
本发明涉及包含电容部和电阻部的半导体装置。
背景技术
具有电容部以及电阻部的半导体装置例如由掺杂了杂质的半导体基板、设置在半导体基板的第一主面的电介质层、设置在电介质层之上的导电性的第一电极、以及设置在半导体基板的第二主面的导电性的第二电极形成。此时，与第一电极以及第二电极相比，半导体基板的电阻较高，所以半导体基板作为电阻部发挥作用，电介质层作为形成静电电容的电容部发挥作用。电阻部根据半导体装置的尺寸，即半导体基板的面积、厚度来决定电阻。因此，半导体装置难以作为具有适当的静电电容以及电阻的半导体电路而设计。
例如，在专利文献1公开了半导体基板具有与电容部的正下连接的第一电阻区域、与第一电阻区域并排地配置的周边电阻区域、以及在第一电阻区域与周边电阻区域之间具有第一电阻区域的电阻值以上的电阻值的电阻分离区域的半导体装置。电阻分离区域对半导体基板注入离子使结晶性变差进行高电阻化。专利文献1所记载的半导体装置能够通过电阻分离区域的电阻值的控制、第一电阻区域与电阻分离区域的体积比的控制，使电阻部的电阻变化。换句话说，半导体装置能够使电路设计的自由度提高。
专利文献1：日本特许第5476747号公报
然而，在专利文献1所记载的半导体装置中，在对电阻分离区域进行离子注入时，为了使半导体基板在厚度方向上均匀地高电阻化，需要较高的注入能量，产生很难进行电阻值的控制这样的课题。
发明内容
本发明是鉴于这样的情况而完成的，目的在于提供一种能够实现提高电路设计的自由度的半导体装置。
本发明的一个方式的半导体装置具备：半导体基板，具有第一主面和第二主面；第一电极，设置于半导体基板的第一主面侧；电介质层，设置在半导体基板与第一电极之间；第二电极，设置于半导体基板的第二主面侧；以及电阻控制层，设置在半导体基板与第二电极之间，电阻控制层具备：将半导体基板和第二电极电连接的第一区域；以及与第一区域并排且比第一区域电阻率高的第二区域。
根据本发明，能够提供一种能够实现提高电路设计的自由度的半导体装置。
附图说明
图1是概略地示出第一实施方式的半导体装置的结构的剖视图。
图2是概略地示出第一实施方式的半导体装置的结构的俯视图。
图3是概略地示出作为第一实施方式的半导体装置的电路的安装例的电路图。
图4是概略地示出第二实施方式的半导体装置的结构的剖视图。
图5是概略地示出第三实施方式的半导体装置的结构的剖视图。
图6是概略地示出第四实施方式的半导体装置的结构的剖视图。
图7是概略地示出第五实施方式的半导体装置的结构的剖视图。
图8是概略地示出第五实施方式的半导体装置的结构的俯视图。
具体实施方式
以下，一边参照附图一边对本发明的实施方式进行说明。其中，在第二实施方式之后的各实施方式中，与第一实施方式相同或者类似的构成要素以与第一实施方式相同或者类似的附图标记表示，适当地省略详细的说明。另外，关于在第二实施方式之后的各实施方式中得到的效果，对与第一实施方式相同的部分适当地省略说明。各实施方式的附图是例示，各部分的尺寸、形状是示意性的，不应当理解为将本申请发明的技术性范围限定于该实施方式。
在各个附图中，为了使各个附图相互的关系明确，帮助理解各部件的位置关系，有时方便地添加由X轴、Y轴和Z轴构成的正交坐标系(XYZ坐标系)。在该情况下，例如，有时将与X轴平行的方向称为“X轴方向”。关于与其他的轴平行的方向也是相同的。在以下的说明中，将Z轴正方向侧称为上(上方)。另外，X轴方向不限于箭头的正方向，还包含与箭头相反的负方向。另外，将与X轴和Y轴所特定的面平行的面称为“XY面”，以下，对于与其他的轴所特定的面平行的面来说也相同。
＜第一实施方式＞
首先，一边参照图1～图2一边对本发明的第一实施方式的半导体装置100的结构进行说明。图1是概略地示出第一实施方式的半导体装置的结构的剖视图。图2是概略地示出第一实施方式的半导体装置的结构的俯视图。另外，图2示出省略第二电极132的图示而俯视电阻控制层160时的半导体装置100。
半导体装置100是将形成静电电容的电容部C、作为电阻发挥功能的电阻部R一体地形成的半导体电路。即，半导体装置100相当于CR电路。半导体装置100具备半导体基板110、电介质层120、第一电极131、第二电极132以及电阻控制层160。半导体基板110作为电阻部R1发挥功能，电介质层120作为电容部C发挥功能，电阻控制层160作为电阻部R2发挥功能。电阻部R由电阻部R1和电阻部R2构成。半导体装置100可以是例如与其他的元件独立的分立部件，也可以是在共用的半导体基板110上与其他的元件一同集成的IC封装件的一部分。
半导体基板110具有与XY面平行的第一主面110A和第二主面110B。第一主面110A为Z轴正方向侧的主面，第二主面110B为Z轴负方向侧的主面。在从第一主面110A的法线方向观察时，半导体基板110为矩形状。其中，半导体基板110的形状不限于上述，也可以是多边形状、圆形状、椭圆状、或者将它们组合的形状。
例如通过电阻率为10-4Ω·cm以上且10-2Ω·cm以下的p型或者n型的硅基板来设置半导体基板110。换言之，通过杂质浓度为1019cm-3以上1021cm-3以下的p型或者n型的硅基板来设置半导体基板110。
半导体基板110通过利用硅基板设置，由此与通过其他的半导体材料设置的情况相比，能够廉价地制造。另外，半导体基板110由电阻率为10-2Ω·cm以下的低电阻硅基板设置，由此能够降低移动度的温度依赖性。若像以往的结构那样，电阻部R主要由半导体基板110构成，则需要通过具有1Ω·cm以上的电阻率的硅基板来设置半导体基板110。但是，在具有1Ω·cm以上的电阻率的硅基板中，移动度与温度变化一同大幅变化。列举具体例，在杂质浓度为1016cm-3的n型硅基板中，与-55℃时的移动度相比，200℃°时的移动度为约1/5。如果硅基板的杂质浓度为1019cm-3以上、即电阻率为10-2Ω·cm以下，则能够抑制伴随着移动度的降低的电阻率的增加，能够抑制作为半导体装置100的半导体电路的特性的温度变化。另外，通过使电阻率为10-4Ω·cm以上，能够使半导体基板110不作为导体而作为半导体发挥功能。即，能够作为电阻部R1发挥功能。
半导体基板110不限于硅基板，也可以通过锗(Ge)、砷化镓(GaAs)、碳化硅(SiC)等半导体材料来设置。
电介质层120设置在半导体基板110的第一主面110A与第一电极131之间。电介质层120例如由硅氧化物(SiO2)、硅氮化物(Si3N4)膜、硅酸氮化物(SiOxNy)膜等硅化合物设置。在半导体基板110为硅基板的情况下，由硅氧化物构成的电介质层120能够通过硅基板的热氧化而容易地设置，能够抑制因缺陷引起的漏电流的产生。由硅氮化物或硅酸氮化物构成的电介质层120与硅氧化物相比提高介电常数，因此能够将电容部C高电容化。电介质层120也可以为多层结构。例如，在半导体基板110为硅基板的情况下，电介质层120也可以通过热氧化将硅氧化物设置在半导体基板110的第一主面110A，并通过PVD(PhysicalVapor Deposition：物理气相沉积)或CVD(Chemical Vapor Deposition：化学气相沉积)使硅氮化物堆积在硅氧化物上而设置。由此，电介质层120能够一边抑制漏电流一边将电容部C高电容化。另外，硅化合物的化学式示出组成的一例，没有限定硅化合物的组成。另外，也可以包含硅(Si)、氧(O)、氮气(N)以外的元素。以下，对于其他的物质来说也相同。
电介质层120的至少一部分可以通过铝氧化物(Al2O3)，铪氧化物(HfO2)、钽氧化物(Ta2O5)、钛酸钡(BaTiO3)，钛酸钡锶((BaSr)TiO3)、钛酸锶(SrTiO3)、锆酸钙(CaZrO3)等氧化物而设置。为了将电容部C高电容化，优选电介质层120具有由介电常数较高的材料设置的层，例如优选具有由介电常数比硅氧化物高的钙钛矿型氧化物设置的层。
第一电极131设置在半导体基板110的第一主面110A侧。第二电极132设置在半导体基板110的第二主面110B侧。第一电极131夹着电介质层120而与半导体基板110对置，第二电极132夹着电阻控制层160而与半导体基板110对置。第一电极131可以覆盖电介质层120的整面，也可以仅覆盖希望作为电容部C发挥功能的区域的电介质层120。第一电极131和第二电极132例如由低电阻化后的硅形成。第一电极131和第二电极132也可以由Cu(铜)、Ag(银)、Au(金)、Al(铝)、Mo(钼)、W(钨)、Pt(铂)、Ti(钛)、Ni(镍)、Cr(铬)等金属或者它们的合金形成。另外，第一电极131和第二电极132只要具有导电性，也可以为RuO2、SrRuO3、LaNiO3等氧化物，也可以为导电性树脂等有机材料。第一电极131和第二电极132也可以是分别不同构成的电极。另外，第一电极131和第二电极132也可以为多层结构。第一电极131和第二电极132的电阻率为与半导体基板110的电阻率相同或小于半导体基板110的电阻率的大小。由此，在半导体装置100中，能够降低第一电极131和第二电极132对电阻部R的电阻值的影响。
电阻控制层160设置在半导体基板110与第二电极132之间。电阻控制层160具备低电阻区域161和高电阻区域162。低电阻区域161相当于电阻控制层160的第一区域，高电阻区域162相当于电阻控制层160的第二区域。低电阻区域161被设置为将半导体基板110和第二电极132电连接。高电阻区域162在与半导体基板110的第二主面110B平行的方向上与低电阻区域161并排。高电阻区域162的电阻率比低电阻区域161的电阻率大。例如，低电阻区域161利用导体设置，高电阻区域162利用绝缘体设置。
在电阻控制层160的形成中，例如，在半导体基板110的第二主面110B通过PVD、CVD设置绝缘体层，对该绝缘体层的一部分进行蚀刻，在通过蚀刻而形成的空间设置导体，由此成为低电阻区域161。而且，将没有蚀刻而残留的该绝缘体层作为高电阻区域162。在这样的半导体装置100中，能够增大电阻控制层160的厚度，能够容易使电阻部R2的电阻值发生变化。在半导体基板110利用硅设置的情况下，也可以将通过热氧化设置的硅氧化物作为该绝缘体层。由此，能够将半导体装置100的制造工序简单化。即，能够降低半导体装置100的制造成本。
另外，低电阻区域161和高电阻区域162也可以利用半导体设置。在这样的电阻控制层160的形成中，例如先设置高电阻区域162，接着设置低电阻区域161。具体而言，首先，在半导体基板110的第二主面110B通过PVD、CVD等设置高电阻的半导体层。接下来，通过掺杂来将该高电阻的半导体层的一部分低电阻化。将该低电阻化后的部分作为低电阻区域161，将该高电阻的半导体层作为高电阻区域162。相反地，在电阻控制层160的形成中，也可以先设置低电阻区域161，接着设置高电阻区域162。具体而言，首先，在半导体基板110的第二主面110B通过PVD、CVD等设置低电阻的半导体层。接下来，也可以使该低电阻的半导体层的一部分的结晶性降低而进行高电阻化。也可以将该高电阻化的部分作为高电阻区域162，将该低电阻的半导体层作为低电阻区域161。这样一来，在将半导体层的一部分低电阻化或者高电阻化而设置电阻控制层160的情况下，能够使低电阻区域161和高电阻区域162的厚度相同地设置电阻控制层160。由此，能够抑制低电阻区域161的尺寸的变动，因此能够抑制电阻部R2的电阻值的变动。另外，能够抑制在低电阻区域161与高电阻区域162之间的剥离等缺陷的产生。
在半导体基板110与第二电极132之间，电主要在低电阻区域161中流动。即，在半导体基板110与第二电极132之间，电阻控制层160的低电阻区域161作为导通的瓶颈发挥功能。因此，电阻部R2的电阻值根据低电阻区域161的物理性和尺寸而变化。具体而言，电阻部R2的电阻值能够根据低电阻区域161的电阻率、低电阻区域161的沿着Z轴方向的厚度T1、低电阻区域161的沿着X轴方向的宽度W1等来设计。
宽度W1比厚度T1大。由此，能够实现电阻控制层160的缺陷的抑制、电阻部R2的电阻值的变动的抑制。在通过蚀刻而形成的空间中设置导体或者半导体而成为低电阻区域161的情况下，宽度W1比厚度T1大，由此能够抑制由于低电阻区域161的形成不良而导致间隙等缺陷的产生。另外，宽度W1比厚度T1大，由此能够抑制低电阻区域161的剖面形状为锥状或者倒锥状。能够抑制低电阻区域161的形状的变动，因此能够抑制半导体装置100个体间的电阻部R2的电阻值的变动。
在将半导体层的一部分低电阻化而成为低电阻区域161的情况下，宽度W1比厚度T1大，由此容易将低电阻区域161的沿着Z轴方向的杂质浓度均匀化。即，能够抑制半导体装置100个体间的电阻部R2的电阻值的变动。另外，宽度W1比厚度T1大，由此即使降低掺杂时的杂质的照射能量，也能够向低电阻区域161均匀地掺杂，因此能够抑制低电阻区域161中的缺陷的产生。
另外，电阻部R2的电阻值能够根据与半导体基板110的第一主面110A平行的低电阻区域161的剖面积来设计。因此，用于设计电阻部R2的电阻值的尺寸不限于低电阻区域161的沿着Z轴方向的厚度T1和沿着X轴方向的宽度W1。电阻部R2的电阻值也可以根据俯视低电阻区域161的XY面时的形状、沿着Y轴方向的宽度来设计。
在图2所示的结构例中，在俯视半导体基板110的第二主面110B时，电阻控制层160的低电阻区域161被设置成圆形状。低电阻区域161的直径为宽度W1。通过将低电阻区域161设置成圆形，能够抑制在低电阻区域161具有角部的情况下有可能在该角部产生的电场集中所引起的绝缘破坏、有可能在该角部产生的应力集中所引起的损伤等缺陷。另外，在俯视半导体基板110的第二主面110B时，低电阻区域161的形状不限于上述，也可以是椭圆形、矩形、多边形、或者它们的组合。
电阻控制层160的低电阻区域161通过与第二电极132相同的材料而与第二电极132一体地形成。此时，低电阻区域161的电阻率与第二电极132的电阻率同等。由此，能够通过相同的工序而同时地设置低电阻区域161和第二电极132。即，能够将半导体装置100的制造工序简单化，并降低制造成本。另外，能够减少在电阻控制层160与第二电极132之间不同的材料彼此接触的界面的种类，因此能够抑制在电阻控制层160与第二电极132之间的剥离等缺陷的产生。
如上所述，在半导体装置100中，能够通过电阻控制层160而使电阻部R2的电阻值发生变化，因此能够使电容部C与电阻部R的元件值的组合适当地变化。即，能够提高作为半导体装置100的半导体电路的设计的自由度。
另外，半导体装置100也可以在第一电极131之上、即第一电极131与未图示的布线部之间还具备电阻控制层。这里所说的布线部是指将半导体装置100与外部电路电连接的部分，被设置为夹着第一电极131而与半导体基板110对置。这样的电阻控制层具备将第一电极131和布线部电连接的低电阻区域以及电阻率比低电阻区域高的高电阻区域。设置在第一电极131之上的电阻控制层能够采用与电阻控制层160相同的结构。在第一电极131与布线部之间还具备电阻控制层的情况下，即使是这样的电阻控制层也能够使电阻部R的电阻值发生变化，因此能够提高作为半导体装置100的半导体电路的设计的自由度。
接下来，一边参照图3一边对半导体装置100的用途例进行说明。图3是概略地示出作为第一实施方式的半导体装置的电路的安装例的电路图。
半导体装置100例如用于升压电路或逆变器电路。半导体装置100通过并联连接在晶体管的漏极-源极间或者集电极-发射极间，能够作为缓冲电路发挥功能。在半导体装置100中，即使半导体装置100的尺寸发生变化，也能够使电阻部R的电阻值与电容部C的静电电容一致地变化。即，即使限制半导体装置100的尺寸，也能够将半导体装置100设计为具有作为缓冲电路的合适的静电电容和电阻值的半导体电路。半导体装置100作为缓冲电路能够具有充分的电阻值，因此不用将电阻元件与外部电连接，就能够作为缓冲电路使用。
半导体装置100的用途不限于缓冲电路。例如，半导体装置100也可以作为滤波电路、整合电路的一部分来使用。
＜第二实施方式＞
接下来，一边参照图4一边对第二实施方式的半导体装置200的结构进行说明。图4是概略地示出第二实施方式的半导体装置的结构的剖视图。
第二实施方式的半导体装置200与第一实施方式的半导体装置100同样，具备半导体基板210、电介质层220、第一电极231、第二电极232以及电阻控制层260。电阻控制层260具备低电阻区域261和高电阻区域262。
第二实施方式的半导体装置200在电阻控制层260的低电阻区域261由与第二电极232不同的材料设置的方面，与第一实施方式的半导体装置100不同。
低电阻区域261的电阻率比第二电极232的电阻率大。由此，能够增大电阻部R2的电阻值。即，能够提高作为半导体装置200的半导体电路的设计的自由度。另外，低电阻区域261的电阻率比半导体基板210的电阻率大。由此，能够增大电阻部R2的电阻值。即，能够提高作为半导体装置200的半导体电路的设计的自由度。
＜第三实施方式＞
接下来，一边参照图5一边对第三实施方式的半导体装置300的结构进行说明。图5是概略地示出第三实施方式的半导体装置的结构的剖视图。
第三实施方式的半导体装置300与第一实施方式的半导体装置100同样，具备半导体基板310、电介质层320、第一电极331、第二电极332以及电阻控制层360。电阻控制层360具备低电阻区域361和高电阻区域362。
第三实施方式的半导体装置300在电阻控制层360的低电阻区域361通过与半导体基板310相同的材料而与半导体基板310一体地设置的方面，与第一实施方式的半导体装置100不同。即，低电阻区域361的电阻率与半导体基板310的电阻率相等。
由此，能够通过相同的工序而同时地设置低电阻区域361和半导体基板310。另外，能够减少在电阻控制层360与半导体基板310之间不同的材料彼此接触的界面的种类，因此能够抑制电阻控制层360与半导体基板310之间的剥离等缺陷的产生
在电阻控制层360的形成中，例如，对半导体基板310的一部分进行蚀刻，在通过蚀刻而形成的空间中设置绝缘体，由此成为高电阻区域362。由此，能够增大低电阻区域361的厚度，能够使电阻部R2的电阻值容易变化。在电阻控制层360的形成中，也可以将半导体基板310的一部分高电阻化而成为高电阻区域362。具体而言，也可以在半导体基板310利用硅设置的情况下，在电阻控制层360的形成中，将半导体基板310的一部分热氧化而成为高电阻区域362。由此，能够将半导体装置300的制造工序简单化。即，能够降低半导体装置300的制造成本。
＜第四实施方式＞
接下来，一边参照图6一边对第四实施方式的半导体装置400的结构进行说明。图6是概略地示出第四实施方式的半导体装置的结构的剖视图。
第四实施方式的半导体装置400与第一实施方式的半导体装置100同样，具备半导体基板410、电介质层420、第一电极431、第二电极432、以及电阻控制层460。电阻控制层460具备低电阻区域461和高电阻区域462。
第四实施方式的半导体装置400在第二电极432由第一电极层433和第二电极层434构成的方面，与第一实施方式的半导体装置100不同。第一电极层433与电阻控制层460的高电阻区域462接触，设置在电阻控制层460的低电阻区域461的内部。即，低电阻区域461与第一电极层433通过相同的材料而一体地设置。第二电极层434夹着第一电极层433与电阻控制层460对置。另外，低电阻区域461只要其至少一部分被第一电极层433占据，则也可以是其至少一部分被第二电极层434占据。具体而言，也可以在低电阻区域461中第一电极层433沿着高电阻区域462和半导体基板410的表面设置成凹状，第二电极层434沿着第一电极层433的凹状的表面设置在低电阻区域461的内部。
第二电极层434的电阻率比第一电极层433的电阻率小。由此，即使为了增大电阻部R2的电阻值而由低电阻的材料形成低电阻区域461，也能够抑制第二电极432的电阻值的增大。第二电极层434也可以由与第一电极层433相比硬度高的材料设置。由此，在第二电极432通过钎焊或线焊而与外部电路电连接的情况下，能够抑制第二电极432的损伤。另外，第二电极层434也可以由与第一电极层433相比，与焊锡或焊线的紧贴性较高的材料设置。由此，能够抑制半导体装置400的电接触不良。
＜第五实施方式＞
接下来，一边参照图7一边对第五实施方式的半导体装置500的结构进行说明。图7是概略地示出第五实施方式的半导体装置的结构的剖视图。图8是概略地示出第五实施方式的半导体装置的结构的俯视图。
第五实施方式的半导体装置500与第一实施方式的半导体装置100同样，具备半导体基板510、电介质层520、第一电极531、第二电极532以及电阻控制层560。电阻控制层560具备低电阻区域561和高电阻区域562。
第五实施方式的半导体装置500在半导体基板510的第一主面510A侧形成有由多个沟槽部510C构成的沟槽结构511的方面，与第一实施方式的半导体装置100不同。
沟槽部510C是从第一主面510A沿Z轴方向形成的凹部。在俯视第二主面510B时，沟槽部510C形成为圆形状。电介质层520和第一电极531形成为沿着沟槽结构511，在沟槽部510C的内部延伸。通过半导体装置500具有沟槽结构511，能够增大电容部C的静电电容。另外，俯视沟槽部510C的XY面时的形状不限于圆形状，也可以是椭圆形状、矩形状、多边形状、格子状、或者它们的组合。另外，沟槽部510C的形状不限于柱体状，也可以是锥体状或者它们的组合。另外，沟槽部510C的数量没有特别限定，只要形成至少一个即可。
另外，电介质层520也可以为层叠结构，例如具备第一电介质层521和第二电介质层522。在具有沟槽结构511的半导体装置500中，应力集中于沟槽部510C的角部，有可能导致电介质层520容易损伤。电介质层520具备两种以上的不同的电介质层，由此能够缓和电介质层520的内部应力，抑制损伤的产生。另外，通过使第一电介质层521采用不容易损伤的结构，使第二电介质层522采用比第一电介质层521高的介电常数，能够在半导体装置500的电容部C实现漏电流的产生抑制和静电电容的增大这双方。
如上所述，根据本发明的一个方式，提供一种半导体装置100，具备：具有第一主面110A和第二主面110B的半导体基板110、设置在半导体基板110的第一主面110A侧的第一电极131、设置在半导体基板110与第一电极131之间的电介质层120、设置在半导体基板110的第二主面110B侧的第二电极132、以及设置在半导体基板110与第二电极132之间的电阻控制层160，电阻控制层160具备：将半导体基板110和第二电极132电连接的第一区域161；以及与第一区域161并排且比第一区域161电阻率高的第二区域162。
根据上述方式，半导体装置能够采用使半导体基板作为第一电阻部发挥功能、使电介质层作为电容部发挥功能、使电阻控制层作为第二电阻部发挥功能的半导体电路。在半导体装置中，能够根据电阻控制层的第一区域的电阻率和尺寸而使第二电阻部的电阻值发生变化。即，在半导体装置中，能够使电容部与电阻部的元件值的组合适当地变化。换言之，能够提高作为半导体装置的半导体电路的设计的自由度。
半导体基板110也可以利用硅设置。由此，相比于由其他的半导体材料设置的情况，能够廉价地制造半导体基板。
半导体基板110的电阻率也可以为10-4Ω·cm以上且10-2Ω·cm以下。通过使半导体基板的电阻率为10-2Ω·cm以下，能够降低移动度的温度依赖性。即，能够抑制作为半导体装置的半导体电路的特性的温度变化。另外，通过使电阻率为10-4Ω·cm以上，从而半导体基板不是作为导体发挥功能而能够作为半导体发挥功能。即，能够使半导体基板作为第一电阻部发挥功能。
电阻控制层260的第一区域261的电阻率也可以为与第二电极232的电阻率相同或大于第二电极232的电阻率的大小。在第一区域与第二电极的电阻率相同的情况下，能够通过相同的工序而同时设置第一区域和第二电极。即，能够将半导体装置的制造工序简单化，降低制造成本。另外，能够减少在电阻控制层与第二电极之间不同的材料彼此接触的界面的种类，因此能够抑制在电阻控制层与第二电极之间的剥离等缺陷的产生。在第一区域的电阻率比第二电极的电阻率大的情况下，能够增大第二电阻部的电阻值。即，能够提高作为半导体装置的半导体电路的设计的自由度。
电阻控制层260的第一区域261的电阻率也可以为与半导体基板210的电阻率相同或大于半导体基板210的电阻率的大小。在第一区域与半导体基板的电阻率相同的情况下，能够通过相同的工序而同时设置第一区域和半导体基板。另外，能够减少在电阻控制层与半导体基板之间不同的材料彼此接触的界面的种类，因此能够抑制在电阻控制层与半导体基板之间的剥离等缺陷的产生。在第一区域的电阻率比半导体基板的电阻率大的情况下，能够增大第二电阻部的电阻值。即，能够提高作为半导体装置的半导体电路的设计的自由度。
半导体基板110的电阻率也可以为与第二电极132的电阻率相同或大于第二电极132的电阻率的大小。由此，在半导体装置中，能够降低第二电极对电阻部的电阻值的影响。
也可以在被切断成与半导体基板110的第二主面110B正交且包含电阻控制层160的第一区域161的中央部的剖面上，第一区域161的与第二主面110B平行的方向的宽度W1比第一区域161的与第二主面110B正交的方向的厚度T1大。由此，能够抑制设置第一区域时的电阻控制层的缺陷的产生。另外，能够提高第一区域的形状的稳定性，能够使第一区域的厚度方向上的电阻率均匀。即，能够实现第二电阻部的电阻值的变动的抑制。
也可以在俯视半导体基板110的第二主面110B时，电阻控制层160的第一区域161被设置为圆形状。由此，能够抑制因电场集中引起的绝缘破坏、因应力集中引起的损伤等缺陷。
电阻控制层160的第二区域162也可以利用绝缘体设置。由此，在半导体基板与第二电极之间，能够抑制第二区域的导通。即，能够提高第一区域的电阻率和尺寸对第二电阻部的电阻值赋予的影响力。
电阻控制层360的第二区域362也可以利用硅氧化物设置。由此，在半导体基板利用硅基板设置的情况下，能够通过半导体基板的热氧化而设置第二区域。即，能够将半导体装置的制造工序简单化，降低制造成本。
电阻控制层160的第一区域161和第二区域162也可以利用半导体设置。由此，通过将半导体的一部分低电阻化或者高电阻化，能够设置第一区域和第二区域。此时，能够使第一区域和第二区域的厚度相同地设置电阻控制层。由于能够抑制第一区域的尺寸的变动，因此能够抑制第二电阻部的电阻值的变动。另外，能够抑制在第一区域与第二区域之间的剥离等缺陷的产生。
也可以在半导体基板510的第一主面510A侧形成由至少一个沟槽部510C构成的沟槽结构511，沿着沟槽结构511而形成电介质层520和第一电极531。由此，在半导体装置中，能够增大电容部的静电电容。
半导体装置100也可以并联连接在晶体管的漏极-源极间或者集电极-发射极间。由此，能够将半导体装置作为缓冲电路而使用。即使限制半导体装置的尺寸，也能够将半导体装置设计为具有作为缓冲电路的合适的静电电容和电阻值的半导体电路。
如以上说明的那样，根据本发明的一个方式，能够提供一种能够实现提高电路设计的自由度的半导体装置。
另外，以上说明的实施方式是用于使本发明的理解变得容易的方式，并不是用于限定地解释本发明的方式。本发明能够在不脱离其主旨的情况下，进行变更/改进，并且在本发明中还包含其等价物。即，关于本领域技术人员对各实施方式适当地施加设计变更的方式，只要具备本发明的特征，就包含在本发明的范围中。例如，各实施方式具备的各要素及其配置、材料、条件、形状、尺寸等不限定于例示的内容，能够适当地变更。另外，各实施方式具备的各要素能够在技术上可能的范围内组合，将这些要素组合后的方式只要包含本发明的特征，就包含在本发明的范围中。
附图标记的说明
100…半导体装置；C…电容部；R、R1…电阻部；110…半导体基板；110A…第一主面；110B…第二主面；120…电介质层；131…第一电极；132…第二电极；160…电阻控制层；161…低电阻区域(第一区域)；162…高电阻区域(第二区域)；T1…低电阻区域的厚度；W1…低电阻区域的宽度。

Claims (11)

1.一种半导体装置，具备：
半导体基板，具有第一主面和第二主面；
第一电极，设置在所述半导体基板的所述第一主面侧；
电介质层，设置在所述半导体基板与所述第一电极之间；
第二电极，设置在所述半导体基板的所述第二主面侧；以及
电阻控制层，遍及所述半导体基板与所述第二电极之间的整个区域而设置，
所述电阻控制层具备：将所述半导体基板与所述第二电极电连接的第一区域；以及与所述第一区域并排且电阻率比所述第一区域高的第二区域，
在俯视所述半导体基板的所述第二主面时，所述电阻控制层的所述第一区域被设置为圆形状以及椭圆形中的一种或者这两种形状的组合，
在被切断成与所述半导体基板的所述第二主面正交且包含所述电阻控制层的所述第一区域的中央部的剖视面上，所述第一区域的与所述第二主面平行的方向的宽度比所述第一区域的与所述第二主面正交的方向的厚度大。
2.根据权利要求1所述的半导体装置，其中，
所述半导体基板利用硅设置。
3.根据权利要求2所述的半导体装置，其中，
所述半导体基板的电阻率为10-4Ω・cm以上且10-2Ω・cm以下。
4.根据权利要求1或2所述的半导体装置，其中，
所述电阻控制层的所述第一区域的电阻率为与所述第二电极的电阻率相同或大于所述第二电极的电阻率的大小。
5.根据权利要求1或2所述的半导体装置，其中，
所述电阻控制层的所述第一区域的电阻率为与所述半导体基板的电阻率相同或大于所述半导体基板的电阻率的大小。
6.根据权利要求1或2所述的半导体装置，其中，
所述半导体基板的电阻率为与所述第二电极的电阻率相同或大于所述第二电极的电阻率的大小。
7.根据权利要求1或2所述的半导体装置，其中，
所述电阻控制层的所述第二区域利用绝缘体设置。
8.根据权利要求7所述的半导体装置，其中，
所述电阻控制层的所述第二区域利用硅氧化物设置。
9.根据权利要求1或2所述的半导体装置，其中，
所述电阻控制层的所述第一区域和所述第二区域利用半导体设置。
10.根据权利要求1或2所述的半导体装置，其中，
在所述半导体基板的所述第一主面侧形成有由至少一个沟槽部构成的沟槽结构，
沿着所述沟槽结构形成有所述电介质层和所述第一电极。
11.根据权利要求1或2所述的半导体装置，其中，
并联连接在晶体管的漏极-源极间或者集电极-发射极间。
CN201880069502.6A 2017-12-28 2018-12-26 半导体装置 Active CN111279466B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-254595 2017-12-28
JP2017254595 2017-12-28
PCT/JP2018/047714 WO2019131702A1 (ja) 2017-12-28 2018-12-26 半導体装置

Publications (2)

Publication Number Publication Date
CN111279466A CN111279466A (zh) 2020-06-12
CN111279466B true CN111279466B (zh) 2023-11-03

Family

ID=67067412

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880069502.6A Active CN111279466B (zh) 2017-12-28 2018-12-26 半导体装置

Country Status (5)

Country Link
US (1) US11239226B2 (zh)
JP (1) JP6895094B2 (zh)
CN (1) CN111279466B (zh)
DE (1) DE112018005050T5 (zh)
WO (1) WO2019131702A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7538097B2 (ja) * 2021-09-13 2024-08-21 株式会社東芝 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4364072A (en) * 1978-03-17 1982-12-14 Zaidan Hojin Handotai Kenkyu Shinkokai Static induction type semiconductor device with multiple doped layers for potential modification
JP2011040497A (ja) * 2009-08-07 2011-02-24 Sony Corp 電子デバイスおよびその製造方法
JP2015015361A (ja) * 2013-07-04 2015-01-22 古河電気工業株式会社 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS628550A (ja) * 1985-07-04 1987-01-16 Nec Ic Microcomput Syst Ltd 半導体装置の抵抗素子形成方法
JPS63213956A (ja) * 1987-03-02 1988-09-06 Nec Corp 半導体集積回路装置
JP3175151B2 (ja) * 1997-12-29 2001-06-11 日本電気株式会社 コンデンサを備えた半導体装置
EP2172976A3 (en) * 1998-09-10 2010-05-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor Device
DE102006017487A1 (de) * 2006-04-13 2007-10-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Integriertes Beschaltungsbauelement auf Halbleiterbasis zur Schaltentlastung, Spannungsbegrenzung bzw. Schwingungsdämpfung
DE102008049732B4 (de) * 2008-09-30 2011-06-09 Amd Fab 36 Limited Liability Company & Co. Kg Halbleiterbauelement mit vergrabenem Polysiliziumwiderstand sowie Verfahren zu seiner Herstellung
US20100117725A1 (en) * 2008-11-12 2010-05-13 Infineon Technologies Austria Ag Semiconductor diode
US8664713B2 (en) * 2008-12-31 2014-03-04 Stmicroelectronics S.R.L. Integrated power device on a semiconductor substrate having an improved trench gate structure
JP5476747B2 (ja) 2009-03-05 2014-04-23 日産自動車株式会社 半導体装置
JP2013016730A (ja) * 2011-07-06 2013-01-24 Murata Mfg Co Ltd 可変容量装置
JP6622611B2 (ja) * 2016-02-10 2019-12-18 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US10446487B2 (en) * 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4364072A (en) * 1978-03-17 1982-12-14 Zaidan Hojin Handotai Kenkyu Shinkokai Static induction type semiconductor device with multiple doped layers for potential modification
JP2011040497A (ja) * 2009-08-07 2011-02-24 Sony Corp 電子デバイスおよびその製造方法
JP2015015361A (ja) * 2013-07-04 2015-01-22 古河電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
JP6895094B2 (ja) 2021-06-30
JPWO2019131702A1 (ja) 2020-09-10
WO2019131702A1 (ja) 2019-07-04
DE112018005050T5 (de) 2020-06-18
US20200286880A1 (en) 2020-09-10
US11239226B2 (en) 2022-02-01
CN111279466A (zh) 2020-06-12

Similar Documents

Publication Publication Date Title
US10879347B2 (en) Capacitor
US10991509B2 (en) Capacitor
US10411087B2 (en) Semiconductor capacitor and power supply module
JP6222365B2 (ja) Ｅｓｄ保護機能付複合電子部品
US11587738B2 (en) Capacitor
TW201725737A (zh) 金屬-絕緣層-金屬電容器及其製造方法
US11303201B2 (en) CR snubber element
JP2019029537A (ja) キャパシタ
CN111279466B (zh) 半导体装置
US10475784B2 (en) Semiconductor structure with a resistor and a transistor and method for forming the same
CN111263978B (zh) 半导体装置
CN111492471B (zh) 半导体装置及其制造方法
JP2023102918A (ja) 半導体装置
TW202042365A (zh) 整合式rc架構及其製造方法
KR102345115B1 (ko) 적층형 커패시터
WO2020161958A1 (ja) キャパシタ素子
TWI624023B (zh) 半導體結構及其製造方法
US20210027951A1 (en) Capacitor cluster
JP2022080628A (ja) 半導体装置
JP2022532818A (ja) 可変キャパシタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant