CN100343979C - 包括有均匀分布的硅纳米点的栅的存储器的制造方法 - Google Patents
包括有均匀分布的硅纳米点的栅的存储器的制造方法 Download PDFInfo
- Publication number
- CN100343979C CN100343979C CNB2005100716686A CN200510071668A CN100343979C CN 100343979 C CN100343979 C CN 100343979C CN B2005100716686 A CNB2005100716686 A CN B2005100716686A CN 200510071668 A CN200510071668 A CN 200510071668A CN 100343979 C CN100343979 C CN 100343979C
- Authority
- CN
- China
- Prior art keywords
- film
- nano dot
- insulation film
- pattern
- dot layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 21
- 239000010703 silicon Substances 0.000 title claims abstract description 21
- 239000002096 quantum dot Substances 0.000 claims abstract description 139
- 238000000034 method Methods 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000002184 metal Substances 0.000 claims abstract description 20
- 238000009413 insulation Methods 0.000 claims description 122
- 239000000463 material Substances 0.000 claims description 56
- 238000000137 annealing Methods 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 239000013078 crystal Substances 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 9
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical group [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 6
- 238000003475 lamination Methods 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 230000009466 transformation Effects 0.000 claims description 2
- 239000010408 film Substances 0.000 description 197
- 239000010410 layer Substances 0.000 description 49
- 238000005530 etching Methods 0.000 description 16
- 239000010409 thin film Substances 0.000 description 10
- 238000009826 distribution Methods 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 5
- 238000001878 scanning electron micrograph Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种制造存储器的方法，该存储器包括具有均匀分布的硅纳米点的栅。该方法包括：在衬底上形成栅，该栅具有绝缘薄膜，还具有在该绝缘薄膜中顺序叠放并且以预定距离彼此隔开的纳米点层和导电薄膜图案；在衬底中形成源区和漏区；以及分别在源区和漏区形成第一和第二金属层。
Description
技术领域
本发明涉及一种制造半导体器件的方法，尤其涉及到一种制造存储器的方法，该存储器包括具有均匀分布的纳米点的栅。
背景技术
随着MOSFET尺寸的减小，就会产生问题，使得很难进一步减小MOSFET的尺寸。
例如，随着MOSFET尺寸的减小，就会产生一些问题，比如由于有效沟道尺寸的减小和氧化薄膜的退化所导致的漏感应势垒降低(DIBL)和穿通以及由于器件内电场增加所产生的热载流子导致的泄漏电流增加。这些问题妨碍了MOSFET尺寸的减小。
然而，当MOSFET尺寸减小到纳米级的时候，将遇到根本的物理限制。
也就是说，在纳米级的MOSFET中，与器件运行相关的电子数量和与热波动相关的电子数量几乎是相等的。因此，不能在室温下实现稳定的运行。
因此，有必要用其他器件替换有这些问题的MOSFET。快闪存储器就是其他器件中的一种。
参考图1，传统的快闪存储器包括在传统的MOSFET中所使用的衬底10和在衬底10上形成的栅叠层12。由预定距离隔开的源区10s和漏区10d形成在衬底10中。栅叠层12位于源区10s和漏区10d之间的衬底10之上。栅叠层12包含顺序堆叠的栅绝缘薄膜12a、其中捕获电子的浮动栅12b、层间绝缘层12c和控制栅12d。
快闪存储器是一种FET(场效应管)，也是一种非易失性存储器，当断电之后，俘获在浮动栅12b内的电子保留在其中。因此，可以使用快闪存储器来实现非易失性存储器，其价格将低于动态随机存取存储器(DRAM)。
虽然具有这个优势，但是图1所描述的快闪存储器记录速度低，记录电压高并只能被记录大约10,000次，并且快闪存储器的栅绝缘薄膜不得不形成得足够厚以增加保持时间。因此，快闪存储器缩小的量是有限的。
最近，提出了使用纳米技术的快闪存储器。这样的快闪存储器包括由纳米点形成的浮动栅。
然而，在这种情况下，由于形成浮动栅的蚀刻过程是在形成纳米点之后才执行，因此，由于纳米点相对栅绝缘膜的蚀刻选择性，在纳米点附近的栅的边缘变得不均匀，尤其是栅中的部分纳米点会从栅中迸发出来(burst out)。
发明内容
本发明提供了一种制造存储器的方法，其中硅纳米点分布在栅中，并且硅纳米点防止从栅中迸发出来。
根据本发明的一个方面，提供了一种制造存储器的方法，其包括：在衬底上形成栅，该栅包括绝缘薄膜，还包括形成在该绝缘薄膜中的纳米点层和导电薄膜图案，该导电薄膜图案位于该纳米点层上方且与之绝缘，在衬底中形成源区和漏区，分别在源区和漏区上形成第一和第二金属层，其中该纳米点层中的纳米点通过提取形成。
栅的形成包括在衬底上形成栅叠层，栅叠层包括绝缘薄膜，还包括形成在绝缘薄膜中的用于形成纳米点层的材料薄膜以及导电薄膜图案，导电薄膜图案位于用于形成纳米点层的材料薄膜上方且与之绝缘，将材料薄膜转化为纳米点层，该纳米层包括至少一个纳米点。
材料薄膜的转化包括使栅叠层退火直到用于形成纳米点层的材料薄膜变成纳米点层。
栅叠层的形成包括顺序在衬底上叠放第一绝缘薄膜，用于形成纳米点层的材料薄膜、第二绝缘薄膜、导电薄膜和第三绝缘薄膜，通过将第一绝缘薄膜、用于形成纳米点层的材料薄膜、第二绝缘薄膜、导电薄膜和第三绝缘薄膜形成图案而形成叠层，并且在叠层的侧面形成隔离物。
源区和漏区的形成可以在把用来形成纳米点层的材料薄膜转化为纳米点层之前进行。
用于形成纳米点层的材料薄膜可以是SiO2-x薄膜和Si3N4-x薄膜(0＜x＜1)中的一种。
栅可以在700-1100℃的温度下退火30秒钟到1小时。
根据本发明的另一方面，提供了栅的形成方法，其包括：在衬底上形成第一绝缘薄膜，在第一绝缘薄膜上形成用于形成纳米点的材料薄膜，形成纳米点材料薄膜的图案，其通过将用于形成纳米点的材料薄膜形成图案来界定形成栅的区域，将纳米点材料薄膜图案转化为包含至少一个纳米点的纳米点层，在第一绝缘薄膜上形成覆盖纳米点层的第二绝缘薄膜，在纳米点层之上的第二绝缘薄膜的区域上形成导电薄膜图案，在第二绝缘薄膜上形成覆盖导电薄膜图案的第三绝缘薄膜，以及将第一至第三绝缘薄膜形成图案使得导电薄膜图案和纳米点层被包括在所得的产物中。
第一至第三绝缘薄膜可以由同样的材料形成。
形成纳米点的材料薄膜可以由SiO2-x薄膜和Si3N4-x薄膜(0＜x＜1)中的一种形成。
形成纳米点的材料薄膜可以通过退火转化为纳米点层。
退火可以在700-1100℃的温度下历时30秒钟到1小时完成。
根据本发明的另一方面，提供了栅的形成方法，其包括：在衬底上形成第一绝缘薄膜，把形成纳米点的籽晶注入到第一绝缘薄膜中，通过将其中注入了籽晶的第一绝缘薄膜形成第一绝缘薄膜图案，其界定了用来形成栅的区域，在第一绝缘薄膜图案中形成包含至少一个纳米点的纳米点层，在衬底上形成覆盖包括纳米点层的第一绝缘薄膜图案的第二绝缘薄膜，在纳米点层正上方的第二绝缘薄膜部分形成导电薄膜图案，在第二绝缘薄膜上形成覆盖导电薄膜图案的第三绝缘薄膜，以及将第一至第三绝缘薄膜形成图案使得导电薄膜图案和纳米点层被包括在所得的产物中。
第一至第三绝缘薄膜可以由氧化硅薄膜形成。
籽晶可以是硅籽晶。
第一绝缘薄膜图案的形成可以先于把形成纳米点的晶粒注入到第一绝缘薄膜进行。
纳米点层可以通过对第一绝缘薄膜图案退火形成。
退火可以在700-1100℃的温度下历时30秒钟到1小时完成。
使用本发明可以在存储器的栅中形成均匀分布的硅纳米点，而不会使纳米点突出到栅的外部。
附图说明
通过参考附图详细地描述其典型的实施例，本发明的上述和其他特征和优点将变得更加清楚，其中：
图1是传统快闪存储器的横截面视图；
图2至图6是横截面图，描述了根据本发明第一实施例的一种存储器的制造方法，该存储器包含具有均匀分布硅纳米点的栅；
图7至16是横截面图，描述了根据本发明第二实施例的一种存储器的制造方法，该存储器包含具有均匀分布硅纳米点的栅；
图17至29是横截面图，描述了根据本发明第三实施例的一种存储器的制造方法，该存储器包含具有均匀分布硅纳米点的栅；
图30是根据本发明一个实施例形成的存储器的栅的横截面的SEM图像；和
图31是包含在根据本发明的一个实施例所形成的存储器的栅中的硅纳米点的SEM图像。
具体实施方式
将参考附图对本发明做更全面的描述，其中本发明优选的实施例以举例的方式示出。为清楚起见，在附图中区域以及层的厚度被夸大。所有附图中类似的附图标记表示类似的元件。
<第一实施例>
现在将参考图2至图6对根据本发明第一实施例的制造存储器的方法(以下，称为第一制造方法)进行描述。参考图2，第一绝缘薄膜42、用于形成纳米点的纳米点材料薄膜44、第二绝缘薄膜46、导电薄膜48和第三绝缘薄膜50顺序形成在衬底40上。衬底40可以是半导体衬底，第一绝缘薄膜42是一个隧道薄膜，它可以是氧化硅薄膜(SiO2)。纳米点材料薄膜44可以是具有足够厚度以俘获电子的材料薄膜，比如氧化硅(SiO2-x)薄膜或者氮化硅(Si3N4-x)薄膜，其中0＜x＜1。第二绝缘薄膜46可以是预先确定的氧化物薄膜，比如氧化硅薄膜。同样，用来形成控制栅的导电薄膜48可以是掺杂多晶硅薄膜或者金属薄膜。接下来，在第三绝缘薄膜50上形成界定栅形成区域的感光薄膜图案(未示出)。
然后，使用感光薄膜图案作为掩模，顺序蚀刻出第三绝缘薄膜50、导电薄膜48、第二绝缘薄膜46、纳米点材料薄膜44和第一绝缘薄膜42。蚀刻进行直到暴露出衬底40。当蚀刻完成之后，去除感光薄膜图案。从而，如图3a所示，栅叠层G形成在衬底40上的预定区域内，并且曝露衬底40的孔h1形成在栅叠层G之间。通过孔h1所曝露的衬底40的区域是在随后的过程中要形成源区和漏区的区域。栅叠层G由顺序叠放的薄膜42，44，46，48和50的图案组成。
形成栅叠层G之后，在衬底40上形成一个覆盖栅叠层G的薄氧化硅薄膜，并且该氧化硅薄膜被各向异性蚀刻。由于各向异性蚀刻的特点，除了形成在栅叠层G侧面的那些部分，薄的氧化硅薄膜被去除。因此，氧化硅薄膜图案SP，隔离物，仅在栅叠层G的侧面形成。
参考图3b，能够形成第一栅G1，在第一栅G1中包含栅叠层G和隔离物SP。隔离物SP和第一至第三绝缘薄膜图案42a，46a和50a可以由不同或者相同材料组成。在图3b中，它们是用相同的材料组成的，因此，它们被标示为材料薄膜52。
参考图4，在衬底40上形成第一栅G1之后，所得的产物在退火装置中于预定的温度下退火预定的时间。在退火时，硅Si从纳米点材料图案44a中被提取(extract)出来，并且纳米大小的晶体点在第一栅G1的纳米点材料薄膜图案44a里形成。因此，纳米点材料薄膜图案44a变成纳米点层56，其包括规则分布的纳米大小的晶体纳米点54。纳米点层56包含多个由预定距离分隔开的纳米点组N1，并且每一个纳米点组N1包括多个纳米点54。纳米点层56是一个浮动栅，并且电子被俘获在每一个纳米点54里。因此，纳米点层56可以用作存储电极。
在第一栅G1里形成纳米点层56之后，所得的产物从退火装置中卸下。
参考图5，通过把导电掺杂剂注入到衬底40中，可以在衬底40上经过孔h1暴露的预定区域内形成源区S和漏区D。
如此，在衬底40上形成了包含第一栅G1、源区S和漏区D的晶体管。由于第一栅G1包含能够用作存储电极的纳米点层56，因此这个晶体管可以用作单电子存储器。
参考图6，形成了经过孔h1与源区S接触的第一金属层58以及经过孔h1与漏区D接触的第二金属层60。第一金属层58和第二金属层60能够如此形成：通过形成填充第一栅G1上的孔h1的金属层(未示出)，形成该在金属层上界定第一金属层58和第二金属层60的感光薄膜图案(未显示出)，然后使用感光薄膜图案作为蚀刻掩模对金属层蚀刻。
<第二实施例>
现在将对根据本发明第二实施例的制造存储器的方法(以下，称为第二制造方法)进行描述。在本实施例中，与第一实施例不同，纳米点层在控制栅和第二栅形成之前形成。
对第一和第二实施例都包括的元件将不做重复描述。
参考图7，在衬底40上顺序形成第一绝缘薄膜42和纳米点材料薄膜44。在随后的过程中纳米点待形成的大小将根据纳米点材料薄膜44的厚度而变化。因此，纳米点材料薄膜44可以根据想得到的纳米点的大小形成不同的厚度。例如，纳米点材料薄膜44可以形成合适的厚度以使得纳米点的直径为2-5nm。
参考图8，通过在纳米点材料薄膜44上形成光致抗蚀剂图案和使用该光致抗蚀剂图案做蚀刻掩模来蚀刻纳米点材料薄膜44，从而在第一绝缘薄膜42上形成暴露第一绝缘薄膜42预定区域的纳米点材料薄膜图案44a。在随后的过程中，源区和漏区将形成在被曝露的第一绝缘薄膜42区域下的衬底40区域中。在纳米点材料薄膜图案44a形成之后，所得的产物在预定退火装置中在预定的温度和压力下退火预定的时间。在退火时，硅从纳米点材料图案44a中被提取出来，并且纳米点在纳米点材料薄膜图案44a中形成。因此，如图9所示，纳米点材料薄膜图案44a变成纳米点层56，其具有多个均匀分布的纳米点54。
参考图10，覆盖纳米点层54的第四绝缘薄膜62和导电薄膜64顺序地在第一绝缘薄膜42上形成。第四绝缘薄膜62可以是预先确定的氧化物层，比如氧化硅薄膜。第四绝缘薄膜62可以与第一制造方法中的第二绝缘薄膜46相对应。导电薄膜64可以是掺杂多晶硅薄膜或者金属薄膜。导电薄膜64可以与第一制造方法中的导电薄膜48相对应。
参考图11，导电薄膜64形成以后，通过在第四绝缘薄膜62上形成蚀刻掩模并且蚀刻导电薄膜64，导电薄膜图案64a能够形成在第四绝缘薄膜62的预先确定的区域内。导电薄膜图案64a可以在某些纳米点层56正上方形成，如图11所示。
参考图12，第五绝缘薄膜66在导电薄膜图案64a和第四绝缘薄膜62上形成。第五绝缘薄膜66可以是预先确定的氧化物薄膜，比如氧化硅薄膜。在这种情况下，参考图13，由于第一绝缘薄膜42，第四绝缘薄膜62和第五绝缘薄膜66都由相同材料组成，因此它们可以描述为第六绝缘薄膜68。
参考图14，曝露衬底40的孔h2在导电薄膜图案64a之间的第六绝缘薄膜68中形成，从而在两个孔h2之间的衬底40上形成了第二栅G2。第二栅G2包括顺序堆叠的第六绝缘薄膜68和纳米点层56以及导电薄膜图案64a。第二栅G2与第一制造方法中形成的第一栅G1相同。
参考图15，经过孔h2注入导电掺杂剂，源区S和漏区D在衬底40预先确定的区域内形成。
参考图16，与源区S接触的第一金属层58和与漏区D接触的第二金属层60在第二栅G2上形成。第一金属层58和第二金属层60是相互隔开的。
<第三实施例>
现在将对根据本发明的第三实施例制造存储器的方法(以下，称为第三制造方法)进行描述。在本实施例中，在离子注入硅进入用作隧道薄膜的第一绝缘薄膜42并将第一绝缘薄膜42形成图案之后，纳米点在形成图案的第一绝缘薄膜42里面形成。
对本发明的实施例和上述实施例都包括的元件将不做重复描述。
参考图17，在衬底40上形成第七绝缘薄膜70。第七绝缘薄膜70可以是预先确定的氧化物薄膜，比如氧化硅薄膜。
参考图18，用来形成纳米点的籽晶，比如硅Si，被掺杂进第七绝缘薄膜70里面。籽晶可以被注入第七绝缘薄膜70的表面。第七绝缘薄膜70的厚度能够根据期望的纳米点的大小而变化。例如，第七绝缘薄膜70可以形成为合适的厚度使得纳米点的直径是2-5nm。
参考图19，通过在掺杂的第七绝缘薄膜70上形成蚀刻掩模并且蚀刻该掺杂的第七绝缘薄膜70，形成了第七绝缘薄膜图案70a。当第七绝缘薄膜图案70a形成时，衬底40上预先确定的区域由于去除部分第七绝缘薄膜70而暴露。源区S和漏区D在随后的过程中将在暴露的区域内形成。
参考图20，当第七绝缘薄膜图案70a形成之后，第七绝缘薄膜图案70a在退火装置中在预定的温度和压力下退火预定的时间。在退火时，掺杂的籽晶，如硅籽晶，被提取出来并开始形成纳米点。当退火完成时，在第七绝缘薄膜图案70a的上方区域内形成纳米点层56，其中规则分布有多个纳米点54。
参考图21，第八绝缘薄膜72在第七绝缘薄膜图案70a和衬底40上形成。第八绝缘薄膜72可以是预先确定的氧化物薄膜，比如氧化硅薄膜。第八绝缘薄膜72与第一制造方法中的第二绝缘薄膜46相同，并与第二制造方法中的第五绝缘薄膜66相同。
第七绝缘薄膜图案70a和第八绝缘薄膜72可以是同样的绝缘薄膜。因此，第七绝缘薄膜图案70a和第八绝缘薄膜72可以被描述为绝缘薄膜74，也就是说第九绝缘薄膜，如图22所示。
参考图23，将被用作控制栅的导电薄膜76在第九绝缘薄膜74上形成。导电薄膜76可以是掺杂多晶硅薄膜或者金属薄膜。参考图24，导电薄膜图案76a通过将导电薄膜76形成图案而在第九绝缘薄膜74上的纳米点层56上面形成。
参考图25，具有预定厚度的第十绝缘薄膜78在第九绝缘薄膜74和导电薄膜图案76a上形成。第十绝缘薄膜78可以是预先确定的氧化物薄膜，比如氧化硅(SiO2)薄膜。第九绝缘薄膜74和第十绝缘薄膜78可以是同样的绝缘薄膜。因此，它们可以被描述为第十一绝缘薄膜80，如图26所示。
参考图27，曝露衬底40的孔h3通过将第十一绝缘薄膜80形成图案而形成，从而形成了第三栅G3。第三栅G3的构造与第一栅G1和第二栅G2的相同。第三栅G3在两个孔h3之间形成。孔h3曝露在衬底40中用于形成源区S和漏区D的区域。
如上所述，纳米点层56由多个规则分布的纳米点组N1组成，并且每个纳米点组N1包括多个纳米点54。第三栅G3包括与第一栅G1和第二栅G2类似的纳米组。由于纳米点组N1在第十一绝缘薄膜80内部形成，因此组成纳米点组N1的纳米点54没有暴露在外，纳米点54的轮廓也不会出现在第三栅G3的侧面。
也就是说，由于纳米点54在孔h3形成的地方不存在，因此比如纳米点54通过第三栅G3的侧面突出或者由于纳米点54相对第十一绝缘薄膜80的蚀刻选择性导致的第三栅G3周围表面不平坦的问题就可以得到防止。
如上所述，参考图28，在第三栅G3形成之后，源区S和漏区D在衬底40被曝露的区域内形成。源区S和漏区D通过离子注入导电掺杂剂形成，该导电掺杂剂与通过孔h3被注入到衬底40上的预定区域的导电掺杂剂的类型相反。
参考图29，与源区S接触的第一金属层58和与漏区D接触的第二金属层60在第三栅G3上形成。第一金属层58和第二金属层60是相互隔开的。
图30是根据本发明的一个实施例所形成的存储器的栅的横截面的SEM图像；
参考图30，可以看到在衬底(黑色部分)上面形成的具有均匀大小的硅纳米点层C。
图31是包含在根据本发明的一个实施例所形成的存储器的栅中的硅纳米点晶体的SEM图像。
参考图31，可以看到硅纳米点晶体的大小基本上是均匀的。
如上所述，在根据本发明实施例的制造存储器的方法中，待包含在栅中的纳米层仅在栅要形成的区域中提前形成。因此，当通过蚀刻形成栅时，纳米点没有曝露，就可以防止纳米点突出栅之外或者栅的表面不平坦。
虽然参考其中的实施例，已经对本发明进行了特别的示出和描述，但是不应该将其解释为限于在此阐述的实施例。例如，本领域的技术人员可以把根据本发明的制造存储器的方法应用到包含纳米点的不同的存储器中。而且，纳米点可以形成为不止一层。此外，在第一制造方法中的纳米点层可在源区和漏区形成之后形成，并且在第三制造方法中，在第七绝缘薄膜形成之后，可实现硅的掺杂过程。因此，本发明的范围权利要求书的技术原理来限定。
Claims (19)
1.一种制造存储器的方法，包括：
在衬底上形成栅，所述栅包括绝缘薄膜，还包括形成在所述绝缘薄膜中的纳米点层和导电薄膜图案，该导电薄膜图案位于该纳米点层上方且与之绝缘；
在所述衬底中形成源区和漏区；以及
分别在所述源区和漏区上形成第一和第二金属层，
其中，该纳米点层中的纳米点通过提取形成。
2.权利要求1的方法，其中所述栅的形成包括：
在所述衬底上形成栅叠层，所述栅叠层包括该绝缘薄膜，还包括形成在所述绝缘膜中的用于形成该纳米点层的材料薄膜和该导电薄膜图案，该导电薄膜图案位于用于形成该纳米点层的该材料薄膜上方且与之绝缘；以及
将所述材料薄膜转化为纳米点层，所述纳米点层包括至少一个纳米点。
3.权利要求2的方法，其中所述材料薄膜的转化包括将所述栅叠层退火直到用于形成纳米点层的材料薄膜变成纳米点层为止。
4.权利要求2的方法，其中所述栅叠层的形成包括：
在衬底上顺序叠放第一绝缘薄膜、用于形成纳米点层的材料薄膜、第二绝缘薄膜、导电薄膜和第三绝缘薄膜；
通过将所述第一绝缘薄膜、用于形成纳米点层的材料薄膜、第二绝缘薄膜、导电薄膜和第三绝缘薄膜形成图案而形成叠层；以及
在叠层的侧面形成隔离物。
5.权利要求2的方法，其中所述源区和漏区的形成在所述用来形成纳米点层的材料薄膜转化为纳米点层之前。
6.权利要求2的方法，其中所述用来形成纳米点层的材料薄膜是SiO2-x薄膜和Si3N4-x薄膜中的一种，其中0＜x＜1。
7.权利要求5的方法，其中所述用来形成纳米点层的材料薄膜是SiO2-x薄膜和Si3N4-x薄膜中的一种，其中0＜x＜1。
8.权利要求3的方法，其中所述栅在700-1100℃的温度下被退火30秒钟到1小时。
9.权利要求1的方法，其中所述栅的形成包括：
在所述衬底上形成第一绝缘薄膜；
在所述第一绝缘薄膜上形成用来形成纳米点的材料薄膜；
通过将所述用于形成纳米点的材料薄膜形成图案而形成纳米点材料薄膜图案，所述纳米点材料薄膜图案界定了栅形成的区域；
将所述纳米点材料薄膜图案转化为纳米点层，所述纳米点层包括至少一个纳米点；
在所述第一绝缘薄膜上形成覆盖所述纳米点层的第二绝缘薄膜；
在所述纳米点层之上的所述第二绝缘薄膜区域上形成导电薄膜图案；
在所述第二绝缘薄膜上形成覆盖所述导电薄膜图案的第三绝缘薄膜；以及
将所述第一至第三绝缘薄膜形成图案，使得所述导电薄膜图案和所述纳米点层被包括在所得的产物中。
10.权利要求9的方法，其中所述第一至第三绝缘薄膜由同样的材料组成。
11.权利要求9的方法，其中所述用来形成纳米点的材料薄膜是由SiO2-x薄膜和Si3N4-x薄膜中的一种形成，其中0＜x＜1。
12.权利要求9的方法，其中所述用来形成纳米点的材料薄膜经过退火转化为所述纳米点层。
13.权利要求12的方法，其中所述退火在700-1100℃的温度下进行30秒钟到1小时。
14.权利要求1的方法，其中所述栅的形成包括：
在所述衬底上形成第一绝缘薄膜；
在所述第一绝缘薄膜中注入用来形成纳米点的籽晶；
通过将其中注入了所述籽晶的第一绝缘薄膜形成图案而形成第一绝缘薄膜图案，所述第一绝缘薄膜图案界定了用于形成栅的区域；
在所述第一绝缘薄膜图案中形成包括至少一个纳米点的纳米点层；
在所述衬底上形成覆盖包括所述纳米点层的第一绝缘薄膜图案的第二绝缘薄膜；
在所述纳米点层正上方的所述第二绝缘薄膜部分上形成导电薄膜图案；
在所述第二绝缘薄膜上形成覆盖所述导电薄膜图案的第三绝缘薄膜；以及
将所述第一至第三绝缘薄膜形成图案，使得所述导电薄膜图案和纳米点层被包括在所得的产物中。
15.权利要求14的方法，其中所述第一至第三绝缘薄膜由氧化硅薄膜组成。
16.权利要求14的方法，其中所述籽晶是硅籽晶。
17.权利要求14的方法，其中在将用于形成纳米点的籽晶注入到所述绝缘膜之前，将第一绝缘薄膜形成图案。
18.权利要求14的方法，其中所述纳米点层是由所述第一绝缘薄膜图案退火而形成的。
19.权利要求18的方法，其中所述退火在700-1100℃的温度下进行30秒钟到1小时。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR14594/04 | 2004-03-04 | ||
| KR1020040014594A KR100601943B1 (ko) | 2004-03-04 | 2004-03-04 | 고르게 분포된 실리콘 나노 도트가 포함된 게이트를구비하는 메모리 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1702852A CN1702852A (zh) | 2005-11-30 |
| CN100343979C true CN100343979C (zh) | 2007-10-17 |
Family
ID=34747988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100716686A Expired - Fee Related CN100343979C (zh) | 2004-03-04 | 2005-03-04 | 包括有均匀分布的硅纳米点的栅的存储器的制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20050202639A1 (zh) |
| EP (1) | EP1571702A3 (zh) |
| JP (1) | JP2005252266A (zh) |
| KR (1) | KR100601943B1 (zh) |
| CN (1) | CN100343979C (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100356607C (zh) * | 2005-10-19 | 2007-12-19 | 中国科学院上海微系统与信息技术研究所 | 一种纳米硫系化合物相变存储器的制备方法 |
| JP2007158176A (ja) * | 2005-12-07 | 2007-06-21 | Hitachi Ltd | 半導体記憶装置およびその製造方法 |
| KR100745400B1 (ko) * | 2006-03-08 | 2007-08-02 | 삼성전자주식회사 | 게이트 구조 및 이를 형성하는 방법, 비휘발성 메모리 장치및 이의 제조 방법 |
| US7560769B2 (en) * | 2006-08-03 | 2009-07-14 | Micron Technology, Inc. | Non-volatile memory cell device and methods |
| US7955935B2 (en) * | 2006-08-03 | 2011-06-07 | Micron Technology, Inc. | Non-volatile memory cell devices and methods |
| KR20080057790A (ko) * | 2006-12-21 | 2008-06-25 | 동부일렉트로닉스 주식회사 | 플래시 메모리 및 그 제조 방법 |
| JP4929300B2 (ja) | 2009-02-25 | 2012-05-09 | 株式会社東芝 | マルチドットフラッシュメモリ及びその製造方法 |
| JP4846833B2 (ja) | 2009-08-17 | 2011-12-28 | 株式会社東芝 | マルチドットフラッシュメモリ |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010009227A (ko) * | 1999-07-08 | 2001-02-05 | 김영환 | 반도체장치의 제조방법 |
| WO2001099167A2 (en) * | 2000-06-16 | 2001-12-27 | Motorola, Inc. | Memory device including nanoclusters and method for manufacture |
| US6407424B2 (en) * | 1997-01-29 | 2002-06-18 | Micron Technology, Inc. | Flash memory with nanocrystalline silicon film floating gate |
| JP2002222880A (ja) * | 2001-01-29 | 2002-08-09 | Asahi Glass Co Ltd | 電荷保持層形成用塗布液および不揮発性半導体記憶装置 |
| CN1437261A (zh) * | 2002-02-09 | 2003-08-20 | 三星电子株式会社 | 具有量子点的存储器及其制造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5327378A (en) * | 1992-03-04 | 1994-07-05 | Waferscale Integration, Inc. | Easily manufacturable compact EPROM |
| US6060743A (en) * | 1997-05-21 | 2000-05-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device having multilayer group IV nanocrystal quantum dot floating gate and method of manufacturing the same |
| KR100271211B1 (ko) * | 1998-07-15 | 2000-12-01 | 윤덕용 | 나노결정을 이용한 비휘발성 기억소자 형성방법 |
| TW386314B (en) * | 1998-09-19 | 2000-04-01 | United Microelectronics Corp | Structure of low power, high efficiency programmable erasable non-volatile memory cell and production method thereof |
| KR100434536B1 (ko) * | 1999-02-04 | 2004-06-05 | 삼성전자주식회사 | 양자 도트를 이용한 비휘발성 단일 전자 트랜지스터 메모리와 그 제조방법 및 양자 도트를 이용한 단일 전자 트랜지스터와 그 제조방법 |
| JP3911658B2 (ja) * | 1999-05-28 | 2007-05-09 | 富士通株式会社 | 半導体装置の製造方法 |
| US6172905B1 (en) * | 2000-02-01 | 2001-01-09 | Motorola, Inc. | Method of operating a semiconductor device |
| US6320784B1 (en) * | 2000-03-14 | 2001-11-20 | Motorola, Inc. | Memory cell and method for programming thereof |
| EP1134799A1 (en) * | 2000-03-15 | 2001-09-19 | STMicroelectronics S.r.l. | Reduced thermal process for forming a nanocrystalline silicon layer within a thin oxide layer |
| JP2002184873A (ja) * | 2000-10-03 | 2002-06-28 | Sony Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP4083975B2 (ja) * | 2000-12-11 | 2008-04-30 | 株式会社ルネサステクノロジ | 半導体装置 |
| US6444545B1 (en) * | 2000-12-19 | 2002-09-03 | Motorola, Inc. | Device structure for storing charge and method therefore |
| JP2004014711A (ja) * | 2002-06-05 | 2004-01-15 | Sony Corp | 半導体素子およびその製造方法 |
| US6690059B1 (en) * | 2002-08-22 | 2004-02-10 | Atmel Corporation | Nanocrystal electron device |
| KR100763897B1 (ko) * | 2002-12-23 | 2007-10-05 | 삼성전자주식회사 | 나노도트를 가지는 메모리 제조방법 |
-
2004
- 2004-03-04 KR KR1020040014594A patent/KR100601943B1/ko not_active IP Right Cessation
-
2005
- 2005-03-04 CN CNB2005100716686A patent/CN100343979C/zh not_active Expired - Fee Related
- 2005-03-04 US US11/071,192 patent/US20050202639A1/en not_active Abandoned
- 2005-03-04 EP EP05251308A patent/EP1571702A3/en not_active Withdrawn
- 2005-03-04 JP JP2005060604A patent/JP2005252266A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6407424B2 (en) * | 1997-01-29 | 2002-06-18 | Micron Technology, Inc. | Flash memory with nanocrystalline silicon film floating gate |
| KR20010009227A (ko) * | 1999-07-08 | 2001-02-05 | 김영환 | 반도체장치의 제조방법 |
| WO2001099167A2 (en) * | 2000-06-16 | 2001-12-27 | Motorola, Inc. | Memory device including nanoclusters and method for manufacture |
| JP2002222880A (ja) * | 2001-01-29 | 2002-08-09 | Asahi Glass Co Ltd | 電荷保持層形成用塗布液および不揮発性半導体記憶装置 |
| CN1437261A (zh) * | 2002-02-09 | 2003-08-20 | 三星电子株式会社 | 具有量子点的存储器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1702852A (zh) | 2005-11-30 |
| KR100601943B1 (ko) | 2006-07-14 |
| US20050202639A1 (en) | 2005-09-15 |
| KR20050089265A (ko) | 2005-09-08 |
| EP1571702A3 (en) | 2007-07-11 |
| EP1571702A2 (en) | 2005-09-07 |
| JP2005252266A (ja) | 2005-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100343979C (zh) | 包括有均匀分布的硅纳米点的栅的存储器的制造方法 | |
| CN1310329C (zh) | 半导体集成电路器件及其制造方法 | |
| CN1252813C (zh) | 包含非易失性半导体存储器的半导体集成电路装置的制造方法 | |
| CN1189943C (zh) | 由量子点组成的单电子存储器件及其制造方法 | |
| US20050014335A1 (en) | Method for fabricating a memory cell | |
| CN1376309A (zh) | 封装钨栅极mos晶体管与存储单元及其制造方法 | |
| CN1875489A (zh) | 制造垂直场效应晶体管的方法和场效应晶体管 | |
| CN1870249A (zh) | 电荷捕获存储器件及其制造方法 | |
| CN101068020A (zh) | 存储单元阵列及其制造方法 | |
| CN1582493A (zh) | 在sonos闪存中的双倍密度核心栅极 | |
| KR100866679B1 (ko) | 반도체 소자 및 그에대한 제조 방법 | |
| CN1645596A (zh) | 非易失半导体存储器件的制造方法 | |
| CN1812107A (zh) | 半导体器件和半导体器件的制造方法 | |
| CN1841707A (zh) | 形成存储器件的方法 | |
| CN1941418A (zh) | 存储单元以及具有该存储单元的半导体非易失性存储器的结构 | |
| CN1607667A (zh) | 采用多个介电纳米团簇的永久性存储单元及其制造方法 | |
| CN1855512A (zh) | 非易失性存储器件及其制造方法 | |
| CN101055880A (zh) | 非易失性半导体存储装置 | |
| CN1819198A (zh) | 半导体装置及其制造方法 | |
| CN1262014C (zh) | 半导体器件和半导体器件的制造方法 | |
| CN1324694C (zh) | 制造内层多晶硅介电层的方法 | |
| CN100352010C (zh) | 制造半导体器件的方法 | |
| US7968398B2 (en) | Method for producing a floating gate with an alternation of lines of first and second materials | |
| CN1226753A (zh) | 具有垂直栅侧壁的场效应晶体管和制造这种晶体管的方法 | |
| CN100492606C (zh) | 制作快闪存储器件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071017 Termination date: 20150304 |
|
| EXPY | Termination of patent right or utility model |