CN109686742A - 阵列基板及其制作方法、显示面板 - Google Patents
阵列基板及其制作方法、显示面板 Download PDFInfo
- Publication number
- CN109686742A CN109686742A CN201811481754.8A CN201811481754A CN109686742A CN 109686742 A CN109686742 A CN 109686742A CN 201811481754 A CN201811481754 A CN 201811481754A CN 109686742 A CN109686742 A CN 109686742A
- Authority
- CN
- China
- Prior art keywords
- layer
- grid
- metal layer
- array substrate
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 51
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 122
- 239000002184 metal Substances 0.000 claims abstract description 122
- 239000002131 composite material Substances 0.000 claims abstract description 31
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 17
- 239000011733 molybdenum Substances 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 362
- 239000011229 interlayer Substances 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 26
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 22
- 238000005984 hydrogenation reaction Methods 0.000 claims description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 22
- 230000004913 activation Effects 0.000 claims description 19
- 239000004411 aluminium Substances 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 238000002425 crystallisation Methods 0.000 claims description 4
- 230000008025 crystallization Effects 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 14
- 230000008569 process Effects 0.000 abstract description 7
- 238000005452 bending Methods 0.000 abstract description 5
- 230000003213 activating effect Effects 0.000 abstract description 3
- 238000000151 deposition Methods 0.000 abstract description 3
- 238000001994 activation Methods 0.000 description 16
- 230000006872 improvement Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000001947 vapour-phase growth Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- DNAUJKZXPLKYLD-UHFFFAOYSA-N alumane;molybdenum Chemical compound [AlH3].[Mo].[Mo] DNAUJKZXPLKYLD-UHFFFAOYSA-N 0.000 description 2
- HKBLLJHFVVWMTK-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti].[Ti] HKBLLJHFVVWMTK-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000004062 sedimentation Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种阵列基板及其制作方法、显示面板。所述阵列基板包括柔性基板；有源层覆于所述柔性基板上；第一栅极绝缘层覆于所述有源层上；第一栅极层设于所述第一栅极绝缘层上，第一栅极层为多层复合金属层；第二栅极绝缘层覆于所述第一栅极绝缘层和所述第一栅极层上；以及第二栅极层设于所述第二栅极绝缘层上，所述第二栅极层为多层复合金属层。本发明的阵列基板通过将所述第一栅极层和所述第二栅极层用多层复合金属层代替钼作为栅极走线，有效地提高了显示面板中栅极走线的耐弯折性能，本发明的阵列基板的制作方法，将P型重掺杂和活化工艺提前到沉积所述第一栅极层之前，有效地防止了第一栅极层经活化的高温后，其阻抗会变大的情况。
Description
技术领域
本发明涉及柔性显示装置的技术领域，具体为一种阵列基板及其制作方法、显示面板。
背景技术
OLED(Organic Light-Emitting Diode)显示装置由于其重量轻，自发光，广视角、驱动电压低、发光效率高功耗低、响应速度快等优点，应用范围越来越广泛，尤其是柔性OLED显示装置具有可弯折易携带的特点，成为显示技术领域研究和开发的主要领域。其中驱动OLED显示装置发光的柔性阵列基板是关键技术之一。
如何提高柔性阵列基板的抗弯折性能、做到高解析度、高良率是目前主要研究方向。
现有常用柔性阵列基板一般包括从下到上依次设置的柔性基板、阻隔层、有源层、第一栅极绝缘层、第一栅极层、第二栅极绝缘层、第二栅极层、层间绝缘层、源漏极。具体制备工艺流程为：形成柔性基板，然后在柔性基板上沉积阻隔层，再在阻隔层上沉积有源层沉积并晶化有源层，然后沉积第一栅极绝缘层以及在第一栅极绝缘层上溅射沉积第一栅极层并对第一栅极层黄光蚀刻图案化；然后自对准工艺对有源层进行P型重掺杂；然后沉积第二栅极绝缘层以及在第二栅极绝缘层上溅射沉积第二栅极层并对第二栅极层黄光蚀刻图案化；然后沉积层间绝缘层，然后对有源层进行氢化活化处理；之后黄光蚀刻形成接触孔，并沉积源极和漏极。
现有技术中，第一栅极层、第二栅极层中所用材料通常为钼，厚度在250nm左右，第一栅极层、第二栅极层的厚度较厚，第一栅极层、第二栅极层中栅极的耐弯折性较差。由于第一栅极层、第二栅极层厚度较厚，活化氢化处理工艺通常连续进行，在活化氢化处理过程中，活化温度或氢化温度较高，制程较为困难。
发明内容
为了解决上述技术问题：本发明提供一种阵列基板及其制作方法、显示面板，通过多层复合金属层替代单层的钼作为栅极层，以解决现有栅极层中栅极走线较脆、耐弯折性较差，在具有相同抗阻时，现有栅极层较厚等缺陷，同时以改善阵列基板的制程的缺陷。
解决上述技术问题的的技术方案是：提供一种阵列基板，包括柔性基板；有源层，覆于所述柔性基板上；第一栅极绝缘层，覆于所述有源层上；第一栅极层，设于所述第一栅极绝缘层上，所述第一栅极层为多层复合金属层；第二栅极绝缘层，覆于所述第一栅极绝缘层和所述第一栅极层上；第二栅极层，设于所述第二栅极绝缘层上，所述第二栅极层为多层复合金属层。
在本发明的一实施例中，所述多层复合金属层包括第一金属层和第二金属层；第三金属层，设于所述第一金属层和第二金属层之间；其中，所述第一金属层和第二金属层所用金属为钛或钼；所述第二金属层所用金属为铝。
在本发明的一实施例中，所述多层复合金属层中，所述第三金属层的厚度为100-120nm；所述第一金属层和所述第二金属层的厚度均为30-50nm。
在本发明的一实施例中，所述有源层所用材料为无定形硅；所述第一栅极绝缘层为氧化硅层、氮化硅层或氮化硅叠层；所述第二栅极绝缘层为氧化硅层、氮化硅层或氮化硅叠层。
在本发明的一实施例中，所述有源层具有源极区和漏极区；所述阵列基板还包括层间绝缘层，覆于所述第二栅极绝缘层和第二栅极上；接触孔，从所述层间绝缘层贯穿至所述有源层，其中一所述接触孔对应所述源极区，另一所述接触孔对应所述漏极区；源极，设于所述层间绝缘层上并通过对应的所述接触孔连接至所述源极区；漏极，设于所述层间绝缘层上并通过对应的所述接触孔连接至所述漏极区；
在本发明的一实施例中，所述柔性基板包括柔性基层；阻隔层，设于所述柔性基层上，所述有源层设于所述阻隔层上。
本发明还提供了一种所述阵列基板的制作方法，包括以下步骤：S1)制作一柔性基板；S2)在所述柔性基板上通过气象沉积法沉积有源层以及晶化所述有源层；S3)在所述柔性基板以及所述有源层上通过气象沉积法沉积第一栅极绝缘层；S4)在所述第一栅极绝缘层上沉积第一栅极层，所述第一栅极层为多层复合金属层；以及在所述第一栅极绝缘层上方覆盖一第一栅极光罩，黄光蚀刻图案化所述第一栅极层形成第一栅极；S5)在所述第一栅极绝缘层和所述第一栅极层上沉积第二栅极绝缘层；S6)在所述第二栅极绝缘层上沉积第二栅极层，所述第二栅极层为多层复合金属层；以及在所述第二栅极绝缘层上方覆盖一第二栅极光罩，黄光蚀刻图案化所述第二栅极层形成第二栅极。
在本发明的一实施例中，所述有源层包括源极区和漏极区；在所述步骤S3)和步骤S4)之间还包括以下步骤：S100)在所述第一栅极绝缘层上方覆盖一第一栅极光罩，并对所述有源层中的所述源极区和所述漏极区进行P型重掺杂；S200)活化处理P型重掺杂后的所述源极区和所述漏极区，其中活化温度为450℃，活化时间为30-60分钟。
在本发明的一实施例中，在所述步骤S6)之后还包括以下步骤：S7)在所述第二栅极绝缘层和所述第二栅极层上沉积层间绝缘层；S8)氢化处理活化后的所述第一栅极绝缘层和第二栅极绝缘层，其中，氢化温度为330-370℃，氢化时间为30-60min；S9)在所述层间绝缘层上方覆盖一接触孔光罩，并在所述源极区和所述漏极区通过黄光蚀刻形成从所述层间绝缘层贯穿至所述有源层上的接触孔；S10)在所述层间绝缘层上以及所述接触孔中沉积源极和漏极。
在本发明的一实施例中，所述多层复合金属层包括第一金属层和第二金属层；第三金属层，设于所述第一金属层和第二金属层之间；其中，所述第一金属层和第二金属层所用金属为钛或钼；所述第二金属层所用金属为铝。
本发明还提供了一种显示面板，包括所述的阵列基板。
本发明有益效果是：本发明的阵列基板和显示面板通过将第一栅极层和第二栅极层用多层复合金属层代替钼作为栅极走线，有效地提高了显示面板中栅极走线的耐弯折性能，同时，在具有相同阻抗时，本发明的第一栅极层和第二栅极层相比于现有技术厚度较薄，其膜层厚度与现有技术相比明显降低，或者所述多层复合金属层的厚度与现有栅极层的厚度相当情况下，其线宽可以做到很小，可以实现高解析度显示。本发明的阵列基板的制作方法，将P型重掺杂和活化工艺提前到沉积所述第一栅极层之前，有效地防止了第一栅极层经活化的高温后(活化温度一般为450℃，活化时间为60分钟)其阻抗会变大的情况，P型重掺杂用第一栅极光罩去实现掺杂，不需新增光罩，制程简单方便。将活化和氢化工艺分离，在层间绝缘层成膜后，采用低温氢化工艺330-370℃，既可避免第一栅极层连续的经受高温制程的影响，又可保证对阵列基板进行氢化和活化作用。
附图说明
下面结合附图和实施例对本发明作进一步解释。
图1是本发明实施例的阵列基板的结构示意图。
图2是本发明实施例的阵列基板的结构示意图，主要体现接触孔与源极区、漏极区的对应关系。
图3是本发明实施例的多层复合金属层的层状结构图。
图4是本发明实施例的阵列基板制作步骤流程图。
图5是本发明实施例的显示面板的结构示意图。
附图标记：
1显示面板； 2多层复合金属层；
10阵列基板； 20彩膜基板；
11柔性基板； 12有源层；
13第一栅极绝缘层； 14第一栅极层；
15第二栅极绝缘层； 16第二栅极层；
14a第一栅极； 16a第二栅极；
17层间绝缘层； 18源极；
19漏极； 101接触孔；
111柔性基层； 112阻隔层；
121源极区； 122漏极区；
21第一金属层； 22第二金属层；
23第三金属层。
具体实施方式
以下实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「顶」、「底」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
如图1所示，在一实施例中，本发明的阵列基板10，包括柔性基板11、有源层12、第一栅极绝缘层13、第一栅极层14、第二栅极绝缘层15、第二栅极层16、层间绝缘层17、源极18以及漏极19。
所述柔性基板11包括柔性基层111、阻隔层112，所述阻隔层112设于所述柔性基板11上，所述有源层12设于所述阻隔层112上。所述柔性基板11所用材料可选择聚酰亚胺材料，阻隔层112可为氧化硅层、氮化硅层或氮化硅叠层中的一种。
所述有源层12覆于所述柔性基板11上；所述有源层12具有源极区121和漏极区122。本实施例中，所述有源层12所用材料为无定形硅(a-Si)，所述第一栅极绝缘层13覆于所述有源层12上，本实施例中，所述第一栅极绝缘层13为氧化硅层、氮化硅层或氮化硅叠层。所述第一栅极层14设于所述第一栅极绝缘层13上，所述第一栅极层14为多层复合金属层2；所述第二栅极绝缘层15覆于所述第一栅极绝缘层13和所述第一栅极层14上，本实施例中，所述第二栅极绝缘层15为氧化硅层、氮化硅层或氮化硅叠层。所述第二栅极层16设于所述第二栅极绝缘层15上，所述第二栅极层16为多层复合金属层2。所述层间绝缘层17覆于所述第二栅极绝缘层15和第二栅极上。本实施例的阵列基板10还包括接触孔101从所述层间绝缘层17贯穿至所述有源层12，其中一所述接触孔101对应所述源极区121，另一所述接触孔101对应所述漏极区122(参见图2)；所述源极18设于所述层间绝缘层17上并通过对应的所述接触孔101连接至所述源极区121；所述漏极19设于所述层间绝缘层17上并通过对应的所述接触孔101连接至所述漏极区122。
如图3所示，所述多层复合金属层2包括第一金属层21、第二金属层22、以及第三金属层23，所述第三金属层23设于所述第一金属层21和第二金属层22之间；其中，所述第一金属层21和第二金属层22所用金属为钛或钼；所述第三金属层23所用金属为铝。
本实施例中，所述多层复合金属层2中，所述第三金属层23的厚度为100-120nm；所述第一金属层21和所述第二金属层22的厚度均为30-50nm。在所述第一栅极层14中，所述第一金属层21和第二金属层22所用材料为钛，所述第三金属层23所用材料为铝。所述第一栅极层14形成钛-铝-钛的金属层状结构。在所述第二栅极层16中，所述第一金属层21和第二金属层22所用材料为钼，所述第三金属层23所用材料为铝，因此，所述第二栅极层16形成钼-铝-钼的金属层状结构。与钼相比，铝的电阻率较低、柔韧性较好，而钼容易脆裂，阻抗相对于铝较大。现有工艺中，用钼制成的栅极层或栅极层的厚度为250nm或以上，而本实施例中，用所述多层复合金属层2替代，其中所述第三金属层23(铝层)的厚度设置在100-120nm之间即可获得相同阻抗；同时，所述第一金属层21和所述第二金属层22能够起到保护第三金属层23的作用。故用所述多层复合金属层2获得相同走线阻抗时，其膜层厚度与现有技术相比明显降低，或者所述多层复合金属层2的厚度与现有栅极层的厚度相当情况下，其线宽可以做到很小，可以实现高解析度显示，同时能够提高显示面板1中走线耐弯折性能。
本实施例所述多层复合金属层2的材料配置并不限于上述方案，还可以有更多其他的选择方案。例如，在所述第一栅极层14中，所述第一金属层21和第二金属层22所用材料优选为钼，所述第三金属层23所用材料为铝。在所述第二栅极层16中，所述第一金属层21和第二金属层22所用材料为钛，所述第三金属层23所用材料为铝。或者如在所述第一栅极层14中，所述第一金属层21所用材料为钛和第二金属层22所用材料为钼，所述第三金属层23所用材料为铝。在所述第二栅极层16中，所述第一金属层21和第二金属层22所用材料为钼，所述第三金属层23所用材料为铝。当然还有其他的组合，对此不再一一赘述。而所述多层复合金属层2中，第一金属层21和第二金属层22所用材料也不仅限于钛、钼，也可以是银、铜、钨等金属。
如图4所示，同时参见图1至图3所示，本发明还提供了一种所述阵列基板10的制作方法，包括以下步骤S1)-步骤S9)以及步骤S100)-步骤S200)。
S1)制作一柔性基板11。在制作所述柔性基板11步骤中，先提供一基板，在基板上涂覆聚亚酰胺材料，形成柔性基层111，在所述柔性基层111的表面沉积氧化硅或氮化硅材料形成氧化硅层或氮化硅层或氮化硅叠层以作为所述阻隔层112。
S2)在所述柔性基板11上沉积有源层12以及晶化所述有源层12。所述有源层12所用材料为无定形硅(a-Si)，并且所述有源层12是通过气象沉积法沉积而成。
S3)在所述柔性基板11以及所述有源层12上沉积第一栅极绝缘层13。所述第一栅极绝缘层13为氧化硅层、氮化硅层或氮化硅叠层。所述第一栅极绝缘层13是通过气象沉积法沉积而成。
S100)对所述有源层12中的源极区121和漏极区122进行P型重掺杂。具体地讲，就是在所述第一栅极绝缘层13上方覆盖一第一栅极光罩，对所述有源层12中的源极区121和漏极区122进行P型重掺杂。
S200)活化处理P型重掺杂后的所述源极区121和所述漏极区122，其中活化温度为450℃，活化时间为30-60分钟。本发明阵列基板的制作方法将P型重掺杂和活化工艺，即步骤S100)和步骤S200)，提前到步骤S4)，也就是提前到沉积所述第一栅极层14之前，从而防止所述第一栅极层14经活化的高温后(活化温度一般为450℃，活化时间为60分钟)，其阻抗会变大的情况，本实施例中，P型重掺杂用第一栅极光罩去实现掺杂，不需新增光罩。
S4)在所述第一栅极绝缘层13上沉积第一栅极层14，并蚀刻图案化所述第一栅极层14形成第一栅极14a(见图1)。其中，所述第一栅极层14为多层复合金属层2，所述第一栅极层14形成钛-铝-钛的金属层状结构。所述第二栅极绝缘层15为氧化硅层、氮化硅层或氮化硅叠层。在本实施例中，通过在所述第一栅极绝缘层13上方覆盖一第一栅极光罩，并利用黄光对所述第一栅极层14进行蚀刻图案化以形成所述第一栅极14a。
S5)在所述第一栅极绝缘层13和所述第一栅极层14上沉积第二栅极绝缘层15。
S6)在所述第二栅极绝缘层15上沉积第二栅极层16，，并蚀刻图案化所述第二栅极层16形成第二栅极16a(见图1)。其中，所述第二栅极层16为多层复合金属层2，所述第二栅极层16形成钼-铝-钼的金属层状结构。在本实施例中，在所述第二栅极绝缘层15上方覆盖一第二栅极光罩，并利用黄光对所述第二栅极层16进行蚀刻图案化以形成所述第二栅极16a。
S7)在所述第二栅极绝缘层15和所述第二栅极层16上沉积层间绝缘层17；所述层间绝缘层17为氧化硅层、氮化硅层或氮化硅叠层。
S8)氢化处理活化后的所述第一栅极绝缘层13和第二栅极绝缘层15，其中，氢化温度为330-370℃，氢化时间为30-60min；本实施例中，活化主要是使有源层12晶体结构重排，掺杂元素离子均匀扩散到掺杂区晶格位置，需要较高的温度；而氢化就是对栅极绝缘层进行补氢，减少栅极绝缘层与有源层12界面缺陷，相对较低的温度就可起到氢化效果，将活化和氢化工艺分离，即P型掺杂完成后就做活化，而氢化工艺在所述层间绝缘层17成膜后进行，氢化工艺中采用低温氢化工艺330-370℃，既可避免所述第一栅极层14连续的经受高温制程，又可保证对阵列基板10进行氢化和活化作用。
S9)在所述源极区121和所述漏极区122蚀刻形成从所述层间绝缘层17贯穿至所述有源层12上的接触孔101。在本实施例中，在所述层间绝缘层17上方覆盖一接触孔101光罩，然后在所述源极区121和所述漏极区122通过黄光蚀刻形成所述接触孔101。
S10)在所述层间绝缘层17上以及所述接触孔101中沉积源极18和漏极19。
本实施例中，所述阵列基板10还可以包括如阳极走线、像素定义层等其他的器件或功能层，而本发明的阵列基板10的改进点在于栅极层的改进以及制作方法中活化和氢化步骤顺序的改进，因此，对于阳极走线、像素定义层等其他的器件或功能层可以参照现有技术，对此不在一一赘述。
如图5所示，本发明还提供了一种显示面板1，包括所述的阵列基板10以及与阵列基板10相对设置的彩膜基板20，当然本发明中显示面板1还可以包括偏光片等器件。本实施例中的显示面板1主要的改进在于阵列基板10，因此，对于其他的如偏光片等器件就不在赘述。
以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种阵列基板，其特征在于，包括
柔性基板；
有源层，覆于所述柔性基板上；
第一栅极绝缘层，覆于所述有源层上；
第一栅极层，设于所述第一栅极绝缘层上，所述第一栅极层为多层复合金属层；
第二栅极绝缘层，覆于所述第一栅极绝缘层和所述第一栅极层上；以及第二栅极层，设于所述第二栅极绝缘层上，所述第二栅极层为多层复合金属层。
2.根据权利要求1所述的阵列基板，其特征在于，所述多层复合金属层包括第一金属层和第二金属层；以及
第三金属层，设于所述第一金属层和第二金属层之间；
其中，所述第一金属层和第二金属层所用金属为钛或钼；所述第二金属层所用金属为铝。
3.根据权利要求2所述的阵列基板，其特征在于，所述多层复合金属层中，所述第三金属层的厚度为100-120nm；所述第一金属层和所述第二金属层的厚度均为30-50nm。
4.根据权利要求1所述的阵列基板，其特征在于，所述有源层所用材料为无定形硅；所述第一栅极绝缘层为氧化硅层、氮化硅层或氮化硅叠层；所述第二栅极绝缘层为氧化硅层、氮化硅层或氮化硅叠层。
5.根据权利要求1所述的阵列基板，其特征在于，所述有源层具有源极区和漏极区；所述阵列基板还包括
层间绝缘层，覆于所述第二栅极绝缘层和第二栅极上；
接触孔，从所述层间绝缘层贯穿至所述有源层，其中一所述接触孔对应所述源极区，另一所述接触孔对应所述漏极区；
源极，设于所述层间绝缘层上并通过对应的所述接触孔连接至所述源极区；以及
漏极，设于所述层间绝缘层上并通过对应的所述接触孔连接至所述漏极区；所述柔性基板包括
柔性基层；以及
阻隔层，设于所述柔性基层上，所述有源层设于所述阻隔层上。
6.一种所述阵列基板的制作方法，其特征在于，包括以下步骤：
S1)制作一柔性基板；
S2)在所述柔性基板上沉积有源层以及晶化所述有源层；
S3)在所述柔性基板以及所述有源层上沉积第一栅极绝缘层；
S4)在所述第一栅极绝缘层上沉积第一栅极层，并蚀刻图案化所述第一栅极层形成第一栅极，其中所述第一栅极层为多层复合金属层；
S5)在所述第一栅极绝缘层和所述第一栅极层上沉积第二栅极绝缘层；以及
S6)在所述第二栅极绝缘层上沉积第二栅极层，并蚀刻图案化所述第二栅极层形成第二栅极；其中所述第二栅极层为多层复合金属层。
7.根据权利要求6所述的阵列基板的制作方法，其特征在于，所述有源层包括源极区和漏极区；
在所述步骤S3)和步骤S4)之间还包括以下步骤：
S100)对所述有源层中的所述源极区和所述漏极区进行P型重掺杂；以及
S200)活化处理P型重掺杂后的所述源极区和所述漏极区，其中活化温度为450℃，活化时间为30-60分钟。
8.根据权利要求7所述的阵列基板的制作方法，其特征在于，在所述步骤S6)之后还包括以下步骤：
S7)在所述第二栅极绝缘层和所述第二栅极层上沉积层间绝缘层；
S8)氢化处理活化后的所述第一栅极绝缘层和第二栅极绝缘层，其中，氢化温度为330-370℃,氢化时间为30-60min；
S9)在所述源极区和所述漏极区蚀刻形成从所述层间绝缘层贯穿至所述有源层上的接触孔；以及
S10)在所述层间绝缘层上以及所述接触孔中沉积源极和漏极。
9.根据权利要求6所述的阵列基板的制作方法，其特征在于，所述多层复合金属层包括
第一金属层；
第二金属层；以及
第三金属层，设于所述第一金属层和第二金属层之间；
其中，所述第一金属层和第二金属层所用金属为钛或钼；所述第二金属层所用金属为铝。
10.一种显示面板，其特征在于，包括如权利要求1-5中任意一项所述的阵列基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811481754.8A CN109686742A (zh) | 2018-12-05 | 2018-12-05 | 阵列基板及其制作方法、显示面板 |
| PCT/CN2019/071346 WO2020113771A1 (zh) | 2018-12-05 | 2019-01-11 | 阵列基板及其制作方法、显示面板 |
| US16/462,546 US10950677B2 (en) | 2018-12-05 | 2019-01-11 | Array substrate, manufacturing method thereof, and display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811481754.8A CN109686742A (zh) | 2018-12-05 | 2018-12-05 | 阵列基板及其制作方法、显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109686742A true CN109686742A (zh) | 2019-04-26 |
Family
ID=66187138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811481754.8A Pending CN109686742A (zh) | 2018-12-05 | 2018-12-05 | 阵列基板及其制作方法、显示面板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109686742A (zh) |
| WO (1) | WO2020113771A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110610967A (zh) * | 2019-08-28 | 2019-12-24 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
| CN110828478A (zh) * | 2019-10-29 | 2020-02-21 | 武汉华星光电半导体显示技术有限公司 | 一种tft阵列基板、其显示面板及其终端装置 |
| CN111463244A (zh) * | 2020-04-09 | 2020-07-28 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
| CN114167654A (zh) * | 2021-12-08 | 2022-03-11 | 武汉华星光电技术有限公司 | 一种阵列基板及液晶显示面板 |
| WO2023141962A1 (zh) * | 2022-01-28 | 2023-08-03 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101226964A (zh) * | 2008-02-14 | 2008-07-23 | 友达光电股份有限公司 | 薄膜晶体管、有源元件阵列基板以及液晶显示面板 |
| US8222646B2 (en) * | 2005-07-08 | 2012-07-17 | The Hong Kong University Of Science And Technology | Thin-film transistors with metal source and drain and methods of fabrication |
| CN105140238A (zh) * | 2015-08-05 | 2015-12-09 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法 |
| CN106098628A (zh) * | 2016-06-07 | 2016-11-09 | 深圳市华星光电技术有限公司 | Tft背板的制作方法及tft背板 |
| CN107910302A (zh) * | 2017-12-15 | 2018-04-13 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示装置 |
-
2018
- 2018-12-05 CN CN201811481754.8A patent/CN109686742A/zh active Pending
-
2019
- 2019-01-11 WO PCT/CN2019/071346 patent/WO2020113771A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8222646B2 (en) * | 2005-07-08 | 2012-07-17 | The Hong Kong University Of Science And Technology | Thin-film transistors with metal source and drain and methods of fabrication |
| CN101226964A (zh) * | 2008-02-14 | 2008-07-23 | 友达光电股份有限公司 | 薄膜晶体管、有源元件阵列基板以及液晶显示面板 |
| CN105140238A (zh) * | 2015-08-05 | 2015-12-09 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法 |
| CN106098628A (zh) * | 2016-06-07 | 2016-11-09 | 深圳市华星光电技术有限公司 | Tft背板的制作方法及tft背板 |
| CN107910302A (zh) * | 2017-12-15 | 2018-04-13 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110610967A (zh) * | 2019-08-28 | 2019-12-24 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
| WO2021035848A1 (zh) * | 2019-08-28 | 2021-03-04 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
| US11404503B2 (en) | 2019-08-28 | 2022-08-02 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Display panel and manufacturing method thereof with precleaning process using ultra-violet lithography unit |
| CN110828478A (zh) * | 2019-10-29 | 2020-02-21 | 武汉华星光电半导体显示技术有限公司 | 一种tft阵列基板、其显示面板及其终端装置 |
| CN111463244A (zh) * | 2020-04-09 | 2020-07-28 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
| WO2021204100A1 (zh) * | 2020-04-09 | 2021-10-14 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
| CN114167654A (zh) * | 2021-12-08 | 2022-03-11 | 武汉华星光电技术有限公司 | 一种阵列基板及液晶显示面板 |
| WO2023141962A1 (zh) * | 2022-01-28 | 2023-08-03 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020113771A1 (zh) | 2020-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109686742A (zh) | 阵列基板及其制作方法、显示面板 | |
| CN104362125B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN104078424B (zh) | 低温多晶硅tft阵列基板及其制备方法、显示装置 | |
| CN104253159B (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 | |
| CN104022077B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103681751B (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN108493195B (zh) | 柔性tft背板的制作方法及柔性tft背板 | |
| WO2019140733A1 (zh) | 柔性amoled基板及其制作方法 | |
| CN104393017B (zh) | 阵列基板的制作方法、阵列基板及显示装置 | |
| US20140061635A1 (en) | Array Substrate, Manufacturing Method And The Display Device Thereof | |
| CN106206622A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN104282769A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| CN107170748B (zh) | 一种阵列基板、显示面板及显示设备 | |
| US20180219163A1 (en) | Flexible Array Substrate, the Preparation Method Thereof, and Flexible Display Device | |
| US7772061B2 (en) | Method for fabricating semiconductor device using two crystallization methods | |
| CN107004721A (zh) | 薄膜晶体管阵列基板 | |
| CN104362179B (zh) | 一种薄膜晶体管、其制作方法、阵列基板及显示装置 | |
| CN106847837B (zh) | 一种互补型薄膜晶体管及其制作方法和阵列基板 | |
| CN106935658A (zh) | 一种薄膜晶体管及其制备方法、阵列基板 | |
| CN109920845A (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| WO2016061714A1 (zh) | 一种金属氧化物薄膜晶体管制作方法 | |
| US9831350B2 (en) | Thin film transistor and method of manufacturing the same | |
| CN106206620A (zh) | 薄膜晶体管阵列基板及其制备方法和显示器件 | |
| CN109686794A (zh) | 薄膜晶体管及其制造方法、显示装置 | |
| WO2015143745A1 (zh) | 一种阵列基板的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190426 |