CN107910302A - 阵列基板及其制造方法和显示装置 - Google Patents
阵列基板及其制造方法和显示装置 Download PDFInfo
- Publication number
- CN107910302A CN107910302A CN201711345541.8A CN201711345541A CN107910302A CN 107910302 A CN107910302 A CN 107910302A CN 201711345541 A CN201711345541 A CN 201711345541A CN 107910302 A CN107910302 A CN 107910302A
- Authority
- CN
- China
- Prior art keywords
- pattern
- area
- insulating layer
- metal pattern
- semiconductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 111
- 229910052751 metal Inorganic materials 0.000 claims abstract description 93
- 239000002184 metal Substances 0.000 claims abstract description 93
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 13
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 12
- 229910052738 indium Inorganic materials 0.000 claims description 12
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 229910052725 zinc Inorganic materials 0.000 claims description 12
- 239000011701 zinc Substances 0.000 claims description 12
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 11
- 229910052733 gallium Inorganic materials 0.000 claims description 11
- 238000005516 engineering process Methods 0.000 claims description 9
- 239000011787 zinc oxide Substances 0.000 claims description 7
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 6
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 6
- QTPKWWJYDWYXOT-UHFFFAOYSA-N [W+4].[O-2].[In+3] Chemical compound [W+4].[O-2].[In+3] QTPKWWJYDWYXOT-UHFFFAOYSA-N 0.000 claims description 5
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 claims description 5
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 5
- 229910001887 tin oxide Inorganic materials 0.000 claims description 5
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 claims 1
- GZCWPZJOEIAXRU-UHFFFAOYSA-N tin zinc Chemical compound [Zn].[Sn] GZCWPZJOEIAXRU-UHFFFAOYSA-N 0.000 claims 1
- 238000000059 patterning Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 105
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 239000010408 film Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- -1 IZO) Chemical compound 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005984 hydrogenation reaction Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007888 film coating Substances 0.000 description 2
- 238000009501 film coating Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910007264 Si2H6 Inorganic materials 0.000 description 1
- 229910003910 SiCl4 Inorganic materials 0.000 description 1
- 229910004014 SiF4 Inorganic materials 0.000 description 1
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 1
- 229910003828 SiH3 Inorganic materials 0.000 description 1
- 229910003822 SiHCl3 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- ATFCOADKYSRZES-UHFFFAOYSA-N indium;oxotungsten Chemical compound [In].[W]=O ATFCOADKYSRZES-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种阵列基板及其制造方法以及显示装置。该制造方法包括：在衬底上形成第一半导体图案和第一绝缘层；形成彼此隔离的第一栅极图案和第二栅极图案；形成第二绝缘层；形成第二半导体图案；形成第一金属图案以及分别与第二半导体图案搭接的第二金属图案和第三金属图案；形成第三绝缘层；形成第一过孔、第二过孔、第一源漏极、第二源漏极，其中，第一源漏极分别通过第一过孔与第一半导体图案连接，第二源漏极分别通过第二过孔与第二半导体图案连接。本发明的制造方法可实现一次构图工艺制作过孔后氢氟酸清洗的正常进行，避免了氢氟酸对氧化物半导体层的影响，同时简化了制作流程，进而降低生产成本。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板及其制造方法以及包括该阵列基板的显示装置。
背景技术
AMOLED(有源矩阵有机发光二极管)技术是Mobile产品的发展趋势。作为像素的开关使用的TFT(薄膜晶体管)，需要漏电流(Ioff)尽可能小，而利用氧化物半导体的TFT能够减小漏电流。但是，氧化物半导体的载流子的迁移率小，因此有时难以用使用了氧化物半导体的TFT来形成内置于显示装置内的驱动电路。另一方面，由于LTPS(Low TemperaturePoly-Si：低温多晶硅)TFT的载流子迁移率大，因此能够通过使用了LTPS的TFT来形成驱动电路。然而，在将LTPS用作像素中的开关TFT的情况下，LTPS的漏电流大。
LTPO(LTPS+Oxide，即低温多晶硅与氧化物半导体的组合)技术结合了LTPS TFT和Oxide TFT这两种TFT各自的优势，在Mobile AMOLED产品的高PPI、低功耗、高画质等方面具备一定的技术优势。另外，由于Oxide TFT具有漏电流低的优点，在LTPS+Oxide技术的传感器应用上也有一定的优点。因此LTPO工艺的开发具有较高的价值和意义。
发明内容
发明人发现，对于LTPS和氧化物半导体而言，由于材料的性质不同，将其形成于同一基板上会出现工艺不兼容等问题。在相关技术制备LTPS TFT的过程中，需要制作贯穿多层绝缘层的过孔，以使源漏电极与多晶硅半导体层连接。在制作过孔后，由于多晶硅层中对应位置暴露在空气中，会使其表面发生氧化，因此需要实施氢氟酸(HF)清洗，以在形成源漏电极前去除其表面氧化物。然而，如果在氢氟酸清洗过程中氢氟酸接触到氧化物半导体，将会导致氢氟酸腐蚀氧化物半导体而造成损伤，从而影响Oxide TFT的性能。
针对现有技术存在的问题，本发明提供一种在阵列基板的制造方法，至少能够在工艺复杂度的情况下有效避免氧化物半导体层被氢氟酸腐蚀。
为实现上述目的，本发明采取如下技术方案：
一种阵列基板的制造方法，所述阵列基板包括衬底，所述衬底包括第一区域和第二区域，所述制造方法包括：
在所述第一区域形成第一半导体图案；
形成至少覆盖所述第一半导体图案的第一绝缘层；
通过一次成膜工艺，分别在所述第一区域和所述第二区域形成彼此隔离的第一栅极图案和第二栅极图案；
形成覆盖所述第一栅极图案和所述第二栅极图案的第二绝缘层；
在所述第二区域形成第二半导体图案；
通过一次成膜工艺，在所述第一区域形成第一金属图案，在所述第二区域形成分别与所述第二半导体图案搭接的第二金属图案和第三金属图案；
形成覆盖所述第二半导体图案、所述第一金属图案、所述第二金属图案和所述第三金属图案的第三绝缘层；
在所述第一区域形成贯穿所述第一绝缘层、所述第二绝缘层和所述第三绝缘层的第一过孔，在所述第二区域形成贯穿所述第三绝缘层的第二过孔；以及
形成第一源极和第一漏极、第二源极和第二漏极，
其中，所述第一源极和所述第一漏极分别通过所述第一过孔与所述第一半导体图案连接，所述第二源极和所述第二漏极分别通过所述第二过孔与所述第二半导体图案连接。
在本发明的制造方法的一个实施方式中，所述第一半导体图案的材料为多晶硅。
在本发明的制造方法的另一个实施方式中，所述第二半导体图案的材料为氧化铟锌、氧化铟锡锌、氧化铟镓、氧化铟镓锌、氧化铟钨、氧化锌、氧化锡、氧化镓锌、氧化锌锡中的一种或多种的组合。
在本发明的制造方法的另一个实施方式中，所述第二源极通过所述第二过孔与所述第二金属图案连接，所述第二漏极通过所述第二过孔与所述第三金属图案连接。
在本发明的制造方法的另一个实施方式中，形成所述第一过孔和所述第二过孔的工艺具体包括：在同一次曝光工艺中，形成所述第一过孔和所述第二过孔；以及对所述第一过孔和所述第二过孔进行氢氟酸清洗。
另一方面，本发明提供一种阵列基板，包括：
衬底，所述衬底包括第一区域和第二区域；
第一半导体图案，位于所述第一区域；
第一绝缘层，至少覆盖所述第一半导体图案；
彼此隔离的第一栅极图案和第二栅极图案，分别设置于所述第一区域和所述第二区域；
第二绝缘层，覆盖所述第一栅极图案和所述第二栅极图案；
第一金属图案，位于所述第一区域的所述第二绝缘层上；
第二半导体图案，位于所述第二区域的所述第二绝缘层上；
第二金属图案和第三金属图案，位于所述第二区域并分别与所述第二半导体图案搭接；
第三绝缘层，覆盖所述第二半导体图案、所述第一金属图案、所述第二金属图案和所述第三金属图案；
第一过孔，位于所述第一区域并贯穿所述第一绝缘层、所述第二绝缘层和所述第三绝缘层；
第二过孔，位于所述第二区域并贯穿所述第三绝缘层；
第一源极和第一漏极，位于所述第一区域的所述第三绝缘层上；以及
第二源极和第二漏极，位于所述第二区域的所述第三绝缘层上；
其中，所述第一源极和所述第一漏极分别通过所述第一过孔与所述第一半导体图案连接，所述第二源极和所述第二漏极分别通过所述第二过孔与所述第二半导体图案连接。
在本发明的阵列基板的一个实施方式中，所述第一半导体图案的材料为多晶硅。
在本发明的阵列基板的另一个实施方式中，所述第二半导体图案的材料为氧化铟锡锌、氧化铟镓、氧化铟镓锌、氧化铟钨、氧化锌、氧化锡、氧化镓锌、氧化锌锡中的一种或多种的组合。
在本发明的阵列基板的另一个实施方式中，所述第二源极通过所述第二过孔与所述第二金属图案连接，所述第二漏极通过所述第二过孔与所述第三金属图案连接。
在本发明的阵列基板的另一个实施方式中，所述第一金属图案、所述第二金属图案和所述第三金属图案的材料相同。
另一方面，本发明提供一种显示装置，所述显示装置包括上述阵列基板。
本发明的制造方法通过改变阵列基板中氧化物半导体的膜层位置并在其两侧设置搭接结构，利用搭接结构对氧化物半导体层进行有效保护，可实现一次构图工艺制作过孔后氢氟酸清洗的正常进行，避免了氢氟酸对氧化物半导体层的影响，同时简化了制作流程，进而降低生产成本。
附图说明
图1为本发明的阵列基板的制造方法的工艺流程图；
图2-图5为本发明的阵列基板的制造方法的工序剖面示意图。
其中，附图标记说明如下：
S：衬底
100：第一区域
200：第二区域
101：第一半导体图案
102：第二半导体图案
110：第一绝缘层
111：第一栅极图案
112：第二栅极图案
120：第二绝缘层
121：第一金属图案
122：第二金属图案
123：第三金属图案
130：第三绝缘层
131：第一过孔
132：第二过孔
141S：第一源极
141D：第一漏极
142S：第二源极
142D：第二漏极
具体实施方式
下面根据具体实施例对本发明的技术方案做进一步说明。本发明的保护范围不限于以下实施例，列举这些实例仅出于示例性目的而不以任何方式限制本发明。
需了解的是，在此公开的附图并未必按照实际装置及元件的比例绘示。在附图中可能夸大实施例的形状与厚度以便清楚表现出本发明实施例的特征。此外，附图中的结构及装置是以示意的方式绘示，以便清楚表现出本发明实施例的特征。
还需了解的是，本发明中所提到的第一区域和第二区域不仅仅局限于衬底自身，还可包括其垂直方向上的区域范围。
图1为本发明的阵列基板的制造方法的工艺流程图，如图1所示，本发明的阵列基板的制造方法包括：
步骤S101：阵列基板包括衬底，衬底包括第一区域和第二区域，在第一区域形成第一半导体图案；
步骤S102：形成至少覆盖第一半导体图案的第一绝缘层；
步骤S103：通过一次成膜工艺，分别在第一区域和第二区域形成彼此隔离的第一栅极图案和第二栅极图案；
步骤S104：形成覆盖第一栅极图案和第二栅极图案的第二绝缘层；
步骤S105：在第二区域形成第二半导体图案；
步骤S106：通过一次成膜工艺，在第一区域形成第一金属图案，在第二区域形成分别与第二半导体图案搭接的第二金属图案和第三金属图案；
步骤S107：形成覆盖第二半导体图案、第一金属图案、第二金属图案和第三金属图案的第三绝缘层；
步骤S108：在第一区域形成贯穿第一绝缘层、第二绝缘层和第三绝缘层的第一过孔，在第二区域形成贯穿第三绝缘层的第二过孔；以及
步骤S109：形成第一源极和第一漏极、第二源极和第二漏极，其中，第一源极和第一漏极分别通过第一过孔与第一半导体图案连接，第二源极和第二漏极分别通过第二过孔与第二半导体图案连接。
图2-图5为本发明一个实施方式的阵列基板的制造方法的工序剖面示意图。如图2所示，阵列基板包括衬底S，衬底S的材料可以为石英玻璃、无碱玻璃以及硅片、聚酰亚胺或塑料等。衬底S具有多个第一区域100和多个第二区域200(图中仅示出各一个)，以在两个区域中分别形成不同类型的TFT，例如氧化物半导体TFT作为显示区域中像素的开关元件，而LTPS TFT作为驱动电路的驱动元件。
首先构图工艺在衬底S的第一区域100形成第一半导体图案101，第一半导体图案101是作为第一区域100所对应TFT的有源层，其材料可为多晶硅，此时第一区域100所对应的TFT为LTPS TFT。
可以理解的是，在衬底S的第一区域100形成第一半导体图案101之前，可以先形成遮光图案以及绝缘层。其中遮光图案可以利用非晶硅或者深色树脂或者金属材料，从而避免从衬底侧入射的光线影响半导体器件的工作特性。
第一半导体图案101的形成具体可包括以下步骤：在衬底S的第一区域100形成非晶硅(a-Si)，之后对非晶硅照射准分子激光，从而将非晶硅转化为多晶硅。
在形成第一半导体图案101之前，还可先在衬底S上形成氮化硅(SiNx)层和氧化硅(SiOx)层的叠层，从而防止衬底S中所含的杂质污染第一半导体图案101。
形成第一半导体图案101后，在其上形成第一绝缘层110。第一绝缘层110至少覆盖第一半导体图案101，可进一步覆盖第一区域100，还可进一步覆盖第二区域200。第一绝缘层110的材料可为氧化硅(SiOx)层，其可以TEOS(四乙氧基硅烷)为原料而利用CVD(化学气相沉积)法所形成，CVD法可例如低压化学气相沉积法、热气相沉积法、催化化学气相沉积法、等离子增强化学气相沉积法等。
通过一次成膜工艺，利用同一掩模和相同材料分别在第一区域100和第二区域200形成第一栅极图案111和第二栅极图案112，第一栅极图案111和第二栅极图案112彼此隔离。第一栅极图案111和第二栅极图案112由Al合金、Cr、Mo、W或者上述这些的层叠膜等形成，分别作为两个区域中TFT的栅极。第一栅极图案111和第二栅极图案112可通过镀膜的方式形成，包括但不限于真空蒸镀、磁控溅射镀膜、离子溅射镀膜等。
第一栅极图案111形成于第一绝缘层110上且处于第一半导体图案101的正上方。若第一绝缘层110也覆盖了第二区域200，第二栅极图案112可形成于第一绝缘层110上，若第一绝缘层110仅覆盖第一区域100，则第二栅极图案112可直接形成在衬底S的第二区域200上。
形成第一栅极图案111和第二栅极图案112后，在其上形成第二绝缘层120。第二绝缘层120将第一栅极图案111和第二栅极图案112完全覆盖，同时也将第一绝缘层110以及衬底S覆盖。
为保证氧化物半导体TFT的性能，第二绝缘层120的材料为氮化硅层和氧化硅层的叠层，其中氮化硅层位于下方而氧化硅层位于上方从而使氧化硅层与氧化物半导体层接触。
氧化硅层的原料及形成方法可与上文相同。就形成氮化硅层的原料气体而言，作为氮源气体，可使用NH3、NH2H2N、N2等，优选NH3和N2，作为硅源气体，可使用SiH4、Si2H6、SiCl4、SiHCl3、SiH2Cl2、SiH3Cl3、SiF4等，优选SiH4。氮化硅层也可通过化学气相沉积方法(CVD)形成。
需要说明的是，对于LTPS TFT，由于在制作源漏电极与有源层连接的过孔后，需要对多晶硅半导体图案通过过孔暴露出的表面进行氢氟酸清洗，同时，氢氟酸清洗后需要在小于半小时之内做制作源/漏极，否则清洗后的多晶硅表面接触水汽或者空气会氧化而重新形成表面氧化物，对搭接造成影响，降低清洗效果。为了进一步节约工艺流程，降低制作成本，需要先制做第二半导体图案102(通常为氧化物半导体层，例如IGZO)然后进行干刻蚀(Dry Etch)打孔，之后依次进行氢氟酸清洗和源/漏极沉积。
因此，形成第二绝缘层120后，在第二区域200形成第二半导体图案102，第二半导体图案102是作为第二区域200所对应TFT的有源层，其材料可为金属氧化物，此时第二区域200所对应的TFT为氧化物半导体TFT。
第二半导体图案102的材料可为氧化铟锌(indium zinc oxide,IZO)、氧化铟锡锌(Indium-Tin-Zinc Oxide,ITZO)、氧化铟镓(indium gallium oxide,IGO)、氧化铟镓锌(indium gallium zinc oxide,IGZO)、氧化铟钨(Indium tungsten Oxide,IWO)、氧化锌(ZnO)、氧化锡(SnO)、氧化镓锌(Gallium-Zinc Oxide,GZO)、氧化锌锡(Zinc-Tin Oxide,ZTO)中的任一种，可以为前述多种材料的组合。
第二半导体图案102可通过镀膜的方式形成，包括但不限于真空蒸镀、磁控溅射镀膜、离子溅射镀膜等。以IGZO为例，可采用直流磁控溅射制备，其中靶材的原子比为In2O3-Ga2O3-ZnO＝1∶1∶1(摩尔比)，通过调节氧气流量、沉积功率，气体流量等参数来获得满足应用要求的IGZO薄膜。
第二半导体图案102可直接形成于第二绝缘层120上，且处于第二栅极图案112的正上方。如图3所示，形成第二半导体图案102后，通过一次成膜工艺，利用同一掩模和相同原料在第一区域100形成第一金属图案121，在第二区域200形成第二金属图案122和第三金属图案123，并且第二金属图案122和第三金属图案123分别与第二半导体图案102搭接，同时第二金属图案122和第三金属图案123之间不接触。
第一金属图案121、第二金属图案122和第三金属图案123的材料可为常温下不与HF反应或反应极慢的金属，例如Mo，其可通过镀膜的方式形成。
第一金属图案121是位于第一区域100的第二绝缘层120上，其可充当走线，连接起不同作用的多晶硅单元，例如可作为连接开关TFT及驱动TFT的连线；也可第一栅极图案111相对应，起到存储电容作用，保持发光单元像素显示。作为LTPS TFT栅极的第一栅极图案与作为电容的第一栅极图案位于同一层的不同位置。
第二金属图案122和第三金属图案123分别形成于第二半导体图案102的两侧并与其连接，考虑到连接的稳定性，优选采用搭接的方式使第二金属图案122和第三金属图案123各自的一部分位于第二半导体图案102的侧边同时各自的另一部分位于第二半导体图案102之上，以形成稳固的连接结构，不会轻易断路。
如图4所示，形成第一金属图案121、第二金属图案122和第三金属图案123后，在其上形成第三绝缘层130，第三绝缘层130将第一金属图案121、第二金属图案122、第三金属图案123以及第二半导体图案102完全覆盖。
第三绝缘层130具有良好的覆盖特性和绝缘效果，可为层间介电层，例如氮化硅层、氧化硅层、氮化硅层和氧化硅层的叠层等，其中氧化硅层、氧化硅层的原料及形成方法可与上文相同。
形成第三绝缘层130后，对其进行蚀刻以形成多个第一过孔131和多个第二过孔132，如图4所示，两个第一过孔131形成于第一区域100，其贯穿一绝缘层110、第二绝缘层120和第三绝缘层130，从而使第一半导体图案101暴露出来；两个第二过孔132形成于第二区域200，其贯穿第三绝缘层130，从而使第二金属图案122和第三金属图案123暴露出来。
第一过孔131和第二过孔132的形成可在同一次曝光工艺中利用干式蚀刻同时进行，干式蚀刻可使用CF系(CF4)、或者CHF系(CHF3)的气体来进行。
形成第一过孔131和第二过孔132后，可对LTPS进行氢化工艺，以氢原子填补界面态、晶粒间界态及氧化层缺陷等，通常可采用等离子体氢化法、固态扩散法或氢离子注入法等来实施氢化工艺。
由于第一绝缘层的材料通常为氧化硅，并且刻蚀过程中有氧气气氛容易氧化多晶硅，因此在氢化工艺后，需要对第一过孔131和第二过孔132进行氢氟酸清洗，以去除第一过孔131中多晶硅(p-Si)表面的氧化硅及聚合物，防止绝缘体氧化硅及聚合物影响后续源/漏极与多晶硅的搭接及接触，以此来保证LTPS的器件特性。由于第二过孔132仅暴露第二金属图案122和第三金属图案123，因此在进行氢氟酸清洗时，氢氟酸与第二半导体图案102不会接触，也不会进行反应，同时氢氟酸对第二金属图案122和第三金属图案123的腐蚀也很有限，不会出现将其腐蚀完全而接触第二半导体图案102的情况，因此可避免氢氟酸腐蚀氧化物半导体而造成损伤，不会影响氧化物半导体TFT的性能。如图5所示，氢氟酸清洗之后，在第一区域100上形成第一源极141S和第一漏极141D，在第二区域200上形成第二源极142S和第二漏极142D。
低电阻率是TFT对源漏电极的要求，除此之外，源漏电极与半导体层形成良好的欧姆接触是TFT对于源漏电极材料另一个重要要求，它可以降低漏源之间的电阻，防止产生电流拥挤效应。
第一源极141S、第一漏极141D、第二源极142S和第二漏极142D可利用一次成膜工艺同时形成，其材料可为金属Ti、ITO等，金属Ti材料不仅与IGZO层有较好的粘附能力，并且能够减少与有源层的接触电阻，而ITO材料具有较低的电阻率，还能与IGZO有源层形成较好的欧姆接触，并且具有较好的透明度。
如图5所示，第一源极141S和第一漏极141D的一部分形成于第三绝缘层130上，并分别通过两个第一过孔131与第一半导体图案101连接；第二源极142S通过一个第二过孔132与第二金属图案122连接，第二漏极142D通过另一个第二过孔132与第三金属图案123连接，而第二金属图案122和第三金属图案123分别与第二半导体图案102搭接，从而实现第二源极142S和第二漏极142D与第二半导体图案102的电性连接。
形成源漏电极后，可以在第三绝缘层130上进一步形成钝化层(图中未示出)并使其覆盖源漏电极，之后可顺利进行后续工艺。
在以上说明中，以将氧化物半导体TFT用于显示区域、将LTPS TFT用于周边驱动电路的形式进行了说明，但根据制品规格，也可以向周边电路添加氧化物半导体TFT，向显示区域添加LTPS TFT。
如图5所示，本发明的阵列基板包括：
衬底S，衬底S包括第一区域100和第二区域200；
第一半导体图案101，位于第一区域100；
第一绝缘层110，至少覆盖第一半导体图案101；
彼此隔离的第一栅极图案111和第二栅极图案112，分别设置于第一区域100和第二区域200；
第二绝缘层120，覆盖第一栅极图案111和第二栅极图案112；
第一金属图案121，位于第一区域100的第二绝缘层120上；
第二半导体图案102，位于第二区域200的第二绝缘层120上；
第二金属图案122和第三金属图案123，位于第二区域200并分别与第二半导体图案102搭接；
第三绝缘层130，覆盖第二半导体图案102、第一金属图案121、第二金属图案122和第三金属图案123；
第一过孔131，位于第一区域100并贯穿第一绝缘层110、第二绝缘层120和第三绝缘层130；
第二过孔132，位于第二区域200并贯穿第三绝缘层130；
第一源极141S和第一漏极141D，位于第一区域100的第三绝缘层130上；以及
第二源极142S和第二漏极142D，位于第二区域200的第三绝缘层130上；
其中，第一源极141S和第一漏极141D分别通过第一过孔131与第一半导体图案101连接，第二源极142S和第二漏极142D分别通过第二过孔132与第二半导体图案102连接。
其中，第一金属图案121、第二金属图案122和第三金属图案123的材料相同，可通过一次成膜工艺形成。
由上可知，本发明的制造方法通过改变阵列基板中氧化物半导体的膜层位置并在其两侧设置搭接结构，利用搭接结构对氧化物半导体层进行有效保护，可实现一次构图工艺制作过孔后氢氟酸清洗的正常进行，避免了氢氟酸对氧化物半导体层的影响，同时简化了制作流程，进而降低生产成本。
通过使用本发明的制造方法，能够通过共通的工艺同时形成LTPS TFT和氧化物半导体TFT，因此能够使用LTPS TFT和氧化物半导体TFT的各种组合，从而能够获得图像品质优异、且能够减小功耗的有机电致发光显示装置。
本发明的显示装置包括上述阵列基板，该显示装置可为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
当然，本发明的显示装置还具有常规的显示装置的外框等结构。
本领域技术人员应当注意的是，本发明所描述的实施方式仅仅是示范性的，可在本发明的范围内作出各种其他替换、改变和改进。因而，本发明不限于上述实施方式，而仅由权利要求限定。
Claims (11)
1.一种阵列基板的制造方法，所述阵列基板包括衬底，所述衬底包括第一区域和第二区域，其特征在于，所述制造方法包括：
在所述第一区域形成第一半导体图案；
形成至少覆盖所述第一半导体图案的第一绝缘层；
通过一次成膜工艺，分别在所述第一区域和所述第二区域形成彼此隔离的第一栅极图案和第二栅极图案；
形成覆盖所述第一栅极图案和所述第二栅极图案的第二绝缘层；
在所述第二区域形成第二半导体图案；
通过一次成膜工艺，在所述第一区域形成第一金属图案，在所述第二区域形成分别与所述第二半导体图案搭接的第二金属图案和第三金属图案；
形成覆盖所述第二半导体图案、所述第一金属图案、所述第二金属图案和所述第三金属图案的第三绝缘层；
在所述第一区域形成贯穿所述第一绝缘层、所述第二绝缘层和所述第三绝缘层的第一过孔，在所述第二区域形成贯穿所述第三绝缘层的第二过孔；以及
形成第一源极和第一漏极、第二源极和第二漏极，
其中，所述第一源极和所述第一漏极分别通过所述第一过孔与所述第一半导体图案连接，所述第二源极和所述第二漏极分别通过所述第二过孔与所述第二半导体图案连接。
2.如权利要求1所述的阵列基板的制造方法，其特征在于，所述第一半导体图案的材料为多晶硅。
3.如权利要求1所述的阵列基板的制造方法，其特征在于，所述第二半导体图案的材料为氧化铟锌、氧化铟锡锌、氧化铟镓、氧化铟镓锌、氧化铟钨、氧化锌、氧化锡、氧化镓锌、氧化锌锡中的一种或多种的组合。
4.如权利要求1所述的阵列基板的制造方法，其特征在于，所述第二源极通过所述第二过孔与所述第二金属图案连接，所述第二漏极通过所述第二过孔与所述第三金属图案连接。
5.如权利要求1至4中任一项所述的阵列基板的制造方法，其特征在于，形成所述第一过孔和所述第二过孔的工艺具体包括：
在同一次曝光工艺中，形成所述第一过孔和所述第二过孔；以及
对所述第一过孔和所述第二过孔进行氢氟酸清洗。
6.一种阵列基板，其特征在于，包括：
衬底，所述衬底包括第一区域和第二区域；
第一半导体图案，位于所述第一区域；
第一绝缘层，至少覆盖所述第一半导体图案；
彼此隔离的第一栅极图案和第二栅极图案，分别设置于所述第一区域和所述第二区域；
第二绝缘层，覆盖所述第一栅极图案和所述第二栅极图案；
第一金属图案，位于所述第一区域的所述第二绝缘层上；
第二半导体图案，位于所述第二区域的所述第二绝缘层上；
第二金属图案和第三金属图案，位于所述第二区域并分别与所述第二半导体图案搭接；
第三绝缘层，覆盖所述第二半导体图案、所述第一金属图案、所述第二金属图案和所述第三金属图案；
第一过孔，位于所述第一区域并贯穿所述第一绝缘层、所述第二绝缘层和所述第三绝缘层；
第二过孔，位于所述第二区域并贯穿所述第三绝缘层；
第一源极和第一漏极，以及
第二源极和第二漏极；
其中，所述第一源极和所述第一漏极分别通过所述第一过孔与所述第一半导体图案连接，所述第二源极和所述第二漏极分别通过所述第二过孔与所述第二半导体图案连接。
7.如权利要求6所述的阵列基板，其特征在于，所述第一半导体图案的材料为多晶硅。
8.如权利要求6所述的阵列基板，其特征在于，所述第二半导体图案的材料为氧化铟锡锌、氧化铟镓、氧化铟镓锌、氧化铟钨、氧化锌、氧化锡、氧化镓锌、氧化锌锡中的一种或多种的组合。
9.如权利要求6所述的阵列基板，其特征在于，所述第二源极通过所述第二过孔与所述第二金属图案连接，所述第二漏极通过所述第二过孔与所述第三金属图案连接。
10.如权利要求6所述的阵列基板，其特征在于，所述第一金属图案、所述第二金属图案和所述第三金属图案的材料相同。
11.一种显示装置，其特征在于，所述显示装置包括如权利要求6至10中任一项所述的阵列基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711345541.8A CN107910302A (zh) | 2017-12-15 | 2017-12-15 | 阵列基板及其制造方法和显示装置 |
| PCT/CN2018/121313 WO2019114834A1 (zh) | 2017-12-15 | 2018-12-14 | 阵列基板及其制造方法和显示装置 |
| US16/621,773 US11177293B2 (en) | 2017-12-15 | 2018-12-14 | Array substrate and fabricating method thereof, and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711345541.8A CN107910302A (zh) | 2017-12-15 | 2017-12-15 | 阵列基板及其制造方法和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107910302A true CN107910302A (zh) | 2018-04-13 |
Family
ID=61868967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711345541.8A Pending CN107910302A (zh) | 2017-12-15 | 2017-12-15 | 阵列基板及其制造方法和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107910302A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109244082A (zh) * | 2018-08-30 | 2019-01-18 | 天马微电子股份有限公司 | 显示面板及其制备方法、显示装置 |
| CN109686742A (zh) * | 2018-12-05 | 2019-04-26 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及其制作方法、显示面板 |
| CN109887936A (zh) * | 2019-03-25 | 2019-06-14 | 合肥京东方光电科技有限公司 | 阵列基板及其制作方法 |
| WO2019114834A1 (zh) * | 2017-12-15 | 2019-06-20 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示装置 |
| CN110931566A (zh) * | 2018-09-20 | 2020-03-27 | 三星显示有限公司 | 晶体管基底及制造其的方法和包括其的显示装置 |
| WO2020210946A1 (en) * | 2019-04-15 | 2020-10-22 | Boe Technology Group Co., Ltd. | Method of fabricating array substrate, array substrate, and display apparatus |
| US10950677B2 (en) | 2018-12-05 | 2021-03-16 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate, manufacturing method thereof, and display panel |
| CN113451333A (zh) * | 2021-06-25 | 2021-09-28 | Oppo广东移动通信有限公司 | 驱动基板、其制备方法、显示面板组件及电子设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110049523A1 (en) * | 2009-08-25 | 2011-03-03 | Jong-Hyun Choi | Organic light emitting diode display and method of manufacturing the same |
| US9147719B2 (en) * | 2013-11-05 | 2015-09-29 | Samsung Display Co., Ltd. | Thin film transistor array substrate, organic light-emitting display apparatus and method of manufacturing the thin film transistor array substrate |
| CN106920801A (zh) * | 2015-12-24 | 2017-07-04 | 群创光电股份有限公司 | 显示装置 |
| CN107452757A (zh) * | 2017-07-31 | 2017-12-08 | 上海天马微电子有限公司 | 一种显示面板、其制作方法及显示装置 |
-
2017
- 2017-12-15 CN CN201711345541.8A patent/CN107910302A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110049523A1 (en) * | 2009-08-25 | 2011-03-03 | Jong-Hyun Choi | Organic light emitting diode display and method of manufacturing the same |
| US9147719B2 (en) * | 2013-11-05 | 2015-09-29 | Samsung Display Co., Ltd. | Thin film transistor array substrate, organic light-emitting display apparatus and method of manufacturing the thin film transistor array substrate |
| CN106920801A (zh) * | 2015-12-24 | 2017-07-04 | 群创光电股份有限公司 | 显示装置 |
| CN107452757A (zh) * | 2017-07-31 | 2017-12-08 | 上海天马微电子有限公司 | 一种显示面板、其制作方法及显示装置 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11177293B2 (en) | 2017-12-15 | 2021-11-16 | Boe Technology Group Co., Ltd. | Array substrate and fabricating method thereof, and display device |
| WO2019114834A1 (zh) * | 2017-12-15 | 2019-06-20 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示装置 |
| CN109244082A (zh) * | 2018-08-30 | 2019-01-18 | 天马微电子股份有限公司 | 显示面板及其制备方法、显示装置 |
| CN110931566A (zh) * | 2018-09-20 | 2020-03-27 | 三星显示有限公司 | 晶体管基底及制造其的方法和包括其的显示装置 |
| CN109686742A (zh) * | 2018-12-05 | 2019-04-26 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及其制作方法、显示面板 |
| WO2020113771A1 (zh) * | 2018-12-05 | 2020-06-11 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及其制作方法、显示面板 |
| US10950677B2 (en) | 2018-12-05 | 2021-03-16 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate, manufacturing method thereof, and display panel |
| CN109887936A (zh) * | 2019-03-25 | 2019-06-14 | 合肥京东方光电科技有限公司 | 阵列基板及其制作方法 |
| US11393853B2 (en) | 2019-03-25 | 2022-07-19 | Hefei Boe Optoelectronics Technology Co., Ltd. | Array substrate and manufacturing method thereof |
| WO2020210946A1 (en) * | 2019-04-15 | 2020-10-22 | Boe Technology Group Co., Ltd. | Method of fabricating array substrate, array substrate, and display apparatus |
| CN112119498A (zh) * | 2019-04-15 | 2020-12-22 | 京东方科技集团股份有限公司 | 制造阵列基板的方法、阵列基板、显示设备 |
| US11532679B2 (en) | 2019-04-15 | 2022-12-20 | Mianyang Boe Optoelectronics Technology Co., Ltd. | Method of fabricating array substrate, array substrate, and display apparatus |
| CN112119498B (zh) * | 2019-04-15 | 2024-05-24 | 京东方科技集团股份有限公司 | 制造阵列基板的方法、阵列基板、显示设备 |
| CN113451333A (zh) * | 2021-06-25 | 2021-09-28 | Oppo广东移动通信有限公司 | 驱动基板、其制备方法、显示面板组件及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107910302A (zh) | 阵列基板及其制造方法和显示装置 | |
| CN208848909U (zh) | 阵列基板及包括该阵列基板的显示装置 | |
| US11177293B2 (en) | Array substrate and fabricating method thereof, and display device | |
| EP2985784B1 (en) | Low-temperature poly-silicon tft array substrate, manufacturing method therefor, and display apparatus | |
| US9818775B2 (en) | Array substrate, manufacturing method thereof, display device, thin-film transistor (TFT) and manufacturing method thereof | |
| EP3185305B1 (en) | Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof and display device | |
| CN104022076A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102629591B (zh) | 一种阵列基板的制造方法及阵列基板、显示器 | |
| CN104282769A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| CN103904128B (zh) | 薄膜晶体管结构 | |
| CN104685635A (zh) | 半导体装置 | |
| CN103403873A (zh) | 偏移电极tft结构 | |
| CN103996716A (zh) | 一种多晶硅薄膜晶体管及其制备方法、阵列基板 | |
| CN106847837B (zh) | 一种互补型薄膜晶体管及其制作方法和阵列基板 | |
| CN104779302A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN105702623A (zh) | Tft阵列基板的制作方法 | |
| CN105633170A (zh) | 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置 | |
| CN107808826A (zh) | 一种底发射顶栅自对准薄膜晶体管的制备方法 | |
| CN103745954B (zh) | 显示装置、阵列基板及其制造方法 | |
| KR20160087024A (ko) | 박막트랜지스터 및 그의 제조방법 | |
| CN105047607A (zh) | 氧化物半导体tft基板的制作方法及其结构 | |
| CN104335332A (zh) | 半导体装置及其制造方法 | |
| CN104681491A (zh) | Cmos电路结构、其制作方法、显示基板及显示装置 | |
| CN104576760A (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN104051472A (zh) | 一种显示装置、阵列基板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180413 |
|
| RJ01 | Rejection of invention patent application after publication |