CN102629591B - 一种阵列基板的制造方法及阵列基板、显示器 - Google Patents

一种阵列基板的制造方法及阵列基板、显示器 Download PDF

Info

Publication number
CN102629591B
CN102629591B CN201210048821.3A CN201210048821A CN102629591B CN 102629591 B CN102629591 B CN 102629591B CN 201210048821 A CN201210048821 A CN 201210048821A CN 102629591 B CN102629591 B CN 102629591B
Authority
CN
China
Prior art keywords
base palte
array base
layer
active layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210048821.3A
Other languages
English (en)
Other versions
CN102629591A (zh
Inventor
姚琪
戴天明
张锋
曹占锋
朱佩誉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210048821.3A priority Critical patent/CN102629591B/zh
Publication of CN102629591A publication Critical patent/CN102629591A/zh
Priority to EP12844653.1A priority patent/EP2822030B1/en
Priority to US13/991,371 priority patent/US9099440B2/en
Priority to PCT/CN2012/084966 priority patent/WO2013127202A1/zh
Priority to JP2014557974A priority patent/JP6092260B2/ja
Priority to KR1020137012238A priority patent/KR101530459B1/ko
Application granted granted Critical
Publication of CN102629591B publication Critical patent/CN102629591B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明公开了一种阵列基板的制造方法及阵列基板、显示器，涉及显示领域，用以保护TFT的有源层。所述制造方法包括：在衬底基板上制作底层金属薄膜，并通过一次构图工艺至少形成薄膜晶体管的栅极；制作覆盖所述栅极的栅绝缘层；制作金属氧化物半导体薄膜，并通过一次构图工艺在与所述栅极相对的位置形成有源层；制作顶层金属薄膜，并通过一次构图工艺至少形成薄膜晶体管的源极和漏极；在本次构图工艺中所使用的刻蚀液的成分包括：双氧水、顶层金属离子络合剂、双氧水的稳定剂，以及表面活性剂；且该刻蚀液的PH值在6-8之间；制作覆盖所述源极、漏极的钝化层，在所述漏极的位置形成连通像素电极的过孔。本发明适用于显示器中阵列基板的设计及制造。

Description

一种阵列基板的制造方法及阵列基板、显示器
技术领域
本发明涉及显示领域，尤其涉及一种阵列基板的制造方法及阵列基板、显示器。
背景技术
随着显示技术的飞速发展，人们对显示器的分辨率，响应时间等特性要求也越来越高。在这种情况下，随着显示器的尺寸越来越大以及3D等显示技术的发展，对设置在显示器阵列基板上的TFT(Thin Film Transistor，薄膜晶体管)的迁移率要求越来越高。
其中，TFT包括：栅极、栅绝缘层、有源层、源极和漏极。上述TFT的迁移率实际上是指TFT的有源层中载流子(电子和空穴)在单位电场作用下的平均漂移速度。目前，用非晶硅制作有源层已经不能满足对迁移率的要求，人们已经将目光投向了具有较高迁移率的金属氧化物材料。现有技术中制造将金属氧化物作为有源层材料的TFT过程中，主要有如下问题：传统工艺进行源漏极的构图工艺时会使用酸刻蚀图案，而金属氧化物材料一般不耐酸，从而传统工艺会腐蚀部分有源层，影响到器件的性能。为了解决这一问题，通常采用一层耐酸腐蚀的刻蚀阻挡层覆盖有源层的沟道区域，以保护有源层不被腐蚀；但这就需要增加一次构图工艺，导致工艺复杂。
发明内容
本发明提供一种阵列基板的制造方法及阵列基板、显示器，用以保护阵列基板上的TFT的有源层不被腐蚀。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面提供一种阵列基板的制造方法，包括：
在衬底基板上制作底层金属薄膜，并通过一次构图工艺至少形成薄膜晶体管的栅极；
制作覆盖所述栅极的栅绝缘层；
制作金属氧化物半导体薄膜，并通过一次构图工艺在与所述栅极相对的位置形成有源层；
制作顶层金属薄膜，并通过一次构图工艺至少形成薄膜晶体管的源极和漏极；在本次构图工艺中所使用的刻蚀液的成分包括：双氧水、顶层金属离子络合剂、双氧水的稳定剂，以及表面活性剂；且该刻蚀液的PH值在6-8之间；
制作覆盖所述源极、漏极的钝化层，在所述漏极的位置形成连通像素电极的过孔。
一方面，还提供了一种阵列基板的制造方法，包括：
在衬底基板上制作底层金属薄膜，并通过一次构图工艺至少形成薄膜晶体管的栅极；
制作覆盖所述栅极的栅绝缘层；
依次制作金属氧化物半导体薄膜和顶层金属薄膜，并通过一次构图工艺至少形成有源层及源、漏极；此步骤具体包括：在依次制作的两层薄膜上涂覆光刻胶，且该光刻胶分为半保留区域、完全保留区域和完全去除区域，并按照上述区域的划分通过一次曝光显影，除掉完全去除区域的光刻胶且留下完全保留区域的厚度比半保留区域厚度大的光刻胶；使用双氧水基刻蚀液刻蚀掉完全去除区域的顶层金属薄膜；使用不与顶层金属反应的含酸刻蚀液刻蚀掉完全去除区域的金属氧化物薄膜，形成有源层；灰化所留下的光刻胶，以便除掉半保留区域的光刻胶且留下部分完全保留区域的光刻胶；使用所述双氧水基刻蚀液刻蚀掉半保留区域的顶层金属薄膜，形成源、漏极；其中，所述双氧水基刻蚀液的成分包括：双氧水、顶层金属离子络合剂、双氧水的稳定剂，以及表面活性剂；且该刻蚀液的PH值在6-8之间；
制作覆盖所述源极、漏极的钝化层，在所述漏极的位置形成连通像素电极的过孔。
另一方面，还提供了一种阵列基板，包括：在衬底基板上设置的阵列形式的像素单元，且在每个像素单元中包括：薄膜晶体管以及覆盖该薄膜晶体管的钝化层；其中，薄膜晶体管包括：依次设置的栅极、栅绝缘层、金属氧化物半导体材料的有源层、源极、漏极；所述栅绝缘层和有源层之间还设置有用于隔绝所述栅绝缘层和所述有源层接触的第一隔绝层；且所述第一隔绝层的材料为不含氢的非金属氧化物的半导体材料。
另一方面，还提供了一种显示器，包括：上述阵列基板。
本发明实施例提供的阵列基板的制造方法及阵列基板、显示器，通过使用双氧水基刻蚀液刻蚀顶层金属薄膜，且双氧水基刻蚀液PH值为6-8之间，就使得双氧水基刻蚀液不会与金属氧化物半导体反应，从而保护TFT的有源层不被腐蚀；并且进一步的，由于现有技术中栅绝缘层的材料中含有氢(H)元素，为了避免H进入有源层而导致有源层的特性变差，通过使用不含氢的非金属氧化物的半导体材料制作第一隔绝层以防止上述不良的发生，可以进一步保护有源层。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为实施例一提供的一种阵列基板的结构示意图；
图2为实施例一提供的另一阵列基板的结构示意图；
图3为实施例一提供的又一阵列基板的结构示意图；
图4为实施例二提供的一种阵列基板的结构示意图；
图4A-图4G为制作图4所示阵列基板的步骤示意图；
图5为实施例二提供的另一阵列基板的结构示意图
图6为实施例二提供的又一阵列基板的结构示意图；
图7为图1所示阵列基板的制造方法流程图。
附图标记：
100-衬底基板；11a-栅极，11b-源极，11c-漏极，12-栅绝缘层，13-有源层，14-钝化层，15-像素电极；21-第一隔绝层，22-第二隔绝层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一、
参考图1所示的阵列基板的结构图，该阵列基板包括：在衬底基板100上设置的阵列形式的像素单元，且在每个像素单元中包括：薄膜晶体管、覆盖该薄膜晶体管的钝化层14及与该薄膜晶体管呈水平设置的像素电极15；其中，薄膜晶体管包括：依次设置的栅极11a、栅绝缘层12、金属氧化物半导体材料的有源层13、源极11b、漏极11c；并且薄膜晶体管的漏极11c通过钝化层14上的过孔和像素电极15相连。
由于现有制作工艺会腐蚀金属氧化物半导体材料的有源层，故本发明实施例提供了一种制造上述阵列基板结构的方法，以保护有源层。
参考图7和图1，本发明实施例提供的阵列基板的制造方法，包括：
S101、在衬底基板100上制作底层金属薄膜，并通过一次构图工艺至少形成薄膜晶体管的栅极11a；
其中，所述底层金属薄膜的材料可以是钼，铝，铜，铬等任一金属，也可以是含有这些金属的合金。
在本发明所有实施例中，构图工艺可以包括：涂覆光刻胶、曝光、显影、刻蚀等工艺。其中，曝光工艺需要使用对掩膜板控制光刻胶在不同区域的曝光度。在阵列基板的整个制造过程中，通常将使用掩膜板的个数作为构图工艺的次数；也就是说，进行一次构图工艺即为使用一次掩膜板完成构图。
S102、制作覆盖所述栅极的栅绝缘层12；
其中，所述栅绝缘层12的材料可以是目前常用的的SiNx(氮化硅)材料。
S103、制作金属氧化物半导体薄膜，并通过一次构图工艺在与所述栅极11a相对的位置形成有源层13；
其中，金属氧化物半导体的材料可以是任意能够作为半导体的金属氧化物，例如，可以是IGZO(含有铟、镓、锌的金属氧化物)或IZO(含有铟、锌的金属氧化物)等。
S104、制作顶层金属薄膜，并通过一次构图工艺至少形成薄膜晶体管的源极11b和漏极11c；在本次构图工艺中所使用的刻蚀液的成分包括：双氧水、顶层金属离子络合剂、双氧水的稳定剂，以及表面活性剂；且该刻蚀液的PH值在6-8之间；
其中，所述顶层金属薄膜的材料可以是钼，铝，铜，铬等任一金属，也可以是含有其中至少一种金属的合金。在发明实施例中考虑到对显示器分辨率以及开关时延特性的较高要求，因为铜的电阻率低，就使得充电的时间短，并且用铜做源漏极，像素可以做的小一点，即单位面积的像素增多了，从而可以提高显示器的分辨率；故本实施例中优选铜或铜合金作为顶层金属薄膜的材料。所述顶层金属络合剂在本发明实施例中是指可以和顶层金属离子形成络合离子的化合物；进一步的，在本发明实施例中顶层金属选用铜或铜合金的情况下，顶层金属离子络合剂选用铜离子络合剂。
另外，根据多次实验得到的经验值，在本发明实施例中对于该双氧水基刻蚀液的成分，优选的，所述双氧水的含量为5％-20％之间，所述表面活性剂的含量在1％-10％之间，所述顶层金属离子络合剂的含量根据所需要刻蚀掉的顶层金属的量而定，一般的所述顶层金属离子络合剂的含量为1％-25％之间。具体的，对于顶层金属络合剂的含量控制，可以是先在刻蚀液中添加一部分(例如含量为50％)顶层金属络合剂，并根据溶进刻蚀液中的顶层金属离子含量以及完成顶层金属薄膜刻蚀的程度，后续添加顶层金属络合离子。
S105、制作覆盖所述源极、漏极的钝化层14，并通过一次构图工艺在所述漏极11c的位置形成连通像素电极15的过孔。
其中，所述钝化层14的材料可以是目前常用的SiNx(氮化硅)材料。
进一步的，若要形成图1所示的阵列基板，还可以包括步骤S106。
S106、制作覆盖S105中过孔的透明导电薄膜，并通过一次构图工艺形成像素电极15。
其中，透明导电薄膜的材料可以是通常使用的ITO(氧化铟锡)。
本发明实施例提供的阵列基板的制造方法，通过使用双氧水基刻蚀液刻蚀顶层金属薄膜，且双氧水基刻蚀液PH值为6-8之间，就使得双氧水基刻蚀液通过氧化和络合的方式来对顶层金属薄膜进行构图工艺，并且刻蚀液中的氧化物不会对下面的金属氧化物半导体产生反应，也就不会改变金属氧化物的半导体特性等。
由于现有技术中在制作栅绝缘层时，主要是用硅烷等气体通过化学气象沉积的方法制备，这就使得制备完成的栅绝缘层中存在H元素，故而，本发明更进一步的，为了防止栅绝缘层中的H元素进入金属氧化物半导体材料的有源层中，故参考图2所示的阵列基板包括：在衬底基板100上设置的阵列形式的像素单元，且在每个像素单元中包括：薄膜晶体管以及覆盖该薄膜晶体管的钝化层14；其中，薄膜晶体管包括：依次设置的栅极11a、栅绝缘层12、金属氧化物半导体材料的有源层13、源极11b、漏极11c；所述栅绝缘层12和有源层13之间还设置有用于隔绝所述栅绝缘层12和所述有源层13接触的第一隔绝层21；且所述第一隔绝层21的材料为不含氢的非金属氧化物的半导体材料。
其中，在本发明所有实施例中不含氢的非金属氧化物的半导体材料为任意可以作为半导体的不含氢的非金属氧化物材料，例如：可以是SiO2(二氧化硅)等材料。
制造图2所示的阵列基板，需要在上述制造图1所示阵列基板的各步骤的基础上，进一步在步骤S102和S103之间，还包括：S102a；
S102a、制作不含氢的非金属氧化物的半导体薄膜，并通过一次构图工艺在与所述栅极11a相对的位置形成用于隔绝所述栅绝缘层12和所述有源层13接触的第一隔绝层21。
示例的，在形成有栅绝缘层12的基板上沉积不含氢的非金属氧化物的半导体材料，形成薄膜；并在栅极11a相对的位置形成比有源层13外围大的图案，以隔绝栅绝缘层12和有源层13的接触。这样就可以有效的防止栅绝缘层12中的H元素进入到金属氧化物半导体材料中，从而保护了有源层13；并且还该第一隔绝层21的材料是半导体，故而在一定程度上能够增强TFT的时间特性。
与制备栅绝缘层类似的，现有技术中在制作钝化层时，也主要是用硅烷等气体通过化学气象沉积的方法制备，这就使得制备完成的钝化层中存在H元素，故而，本发明更进一步的，为了防止钝化层14中的H元素进入金属氧化物半导体材料的有源层13中，故参考图3，在图2所示阵列基板的基础上，还包括：所述薄膜晶体管和所述覆盖该薄膜晶体管的钝化层14之间还设置有用于隔绝所述薄膜晶体管的有源层13和所述钝化层14接触的第二隔绝层22；且所述第二隔绝层22的材料为不含氢的非金属氧化物的半导体材料。
制造图3所示的阵列基板，需要在上述制造图2所示阵列基板的各步骤的基础上，进一步在步骤S104和S105之间，还包括：S104a；
S104a、制作不含氢的非金属氧化物的半导体薄膜，并通过一次构图工艺在与所述栅极11a相对的位置形成用于隔绝所述有源层13和所述钝化层14接触的第二隔绝层22。
示例的，在形成源、漏极11c的基板上沉积不含氢的非金属氧化物的半导体材料，形成薄膜；并在栅极11a相对的位置形成能够覆盖有源层13沟道区域(即没有被源、漏极覆盖的有源层13区域)的图案，以隔绝所述有源层13和所述钝化层14接触。这样就可以有效的防止钝化层14中的H元素进入到金属氧化物半导体材料中，从而保护了有源层13；并且还该第二隔绝层22的材料是半导体，故而在一定程度上能够进一步增强TFT的时间特性。
需要说明的是，对于第二隔绝层22的图案可以与有源层13沟道区域的图案相同，当然可以与比沟道区域的图案略大；若第二隔绝层的图案大到不仅覆盖了沟道区域还覆盖整个漏极的图案，则在S105中制作过孔时，需要打通钝化层以及该第二隔绝层，以使得漏极和像素电极相接触。
实施例二、
参考图4所示的阵列基板的结构图，该阵列基板包括：在衬底基板100上设置的阵列形式的像素单元，且在每个像素单元中包括：薄膜晶体管以及覆盖该薄膜晶体管的钝化层14、像素电极15；其中，薄膜晶体管包括：依次设置的栅极11a、栅绝缘层12、金属氧化物半导体材料的有源层13、源极11b、漏极11c；并且薄膜晶体管的漏极11c通过钝化层14上的过孔和像素电极15相连。其中，所述有源层13和源极11b、漏极11c是通过同一层构图工艺形成的。
需要说明的是，在本实施例中的各层的制作材料均可以参考实施例一的描述，在本实施例中不加赘述。
本发明实施例提供的上述阵列基板的制造方法，包括：
S201、在衬底基板100上制作底层金属薄膜，并通过一次构图工艺至少形成薄膜晶体管的栅极11a；
S202、制作覆盖所述栅极的栅绝缘层12，参考图4A所示的结构。
S203、依次制作金属氧化物半导体薄膜和顶层金属薄膜，并通过一次构图工艺至少形成有源层13及源极11b、漏极11c；
此步骤具体包括：在依次制作的两层薄膜上涂覆光刻胶，且该光刻胶分为半保留区域(图中用B标识)、完全保留区域(图中用A标识)和完全去除区域(图中用C标识)，并按照上述区域的划分通过一次曝光显影，除掉完全去除区域的光刻胶且留下完全保留区域的厚度比半保留区域厚度大的光刻胶，参考图4B所示的结构；使用双氧水基刻蚀液刻蚀掉完全去除区域的顶层金属薄膜，参考图4C所示的结构；使用不与顶层金属反应的含酸刻蚀液刻蚀掉完全去除区域的金属氧化物薄膜，形成有源层13，参考图4D所示的结构；灰化所留下的光刻胶，以便除掉半保留区域的光刻胶且留下部分完全保留区域的光刻胶，参考图4E所示的结构；使用所述双氧水基刻蚀液刻蚀掉半保留区域的顶层金属薄膜，形成源、漏极11c，参考图4F所示的结构；去除剩下的光刻胶，参考图4G所示的结构；
其中，所述双氧水基刻蚀液的成分包括：双氧水、顶层金属离子络合剂、双氧水的稳定剂，以及表面活性剂；且该刻蚀液的PH值在6-8之间；优选的，所述双氧水的含量为5％-20％之间，所述表面活性剂的含量在1％-10％之间，所述顶层金属离子络合剂的含量为1％-25％之间。
另外，优选的所述顶层金属为铜或铜合金。
S204、制作覆盖所述源极、漏极的钝化层14，在所述漏极的位置形成连通像素电极的过孔。
进一步的，若要形成图4所示的阵列基板，还可以包括步骤S205。
S205、制作覆盖S105中过孔的透明导电薄膜，并通过一次构图工艺形成像素电极15。
其中，透明导电薄膜的材料可以是通常使用的ITO(氧化铟锡)。
本发明实施例提供的阵列基板的制造方法，通过使用双氧水基刻蚀液刻蚀顶层金属薄膜，且双氧水基刻蚀液PH值为6-8之间，就使得双氧水基刻蚀液通过氧化和络合的方式来对顶层金属薄膜进行构图工艺，并且刻蚀液中的氧化物不会对下面的金属氧化物半导体产生反应，也就不会改变金属氧化物的半导体特性等。
更进一步的，为了防止栅绝缘层12中的H元素进入金属氧化物半导体材料的有源层13中，故参考图5所示的阵列基板包括：在衬底基板100上设置的阵列形式的像素单元，且在每个像素单元中包括：薄膜晶体管以及覆盖该薄膜晶体管的钝化层14；其中，薄膜晶体管包括：依次设置的栅极11a、栅绝缘层12、金属氧化物半导体材料的有源层13、源极11b、漏极11c；所述栅绝缘层12和有源层13之间还设置有用于隔绝所述栅绝缘层12和所述有源层13接触的第一隔绝层21；且所述第一隔绝层21的材料为不含氢的非金属氧化物的半导体材料。
制造图5所示的阵列基板，需要在上述制造图4所示阵列基板的各步骤的基础上，进一步在步骤S202和S203之间，还包括：S202a；
S202a、制作不含氢的非金属氧化物的半导体薄膜，并通过一次构图工艺在与所述栅极11a相对的位置形成用于隔绝所述栅绝缘层12和所述有源层13接触的第一隔绝层21。
具体可参考实施例一中的S102a。
更进一步的，为了防止钝化层14中的H元素进入金属氧化物半导体材料的有源层13中，故参考图6，在图5所示阵列基板的基础上，还包括：所述薄膜晶体管和所述覆盖该薄膜晶体管的钝化层14之间还设置有用于隔绝所述薄膜晶体管的有源层13和所述钝化层14接触的第二隔绝层22；且所述第二隔绝层22的材料为不含氢的非金属氧化物的半导体材料。
制造图6所示的阵列基板，需要在上述制造图5所示阵列基板的各步骤的基础上，进一步在步骤S203和S204之间，还包括：S203a；
S203a、制作不含氢的非金属氧化物的半导体薄膜，并通过一次构图工艺在与所述栅极11a相对的位置形成用于隔绝所述有源层13和所述钝化层14接触的第二隔绝层22。
此步骤具体可参考步骤S104a。
需要说明的是，对于第二隔绝层22的图案可以与有源层13沟道区域的图案相同，当然可以与比沟道区域的图案略大；若第二隔绝层的图案大到不仅覆盖了沟道区域还覆盖整个漏极的图案，则在S204中制作过孔时，需要打通钝化层以及该第二隔绝层，以使得漏极和像素电极相接触。
本发明实施例通过第一隔绝层21有效的防止栅绝缘层12中的H元素进入到金属氧化物半导体材料中，并且进一步的，通过第二隔绝层22有效的防止钝化层14中的H元素进入到金属氧化物半导体材料中，从而进一步保护有源层13不被腐蚀。
本发明实施例提供了一种显示器，该显示器可以包括上述实施例一或实施例二中所述的任一种阵列基板。例如：该显示器可以是液晶显示器。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (7)

1.一种阵列基板的制造方法，其特征在于，包括：
在衬底基板上制作底层金属薄膜，并通过一次构图工艺至少形成薄膜晶体管的栅极；
制作覆盖所述栅极的栅绝缘层；
依次制作金属氧化物半导体薄膜和顶层金属薄膜，并通过一次构图工艺至少形成有源层及源、漏极；此步骤具体包括：在依次制作的两层薄膜上涂覆光刻胶，且该光刻胶分为半保留区域、完全保留区域和完全去除区域，并按照上述区域的划分通过一次曝光显影，除掉完全去除区域的光刻胶且留下完全保留区域的厚度比半保留区域厚度大的光刻胶；使用双氧水基刻蚀液刻蚀掉完全去除区域的顶层金属薄膜；使用不与顶层金属反应的含酸刻蚀液刻蚀掉完全去除区域的金属氧化物薄膜，形成有源层；灰化所留下的光刻胶，以便除掉半保留区域的光刻胶且留下部分完全保留区域的光刻胶；使用所述双氧水基刻蚀液刻蚀掉半保留区域的顶层金属薄膜，形成源、漏极；其中，所述双氧水基刻蚀液的成分包括：双氧水、顶层金属离子络合剂、双氧水的稳定剂，以及表面活性剂；且该刻蚀液的PH值在6-8之间；
制作覆盖所述源极、漏极的钝化层，在所述漏极的位置形成连通像素电极的过孔。
2.根据权利要求1所述的制造方法，其特征在于，在制作完成所述栅绝缘层之后，在制作金属氧化物半导体薄膜和顶层金属薄膜之前，还包括：
制作不含氢的非金属氧化物的绝缘薄膜，并通过一次构图工艺在与所述栅极相对的位置形成用于隔绝所述栅绝缘层和所述有源层接触的第一隔绝层。
3.根据权利要求1或2所述的制造方法，其特征在于，在利用一次构图工艺制作完成有源层和薄膜晶体管的源、漏极之后，在制作钝化层之前还包括：
制作不含氢的非金属氧化物的绝缘薄膜，并通过一次构图工艺在与所述栅极相对的位置形成用于隔绝所述有源层和所述钝化层接触的第二隔绝层。
4.根据权利要求1或2所述的制造方法，其特征在于，在所述双氧水基刻蚀液中，所述双氧水的含量为5％-20％之间，所述表面活性剂的含量在1％-10％之间，所述顶层金属离子络合剂的含量为1％-25％之间。
5.根据权利要求1或2所述的制造方法，其特征在于，所述顶层金属为铜或铜合金。
6.一种阵列基板，包括：在衬底基板上设置的阵列形式的像素单元，且在每个像素单元中包括：薄膜晶体管以及覆盖该薄膜晶体管的钝化层；其中，薄膜晶体管包括：依次设置的栅极、栅绝缘层、金属氧化物半导体材料的有源层、源极、漏极；其特征在于，所述阵列基板由权利要求2或3所述的方法制成。
7.一种显示器，其特征在于，包括：权利要求6所述的阵列基板。
CN201210048821.3A 2012-02-28 2012-02-28 一种阵列基板的制造方法及阵列基板、显示器 Active CN102629591B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201210048821.3A CN102629591B (zh) 2012-02-28 2012-02-28 一种阵列基板的制造方法及阵列基板、显示器
EP12844653.1A EP2822030B1 (en) 2012-02-28 2012-11-21 Manufacturing method for array substrate, array substrate and display
US13/991,371 US9099440B2 (en) 2012-02-28 2012-11-21 Manufacturing method of array substrate, array substrate and display
PCT/CN2012/084966 WO2013127202A1 (zh) 2012-02-28 2012-11-21 阵列基板的制造方法及阵列基板、显示器
JP2014557974A JP6092260B2 (ja) 2012-02-28 2012-11-21 アレイ基板の製造方法及びアレイ基板、ディスプレー
KR1020137012238A KR101530459B1 (ko) 2012-02-28 2012-11-21 어레이 기판의 제조방법, 어레이 기판 및 디스플레이

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210048821.3A CN102629591B (zh) 2012-02-28 2012-02-28 一种阵列基板的制造方法及阵列基板、显示器

Publications (2)

Publication Number Publication Date
CN102629591A CN102629591A (zh) 2012-08-08
CN102629591B true CN102629591B (zh) 2015-10-21

Family

ID=46587819

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210048821.3A Active CN102629591B (zh) 2012-02-28 2012-02-28 一种阵列基板的制造方法及阵列基板、显示器

Country Status (6)

Country Link
US (1) US9099440B2 (zh)
EP (1) EP2822030B1 (zh)
JP (1) JP6092260B2 (zh)
KR (1) KR101530459B1 (zh)
CN (1) CN102629591B (zh)
WO (1) WO2013127202A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192704A (zh) * 2018-09-05 2019-01-11 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629591B (zh) * 2012-02-28 2015-10-21 京东方科技集团股份有限公司 一种阵列基板的制造方法及阵列基板、显示器
CN102891108B (zh) * 2012-10-24 2015-12-02 京东方科技集团股份有限公司 一种阵列基板的制造方法
CN103715094B (zh) 2013-12-27 2017-02-01 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104157699B (zh) * 2014-08-06 2019-02-01 北京大学深圳研究生院 一种背沟道刻蚀型薄膜晶体管及其制备方法
CN104183605A (zh) * 2014-08-06 2014-12-03 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
CN104218095B (zh) 2014-09-01 2016-05-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
KR102402599B1 (ko) 2015-12-16 2022-05-26 삼성디스플레이 주식회사 트랜지스터 표시판 및 그 제조 방법
CN106960797A (zh) * 2017-04-28 2017-07-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法和阵列基板的制备方法
CN108183132A (zh) * 2017-12-27 2018-06-19 深圳市华星光电半导体显示技术有限公司 一种igzo薄膜晶体管制备方法
CN109037350A (zh) * 2018-08-01 2018-12-18 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法、阵列基板
CN111508895B (zh) * 2020-04-30 2023-04-14 成都京东方显示科技有限公司 阵列基板、显示面板以及阵列基板的制作方法
CN113097134B (zh) * 2021-04-09 2022-07-15 广州新视界光电科技有限公司 一种阵列基板的制备方法及阵列基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1417383A (zh) * 2000-12-20 2003-05-14 Lg.菲利浦Lcd株式会社 腐蚀剂和具有用腐蚀剂蚀刻之铜线的阵列式基片
CN101901839A (zh) * 2009-05-29 2010-12-01 株式会社半导体能源研究所 半导体装置及其制造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031791A (ja) * 2002-06-27 2004-01-29 Mitsubishi Chemicals Corp タングステン合金のエッチング液及びエッチング方法
KR100499376B1 (ko) 2003-10-10 2005-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US8530359B2 (en) * 2003-10-20 2013-09-10 Novellus Systems, Inc. Modulated metal removal using localized wet etching
WO2006103751A1 (ja) * 2005-03-29 2006-10-05 Mitsubishi Chemical Corporation 銅エッチング液及びエッチング方法
US7976723B2 (en) * 2007-05-17 2011-07-12 International Business Machines Corporation Method for kinetically controlled etching of copper
US7682882B2 (en) * 2007-06-20 2010-03-23 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based thin film transistor
CN101952485A (zh) * 2007-11-22 2011-01-19 出光兴产株式会社 蚀刻液组合物
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
MY152247A (en) * 2007-12-21 2014-09-15 Wako Pure Chem Ind Ltd Etching agent, etching method and liquid for preparing etching agent
KR101681483B1 (ko) 2008-09-12 2016-12-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
TWI654689B (zh) * 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP4752925B2 (ja) * 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
KR101213708B1 (ko) * 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR101126509B1 (ko) 2009-07-23 2012-03-29 노벨러스 시스템즈, 인코포레이티드 등방성 구리 식각을 위한 식각 조성물
WO2011010879A2 (ko) * 2009-07-23 2011-01-27 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
WO2011058865A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devi ce
KR102135817B1 (ko) * 2009-12-18 2020-07-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
KR101636998B1 (ko) * 2010-02-12 2016-07-08 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
KR20130062919A (ko) 2010-03-26 2013-06-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
KR101281463B1 (ko) 2010-07-06 2013-07-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 액정표시장치
WO2012008192A1 (ja) * 2010-07-15 2012-01-19 シャープ株式会社 回路基板、表示装置、及び、回路基板の製造方法
WO2012024114A2 (en) * 2010-08-20 2012-02-23 Applied Materials, Inc. Methods for forming a hydrogen free silicon containing dielectric film
KR20120063809A (ko) * 2010-12-08 2012-06-18 삼성전자주식회사 박막 트랜지스터 표시판
CN102157563B (zh) * 2011-01-18 2012-09-19 上海交通大学 金属氧化物薄膜晶体管制备方法
CN102629591B (zh) * 2012-02-28 2015-10-21 京东方科技集团股份有限公司 一种阵列基板的制造方法及阵列基板、显示器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1417383A (zh) * 2000-12-20 2003-05-14 Lg.菲利浦Lcd株式会社 腐蚀剂和具有用腐蚀剂蚀刻之铜线的阵列式基片
CN101901839A (zh) * 2009-05-29 2010-12-01 株式会社半导体能源研究所 半导体装置及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192704A (zh) * 2018-09-05 2019-01-11 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Also Published As

Publication number Publication date
EP2822030A1 (en) 2015-01-07
KR101530459B1 (ko) 2015-06-19
WO2013127202A1 (zh) 2013-09-06
US20140054586A1 (en) 2014-02-27
US9099440B2 (en) 2015-08-04
EP2822030B1 (en) 2019-05-22
CN102629591A (zh) 2012-08-08
KR20130124506A (ko) 2013-11-14
EP2822030A4 (en) 2015-06-24
JP6092260B2 (ja) 2017-03-08
JP2015515120A (ja) 2015-05-21

Similar Documents

Publication Publication Date Title
CN102629591B (zh) 一种阵列基板的制造方法及阵列基板、显示器
CN102646632B (zh) 阵列基板及其制作方法和显示装置
CN104716198B (zh) 薄膜晶体管及其制造方法、显示装置
CN104681627B (zh) 阵列基板、薄膜晶体管及制作方法、显示装置
US11177293B2 (en) Array substrate and fabricating method thereof, and display device
CN104934330A (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示面板
CN103996716A (zh) 一种多晶硅薄膜晶体管及其制备方法、阵列基板
CN105655291B (zh) 一种阵列基板的制作方法、阵列基板和显示面板
CN104465788A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN106024608B (zh) 一种薄膜晶体管及其制作方法、衬底基板及显示装置
CN107910302A (zh) 阵列基板及其制造方法和显示装置
CN103489918A (zh) 一种薄膜晶体管和阵列基板及其制造方法
CN105529301A (zh) 阵列基板的制造方法、阵列基板和显示装置
CN104091810A (zh) 阵列基板及其制作方法、显示装置
CN105140271A (zh) 薄膜晶体管、薄膜晶体管的制造方法及显示装置
CN103094287B (zh) 阵列基板及其制备方法、显示装置
US9159746B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
CN103578984B (zh) 半导体元件及其制造方法
CN103500738A (zh) 含刻蚀阻挡层的半导体器件及其制造方法和应用
CN102903674B (zh) 显示面板及其制作方法
CN105390507A (zh) Tft阵列基板的制备方法、阵列基板及显示装置
CN105118864A (zh) 薄膜晶体管及其制作方法、显示器件
CN104766877B (zh) 阵列基板、阵列基板的制造方法及显示装置
EP3128558A1 (en) Thin film transistor and manufacturing method therefor, display substrate and display device
CN105097551A (zh) 一种薄膜晶体管的制作方法和阵列基板的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant