CN104766877B - 阵列基板、阵列基板的制造方法及显示装置 - Google Patents

阵列基板、阵列基板的制造方法及显示装置 Download PDF

Info

Publication number
CN104766877B
CN104766877B CN201510171291.5A CN201510171291A CN104766877B CN 104766877 B CN104766877 B CN 104766877B CN 201510171291 A CN201510171291 A CN 201510171291A CN 104766877 B CN104766877 B CN 104766877B
Authority
CN
China
Prior art keywords
layer
drain electrode
source
pattern
underlay substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510171291.5A
Other languages
English (en)
Other versions
CN104766877A (zh
Inventor
刘威
姜春生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510171291.5A priority Critical patent/CN104766877B/zh
Publication of CN104766877A publication Critical patent/CN104766877A/zh
Priority to US15/068,928 priority patent/US9508762B2/en
Application granted granted Critical
Publication of CN104766877B publication Critical patent/CN104766877B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)

Abstract

本发明公开了一种阵列基板、阵列基板的制造方法及显示装置，属于显示技术领域。该方法包括:在衬底基板上依次形成栅极金属图案和栅极绝缘层；在衬底基板上形成由预设金属制成的源漏极金属图案，源漏极金属图案包括源漏极，预设金属至少包括铜；在衬底基板上依次形成氮化硅层和氧化硅层，组成钝化层；在钝化层上，源漏极的间隙上方形成沟道，氧化硅层上的沟道宽度小于氮化硅层上的沟道宽度，且大于或等于源漏极的间隙距离；在源漏极金属图案上形成与氮化硅层不接触的氧化物沟道图案。本发明解决了Cu金属层被氧化的程度较高，且阵列基板的显示特性较差的问题，实现了降低Cu金属层被氧化的程度，提高阵列基板显示特性的效果，用于显示装置。

Description

阵列基板、阵列基板的制造方法及显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板、阵列基板的制造方法及显示装置。
背景技术
有机发光二极管(英文：Organic Light-Emitting Diode；简称：OLED)，是基于有机材料的一种电流型半导体发光器件。目前，以OLED为代表的显示装置向着大尺寸、高分辨率、高响应速度的方向发展。为了降低成本，提高显示面板的显示质量，一种共面结构Cu(铜)+Oxide(氧化物)的氧化物薄膜晶体管(英文：Thin Film Transistor；简称：TFT)阵列基板被提出来。由于该阵列基板采用Cu作为源漏极，具有导线电阻率较低，导电效果较好，大尺寸显示面板的电压降较低，工艺复杂度较低等优势，因此，该阵列基板受到了广泛关注。
现有的共面结构Cu+Oxide的氧化物TFT阵列基板的结构如图1所示，该阵列基板包括：衬底基板1001，在衬底基板1001上形成有栅极金属图案1002，在栅极金属图案1002上形成有栅极绝缘层1003，在栅极绝缘层1003上沉积源漏金属(该源漏金属由Cu制成)并图形化形成源漏极金属图案1004，在源漏极金属图案1004上沉积氧化物有源层并图形化形成氧化物沟道图案1005，最后，在氧化物沟道图案1005上形成常规的钝化层(英文：Passivation；简称：PVX)1006及有机膜(Resin)1007，PVX为双层结构，一般包括氧化硅(SiOx)层和氮化硅(SiNx)层。
该阵列基板中的源漏极金属图案1004所采用的源漏金属为双层结构，且下层为较薄的阻挡层，该阻挡层由钼铌合金制成，上层为Cu金属层。由于上层的Cu金属层上为氧化物沟道图案1005，Cu金属层完全暴露在这种富氧的环境中，很容易被氧化。同时，如图1所示，如果PVX1006的下层为SiOx，上层为SiNx，则与源漏极金属图案1004接触的SiOx会加速对Cu金属层的氧化，而如果PVX1006的下层为SiNx，上层为SiOx，则与氧化物沟道图案1005接触的SiNx中的氢(H)元素会对氧化物沟道图案1005产生影响，导致该阵列基板呈现出大电流的现象。因此，Cu金属层被氧化的程度较高，且阵列基板的显示特性较差。
发明内容
为了解决Cu金属层被氧化的程度较高，且阵列基板的显示特性较差的问题，本发明提供了一种阵列基板、阵列基板的制造方法及显示装置。所述技术方案如下：
第一方面，提供了一种阵列基板的制造方法，所述方法包括：
在衬底基板上依次形成栅极金属图案和栅极绝缘层；
在形成所述栅极绝缘层的衬底基板上形成由预设金属制成的源漏极金属图案，所述源漏极金属图案包括：源极和漏极，所述预设金属至少包括铜；
在形成有所述源漏极金属图案的衬底基板上依次形成氮化硅层和氧化硅层，所述氮化硅层和氧化硅层组成钝化层；
在所述钝化层上，所述源极和所述漏极的间隙上方形成沟道，其中，所述氧化硅层上的沟道的宽度小于所述氮化硅层上的沟道的宽度，且所述氧化硅层上的沟道的宽度大于或等于所述源极和所述漏极的间隙的距离；
在所述源漏极金属图案上形成氧化物沟道图案，所述氧化物沟道图案与所述氮化硅层不接触；
在形成所述氧化物沟道图案的衬底基板上形成有机膜。
可选的，所述在所述钝化层上，所述源极和所述漏极的间隙上方形成沟道，包括：
在形成有所述钝化层的衬底基板上涂覆光刻胶；
对所述光刻胶上，所述源极和所述漏极的间隙上方进行曝光、显影得到沟道图案；
通过对所述钝化层进行刻蚀，使所述钝化层上形成沟道；
在所述源漏极金属图案上形成氧化物沟道图案之后，所述方法还包括：
剥离所述光刻胶。
可选的，所述通过对所述钝化层进行刻蚀，使所述钝化层上形成沟道，包括：
通过对所述钝化层进行干刻工艺，使所述钝化层上形成沟道。
可选的，所述在形成所述栅极绝缘层的衬底基板上形成由预设金属制成的源漏极金属图案，包括：
在形成所述栅极绝缘层的衬底基板上形成阻挡层；
在形成所述阻挡层的衬底基板上形成铜金属层；
在所述阻挡层和所述铜金属层形成所述源漏极金属图案。
可选的，所述阻挡层由钼铌合金制成。
第二方面，提供了一种阵列基板，所述阵列基板包括：
衬底基板；
所述衬底基板上形成有栅极金属图案和栅极绝缘层；
形成有所述栅极绝缘层的衬底基板上形成有由预设金属制成的源漏极金属图案，所述源漏极金属图案包括：源极和漏极，所述预设金属至少包括铜；
形成有所述源漏极金属图案的衬底基板上依次形成有氮化硅层和氧化硅层，所述氮化硅层和氧化硅层组成钝化层；
所述钝化层上，所述源极和所述漏极的间隙上方形成有沟道，其中，所述氧化硅层上的沟道的宽度小于所述氮化硅层上的沟道的宽度，且所述氧化硅层上的沟道的宽度大于或等于所述源极和所述漏极的间隙的距离；
所述源漏极金属图案上形成有氧化物沟道图案，所述氧化物沟道图案与所述氮化硅层不接触；
形成所述氧化物沟道图案的衬底基板上形成有有机膜。
可选的，形成所述栅极绝缘层的衬底基板上形成有阻挡层；
形成所述阻挡层的衬底基板上形成有铜金属层；
所述阻挡层和所述铜金属层形成有所述源漏极金属图案。
可选的，所述阻挡层由钼铌合金制成。
第三方面，提供了一种显示装置，包括第二方面任一所述的阵列基板。
本发明提供了一种阵列基板、阵列基板的制造方法及显示装置，通过在源漏极金属图案上先形成钝化层，然后形成氧化物沟道图案，再通过改变钝化层的结构，使氮化硅层位于下层，氧化硅层位于上层，避免Cu金属层完全暴露在富氧的环境中被氧化，保证纯Cu层不与氧化硅层接触，降低Cu金属层被氧化的程度。在钝化层上，源极和漏极的间隙上方形成沟道，其中，氧化硅层上的沟道的宽度小于氮化硅层上的沟道的宽度，且氧化硅层上的沟道的宽度大于或等于源极和漏极的间隙的距离，保证氧化物沟道图案不与氮化硅层接触，避免阵列基板的显示特性受到影响，因此，降低了Cu金属层被氧化的程度，且提高了阵列基板的显示特性。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的现有阵列基板的结构示意图；
图2是本发明实施例提供的一种阵列基板的制造方法的流程图；
图3是本发明实施例提供的另一种阵列基板的制造方法的流程图；
图4是本发明实施例提供的一种形成栅极金属图案和栅极绝缘层的结构示意图；
图5是本发明实施例提供的一种形成源漏极金属图案的结构示意图；
图6是本发明实施例提供的一种形成钝化层的结构示意图；
图7是本发明实施例提供的一种涂覆有光刻胶的衬底基板的结构示意图；
图8是本发明实施例提供的一种钝化层上形成沟道的结构示意图；
图9是本发明实施例提供的一种形成氧化物沟道图案的结构示意图；
图10是本发明实施例提供的一种剥离光刻胶后的衬底基板的结构示意图；
图11是本发明实施例提供的一种形成有机膜的结构示意图；
图12是本发明实施例提供的一种阵列基板的结构示意图。
通过上述附图，已示出本发明明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本发明构思的范围，而是通过参考特定实施例为本领域技术人员说明本发明的概念。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种阵列基板的制造方法，如图2所示，该方法包括：
步骤201、在衬底基板上依次形成栅极金属图案和栅极绝缘层。
步骤202、在形成栅极绝缘层的衬底基板上形成由预设金属制成的源漏极金属图案，该源漏极金属图案包括：源极和漏极，该预设金属至少包括铜。
步骤203、在形成有源漏极金属图案的衬底基板上依次形成氮化硅层和氧化硅层，氮化硅层和氧化硅层组成钝化层。
步骤204、在钝化层上，源极和漏极的间隙上方形成沟道，其中，氧化硅层上的沟道的宽度小于氮化硅层上的沟道的宽度，且氧化硅层上的沟道的宽度大于或等于源极和漏极的间隙的距离。
步骤205、在源漏极金属图案上形成氧化物沟道图案，该氧化物沟道图案与氮化硅层不接触。
步骤206、在形成氧化物沟道图案的衬底基板上形成有机膜。
综上所述，本发明实施例提供的阵列基板的制造方法，通过在源漏极金属图案上先形成钝化层，然后形成氧化物沟道图案，再通过改变钝化层的结构，使氮化硅层位于下层，氧化硅层位于上层，避免Cu金属层完全暴露在富氧的环境中被氧化，保证纯Cu层不与氧化硅层接触，降低Cu金属层被氧化的程度。在钝化层上，源极和漏极的间隙上方形成沟道，其中，氧化硅层上的沟道的宽度小于氮化硅层上的沟道的宽度，且氧化硅层上的沟道的宽度大于或等于源极和漏极的间隙的距离，保证氧化物沟道图案不与氮化硅层接触，避免阵列基板的显示特性受到影响，因此，降低了Cu金属层被氧化的程度，且提高了阵列基板的显示特性。
本发明实施例提供了另一种阵列基板的制造方法，如图3所示，该方法包括：
步骤301、在衬底基板上依次形成栅极金属图案和栅极绝缘层。
如图4所示，在衬底基板401上依次形成栅极金属图案402和栅极绝缘层403。示例的，可以使用磁控溅射方法，在衬底基板401上形成一层金属薄膜层，金属材料可以为钼、铝、铝镍合金、钼钨合金、铬或铜等金属，也可以使用上述几种材料薄膜的组合结构。然后，用掩模板通过曝光、显影、刻蚀、剥离等工艺处理，在衬底基板401上形成栅极金属图案402。可以利用化学气相沉淀法在形成有栅极金属图案402的衬底基板401上形成栅极绝缘层403，栅极绝缘层的材料通常为氮化硅，也可以为氧化硅或和氮氧化硅等。
步骤302、在形成栅极绝缘层的衬底基板上形成由预设金属制成的源漏极金属图案，源漏极金属图案包括：源极和漏极，预设金属至少包括铜。
如图5所示，在形成栅极绝缘层403的衬底基板401上沉积双层结构的金属，作为源漏极和所需要的导线，形成由预设金属制成的源漏极金属图案404。图5中的402为栅极金属图案。
具体的，步骤302可以包括：在形成栅极绝缘层的衬底基板上形成阻挡层；在形成阻挡层的衬底基板上形成铜金属层；在阻挡层和铜金属层形成源漏极金属图案。示例的，阻挡层可以由钼铌合金制成。
步骤303、在形成有源漏极金属图案的衬底基板上依次形成氮化硅层和氧化硅层，氮化硅层和氧化硅层组成钝化层。
如图6所示，在形成有源漏极金属图案404的衬底基板401上直接沉积氮化硅层4051和氧化硅层4052，氮化硅层4051和氧化硅层4052组成钝化层405。
步骤304、在形成有钝化层的衬底基板上涂覆光刻胶。
如图7所示，沉积完钝化层之后，在形成有钝化层405的衬底基板401上涂敷光刻胶406。图7中的其他标识可以参考图6中的标识进行说明。
步骤305、对光刻胶上，源极和漏极的间隙上方进行曝光、显影得到沟道图案。
对图7中所示的光刻胶上，源极和漏极的间隙上方进行曝光、显影得到沟道图案。
步骤306、通过对钝化层进行刻蚀，使钝化层上形成沟道。
其中，氧化硅层上的沟道的宽度小于氮化硅层上的沟道的宽度，且氧化硅层上的沟道的宽度大于或等于源极和漏极的间隙的距离。
如图8所示，对钝化层进行刻蚀。示例的，可以对钝化层进行干刻工艺，使钝化层上形成沟道。由于钝化层405的下层为氮化硅层4051，上层为氧化硅层4052，而氮化硅和氧化硅高的刻蚀选择比，使得钝化层被干刻后呈现出倒T型结构，如图8所示，氧化硅层4052上的沟道的宽度d1小于氮化硅层4051上的沟道的宽度d2。单位时间内腐蚀的深度称为刻蚀速度，由于不同材料对刻蚀气体等的敏感度不同，所以不同材料的刻蚀速率也不同。刻蚀的选择比定义为对于不同材质的薄膜间的刻蚀速率比。由于产品需求，如图8所示，氧化硅层4052上的沟道的宽度d1大于或等于源极和漏极的间隙的距离d3。图8中的其他标识可以参考图7中的标识进行说明。
对钝化层进行的刻蚀技术，是指将显影后所产生的光阻图案忠实地转印到光阻下的材质上，形成由光刻技术定义的图形。刻蚀技术可以分为干刻和湿刻两种，其中，干刻通常是指利用辉光放电方式，产生包含离子、电子等带电粒子以及具有高度化学活性的中性原子、分子及自由基的电浆，来进行图案转印的刻蚀技术。
需要说明的是，由于钝化层只是刻蚀出了沟道区，其余位置仍为一整层的钝化层，因此钝化层具有平整等作用。同时由于先制作的钝化层，且钝化层的下层为致密的氮化硅，防止了常规共面结构直接在源漏极金属图案上沉积作为氧化物沟道图案的氧化物有源层——铟镓锌氧(英文：InGaZnO；简称：IGZO)将铜氧化。
步骤307、在源漏极金属图案上形成氧化物沟道图案，氧化物沟道图案与氮化硅层不接触。
如图9所示，干刻出沟道区之后，在光刻胶406存在的情况下直接制作氧化物有源层IGZO，在源漏极金属图案404上形成氧化物沟道图案407。由于钝化层405结构干刻后所形成的倒T型结构，沉积氧化物有源层时，直接与钝化层405的上层氧化硅层4052干刻出的沟道的宽度相一致，即氧化物沟道图案407与氮化硅层4051无法接触，因此保证了氮化硅层4051不会对氧化物沟道图案407造成影响。图9中位于光刻胶406之上的4071为IGZO。
步骤308、剥离光刻胶。
如图10所示，通过剥离工艺将钝化层405之上的光刻胶剥离，同时一并去掉光刻胶上的IGZO。图10中的其他标识可以参考图9中的标识进行说明
步骤309、在形成氧化物沟道图案的衬底基板上形成有机膜。
如图11所示，在剥离的光刻胶之后的钝化层405上再涂覆有机膜408，使表面平坦化，便于后续制造掺锡氧化铟(英文：Indium Tin Oxide；简称：ITO)像素电极不易发生断裂。至此完成整个阵列基板的制造工艺。图11中的其他标识可以参考图10中的标识进行说明。
需要补充说明的是，现有的阵列基板的共面结构是先形成源漏极金属图案，再形成氧化物沟道图案，所以该结构与传统的刻蚀阻挡层(英文：Etch Stop Layer；简称：ESL)结构相比省去一道光刻工艺，该结构与传统的背沟道刻蚀(英文：Back Channel Etch；简称：BCE)型结构相似，但是比起BCE型结构，该结构对氧化物沟道图案材料的选择性较高，该结构不需用一定选择可以承受源漏金属刻蚀液的氧化物材料例如铟锡锌氧(英文：InSnZnO；简称：ITZO)，所以该结构在保证了减少工艺复杂度的同时，常规的IGZO材料就可以适用。由于本发明实施例提供的阵列基板的制造方法是在现有的阵列基板的结构的基础上进行的改进，因此，本发明实施例提供的阵列基板的结构在工艺复杂度和方便性上也是优于传统的ESL结构和BCE型结构的。
本发明实施例提出的阵列基板的制造方法，在源漏极金属图案上直接形成钝化层，钝化层的下层为氮化硅层，上层为氧化硅，随后利用干刻工艺刻蚀出沟道区，再制作形成氧化物沟道图案，这样利用了钝化层的氮化硅保护了Cu金属层不被氧化，同时又没有增加工艺步骤。且对钝化层相应位置进行干刻工艺，刻蚀出沟道区时，由于下层为氮化硅层，上层为氧化硅层，所以干刻后形成了倒T型结构，这样，再沉积氧化物有源层形成氧化物沟道图案时可使氮化硅层与氧化物沟道图案有一定的隔离，避免了氮化硅中的氢对氧化物沟道图案的影响，提高了阵列基板的显示特性。
该阵列基板的制造方法的又一有益效果是：在对钝化层进行干刻工艺，形成沟道区时，由于采用了光刻胶，因此可直接在光刻胶上沉积氧化物有源层IGZO，并且不需要刻蚀，仅通过剥离工艺技术即可形成IGZO的氧化物沟道图案，减少了工艺的复杂度，降低了工艺成本。
综上所述，本发明实施例提供的阵列基板的制造方法，通过在源漏极金属图案上先形成钝化层，然后形成氧化物沟道图案，再通过改变钝化层的结构，使氮化硅层位于下层，氧化硅层位于上层，避免Cu金属层完全暴露在富氧的环境中被氧化，保证纯Cu层不与氧化硅层接触，降低Cu金属层被氧化的程度。在钝化层上，源极和漏极的间隙上方形成沟道，其中，氧化硅层上的沟道的宽度小于氮化硅层上的沟道的宽度，且氧化硅层上的沟道的宽度大于或等于源极和漏极的间隙的距离，保证氧化物沟道图案不与氮化硅层接触，避免阵列基板的显示特性受到影响，因此，降低了Cu金属层被氧化的程度，且提高了阵列基板的显示特性。
本发明实施例提供了一种阵列基板，如图12所示，该阵列基板可以包括：
衬底基板401；衬底基板401上形成有栅极金属图案402和栅极绝缘层403；形成有栅极绝缘层403的衬底基板401上形成有由预设金属制成的源漏极金属图案404，源漏极金属图案包括：源极和漏极，预设金属至少包括铜；形成有源漏极金属图案404的衬底基板401上依次形成有氮化硅层4051和氧化硅层4052，氮化硅层4051和氧化硅层4052组成钝化层405；钝化层405上，源极和漏极的间隙上方形成有沟道，其中，氧化硅层4052上的沟道的宽度d1小于氮化硅层4051上的沟道的宽度d2，且氧化硅层4052上的沟道的宽度d1大于或等于源极和漏极的间隙的距离d3；源漏极金属图案404上形成有氧化物沟道图案407，氧化物沟道图案407与氮化硅层4051不接触；形成氧化物沟道图案407的衬底基板401上形成有有机膜408。
综上所述，本发明实施例提供的阵列基板，通过在源漏极金属图案上先形成钝化层，然后形成氧化物沟道图案，再通过改变钝化层的结构，使氮化硅层位于下层，氧化硅层位于上层，避免Cu金属层完全暴露在富氧的环境中被氧化，保证纯Cu层不与氧化硅层接触，降低Cu金属层被氧化的程度。在钝化层上，源极和漏极的间隙上方形成沟道，其中，氧化硅层上的沟道的宽度小于氮化硅层上的沟道的宽度，且氧化硅层上的沟道的宽度大于或等于源极和漏极的间隙的距离，保证氧化物沟道图案不与氮化硅层接触，避免阵列基板的显示特性受到影响，因此，降低了Cu金属层被氧化的程度，且提高了阵列基板的显示特性。
需要补充说明的是，形成栅极绝缘层的衬底基板上形成有阻挡层；形成阻挡层的衬底基板上形成有铜金属层；阻挡层和铜金属层形成有源漏极金属图案。示例的，阻挡层可以由钼铌合金制成。
本发明实施例提供了一种显示装置，该显示装置可以包括图12所示的阵列基板。
综上所述，本发明实施例提供的显示装置的阵列基板，通过在源漏极金属图案上先形成钝化层，然后形成氧化物沟道图案，再通过改变钝化层的结构，使氮化硅层位于下层，氧化硅层位于上层，避免Cu金属层完全暴露在富氧的环境中被氧化，保证纯Cu层不与氧化硅层接触，降低Cu金属层被氧化的程度。在钝化层上，源极和漏极的间隙上方形成沟道，其中，氧化硅层上的沟道的宽度小于氮化硅层上的沟道的宽度，且氧化硅层上的沟道的宽度大于或等于源极和漏极的间隙的距离，保证氧化物沟道图案不与氮化硅层接触，避免阵列基板的显示特性受到影响，因此，降低了Cu金属层被氧化的程度，且提高了阵列基板的显示特性，从而提高了显示装置的显示质量。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种阵列基板的制造方法，其特征在于，所述方法包括：
在衬底基板上依次形成栅极金属图案和栅极绝缘层；
在形成所述栅极绝缘层的衬底基板上形成由预设金属制成的源漏极金属图案，所述源漏极金属图案包括：源极和漏极，所述预设金属至少包括铜；
在形成有所述源漏极金属图案的衬底基板上依次形成氮化硅层和氧化硅层，所述氮化硅层和氧化硅层组成钝化层；
在所述钝化层上，所述源极和所述漏极的间隙上方形成沟道，其中，所述氧化硅层上的沟道的宽度小于所述氮化硅层上的沟道的宽度，且所述氧化硅层上的沟道的宽度大于所述源极和所述漏极的间隙的距离；
在所述源漏极金属图案上形成氧化物沟道图案，所述氧化物沟道图案与所述氮化硅层不接触；
在形成所述氧化物沟道图案的衬底基板上形成有机膜。
2.根据权利要求1所述的方法，其特征在于，
所述在所述钝化层上，所述源极和所述漏极的间隙上方形成沟道，包括：
在形成有所述钝化层的衬底基板上涂覆光刻胶；
对所述光刻胶上，所述源极和所述漏极的间隙上方进行曝光、显影得到沟道图案；
通过对所述钝化层进行刻蚀，使所述钝化层上形成沟道；
在所述源漏极金属图案上形成氧化物沟道图案之后，所述方法还包括：
剥离所述光刻胶。
3.根据权利要求2所述的方法，其特征在于，所述通过对所述钝化层进行刻蚀，使所述钝化层上形成沟道，包括：
通过对所述钝化层进行干刻工艺，使所述钝化层上形成沟道。
4.根据权利要求1至3任意一项权利要求所述的方法，其特征在于，所述在形成所述栅极绝缘层的衬底基板上形成由预设金属制成的源漏极金属图案，包括：
在形成所述栅极绝缘层的衬底基板上形成阻挡层；
在形成所述阻挡层的衬底基板上形成铜金属层；
在所述阻挡层和所述铜金属层形成所述源漏极金属图案。
5.根据权利要求4所述的方法，其特征在于，
所述阻挡层由钼铌合金制成。
6.一种阵列基板，其特征在于，所述阵列基板包括：
衬底基板；
所述衬底基板上形成有栅极金属图案和栅极绝缘层；
形成有所述栅极绝缘层的衬底基板上形成有由预设金属制成的源漏极金属图案，所述源漏极金属图案包括：源极和漏极，所述预设金属至少包括铜；
形成有所述源漏极金属图案的衬底基板上依次形成有氮化硅层和氧化硅层，所述氮化硅层和氧化硅层组成钝化层；
所述钝化层上，所述源极和所述漏极的间隙上方形成有沟道，其中，所述氧化硅层上的沟道的宽度小于所述氮化硅层上的沟道的宽度，且所述氧化硅层上的沟道的宽度大于所述源极和所述漏极的间隙的距离；
所述源漏极金属图案上形成有氧化物沟道图案，所述氧化物沟道图案与所述氮化硅层不接触；
形成所述氧化物沟道图案的衬底基板上形成有有机膜。
7.根据权利要求6所述的阵列基板，其特征在于，
形成所述栅极绝缘层的衬底基板上形成有阻挡层；
形成所述阻挡层的衬底基板上形成有铜金属层；
所述阻挡层和所述铜金属层形成有所述源漏极金属图案。
8.根据权利要求7所述的阵列基板，其特征在于，
所述阻挡层由钼铌合金制成。
9.一种显示装置，其特征在于，包括权利要求6至8任意一项权利要求所述的阵列基板。
CN201510171291.5A 2015-04-10 2015-04-10 阵列基板、阵列基板的制造方法及显示装置 Active CN104766877B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510171291.5A CN104766877B (zh) 2015-04-10 2015-04-10 阵列基板、阵列基板的制造方法及显示装置
US15/068,928 US9508762B2 (en) 2015-04-10 2016-03-14 Array substrate, method of manufacturing array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510171291.5A CN104766877B (zh) 2015-04-10 2015-04-10 阵列基板、阵列基板的制造方法及显示装置

Publications (2)

Publication Number Publication Date
CN104766877A CN104766877A (zh) 2015-07-08
CN104766877B true CN104766877B (zh) 2017-11-28

Family

ID=53648608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510171291.5A Active CN104766877B (zh) 2015-04-10 2015-04-10 阵列基板、阵列基板的制造方法及显示装置

Country Status (2)

Country Link
US (1) US9508762B2 (zh)
CN (1) CN104766877B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106229298B (zh) * 2016-08-17 2018-12-11 武汉华星光电技术有限公司 一种阵列基板及其制作方法
CN107369716B (zh) * 2017-07-17 2021-02-12 京东方科技集团股份有限公司 薄膜晶体管及制作方法、显示装置
CN108091700A (zh) * 2017-12-28 2018-05-29 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法
CN113257662B (zh) * 2021-07-14 2021-09-24 苏州汉天下电子有限公司 一种半导体器件及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489826A (zh) * 2013-09-26 2014-01-01 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973811B1 (ko) * 2003-08-28 2010-08-03 삼성전자주식회사 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법
KR20110058519A (ko) * 2009-11-26 2011-06-01 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조방법
TWI487108B (zh) * 2011-01-13 2015-06-01 Prime View Int Co Ltd Metal oxide semiconductor structure and manufacturing method thereof
TW201338102A (zh) * 2012-03-14 2013-09-16 Wintek Corp 主動元件及主動元件陣列基板
KR102183920B1 (ko) * 2013-12-16 2020-11-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489826A (zh) * 2013-09-26 2014-01-01 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置

Also Published As

Publication number Publication date
US20160300869A1 (en) 2016-10-13
CN104766877A (zh) 2015-07-08
US9508762B2 (en) 2016-11-29

Similar Documents

Publication Publication Date Title
CN102646632B (zh) 阵列基板及其制作方法和显示装置
CN108054176B (zh) 一种图案化的金属导线和基板的组合
CN102629591B (zh) 一种阵列基板的制造方法及阵列基板、显示器
CN105655291B (zh) 一种阵列基板的制作方法、阵列基板和显示面板
CN104766877B (zh) 阵列基板、阵列基板的制造方法及显示装置
CN104600083B (zh) 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置
CN106024608B (zh) 一种薄膜晶体管及其制作方法、衬底基板及显示装置
CN104022044B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN104218019B (zh) 薄膜晶体管阵列基板及其制造方法
CN104157695B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN103545221B (zh) 金属氧化物薄膜晶体管及其制备方法
CN103227148B (zh) 一种阵列基板制备方法及阵列基板和显示装置
CN106298957A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN105514173B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN104900533B (zh) 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置
CN106784014A (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
CN103730414A (zh) 薄膜晶体管基板的制造方法
CN104183648A (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN108550625A (zh) 一种薄膜晶体管及其制作方法
CN105118864B (zh) 薄膜晶体管及其制作方法、显示器件
CN110190028A (zh) 薄膜晶体管阵列基板制备方法
CN105140239B (zh) 一种薄膜晶体管、其制作方法、阵列基板及其制作方法
CN104183603B (zh) 一种阵列基板及其制备方法、显示装置
CN104362180B (zh) 一种薄膜晶体管及其制作方法、显示基板和显示装置
CN103107140A (zh) 一种薄膜晶体管阵列基板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant