CN105140239B - 一种薄膜晶体管、其制作方法、阵列基板及其制作方法 - Google Patents
一种薄膜晶体管、其制作方法、阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN105140239B CN105140239B CN201510487727.1A CN201510487727A CN105140239B CN 105140239 B CN105140239 B CN 105140239B CN 201510487727 A CN201510487727 A CN 201510487727A CN 105140239 B CN105140239 B CN 105140239B
- Authority
- CN
- China
- Prior art keywords
- source
- drain electrode
- layer
- etching
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 81
- 238000002360 preparation method Methods 0.000 title claims abstract description 74
- 238000005530 etching Methods 0.000 claims abstract description 136
- 230000004888 barrier function Effects 0.000 claims abstract description 108
- 229910052751 metal Inorganic materials 0.000 claims abstract description 98
- 239000002184 metal Substances 0.000 claims abstract description 98
- 238000000034 method Methods 0.000 claims abstract description 80
- 238000000151 deposition Methods 0.000 claims abstract description 36
- 230000008569 process Effects 0.000 claims abstract description 24
- 239000010408 film Substances 0.000 claims description 87
- 239000000758 substrate Substances 0.000 claims description 47
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- 238000001039 wet etching Methods 0.000 claims description 22
- 238000009413 insulation Methods 0.000 claims description 21
- 230000000717 retained effect Effects 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 16
- 229910044991 metal oxide Inorganic materials 0.000 claims description 16
- 150000004706 metal oxides Chemical group 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 16
- 230000008021 deposition Effects 0.000 claims description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 10
- FMGSKLZLMKYGDP-USOAJAOKSA-N dehydroepiandrosterone Chemical class C1[C@@H](O)CC[C@]2(C)[C@H]3CC[C@](C)(C(CC4)=O)[C@@H]4[C@@H]3CC=C21 FMGSKLZLMKYGDP-USOAJAOKSA-N 0.000 claims description 10
- 239000002210 silicon-based material Substances 0.000 claims description 10
- 238000002161 passivation Methods 0.000 claims description 8
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 4
- 230000003628 erosive effect Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 27
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 238000001259 photo etching Methods 0.000 abstract description 7
- 238000001465 metallisation Methods 0.000 abstract 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 8
- 239000002245 particle Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000037230 mobility Effects 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- YZCKVEUIGOORGS-IGMARMGPSA-N Protium Chemical compound [1H] YZCKVEUIGOORGS-IGMARMGPSA-N 0.000 description 2
- 241000720974 Protium Species 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000005300 metallic glass Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/60—Forming conductive regions or layers, e.g. electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种薄膜晶体管、其制作方法、阵列基板及其制作方法，采用一个图案化掩膜形成包括源漏极、刻蚀阻挡层、有源层的图形，相对于现有技术中单独采用一次光刻工艺形成刻蚀阻挡层，本发明中源漏极、刻蚀阻挡层、有源层的图形采用同一个图案化掩膜进行构图工艺，可以简化薄膜晶体管的制作工艺，降低生产成本，同时本发明实施例提供薄膜晶体管的制作方法，在有源层、刻蚀阻挡层和源漏极金属层依次沉积完成之后，先进行源漏极的刻蚀工艺，在源漏极刻蚀之后再进行刻蚀阻挡层和有源层的刻蚀，可以避免源漏极金属在刻蚀阻挡层刻蚀过程中造成的过刻蚀位置的沉积导致的薄膜晶体管的短路问题，因此改善了薄膜晶体管的短路问题，提高了产品良率。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管、其制作方法、阵列基板及其制作方法。
背景技术
目前，液晶显示面板(LCD，Liquid Crystal Display)、电致发光(EL，electroluminescence)显示面板以及电子纸等显示装置已为人所熟知。在这些显示装置中具有控制各像素开关的薄膜晶体管(TFT，Thin Film Transistor)，其结构主要包括：栅极、有源层、源极和漏极；其中，在现有的产品设计中有源层一般采用金属氧化物材料，且通常在有源层上设置一层刻蚀阻挡层，以在源漏金属电极进行构图工艺时保护金属氧化物有源层不被破坏，从而提高金属氧化物TFT的性能，金属氧化物TFT迁移率高、均一性好、透明、制作工艺简单，可以更好地满足大尺寸液晶显示器和有源有机电致发光显示器的发光需求，因此备受人们的关注，成为最近几年的研究热点。
然而，为了在源漏金属电极进行构图工艺时，保护金属氧化物有源层不被破坏而设置的刻蚀阻挡层需要一次额外的光刻工艺，因此会增加金属氧化物TFT的制作工艺流程，增加了TFT的制作成本，同时，如图1a所示，在TFT制作工艺中，栅极1的金属层的沉积、栅绝缘层2的沉积以及有源层3的沉积工艺步骤中，会伴随有微尘颗粒(Particle)m进而导致有源层3在Particle相应位置处具有开放性区域，如图1b所示，即在有源层3上形成刻蚀阻挡层4时，刻蚀阻挡层4无法覆盖Particle所在区域，如图1c所示，随之Particle脱落，Particle所在位置处为开放性区域n，进而如图1d所示，在刻蚀阻挡层干法刻蚀时此处由于刻蚀阻挡层4和有源层3的缺失，所以实际刻蚀的是栅绝缘层2，进而在进行源漏极金属层沉积时，如图1e所示，源漏极金属5会沉积到被刻蚀的栅绝缘层的位置且与栅极1发生短路，从而造成TFT的短路问题，降低了产品良率，降低了产品竞争力。
因此，如何简化TFT的制作工艺流程，降低生产成本，同时改善TFT的短路问题，提高产品良率，是本领域技术人员亟待解决的技术问题。
发明内容
本发明实施例提供了一种薄膜晶体管、其制作方法、阵列基板及其制作方法，用以简化TFT的制作工艺流程，降低TFT的制作成本，同时改善TFT的短路问题，提高产品良率。
本发明实施例提供了一种薄膜晶体管的制作方法，包括：
在衬底基板上形成包括栅极和栅绝缘层的图形；
在形成有栅极和栅绝缘层图形的衬底基板上，依次沉积有源层薄膜、刻蚀阻挡层薄膜和源漏极金属层；
采用一次构图工艺，利用形成于所述源漏极金属层表面的图案化掩膜，对沉积有源漏极金属层的衬底基板进行刻蚀工艺，形成有源层、刻蚀阻挡层和源漏极的图形。
在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，所述采用一次构图工艺，利用形成于所述源漏极金属层表面的图案化掩膜，对沉积有源漏极金属层的衬底基板进行刻蚀工艺，形成有源层、刻蚀阻挡层和源漏极的图形，具体包括：
采用形成于所述源漏极金属层表面的图案化掩膜，对所述源漏极金属层进行构图工艺形成源漏极的图形；
以保留在所述源漏极的图形上的光刻胶为掩膜对所述有源层薄膜进行构图工艺形成有源层的图形；
以保留在所述源漏极的图形上的光刻胶为掩膜对所述刻蚀阻挡层薄膜进行构图工艺形成刻蚀阻挡层的图形。
在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，所述采用形成于所述源漏极金属层表面的图案化掩膜，对所述源漏极金属层进行构图工艺形成源漏极的图形，具体包括：
采用形成于所述源漏极金属层表面的图案化掩膜，对所述源漏极金属层进行湿法刻蚀，保留所述图案化掩膜覆盖区域的源漏极金属；
对湿法刻蚀后的衬底基板进行灰化工艺，去除所述图案化掩膜沟道区域的光刻胶和湿法刻蚀后保留的源漏极金属覆盖区域以外的刻蚀阻挡层薄膜；
采用去除沟道区域的光刻胶的图案化掩膜对湿法刻蚀后的源漏极金属层再次进行湿法刻蚀，形成源漏极的图形。
在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，所述以保留在所述源漏极的图形上的光刻胶为掩膜对所述有源层薄膜进行构图工艺形成有源层的图形，具体包括：
采用灰化工艺后的图案化掩膜对所述有源层薄膜进行湿法刻蚀，形成有源层的图形。
在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，所述以保留在所述源漏极的图形上的光刻胶为掩膜对所述刻蚀阻挡层薄膜进行构图工艺形成刻蚀阻挡层的图形，具体包括：
采用灰化工艺后的图案化掩膜对灰化工艺后保留的刻蚀阻挡层薄膜进行干法刻蚀，形成刻蚀阻挡层的图形。
在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，还包括：
在形成所述刻蚀阻挡层的图形之后，剥离掉形成所述刻蚀阻挡层的图形所采用的图案化掩膜。
在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，所述有源层的材料为金属氧化物材料。
在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，所述刻蚀阻挡层的材料为掺杂有N型杂质的非晶硅材料。
在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，在衬底基板上沉积刻蚀阻挡层薄膜之后，在沉积源漏极金属层之前，还包括：对衬底基板上沉积的所述掺杂有N型杂质的非晶硅刻蚀阻挡层薄膜进行脱氢处理。
本发明实施例提供了一种薄膜晶体管，所述薄膜晶体管使用本发明实施例提供的上述制作方法制作。
本发明实施例提供了一种阵列基板的制作方法，包括：
在衬底基板上形成包括栅极、栅线和栅绝缘层的图形；
在形成有栅极、栅线和栅绝缘层图形的衬底基板上，依次沉积有源层薄膜、刻蚀阻挡层薄膜和源漏极金属层；
采用一次构图工艺，利用形成于所述源漏极金属层表面的图案化掩膜，对沉积有源漏极金属层的衬底基板进行刻蚀工艺，形成有源层、刻蚀阻挡层、源漏极和数据线的图形；
在形成所述刻蚀阻挡层的图形之后，剥离掉形成所述刻蚀阻挡层的图形所采用的图案化掩膜；
在剥离掉形成所述刻蚀阻挡层的图形所采用的图案化掩膜之后，形成钝化层的图形。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板的制作方法中，所述刻蚀阻挡层的材料为掺杂有N型杂质的非晶硅材料。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板的制作方法中，在衬底基板上沉积刻蚀阻挡层薄膜之后，在沉积源漏极金属层之前，还包括：对衬底基板上沉积的所述掺杂有N型杂质的非晶硅刻蚀阻挡层薄膜进行脱氢处理。
本发明实施例提供了一种阵列基板，所述阵列基板使用本发明实施例提供的上述制作方法制作。
本发明实施例的有益效果包括：
本发明实施例提供了一种薄膜晶体管、其制作方法、阵列基板及其制作方法，该薄膜晶体管的制作方法包括：在衬底基板上形成包括栅极和栅绝缘层的图形；在形成有栅极和栅绝缘层图形的衬底基板上，依次沉积有源层薄膜、刻蚀阻挡层薄膜和源漏极金属层；采用一次构图工艺，利用形成于所述源漏极金属层表面的图案化掩膜，对沉积有源漏极金属层的衬底基板进行刻蚀工艺，形成有源层、刻蚀阻挡层和源漏极的图形，这样采用一个图案化的掩膜形成包括源漏极、刻蚀阻挡层、有源层的图形，相对于现有技术中单独采用一次光刻工艺形成刻蚀阻挡层，本发明实施例提供的薄膜晶体管的制作方法，源漏极、刻蚀阻挡层、有源层的图形采用同一个图案化掩膜进行构图工艺，可以简化薄膜晶体管的制作工艺，降低生产成本，同时本发明实施例提供薄膜晶体管的制作方法，在有源层、刻蚀阻挡层和源漏极金属层依次沉积完成之后，先进行源漏极的刻蚀工艺，在源漏极刻蚀之后再进行刻蚀阻挡层和有源层的刻蚀，可以避免源漏极金属在刻蚀阻挡层刻蚀过程中造成的过刻蚀位置的沉积导致的薄膜晶体管的短路问题，因此改善了薄膜晶体管的短路问题，提高了产品良率。
附图说明
图1a-图1e分别为现有技术中造成薄膜晶体管短路问题的原理示意图；
图2-图4分别为本发明实施例提供的薄膜晶体管的制作方法流程图；
图5a-图5i分别为本发明实施例提供的薄膜晶体管的具体制作步骤示意图；
图6为本发明实施例提供的阵列基板的制作方法流程图。
具体实施方式
下面结合附图，对本发明实施例提供的薄膜晶体管、其制作方法、阵列基板及其制作方法的具体实施方式进行详细地说明。
附图中各膜层的厚度和区域的大小、形状不反映薄膜晶体管各部件的真实比例，目的只是示意说明本发明内容。
本发明实施例提供了一种薄膜晶体管的制作方法，如图2所示，可以具体包括以下步骤：
S101、在衬底基板上形成包括栅极和栅绝缘层的图形；
S102、在形成有栅极和栅绝缘层图形的衬底基板上，依次沉积有源层薄膜、刻蚀阻挡层薄膜和源漏极金属层；
S103、采用一次构图工艺，利用形成于所述源漏极金属层表面的图案化掩膜，对沉积有源漏极金属层的衬底基板进行刻蚀工艺，形成有源层、刻蚀阻挡层和源漏极的图形。
本发明实施例提供的上述薄膜晶体管的制作方法中，包括：在衬底基板上形成包括栅极和栅绝缘层的图形；在形成有栅极和栅绝缘层图形的衬底基板上，依次沉积有源层薄膜、刻蚀阻挡层薄膜和源漏极金属层；采用一次构图工艺，利用形成于所述源漏极金属层表面的图案化掩膜，对沉积有源漏极金属层的衬底基板进行刻蚀工艺，形成有源层、刻蚀阻挡层和源漏极的图形，这样采用一个图案化掩膜形成包括源漏极、刻蚀阻挡层、有源层的图形，相对于现有技术中单独采用一次光刻工艺形成刻蚀阻挡层，本发明实施例提供的薄膜晶体管的制作方法，源漏极、刻蚀阻挡层、有源层的图形采用同一个图案化掩膜进行构图工艺，可以简化薄膜晶体管的制作工艺，降低生产成本，同时本发明实施例提供薄膜晶体管的制作方法，在有源层、刻蚀阻挡层和源漏极金属层依次沉积完成之后，先进行源漏极的刻蚀工艺，在源漏极刻蚀之后再进行刻蚀阻挡层和有源层的刻蚀，可以避免源漏极金属在刻蚀阻挡层刻蚀过程中造成的过刻蚀位置的沉积导致的薄膜晶体管的短路问题，因此改善了薄膜晶体管的短路问题，提高了产品良率。
在具体实施时，本发明实施例提供的上述薄膜晶体管的制作方法中，如图3所示，步骤S103可以具体包括如下步骤：
S201、采用形成于源漏极金属层表面的图案化掩膜，对源漏极金属层进行构图工艺形成源漏极的图形；
S202、以保留在源漏极的图形上的光刻胶为掩膜对所述有源层薄膜进行构图工艺形成有源层的图形；
S203、以保留在源漏极的图形上的光刻胶为掩膜对刻蚀阻挡层薄膜进行构图工艺形成刻蚀阻挡层的图形。
具体地，本发明实施例提供的上述薄膜晶体管的制作方法中，在源漏极金属层沉积完成之后，采用半透明图案化掩膜对源漏极金属层进行构图工艺，形成源漏极的图形，在形成源漏极的图形过程中，半透明图案化掩膜经过灰化工艺去除沟道区域的光刻胶，进而以灰化工艺后保留在源漏极图形之上的光刻胶为图案化掩膜，对有源层薄膜进行构图工艺形成有源层的图形，进而以同样的图案化掩膜对刻蚀阻挡层薄膜进行构图工艺形成刻蚀阻挡层的图形，这样源漏极、刻蚀阻挡层、有源层的图形采用同一个图案化掩膜进行构图工艺，可以简化薄膜晶体管的制作工艺，降低生产成本，同时本发明实施例提供薄膜晶体管的制作方法，在有源层、刻蚀阻挡层和源漏极金属层依次沉积完成之后，先进行源漏极的刻蚀工艺，在源漏极刻蚀之后再进行刻蚀阻挡层和有源层的刻蚀，可以避免源漏极金属在刻蚀阻挡层刻蚀过程中造成的过刻蚀位置的沉积导致的薄膜晶体管的短路问题，因此改善了薄膜晶体管的短路问题，提高了产品良率。
在具体实施时，本发明实施例提供的上述薄膜晶体管的制作方法中，采用形成于源漏极金属层表面的图案化掩膜，对源漏极金属层进行构图工艺形成源漏极的图形，如图4所示，可以具体包括以下步骤：
S301、采用形成于源漏极金属层表面的图案化掩膜，对源漏极金属层进行湿法刻蚀，保留图案化掩膜覆盖区域的源漏极金属；
S302、对湿法刻蚀后的衬底基板进行灰化工艺，去除图案化掩膜沟道区域的光刻胶和湿法刻蚀后保留的源漏极金属覆盖区域以外的刻蚀阻挡层薄膜；
S303、采用去除沟道区域的光刻胶的图案化掩膜对湿法刻蚀后的源漏极金属层再次进行湿法刻蚀，形成源漏极的图形。
具体地，本发明实施例提供的上述薄膜晶体管的制作方法中，在源漏极金属层沉积完成之后，采用半透明图案化掩膜对源漏极金属层进行湿法刻蚀，去除图案化掩膜覆盖区域以外的源漏极金属，即保留图案化掩膜覆盖区域的源漏极金属，进而进行灰化工艺，去除沟道区域的光刻胶，暴露出沟道区域的源漏极金属，从而采用灰化工艺后的图案化掩膜对暴露出沟道区域的源漏极金属层再次进行湿法刻蚀，形成源漏极的图形；另外，在灰化工艺中，同时还去除了湿法刻蚀后保留的源漏极金属覆盖区域以外的刻蚀阻挡层薄膜。
在具体实施时，本发明实施例提供的上述薄膜晶体管的制作方法中，以保留在源漏极的图形上的光刻胶为掩膜对有源层薄膜进行构图工艺形成有源层的图形，可以具体包括：采用灰化工艺后的图案化掩膜对有源层薄膜进行湿法刻蚀，形成有源层的图形，具体地，本发明实施例提供的上述薄膜晶体管的制作方法中，在形成源漏极的图形之后，可以采用灰化工艺后的图案化掩膜对有源层薄膜进行湿法刻蚀，形成有源层的图形，这样采用灰化工艺后的图案化掩膜形成有源层，可以简化薄膜晶体管的制作工艺，降低生产成本。
在具体实施时，本发明实施例提供的上述薄膜晶体管的制作方法中，以保留在源漏极的图形上的光刻胶为掩膜对刻蚀阻挡层薄膜进行构图工艺形成刻蚀阻挡层的图形，可以具体包括：采用灰化工艺后的图案化掩膜对灰化工艺后保留的刻蚀阻挡层薄膜进行干法刻蚀，形成刻蚀阻挡层的图形，具体地，本发明实施例提供的上述薄膜晶体管的制作方法中，为了形成源漏极的图形，在源漏极金属层的刻蚀过程中进行了灰化工艺，从而去掉图案化掩膜沟道区域的光刻胶，进而暴露出沟道区域，最终形成源漏极的图形，在形成源漏极的图形之后，可以直接采用灰化工艺后的图案化掩膜对有源层薄膜进行构图工艺形成有源层，在刻蚀阻挡层的构图工艺中，同样采用灰化工艺后的图案化掩膜对灰化工艺后保留的刻蚀阻挡层薄膜进行干法刻蚀，形成刻蚀阻挡层的图形，这样相对于现有技术中单独采用一次光刻工艺形成刻蚀阻挡层，本发明实施例提供的薄膜晶体管的制作方法，可以简化薄膜晶体管的制作工艺，降低生产成本。
在具体实施时，本发明实施例提供的上述薄膜晶体管的制作方法中，在形成刻蚀阻挡层的图形之后，还包括：剥离掉形成刻蚀阻挡层的图形所采用的图案化掩膜，即剥离掉灰化工艺后的图案化掩膜，这样在剥离掉图案化掩膜之后可以继续完成源漏极的相关制成，进而可以继续阵列基板中其他必要膜层的制作，例如钝化层、像素电极等功能膜层的制作。
在具体实施时，本发明实施例提供的上述薄膜晶体管的制作方法中，所述有源层的材料为金属氧化物材料，一般地，金属氧化物TFT迁移率高、均一性好、透明、制作工艺简单，可以更好地满足大尺寸液晶显示器和有源有机电致发光的需求，备受人们的关注，例如，非晶金属氧化物铟镓锌氧化物IGZO由三氧化二铟In2O3、三氧化二镓Ga2O3和氧化锌ZnO构成，其禁带宽度在3.5eV左右，是一种N型半导体材料，其中，In2O3中的In3+可以形成5S电子轨道，有利于载流子的高速传输，电子的迁移率在35cm2/V·s；Ga2O3有很强的离子键，可以抑制O空位的产生；ZnO中的Zn2+可以形成稳定的四面体结构，可以使IGZO形成稳定的非晶结构。因此，金属氧化物IGZO适用于制作高迁移率薄膜晶体管。
在具体实施时，本发明实施例提供的上述薄膜晶体管的制作方法中，刻蚀阻挡层的材料可以为掺杂有N型杂质的非晶硅材料，采用掺杂有N型杂质的非晶硅材料作为刻蚀阻挡层，既可以满足有源层与源漏电极之间的电性连接，又可以保护有源层在源漏极金属层进行构图工艺时不被破坏，有利于提高金属氧化物TFT的性能。
在具体实施时，本发明实施例提供的上述薄膜晶体管的制作方法中，在衬底基板上沉积刻蚀阻挡层薄膜之后，在沉积源漏极金属层之前，还包括：对衬底基板上沉积的掺杂有N型杂质的非晶硅刻蚀阻挡层薄膜进行脱氢处理，在薄膜晶体管的制作工艺中，一般地，在沉积有源层薄膜之后，沉积刻蚀阻挡层薄膜，有源层采用金属氧化物材料，例如铟镓锌氧化物，刻蚀阻挡层采用掺杂有N型杂质的非晶硅材料，在沉积刻蚀阻挡层薄膜之后，需要对刻蚀阻挡层薄膜进行脱氢处理，这样可以防止刻蚀阻挡层材料中的氢元素对有源层的影响，保证TFT的性能。
下面以一个具体的实施例来说明本发明实施例提供的上述薄膜晶体管的制作方法，具体的可以以如下方式实现：
步骤一、如图5a所示，在形成有栅极和栅绝缘层的衬底基板上沉积有源层薄膜01；
步骤二、如图5b所示，在沉积有有源层薄膜01的衬底基板上沉积刻蚀阻挡层薄膜02；
步骤三、对沉积的刻蚀阻挡层薄膜02进行脱氢处理，进而如图5c所示，在脱氢处理后的刻蚀阻挡层薄膜02上沉积源漏极金属层03；
步骤四、如图5d所示，采用半色调掩膜板进行构图工艺形成图案化掩膜P，其中图案化掩膜P采用半色调光罩进行曝光，沟道区域部分透光，源漏极区域不透光，其余区域完全透光，因此形成的图案化掩膜P如图5d所示，然后以图案化掩膜P为掩膜对源漏极金属层03进行湿法刻蚀，去除图案化掩膜P覆盖区域以外的源漏极金属，即保留图案化掩膜P覆盖区域的源漏极金属；
步骤五、如图5e所示，对湿法刻蚀后的衬底基板进行灰化工艺，以去除沟道区域的光刻胶，暴露出沟道区域的源漏极金属，同时还去除了湿法刻蚀后保留的源漏极金属覆盖区域以外的刻蚀阻挡层薄膜；
步骤六、如图5f所示，采用灰化工艺后的图案化掩膜对暴露出沟道区域的源漏极金属层再次进行湿法刻蚀，形成源漏极的图形；
步骤七、如图5g所示，采用灰化工艺后的图案化掩膜对有源层薄膜01进行湿法刻蚀，形成有源层的图形；
步骤八、如图5h所示，采用灰化工艺后的图案化掩膜对灰化工艺后保留的刻蚀阻挡层薄膜02进行干法刻蚀，形成刻蚀阻挡层的图形；
步骤九、如图5i所示，在形成刻蚀阻挡层的图形之后，剥离掉灰化工艺后的图案化掩膜。
具体地，本发明实施例提供的上述薄膜晶体管的制作方法，在剥离掉灰化工艺后的图案化掩膜之后，可以继续相关膜层的后续制作工艺，例如钝化层、像素电极层等，其制作方法与现有技术相同，在此不作详述，另外需要说明的是，本发明施例提供的上述薄膜晶体管的制作方法，可以根据实际需要改变膜层的结构和相应的工艺步骤，以适用于多种产品，且工艺步骤中膜层所采用的沉积方法、干法刻蚀、湿法刻蚀等工艺均与现有技术相同，在此不作详述。
基于同一发明构思，本发明实施例提供了一种薄膜晶体管，该薄膜晶体管使用本发明实施例提供的上述制作方法制作。
基于同一发明构思，本发明实施例提供了一种阵列基板的制作方法，如图6所示，具体可以包括如下步骤：
S401、在衬底基板上形成包括栅极、栅线和栅绝缘层的图形；
S402、在形成有栅极、栅线和栅绝缘层图形的衬底基板上，依次沉积有源层薄膜、刻蚀阻挡层薄膜和源漏极金属层；
S403、采用一次构图工艺，利用形成于源漏极金属层表面的图案化掩膜，对沉积有源漏极金属层的衬底基板进行刻蚀工艺，形成有源层、刻蚀阻挡层、源漏极和数据线的图形；
S404、在形成刻蚀阻挡层的图形之后，剥离掉形成刻蚀阻挡层的图形所采用的图案化掩膜；
S405、在剥离掉形成刻蚀阻挡层的图形所采用的图案化掩膜之后，形成钝化层的图形。
具体地，本发明实施例提供的上述阵列基板的制作方法中，在剥离掉形成刻蚀阻挡层的图形所采用的图案化掩膜之后，形成钝化层的图形，钝化层的材料可以为二氧化硅或氮氧化硅，形成的钝化层可以保护有源层，且采用一个图案化掩膜形成包括源漏极、刻蚀阻挡层、有源层的图形，相对于现有技术中单独采用一次光刻工艺形成刻蚀阻挡层，本发明实施例提供的阵列基板的制作方法，源漏极、刻蚀阻挡层、有源层的图形采用同一个图案化掩膜进行构图工艺，可以简化阵列基板的制作工艺，降低生产成本，同时在有源层、刻蚀阻挡层和源漏极金属层依次沉积完成之后，先进行源漏极的刻蚀工艺，在源漏极刻蚀之后再进行刻蚀阻挡层和有源层的刻蚀，可以避免源漏极金属在刻蚀阻挡层刻蚀过程中造成的过刻蚀位置的沉积导致的薄膜晶体管的短路问题，因此改善了薄膜晶体管的短路问题，提高了产品良率。
在具体实施时，本发明实施例提供的上述阵列基板的制作方法中，刻蚀阻挡层的材料可以为掺杂有N型杂质的非晶硅材料。采用掺杂有N型杂质的非晶硅材料作为刻蚀阻挡层，既可以满足有源层与源漏电极之间的电性连接，又可以保护有源层在源漏极金属层进行构图工艺时不被破坏，有利于提高金属氧化物TFT的性能。
在具体实施时，本发明实施例提供的上述阵列基板的制作方法中，在衬底基板上沉积刻蚀阻挡层薄膜之后，在沉积源漏极金属层之前，还包括：对衬底基板上沉积的掺杂有N型杂质的非晶硅刻蚀阻挡层薄膜进行脱氢处理，在薄膜晶体管的制作工艺中，一般地，在沉积有源层薄膜之后，沉积刻蚀阻挡层薄膜，有源层采用金属氧化物材料，例如铟镓锌氧化物，刻蚀阻挡层采用掺杂有N型杂质的非晶硅材料，在沉积刻蚀阻挡层薄膜之后，需要对刻蚀阻挡层薄膜进行脱氢处理，这样可以防止刻蚀阻挡层材料中的氢元素对有源层的影响，保证TFT的性能。
基于同一发明构思，本发明实施例提供了一种阵列基板，该阵列基板使用本发明实施例提供的上述制作方法制作。由于该阵列基板解决问题的原理与上述薄膜晶体管相似，因此该阵列基板的实施可以参见上述薄膜晶体管的实施，重复之处不再赘述。
本发明实施例提供了一种薄膜晶体管、其制作方法、阵列基板及其制作方法，该薄膜晶体管的制作方法包括：在衬底基板上形成包括栅极和栅绝缘层的图形；在形成有栅极和栅绝缘层图形的衬底基板上，依次沉积有源层薄膜、刻蚀阻挡层薄膜和源漏极金属层；采用一次构图工艺，利用形成于源漏极金属层表面的图案化掩膜，对沉积有源漏极金属层的衬底基板进行刻蚀工艺，形成有源层、刻蚀阻挡层和源漏极的图形，这样采用一个图案化掩膜形成包括源漏极、刻蚀阻挡层、有源层的图形，相对于现有技术中单独采用一次光刻工艺形成刻蚀阻挡层，本发明实施例提供的薄膜晶体管的制作方法，源漏极、刻蚀阻挡层、有源层的图形采用同一个图案化掩膜进行构图工艺，可以简化薄膜晶体管的制作工艺，降低生产成本，同时本发明实施例提供薄膜晶体管的制作方法，在有源层、刻蚀阻挡层和源漏极金属层依次沉积完成之后，先进行源漏极的刻蚀工艺，在源漏极刻蚀之后再进行刻蚀阻挡层和有源层的刻蚀，可以避免源漏极金属在刻蚀阻挡层刻蚀过程中造成的过刻蚀位置的沉积导致的薄膜晶体管的短路问题，因此改善了薄膜晶体管的短路问题，提高了产品良率。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种薄膜晶体管的制作方法，其特征在于，包括：
在衬底基板上形成包括栅极和栅绝缘层的图形；
在形成有栅极和栅绝缘层图形的衬底基板上，依次沉积有源层薄膜、刻蚀阻挡层薄膜和源漏极金属层；
采用一次构图工艺，利用形成于所述源漏极金属层表面的图案化掩膜，对沉积有源漏极金属层的衬底基板进行刻蚀工艺，形成有源层、刻蚀阻挡层和源漏极的图形；
所述刻蚀阻挡层的材料为掺杂有N型杂质的非晶硅材料；
在衬底基板上沉积刻蚀阻挡层薄膜之后，在沉积源漏极金属层之前，还包括：对衬底基板上沉积的所述掺杂有N型杂质的非晶硅刻蚀阻挡层薄膜进行脱氢处理。
2.如权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述采用一次构图工艺，利用形成于所述源漏极金属层表面的图案化掩膜，对沉积有源漏极金属层的衬底基板进行刻蚀工艺，形成有源层、刻蚀阻挡层和源漏极的图形，具体包括：
采用形成于所述源漏极金属层表面的图案化掩膜，对所述源漏极金属层进行构图工艺形成源漏极的图形；
以保留在所述源漏极的图形上的光刻胶为掩膜，对所述有源层薄膜进行构图工艺形成有源层的图形；
以保留在所述源漏极的图形上的光刻胶为掩膜，对所述刻蚀阻挡层薄膜进行构图工艺形成刻蚀阻挡层的图形。
3.如权利要求2所述的薄膜晶体管的制作方法，其特征在于，所述采用形成于所述源漏极金属层表面的图案化掩膜，对所述源漏极金属层进行构图工艺形成源漏极的图形，具体包括：
采用形成于所述源漏极金属层表面的图案化掩膜，对所述源漏极金属层进行湿法刻蚀，保留所述图案化掩膜覆盖区域的源漏极金属；
对湿法刻蚀后的衬底基板进行灰化工艺，去除所述图案化掩膜沟道区域的光刻胶和湿法刻蚀后保留的源漏极金属覆盖区域以外的刻蚀阻挡层薄膜；
采用去除沟道区域的光刻胶的图案化掩膜对湿法刻蚀后的源漏极金属层再次进行湿法刻蚀，形成源漏极的图形。
4.如权利要求3所述的薄膜晶体管的制作方法，其特征在于，所述以保留在所述源漏极的图形上的光刻胶为掩膜对所述有源层薄膜进行构图工艺形成有源层的图形，具体包括：
采用灰化工艺后的图案化掩膜对所述有源层薄膜进行湿法刻蚀，形成有源层的图形。
5.如权利要求3所述的薄膜晶体管的制作方法，其特征在于，所述以保留在所述源漏极的图形上的光刻胶为掩膜对所述刻蚀阻挡层薄膜进行构图工艺形成刻蚀阻挡层的图形，具体包括：
采用灰化工艺后的图案化掩膜对灰化工艺后保留的刻蚀阻挡层薄膜进行干法刻蚀，形成刻蚀阻挡层的图形。
6.如权利要求1-5任一项所述的薄膜晶体管的制作方法，其特征在于，还包括：
在形成所述刻蚀阻挡层的图形之后，剥离掉形成所述刻蚀阻挡层的图形所采用的图案化掩膜。
7.如权利要求6所述的薄膜晶体管的制作方法，其特征在于，所述有源层的材料为金属氧化物材料。
8.一种薄膜晶体管，其特征在于，所述薄膜晶体管使用如权利要求1-7任一项所述的制作方法制作。
9.一种阵列基板的制作方法，其特征在于，包括：
在衬底基板上形成包括栅极、栅线和栅绝缘层的图形；
在形成有栅极、栅线和栅绝缘层图形的衬底基板上，依次沉积有源层薄膜、刻蚀阻挡层薄膜和源漏极金属层；
采用一次构图工艺，利用形成于所述源漏极金属层表面的图案化掩膜，对沉积有源漏极金属层的衬底基板进行刻蚀工艺，形成有源层、刻蚀阻挡层、源漏极和数据线的图形；
在形成所述刻蚀阻挡层的图形之后，剥离掉形成所述刻蚀阻挡层的图形所采用的图案化掩膜；
在剥离掉形成所述刻蚀阻挡层的图形所采用的图案化掩膜之后，形成钝化层的图形；
所述刻蚀阻挡层的材料为掺杂有N型杂质的非晶硅材料；
在衬底基板上沉积刻蚀阻挡层薄膜之后，在沉积源漏极金属层之前，还包括：对衬底基板上沉积的所述掺杂有N型杂质的非晶硅刻蚀阻挡层薄膜进行脱氢处理。
10.一种阵列基板，其特征在于，所述阵列基板使用如权利要求9所述的制作方法制作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510487727.1A CN105140239B (zh) | 2015-08-10 | 2015-08-10 | 一种薄膜晶体管、其制作方法、阵列基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510487727.1A CN105140239B (zh) | 2015-08-10 | 2015-08-10 | 一种薄膜晶体管、其制作方法、阵列基板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105140239A CN105140239A (zh) | 2015-12-09 |
| CN105140239B true CN105140239B (zh) | 2017-12-15 |
Family
ID=54725530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510487727.1A Active CN105140239B (zh) | 2015-08-10 | 2015-08-10 | 一种薄膜晶体管、其制作方法、阵列基板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105140239B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105702586B (zh) * | 2016-04-28 | 2019-06-07 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板、其制作方法及显示装置 |
| CN106298546A (zh) | 2016-10-31 | 2017-01-04 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制作方法、阵列基板及显示面板 |
| CN107316872A (zh) * | 2017-07-12 | 2017-11-03 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制造方法、液晶显示面板 |
| CN111129037B (zh) | 2019-12-25 | 2022-09-09 | Tcl华星光电技术有限公司 | Tft阵列基板及其制作方法 |
| CN111129038A (zh) * | 2019-12-26 | 2020-05-08 | Tcl华星光电技术有限公司 | Tft阵列基板及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103000628A (zh) * | 2012-12-14 | 2013-03-27 | 京东方科技集团股份有限公司 | 显示装置、阵列基板及其制作方法 |
| CN103021959A (zh) * | 2012-11-30 | 2013-04-03 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、显示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103178021B (zh) * | 2013-02-28 | 2015-02-11 | 京东方科技集团股份有限公司 | 一种氧化物薄膜晶体管阵列基板及制作方法、显示面板 |
-
2015
- 2015-08-10 CN CN201510487727.1A patent/CN105140239B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103021959A (zh) * | 2012-11-30 | 2013-04-03 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、显示装置 |
| CN103000628A (zh) * | 2012-12-14 | 2013-03-27 | 京东方科技集团股份有限公司 | 显示装置、阵列基板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105140239A (zh) | 2015-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103219391B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN105140239B (zh) | 一种薄膜晶体管、其制作方法、阵列基板及其制作方法 | |
| US9768306B2 (en) | Array substrate and display device | |
| EP2985784B1 (en) | Low-temperature poly-silicon tft array substrate, manufacturing method therefor, and display apparatus | |
| CN103745955B (zh) | 显示装置、阵列基板及其制造方法 | |
| CN109037150B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法 | |
| CN104022076A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN104022077A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN108140675A (zh) | 半导体装置及其制造方法 | |
| CN106981478A (zh) | 顶栅型薄膜晶体管及其制作方法、阵列基板、显示面板 | |
| CN108538860A (zh) | 顶栅型非晶硅tft基板的制作方法 | |
| CN103996716A (zh) | 一种多晶硅薄膜晶体管及其制备方法、阵列基板 | |
| CN105390443B (zh) | Tft基板的制作方法 | |
| CN104681624A (zh) | 单晶硅基底tft器件 | |
| CN105702744A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN102629591A (zh) | 一种阵列基板的制造方法及阵列基板、显示器 | |
| CN103745954B (zh) | 显示装置、阵列基板及其制造方法 | |
| CN104752203A (zh) | 一种薄膜晶体管的制作方法 | |
| CN106653861A (zh) | 一种薄膜晶体管及其制备方法、阵列基板及其制备方法 | |
| CN105097710A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN104658974A (zh) | 一种薄膜层图案、薄膜晶体管及阵列基板的制备方法 | |
| CN104157609B (zh) | Tft基板的制作方法及其结构 | |
| CN106298546A (zh) | 一种薄膜晶体管、其制作方法、阵列基板及显示面板 | |
| CN104022079A (zh) | 薄膜晶体管基板的制造方法 | |
| CN103985716B (zh) | 薄膜晶体管阵列基板制造方法及薄膜晶体管阵列基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |