CN104658974A - 一种薄膜层图案、薄膜晶体管及阵列基板的制备方法 - Google Patents

一种薄膜层图案、薄膜晶体管及阵列基板的制备方法 Download PDF

Info

Publication number
CN104658974A
CN104658974A CN201510108889.XA CN201510108889A CN104658974A CN 104658974 A CN104658974 A CN 104658974A CN 201510108889 A CN201510108889 A CN 201510108889A CN 104658974 A CN104658974 A CN 104658974A
Authority
CN
China
Prior art keywords
mask plate
preparation
substrate
thin
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510108889.XA
Other languages
English (en)
Inventor
刘建宏
詹裕程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510108889.XA priority Critical patent/CN104658974A/zh
Publication of CN104658974A publication Critical patent/CN104658974A/zh
Priority to PCT/CN2016/074360 priority patent/WO2016141805A1/zh
Priority to US15/308,229 priority patent/US20170053954A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例提供了一种薄膜层图案、薄膜晶体管及阵列基板的制备方法，涉及显示技术领域，可有效提升产品良率，并且可以缩短制作周期，节省成本。所述薄膜层图案的制备方法包括：提供掩模板，所述掩膜板包括掩膜板本体和设置在所述掩膜板本体上的镂空部分；将所述掩模板放置在基板上，使镂空部分在基板上的投影与所述待形成的所述薄膜层图案在基板上的投影重合；在放置有所述掩膜板的基板上形成薄膜；其中，形成在所述镂空部分的薄膜和形成在所述掩膜板本体上的薄膜断开；将所述掩膜板剥离，形成所述薄膜层图案。用于薄膜晶体管、阵列基板以及包括该阵列基板的显示装置的制造。

Description

一种薄膜层图案、薄膜晶体管及阵列基板的制备方法
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜层图案、薄膜晶体管及阵列基板的制备方法。
背景技术
目前，以薄膜晶体管为例，制备例如栅极、半导体有源层、源极和漏极均是先通过黄光工艺来定义光刻胶的图形，然后通过刻蚀工艺将不被光刻胶覆盖的薄膜刻蚀掉，从而得到所要的图案；其中，黄光工艺包括光刻胶涂布、曝光、显影。
然而，随着产品分辨率的提升，在通过黄光工艺制作相应图案时对于制作设备的稳定度的要求也越来越高，特别是黄光与刻蚀设备，如果这两种设备状况不稳定或不良，容易导致光刻胶残留或刻蚀不良，从而使形成的各层图案出现缺陷，其中，当形成的图案为导电图案时，例如会出现短路或断路等情形。
此外，由于现有技术中制备相应图案均需要黄光工艺和刻蚀工艺，而黄光工艺又包含了光刻胶的涂布、曝光和显影，使得制作工序时间较长，容易增加良率上的风险性和不确定性，并且传统光刻胶与刻蚀相关药液的使用，不利于生产成本的降低。
发明内容
本发明的实施例提供一种薄膜层图案、薄膜晶体管及阵列基板的制备方法，可有效提升产品良率，并且可以缩短制作周期，节省成本。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种薄膜层图案的制备方法，包括：提供掩模板，所述掩膜板包括掩膜板本体和设置在所述掩膜板本体上的镂空部分；将所述掩模板放置在基板上，使所述镂空部分在所述基板上的投影与所述待形成的薄膜层图案在所述基板上的投影重合；在放置有所述掩膜板的基板上形成薄膜；其中，形成在所述镂空部分的薄膜和形成在所述掩膜板本体上的薄膜断开；将所述掩膜板剥离，形成所述薄膜层图案。
进一步的，在放置有所述掩膜板的基板上，通过溅射方法形成所述薄膜。
进一步的，所述掩膜板为金属掩膜板。
进一步的，所述金属掩膜板的厚度在720um～880um之间。
第二方面，提供一种薄膜晶体管的制备方法，包括：在衬底基板上形成栅极、栅绝缘层、半导体有源层、源极和漏极；其中，所述栅极、所述半导体有源层、所述源极和漏极中的至少一个通过上述第一方面所述的方法制备形成。
进一步的，所述半导体有源层的材料包括金属氧化物半导体或多晶硅。
第三方面，提供一种阵列基板的制备方法，包括：在衬底基板上形成薄膜晶体管以及与所述薄膜晶体管的漏极电连接的像素电极；所述薄膜晶体管包括栅极、栅绝缘层、半导体有源层、源极和漏极；其中，所述栅极、所述半导体有源层、所述源极和漏极以及所述像素电极中的至少一个通过上述第一方面所述的方法制备形成。
进一步的，所述方法还包括：在衬底基板上形成多条信号线；其中，所述至少一条信号线通过上述第一方面所述的方法制备形成。
第四方面，提供另一种阵列基板的制备方法，包括：在衬底基板上形成薄膜晶体管、与所述薄膜晶体管的漏极电连接的像素电极、以及公共电极；所述薄膜晶体管包括栅极、栅绝缘层、半导体有源层、源极和漏极；其中，所述栅极、所述半导体有源层、所述源极和漏极、所述像素电极以及所述公共电极中的至少一个通过上述第一方面所述的方法制备形成。
进一步的，所述方法还包括：在衬底基板上形成多条信号线；其中，所述至少一条信号线通过上述第一方面所述的方法制备形成。
第五方面，提供又一种阵列基板的制备方法，包括：在衬底基板上形成薄膜晶体管、与所述薄膜晶体管的漏极电连接的阳极或阴极；所述薄膜晶体管包括栅极、栅绝缘层、半导体有源层、源极和漏极；其中，所述栅极、所述半导体有源层、所述源极和漏极、以及与所述漏极电连接的所述阳极或所述阴极中的至少一个通过上述第一方面所述的方法制备形成。
进一步的，所述方法还包括：在衬底基板上形成多条信号线；其中，所述至少一条信号线通过上述第一方面所述的方法制备形成。
本发明实施例提供了一种薄膜层图案、薄膜晶体管及阵列基板的制备方法，所述薄膜层图案的制备方法包括：提供掩模板，所述掩膜板包括掩膜板本体和设置在所述掩膜板本体上的镂空部分；将所述掩模板放置在基板上，使所述镂空部分在所述基板上的投影与待形成的薄膜层图案在所述基板上的投影重合；在放置有所述掩膜板的基板上形成薄膜；其中，形成在所述镂空部分的薄膜和形成在所述掩膜板本体上的薄膜断开；将所述掩膜板剥离，形成所述薄膜层图案。由于不需要再经过光刻胶涂布、曝光和显影等黄光工艺来定义光刻胶的图形，也不需要后续的刻蚀与剥膜工艺，因而大大缩短了制作周期，同时降低了生产成本。此外，由于不需要黄光与刻蚀工艺，大大降低了所述薄膜层图案出现缺陷的概率，因而有效提升了产品良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种薄膜层图案的制备方法的流程示意图；
图2a-2d为本发明实施例提供的一种形成薄膜层图案的过程示意图；
图3a-3i为本发明实施例提供的一种形成薄膜晶体管的过程示意图；
图4a-4b为本发明实施例提供的一种形成阵列基板的过程示意图；
图5a-5b为本发明实施例提供的另一种形成阵列基板的过程示意图。
附图说明：
10-(金属)掩模板；101-掩模板本体；102-镂空部分；20-薄膜层图案；20a-薄膜；30-基板；301-衬底基板；40-缓冲层；50a-非晶硅薄膜；50-半导体有源层；60a-第一绝缘薄膜；60-栅绝缘层；70a-栅金属薄膜；70-栅极；80a-第二绝缘薄膜；80-层间绝缘层；801-第一过孔；802-第二过孔；90a-源漏金属薄膜；901-源极；902-漏极；100-保护层；110a-第一透明导电薄膜；110-像素电极；120-钝化层；130a-第二透明导电薄膜；130-公共电极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种薄膜层图案的制备方法，如图1所示，该制备方法包括如下步骤：
S01、如图2a所示，提供掩模板10，所述掩膜板10包括掩膜板本体101和设置在所述掩膜板本体上的镂空部分102。
此处，不对所述掩膜板10的材料进行限定，优选不容易变形的材料。
S02、如图2b所示，将所述掩模板10放置在基板30上，使所述镂空部分102在所述基板30上的投影与待形成的薄膜层图案在所述基板30上的投影重合。
其中，所述基板30可以是没有形成任意图案的衬底基板，也可以是形成有各层图案的基板。
当所述基板为形成有各层图案的基板时，使所述镂空部分102在所述基板30上的投影与所述待形成的所述薄膜层图案在所述基板30上的投影重合，即为：使所述镂空部分102在衬底基板上的投影与所述待形成的所述薄膜层图案在衬底基板上的投影重合。
这里，所述薄膜层图案可以是导电层图案例如栅极、源极和漏极等，也可以是半导体层图案例如半导体有源层，当然也可以是其他。
S03、如图2c所示，在放置有所述掩膜板10的基板30上形成薄膜20a；其中，形成在所述镂空部分102的薄膜和形成在所述掩膜板本体101上的薄膜断开。
其中，所述薄膜20a的材料可以是金属材料，也可以是半导体材料，具体根据希望形成的所述薄膜层图案而定。
这里，可通过控制所述掩膜板10的厚度和/或形成薄膜20a时的工艺，来使形成在在所述镂空部分102的薄膜和形成在所述掩膜板本体101上的薄膜断开。
S04、如图2d所示，将所述掩膜板10剥离，形成所述薄膜层图案20。
其中，当在放置有所述掩模板10的基板30上形成上述薄膜20a时，由于该薄膜20a不仅形成在所述掩模板本体101上，还形成在所述镂空部分102中，因而当所述掩膜板10被剥离时，位于所述掩模板本体101上的那部分薄膜20a会随掩模板10一起被带走，而使位于所述镂空部分102的那部分薄膜20a被留在所述基板30上，从而形成所述薄膜层图案20。
需要说明的是，本发明实施例中，所述薄膜20a是指利用某一种材料在基板上利用沉积、溅射或其他工艺制作形成的一层薄膜，薄膜层图案则是上述形成的一层薄膜最终保留在所述基板30上的那部分薄膜。例如:当所述薄膜20a为金属薄膜时，所述薄膜层图案20则可以为栅极，或者源极和漏极；当所述薄膜20a为半导体薄膜时，所述薄膜层图案20则可以为半导体有源层。
本发明实施例提供一种薄膜层图案的制备方法，该制备方法包括：提供掩模板10，所述掩膜板10包括掩膜板本体101和设置在所述掩膜板本体上的镂空部分102；将所述掩模板10放置在基板30上，使所述镂空部分102在所述基板上的投影与待形成的薄膜层图案20在所述基板上的投影重合；在放置有所述掩膜板10的基板上形成薄膜20a；其中，形成在所述镂空部分102的薄膜和形成在所述掩膜板本体101上的薄膜断开；将所述掩膜板10剥离，形成所述薄膜层图案20。由于不需要再经过光刻胶涂布、曝光和显影等黄光工艺来定义光刻胶的图形，也不需要后续的刻蚀与剥膜工艺，因而大大缩短了制作周期，同时降低了生产成本。此外，由于不需要黄光与刻蚀工艺，大大降低了所述薄膜层图案20出现缺陷的概率，因而有效提升了产品良率。
优选的，在放置有所述掩膜板10的基板30上，通过溅射方法形成所述薄膜20a。
相对通过等离子体增强化学气相沉积法(PECVD)在放置有所述掩模板10的基板30上沉积形成所述薄膜20a而产生静电问题，本发明实施例采用溅射方法可避免该问题。
优选的，所述掩膜板10为金属掩膜板。
由于采用金属材料的掩模板10不易变形，从而可保证形成在其镂空部分102的所述薄膜层图案20为希望的图案，且在形成所述薄膜20a后，可方便的将所述掩膜板10剥离。
优选的，所述金属掩膜板10的厚度在720um～880um之间。
这样，可进一步保证形成在所述镂空部分102的薄膜和形成在所述掩膜板本体101上的薄膜是断开的。
本发明实施例还提供了一种薄膜晶体管的制备方法，包括在衬底基板上形成栅极、栅绝缘层、半导体有源层、源极和漏极；其中，所述栅极、所述半导体有源层、所述源极和漏极中的至少一个通过上述的方法制备形成。
即：可通过上述形成所述薄膜层图案20的方法来形成所述栅极，和/或形成所述半导体有源层，和/或形成所述源极和漏极。
其中，当通过形成所述薄膜层图案20的方法形成所述栅极时，上述的薄膜20a为导电金属薄膜，其材料例如可以为金属、金属合金如钼、钼合金等。
当通过形成所述薄膜层图案20的方法形成所述半导体有源层时，上述的薄膜20a为半导体薄膜，其材料例如非晶硅、多晶硅、金属氧化物半导体等。
当通过形成所述薄膜层图案20的方法形成所述源极和漏极时，上述的薄膜20a为导电金属薄膜，其材料例如可以为金属、金属合金如钼、钼合金、铝、铝合金、钛等。
进一步的，考虑到目前对薄膜晶体管的迁移率要求较高，因而，本发明实施例优选所述半导体有源层的材料为金属氧化物半导体或多晶硅。即：在形成所述半导体有源层时，所述薄膜20a的材料为金属氧化物半导体或多晶硅。
基于上述，本发明提供一具体实施例以详细说明一种低温多晶硅薄膜晶体管的制备方法，该方法包括如下步骤：
S101、如图3a所示，在衬底基板301上形成缓冲层40。
具体的，在经过预先清洗的玻璃等透明衬底基板301上，以等离子体增强化学气相沉积或者溅射等方法形成缓冲层40，用于阻挡玻璃中所含的杂质扩散进入有源层中，防止对薄膜晶体管元件的阈值电压和漏电流等特性产生影响。
其中，该缓冲层40可以为单层的氧化硅、氮化硅或者二者的叠层。
S102、如图3a所示，在完成S101的基板上放置掩膜板10，使所述掩膜板10的镂空部分102(图3a中未进行标示)在衬底基板301的投影与待形成的半导体有源层在衬底基板301的投影完全重合。
S103、如图3a所示，在完成S102的基板上采用溅射方法形成非晶硅薄膜50a，其中，形成在所述镂空部分102(图3a中未进行标示)的非晶硅薄膜50a和形成在所述掩膜板本体101(图3a中未进行标示)上的非晶硅薄膜50a断开。
S104、如图3b所示，在完成S103的基板将所述掩膜板10剥离，并将基板置于退火炉中进行脱氢处理。
具体的，将该基板置于退火炉中保温一定时间，使非晶硅中的氢含量减少，通常需控制在2％以下，以避免在后续进行激光退火工艺时产生氢爆的问题。
S105、在完成S104的基板上，采用准分子激光退火方法对所述非晶硅薄膜50a进行处理，使所述非晶硅薄膜50a晶化形成为如图3c所示的半导体有源层50。
S106、如图3d所示，在完成S105的基板上，采用PECVD方法形成第一绝缘薄膜60a。
其中，该第一绝缘薄膜60a可以为单层的氧化硅、氮化硅或者二者的叠层。
S107、如图3d所示，在完成S106的基板上放置掩膜板10，使所述掩膜板10的镂空部分102(图3d中未进行标示)在衬底基板301的投影与待形成的栅极在衬底基板301的投影完全重合。
S108、如图3d所示，在完成S107的基板上采用溅射方法形成栅金属薄膜70a，其中，形成在所述镂空部分102(图3d中未进行标示)的栅金属薄膜70a和形成在所述掩膜板本体101(图3d中未进行标示)上的栅金属薄膜70a断开。
所述栅金属薄膜70a的材料可以是金属、金属合金如钼、钼合金等导电材料。
S109、如图3e所示，在完成S108的基板上将所述掩膜板10剥离，形成栅极70。
S110、如图3f所示，在完成S109的基板上采用PECVD方法形成第二绝缘薄膜80a。
其中，该第二绝缘薄膜80a可以为单层的氧化硅、氮化硅或者二者的叠层。
S111、如图3g所示，在完成S110的基板上，通过构图工艺形成用于使源极与所述半导体有源层50相连的第一过孔801和用于使漏极与所述半导体有源层50相连的第二过孔802，使所述第一绝缘薄膜60a形成栅绝缘层60，使所述第二绝缘薄膜80a形成层间绝缘层80。
S112、如图3h所示，在完成S111的基板上，放置掩膜板10，使所述掩膜板10的镂空部分102(图3h中未进行标示)在衬底基板301的投影与待形成的源极和漏极在衬底基板301的投影完全重合。
S113、如图3h所示，在完成S112的基板上采用溅射方法形成源漏金属薄膜90a，其中，形成在所述镂空部分102(图3h中未进行标示)的源漏金属薄膜90a和形成在所述掩膜板本体101(图3h中未进行标示)上的源漏金属薄膜90a断开。
所述源漏金属薄膜90a的材料可以是金属、金属合金如钼、钼合金、铝、铝合金、钛等导电材料。
S114、如图3i所示，在完成S113的基板上将所述掩膜板10剥离，形成源极901和漏极902。
通过上述步骤S101～S114便可以制备得到低温多晶硅薄膜晶体管。
本发明实施例提供了一种阵列基板的制备方法，包括：在衬底基板301上形成薄膜晶体管以及与所述薄膜晶体管的漏极902电连接的像素电极；所述薄膜晶体管包括栅极70、栅绝缘层60、半导体有源层50、源极901和漏极902；其中，所述栅极70、所述半导体有源层50、所述源极901和漏极902以及所述像素电极中的至少一个通过上述制备薄膜层图案20的方法进行制备。
即：可通过上述形成所述薄膜层图案20的方法来形成所述栅极70，和/或形成所述半导体有源层50，和/或形成所述源极901和漏极902，和/或形成所述像素电极。
其中，当通过形成所述薄膜层图案20的方法形成所述像素电极时，上述的薄膜20a为透明导电薄膜，其材料例如氧化铟锡(ITO)、氧化铟锌(IZO)等。
本发明提供一具体实施例以详细说明一种显示装置用阵列基板的制备方法，该方法在上述S101-S114的基础上，还包括：
S115、如图4a所示，在完成S114的基板上形成保护层100，所述保护层100包括漏出所述漏极902的第三过孔。
S116、如图4a所示，在完成S115的基板上，放置掩膜板10，使所述掩膜板10的镂空部分102(图4a中未进行标示)在衬底基板301的投影与待形成的像素电极在衬底基板301的投影完全重合。
S117、如图4a所示，在完成S116的基板上，采用溅射方法形成第一透明导电薄膜110a，其中，形成在所述镂空部分102(图4a中未进行标示)的第一透明导电薄膜110a和形成在所述掩膜板本体101(图4a中未进行标示)上的第一透明导电薄膜110a断开。
S118、如图4b所示，在完成S116的基板上将所述掩膜板10剥离，形成像素电极110。
在上述基础上，所述方法还包括在衬底基板301上形成多条信号线，其中，所述至少一条信号线通过制备形成所述薄膜层图案20的方法进行制备。所述信号线包括栅线、数据线等，当然对于液晶显示装置中的阵列基板来说，所述信号线还包括公共电极线，对于有机电致发光二极管显示装置的阵列基板来说，所述信号线还包括电源线。
当然，为了简化工艺，所述栅线可以和所述栅极70使用同一个掩膜板10形成，即，可使掩膜板10的镂空部分102在衬底基板301的投影与待形成的栅线和栅极70在衬底基板301的投影完全重合。
同理，为了简化工艺，所述数据线可以和所述源极901和漏极902使用同一个掩膜板10形成，即，可使掩膜板10的镂空部分102在衬底基板301的投影与待形成的数据线和源极901、漏极902在衬底基板301的投影完全重合。
本发明实施例还提供了另一种阵列基板的制备方法，包括：在衬底基板301上形成薄膜晶体管以及与所述薄膜晶体管的漏极902电连接的像素电极110、以及公共电极；所述薄膜晶体管包括栅极70、栅绝缘层60、半导体有源层50、源极901和漏极902；其中，所述栅极70、所述半导体有源层50、所述源极901和漏极902、所述像素电极110以及所述公共电极中的至少一个通过上述制备薄膜层图案20的方法进行制备。
即：可通过上述形成所述薄膜层图案20的方法来形成所述栅极70，和/或形成所述半导体有源层50，和/或形成所述源极901和漏极902，和/或形成所述像素电极110，和/或所述公共电极。
其中，当通过形成所述薄膜层图案20的方法形成所述公共电极时，上述的薄膜20a为透明导电薄膜，其材料例如ITO、IZO等。
本发明提供另一具体实施例以详细说明一种显示装置用阵列基板的制备方法，该方法在上述S101-S118的基础上，还包括：
S119、如图5a所示，在完成S118的基板上形成钝化层120。
S120、如图5a所示，在完成S119的基板上，放置掩膜板10，使所述掩膜板10的镂空部分102(图5a中未进行标示)在衬底基板301的投影与待形成的公共电极在衬底基板301的投影完全重合。
S121、如图5a所示，在完成S120的基板上，采用溅射方法形成第二透明导电薄膜130a，其中，形成在所述镂空部分102(图5a中未进行标示)的第二透明导电薄膜130a和形成在所述掩膜板本体101(图5a中未进行标示)上的第二透明导电薄膜130a断开。
S122、如图5b所示，在完成S121的基板上将所述掩膜板10剥离，形成公共电极130。
在上述基础上，所述方法还包括在衬底基板301上形成多条信号线，其中，所述至少一条信号线通过制备形成所述薄膜层图案20的方法进行制备。所述信号线包括栅线、数据线、公共电极线等。当然，为了简化工艺，所述栅线、所述公共电极线可以和所述栅极70使用同一个掩膜板10形成，即，可使掩膜板10的镂空部分102在衬底基板301的投影与待形成的栅线、公共电极线和栅极70在衬底基板301的投影完全重合。
同理，为了简化工艺，所述数据线可以和所述源极901和漏极902使用同一个掩膜板10形成，即，可使掩膜板10的镂空部分102在衬底基板301的投影与待形成的数据线和源极901、漏极902在衬底基板301的投影完全重合。
本发明实施例又提供了另一种阵列基板的制备方法，包括：在衬底基板301上形成薄膜晶体管、与所述薄膜晶体管的漏极902电连接的阳极或阴极；所述薄膜晶体管包括栅极70、栅绝缘层60、半导体有源层50、源极901和漏极902；其中，所述栅极70、所述半导体有源层50、所述源极901和漏极902、以及与所述漏极902电连接的所述阳极或所述阴极中的至少一个通过上述制备薄膜层图案20的方法进行制备。
即：可通过上述形成所述薄膜层图案20的方法来形成所述栅极70，和/或形成所述半导体有源层50，和/或形成所述源极901和漏极902，和/或形成与所述漏极902电连接的阳极或阴极。
其中，当通过形成所述薄膜层图案20的方法形成与所述漏极902电连接的阳极或阴极，上述的薄膜20a为透明或不透明导电薄膜，具体根据该与所述漏极902电连接的阳极或阴极是否需要透光而定，在此不再赘述。
在上述基础上，所述方法还包括在衬底基板301上形成多条信号线，其中，所述至少一条信号线通过制备形成所述薄膜层图案20的方法进行制备。所述信号线包括栅线、数据线、电源线等。
当然，为了简化工艺，所述栅线、电源线可以和所述栅极70使用同一个掩膜板10形成，即，可使掩膜板10的镂空部分102在衬底基板301的投影与待形成的栅线和栅极70在衬底基板301的投影完全重合。
同理，为了简化工艺，所述数据线可以和所述源极901和漏极902使用同一个掩膜板10形成，即，可使掩膜板10的镂空部分102在衬底基板301的投影与待形成的数据线和源极901、漏极902在衬底基板301的投影完全重合。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种薄膜层图案的制备方法，其特征在于，包括：
提供掩模板，所述掩膜板包括掩膜板本体和设置在所述掩膜板本体上的镂空部分；
将所述掩模板放置在基板上，使所述镂空部分在所述基板上的投影与待形成的薄膜层图案在所述基板上的投影重合；
在放置有所述掩膜板的基板上形成薄膜；其中，形成在所述镂空部分的薄膜和形成在所述掩膜板本体上的薄膜断开；
将所述掩膜板剥离，形成所述薄膜层图案。
2.根据权利要求1所述的制备方法，其特征在于，在放置有所述掩膜板的基板上，通过溅射方法形成所述薄膜。
3.根据权利要求1所述的制备方法，其特征在于，所述掩膜板为金属掩膜板。
4.根据权利要求3所述的制备方法，其特征在于，所述金属掩膜板的厚度在720um～880um之间。
5.一种薄膜晶体管的制备方法，包括：在衬底基板上形成栅极、栅绝缘层、半导体有源层、源极和漏极；
其特征在于，所述栅极、所述半导体有源层、所述源极和漏极中的至少一个通过权利要求1至4任一项所述的方法制备形成。
6.根据权利要求5所述的制备方法，其特征在于，所述半导体有源层的材料包括金属氧化物半导体或多晶硅。
7.一种阵列基板的制备方法，包括：在衬底基板上形成薄膜晶体管以及与所述薄膜晶体管的漏极电连接的像素电极；所述薄膜晶体管包括栅极、栅绝缘层、半导体有源层、源极和漏极；
其特征在于，所述栅极、所述半导体有源层、所述源极和漏极以及所述像素电极中的至少一个通过权利要求1至4任一项所述的方法制备形成。
8.根据权利要求7所述的制备方法，其特征在于，所述方法还包括：在衬底基板上形成多条信号线；其中，所述至少一条信号线通过权利要求1至4任一项所述的方法制备形成。
9.一种阵列基板的制备方法，包括：在衬底基板上形成薄膜晶体管、与所述薄膜晶体管的漏极电连接的像素电极、以及公共电极；所述薄膜晶体管包括栅极、栅绝缘层、半导体有源层、源极和漏极；
其特征在于，所述栅极、所述半导体有源层、所述源极和漏极、所述像素电极以及所述公共电极中的至少一个通过权利要求1至4任一项所述的方法制备形成。
10.根据权利要求9所述的制备方法，其特征在于，所述方法还包括：在衬底基板上形成多条信号线；其中，所述至少一条信号线通过权利要求1至4任一项所述的方法制备形成。
11.一种阵列基板的制备方法，包括：在衬底基板上形成薄膜晶体管、与所述薄膜晶体管的漏极电连接的阳极或阴极；所述薄膜晶体管包括栅极、栅绝缘层、半导体有源层、源极和漏极；
其特征在于，所述栅极、所述半导体有源层、所述源极和漏极、以及与所述漏极电连接的所述阳极或所述阴极中的至少一个通过权利要求1至4任一项所述的方法制备形成。
12.根据权利要求11所述的制备方法，其特征在于，所述方法还包括：在衬底基板上形成多条信号线；其中，所述至少一条信号线通过权利要求1至4任一项所述的方法制备形成。
CN201510108889.XA 2015-03-12 2015-03-12 一种薄膜层图案、薄膜晶体管及阵列基板的制备方法 Pending CN104658974A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510108889.XA CN104658974A (zh) 2015-03-12 2015-03-12 一种薄膜层图案、薄膜晶体管及阵列基板的制备方法
PCT/CN2016/074360 WO2016141805A1 (zh) 2015-03-12 2016-02-23 薄膜层图案、薄膜晶体管及阵列基板的制备方法
US15/308,229 US20170053954A1 (en) 2015-03-12 2016-02-23 Preparation methods for thin-film layer pattern, thin-film transistor and array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510108889.XA CN104658974A (zh) 2015-03-12 2015-03-12 一种薄膜层图案、薄膜晶体管及阵列基板的制备方法

Publications (1)

Publication Number Publication Date
CN104658974A true CN104658974A (zh) 2015-05-27

Family

ID=53249942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510108889.XA Pending CN104658974A (zh) 2015-03-12 2015-03-12 一种薄膜层图案、薄膜晶体管及阵列基板的制备方法

Country Status (3)

Country Link
US (1) US20170053954A1 (zh)
CN (1) CN104658974A (zh)
WO (1) WO2016141805A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105203825A (zh) * 2015-08-31 2015-12-30 国家纳米科学中心 微测量电极的制作方法和热电势的测量方法及相关装置
WO2016141805A1 (zh) * 2015-03-12 2016-09-15 京东方科技集团股份有限公司 薄膜层图案、薄膜晶体管及阵列基板的制备方法
WO2018054214A1 (zh) * 2016-09-22 2018-03-29 南京中电熊猫平板显示科技有限公司 一种薄膜晶体管及液晶显示装置
CN108389938A (zh) * 2017-02-03 2018-08-10 山东浪潮华光光电子股份有限公司 一种GaAs基LED芯片的无光刻制备方法
CN108508521A (zh) * 2018-03-30 2018-09-07 武汉华星光电技术有限公司 具有遮光层的偏振光栅及其制作方法、阵列基板、显示面板、显示模组及终端
CN113808952A (zh) * 2021-08-13 2021-12-17 吉林建筑大学 一种薄膜晶体管及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409304A (zh) * 2007-10-10 2009-04-15 株式会社日立显示器 有机el显示装置
CN101526683A (zh) * 2008-03-07 2009-09-09 北京京东方光电科技有限公司 Lcd基板的制造方法
US20120161174A1 (en) * 2010-12-28 2012-06-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting unit, light-emitting device, and lighting device
CN103681942A (zh) * 2012-08-31 2014-03-26 上海比亚迪有限公司 晶体硅se太阳电池片的制备方法以及晶体硅se太阳电池片
CN104037063A (zh) * 2014-06-13 2014-09-10 京东方科技集团股份有限公司 一种薄膜图形化方法和薄膜图形化装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7126161B2 (en) * 1998-10-13 2006-10-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having El layer and sealing material
US7531470B2 (en) * 2005-09-27 2009-05-12 Advantech Global, Ltd Method and apparatus for electronic device manufacture using shadow masks
US7601566B2 (en) * 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7736936B2 (en) * 2006-08-29 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Method of forming display device that includes removing mask to form opening in insulating film
US8221964B2 (en) * 2007-11-20 2012-07-17 Eastman Kodak Company Integrated color mask
US8658478B2 (en) * 2010-09-23 2014-02-25 Advantech Global, Ltd Transistor structure for improved static control during formation of the transistor
TWI480398B (zh) * 2012-01-30 2015-04-11 Innocom Tech Shenzhen Co Ltd 陰影罩幕及其補償設計方法
US9269796B2 (en) * 2013-02-06 2016-02-23 Shenzhen Royole Technologies Co., Ltd. Manufacturing method of a thin film transistor and pixel unit thereof
CN105555822B (zh) * 2013-07-15 2018-05-08 飞利斯有限公司 可曝光成像的材料和相关的电子器件及方法
KR102308621B1 (ko) * 2014-07-15 2021-10-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN104658974A (zh) * 2015-03-12 2015-05-27 京东方科技集团股份有限公司 一种薄膜层图案、薄膜晶体管及阵列基板的制备方法
KR102550322B1 (ko) * 2016-03-22 2023-07-03 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409304A (zh) * 2007-10-10 2009-04-15 株式会社日立显示器 有机el显示装置
CN101526683A (zh) * 2008-03-07 2009-09-09 北京京东方光电科技有限公司 Lcd基板的制造方法
US20120161174A1 (en) * 2010-12-28 2012-06-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting unit, light-emitting device, and lighting device
CN103681942A (zh) * 2012-08-31 2014-03-26 上海比亚迪有限公司 晶体硅se太阳电池片的制备方法以及晶体硅se太阳电池片
CN104037063A (zh) * 2014-06-13 2014-09-10 京东方科技集团股份有限公司 一种薄膜图形化方法和薄膜图形化装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016141805A1 (zh) * 2015-03-12 2016-09-15 京东方科技集团股份有限公司 薄膜层图案、薄膜晶体管及阵列基板的制备方法
CN105203825A (zh) * 2015-08-31 2015-12-30 国家纳米科学中心 微测量电极的制作方法和热电势的测量方法及相关装置
CN105203825B (zh) * 2015-08-31 2018-02-13 国家纳米科学中心 微测量电极的制作方法和热电势的测量方法及相关装置
WO2018054214A1 (zh) * 2016-09-22 2018-03-29 南京中电熊猫平板显示科技有限公司 一种薄膜晶体管及液晶显示装置
US10852611B2 (en) 2016-09-22 2020-12-01 Nanjing Cecpanda Lcd Technology Co., Ltd. TFT and liquid crystal display
CN108389938A (zh) * 2017-02-03 2018-08-10 山东浪潮华光光电子股份有限公司 一种GaAs基LED芯片的无光刻制备方法
CN108508521A (zh) * 2018-03-30 2018-09-07 武汉华星光电技术有限公司 具有遮光层的偏振光栅及其制作方法、阵列基板、显示面板、显示模组及终端
CN113808952A (zh) * 2021-08-13 2021-12-17 吉林建筑大学 一种薄膜晶体管及其制备方法

Also Published As

Publication number Publication date
WO2016141805A1 (zh) 2016-09-15
US20170053954A1 (en) 2017-02-23

Similar Documents

Publication Publication Date Title
CN105161505B (zh) 一种阵列基板及其制作方法、显示面板
CN104658974A (zh) 一种薄膜层图案、薄膜晶体管及阵列基板的制备方法
EP3185305B1 (en) Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof and display device
US9991295B2 (en) Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus
US9761616B2 (en) Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device
US9437627B2 (en) Thin film transistor and manufacturing method thereof
US20150214373A1 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
US9793413B2 (en) Metal oxide thin film transistor having channel protection layer
CN104022076A (zh) 阵列基板及其制作方法、显示装置
CN106098699B (zh) 一种阵列基板、其制作方法、显示面板及其制作方法
CN103715096A (zh) 薄膜晶体管及其制作方法、阵列基板及其制作方法
CN105097552A (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
WO2013127202A1 (zh) 阵列基板的制造方法及阵列基板、显示器
CN105390443A (zh) Tft基板的制作方法
EP3437140A1 (en) Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus
CN105118777A (zh) Tft背板的制作方法及其结构
US8586406B1 (en) Method for forming an oxide thin film transistor
CN105140239B (zh) 一种薄膜晶体管、其制作方法、阵列基板及其制作方法
CN104157609B (zh) Tft基板的制作方法及其结构
CN104022079A (zh) 薄膜晶体管基板的制造方法
US9659975B2 (en) Fabrication methods of transparent conductive electrode and array substrate
WO2015100859A1 (zh) 阵列基板及其制造方法和显示装置
CN104576760A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104393020B (zh) 一种阵列基板及其制备方法、显示装置
CN104617049A (zh) 一种阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150527