TWI487108B - Metal oxide semiconductor structure and manufacturing method thereof - Google Patents

Metal oxide semiconductor structure and manufacturing method thereof Download PDF

Info

Publication number
TWI487108B
TWI487108B TW100101206A TW100101206A TWI487108B TW I487108 B TWI487108 B TW I487108B TW 100101206 A TW100101206 A TW 100101206A TW 100101206 A TW100101206 A TW 100101206A TW I487108 B TWI487108 B TW I487108B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
oxide semiconductor
semiconductor structure
metal oxide
Prior art date
Application number
TW100101206A
Other languages
English (en)
Other versions
TW201230334A (en
Inventor
Chin Wen Lin
Chuan I Huang
Chung Chin Huang
Ted Hong Shinn
Original Assignee
Prime View Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Prime View Int Co Ltd filed Critical Prime View Int Co Ltd
Priority to TW100101206A priority Critical patent/TWI487108B/zh
Priority to US13/101,983 priority patent/US9006730B2/en
Publication of TW201230334A publication Critical patent/TW201230334A/zh
Priority to US14/644,985 priority patent/US9595486B2/en
Application granted granted Critical
Publication of TWI487108B publication Critical patent/TWI487108B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3192Multilayer coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3171Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Description

金屬氧化物半導體結構及其製造方法
本發明係有關於一種金屬氧化物半導體結構,特別是關於一種具有一不透明樹脂層及至少二鈍化層之金屬氧化物半導體結構。
按,以IGZO(In-Ga-Zn-O─銦鎵錫氧化物)為通道材料之薄膜電晶體因適合沉積於玻璃基板之上,故已常應用於顯示器之像素灰階控制。請參照圖1,其繪示一習知薄膜電晶體結構之剖面圖。如圖1所示,該薄膜電晶體結構100包含一玻璃基板101、一閘電極102、一閘絕緣層103、一IGZO層104、一源電極105a、一汲電極105b、一鈍化層106、以及一樹脂層107。
其中,該玻璃基板101係用以承載該薄膜電晶體結構之其餘組成。
該閘電極102係沉積於該玻璃基板101上方之一金屬導體,用以與一閘極驅動信號耦接。
該閘絕緣層103係沉積於該閘電極102及該玻璃基板101上方之一絕緣層,用以使該閘電極102與該IGZO層104、該源電極105a、及該汲電極105b電氣絕緣。
該IGZO層104係沉積於該閘絕緣層103上方之一n型半導體層,用以充作一通道。
該源電極105a係沉積於該IGZO層104一側之一金屬導體,用以與一源極驅動信號耦接。
該汲電極105b係沉積於該IGZO層104另一側之一金屬導體,用以與一畫素電極耦接。
該鈍化層106係沉積於該源電極105a、該IGZO層104、及該汲電極105b上方之一矽化合物,用以降低所述通道之漏電流。
該樹脂層107係沉積於該源電極105a、該鈍化層106、及該汲電極105b上方之一透明樹脂層,用以形成一保護層。
然而該薄膜電晶體結構仍會有光漏電流(Photo Leakage Current)效應,如圖2所示,在Vgs =0V,Vds =15V時,一強光所產生之光漏電流約等於0.1mA。又該薄膜電晶體結構亦會因水、氧、氫之侵入─其數量隨著時間增加─而劣化,從而導致漏電流增加,如圖3所示,在相同的測試條件下,在第一日期(6/22)測得之漏電流約為10-13 A,而在23天後之第二日期(7/15)測得之漏電流約為10-6 A。
為解決前述薄膜電晶體結構之缺點,本發明乃提出一新穎的金屬氧化物半導體結構,其可藉由較佳的光、水、及空氣阻絕手段降低光漏電流及避免通道之劣化。
本發明之一目的在於揭露一種金屬氧化物半導體結構,其可有效防止光、水、及空氣之入侵以保護通道,從而降低漏電流。
本發明之另一目的在於揭露一種金屬氧化物半導體結構之製造方法,其中該金屬氧化物半導體結構可有效防止光、水、及空氣之入侵以保護通道,從而降低漏電流。
為達到上述之目的,一金屬氧化物半導體結構乃被提出,其具有一基板、一閘電極、一閘絕緣層、一IGZO層、一源電極、一汲電極、一第一鈍化層、一第二鈍化層、以及一不透明樹脂層。
該基板係用以承載該金屬氧化物半導體結構之其餘組成。
該閘電極係沉積於該基板上方之一金屬導體,用以與一閘極驅動信號耦接。
該閘絕緣層係沉積於該閘電極及該基板上方之一絕緣層,用以使該閘電極與該IGZO層、該源電極、及該汲電極電氣絕緣。
該IGZO層係沉積於該閘絕緣層上方之一n型半導體層,用以充作一通道。
該源電極係沉積於該IGZO層一側之一金屬導體,用以與一源極驅動信號耦接。
該汲電極係沉積於該IGZO層另一側之一金屬導體,用以與一畫素電極耦接。
該第一鈍化層係沉積於該源電極、該IGZO層、及該汲電極上方之一第一矽化合物層,其具有良好的絕緣性質。
該第二鈍化層係沉積於該第一鈍化層上方之一第二矽化合物層,其具有良好的阻水、阻氣性質。
該樹脂層係沉積於該源電極、該第二鈍化層、及該汲電極上方之一不透明樹脂層,用以形成一保護層,以防止光、水分、或塵埃之入侵。
為達到上述之目的,一金屬氧化物半導體結構之製造方法乃被提出,其具有以下步驟:
步驟a.在一基板上方沉積一閘電極。
步驟b.在該閘電極及該基板上方沉積一絕緣層。
步驟c.在該閘絕緣層上方沉積一IGZO層,其中該IGZO層係充作一通道。
步驟d.在該IGZO層之一側沉積一源電極。
步驟e.在該IGZO層之另一側沉積一汲電極。
步驟f.在該源電極、該IGZO層、及該汲電極上方沉積一第一鈍化層。
步驟g.在該第一鈍化層上方沉積一第二鈍化層。
步驟h.在該源電極、該第二鈍化層、及該汲電極上方沉積一不透明樹脂層。
為達到上述之目的,另一金屬氧化物半導體結構之製造方法乃被提出,其具有以下步驟:
步驟a.在一基板上方沉積一閘電極。
步驟b.在該閘電極及該基板上方沉積一絕緣層。
步驟c.在該絕緣層之一側沉積一源電極。
步驟d.在該絕緣層之另一側沉積一汲電極。
步驟e.在該源電極、該閘絕緣層、及該汲電極上方沉積一IGZO層,其中該IGZO層係充作一通道。
步驟f.在該源電極、該IGZO層、及該汲電極上方沉積一第一鈍化層。
步驟g.在該第一鈍化層上方沉積一第二鈍化層。
步驟h.在該源電極、該第二鈍化層、及該汲電極上方沉積一不透明樹脂層。
為使 貴審查委員能進一步瞭解本發明之結構、特徵及其目的,茲附以圖式及較佳具體實施例之詳細說明如后。
請參照圖4,其繪示本發明金屬氧化物半導體結構一較佳實施例之剖面圖。由該結構剖面圖可知,該金屬氧化物半導體結構200具有一基板201、一閘電極202、一閘絕緣層203、一IGZO層204、一源電極205a、一汲電極205b、一第一鈍化層206、一第二鈍化層207、以及一不透明樹脂層208。
該基板201係用以承載該金屬氧化物半導體結構之其餘組成,其材質係包含玻璃或軟性塑膠。
該閘電極202係沉積於該基板201上方之一金屬導體,用以與一閘極驅動信號耦接,其材質較佳為一不透明金屬材質─例如(但不限於)Mo/Cr合金或Al/Nd合金。
該閘絕緣層203係沉積於該閘電極202及該基板201上方之一絕緣層,其中間具有一上凸區域。該絕緣層係包含氧化矽或氮化矽,用以使該閘電極202與該IGZO層204、該源電極205a、及該汲電極205b電氣絕緣。
該IGZO層204係沉積於該閘絕緣層203上方之一n型半導體層,其中間具有一上凸區域且其係用以充作一通道。
該源電極205a係沉積於該IGZO層204一側之一金屬導體,呈一階梯狀,用以與一源極驅動信號耦接,其材質較佳為一不透明金屬材質─例如(但不限於)Mo/Cr合金或Al/Nd合金。
該汲電極205b係沉積於該IGZO層204另一側之一金屬導體,呈一階梯狀,用以與一畫素電極耦接,其材質較佳為一不透明金屬材質─例如(但不限於)Mo/Cr合金或Al/Nd合金。
該第一鈍化層206係沉積於該源電極205a、該IGZO層204、及該汲電極205b上方之一第一矽化合物層,其中間具有一下凹區域且其具有良好的絕緣性質。該第一矽化合物層較佳為包含氧化矽。
該第二鈍化層207係沉積於該第一鈍化層206上方之一第二矽化合物層,其中間具有一下凹區域且其具有良好的阻水、阻氣性質。該第二矽化合物層較佳為包含氮化矽─因為氮化矽具有大於氧化矽之密度,可產生較佳之阻水、阻氣效果。
該樹脂層208係沉積於該源電極205a、該第二鈍化層207、及該汲電極205b上方之一不透明樹脂層─其顏色較佳為黑色,用以形成一保護層,以防止光、水分或塵埃之入侵。
請參照圖5,其繪示本發明金屬氧化物半導體結構另一較佳實施例之剖面圖。由該結構剖面圖可知,該金屬氧化物半導體結構300具有一基板301、一閘電極302、一閘絕緣層303、一源電極304a、一汲電極304b、一IGZO層305、一第一鈍化層306、一第二鈍化層307、以及一不透明樹脂層308。
該基板301係用以承載該金屬氧化物半導體結構之其餘組成,其材質係包含玻璃或軟性塑膠。
該閘電極302係沉積於該基板301上方之一金屬導體,用以與一閘極驅動信號耦接,其材質較佳為一不透明金屬材質─例如(但不限於)Mo/Cr合金或Al/Nd合金。
該閘絕緣層303係沉積於該閘電極302及該基板301上方之一絕緣層,其中間具有一上凸區域。該絕緣層係包含氧化矽或氮化矽,用以使該閘電極302與該IGZO層305、該源電極304a、及該汲電極304b電氣絕緣。
該源電極304a係沉積於該閘絕緣層303一側之一金屬導體,呈一階梯狀,用以與一源極驅動信號耦接,其材質較佳為一不透明金屬材質─例如(但不限於)Mo/Cr合金或Al/Nd合金。
該汲電極304b係沉積於該閘絕緣層303另一側之一金屬導體,呈一階梯狀,用以與一畫素電極耦接,其材質較佳為一不透明金屬材質─例如(但不限於)Mo/Cr合金或Al/Nd合金。
該IGZO層305係沉積於該源電極304a、該閘絕緣層303、及該汲電極304b上方之一n型半導體層,其中間具有一下凹區域且其係用以充作一通道。
該第一鈍化層306係沉積於該源電極304a、該IGZO層305、及該汲電極304b上方之一第一矽化合物層,其具有良好的絕緣性質。該第一矽化合物層較佳為包含氧化矽。
該第二鈍化層307係沉積於該第一鈍化層306上方之一第二矽化合物層,其具有良好的阻水、阻氣性質。該第二矽化合物層較佳為包含氮化矽─因為氮化矽具有大於氧化矽之密度,可產生較佳之阻水、阻氣效果。
該樹脂層308係沉積於該源電極304a、該第二鈍化層307、及該汲電極304b上方之一不透明樹脂層─其顏色較佳為黑色,用以形成一保護層,以防止光、水分或塵埃之入侵。
依前述之說明,本發明進一步提出一金屬氧化物半導體結構之製造方法,其具有以下步驟:在一基板上方沉積一閘電極(步驟a);在該閘電極及該基板上方沉積一閘絕緣層(步驟b);在該閘絕緣層上方沉積一IGZO層,其中該IGZO層係充作一通道(步驟c);在該IGZO層之一側沉積一源電極(步驟d);在該IGZO層之另一側沉積一汲電極(步驟e);在該源電極、該IGZO層、及該汲電極上方沉積一第一鈍化層(步驟f);在該第一鈍化層上方沉積一第二鈍化層(步驟g);以及在該源電極、該第二鈍化層、及該汲電極上方沉積一不透明樹脂層(步驟h)。
在步驟a,該基板之材質係包含玻璃或軟性塑膠,而經沉積之所述閘電極較佳為一不透明金屬材質─例如(但不限於)Mo/Cr合金或Al/Nd合金。
在步驟b,經沉積之所述閘絕緣層中間具有一上凸區域且所述絕緣層係包含氧化矽或氮化矽。
在步驟c,經沉積之所述IGZO層係一n型半導體層,其中間具有一上凸區域。
在步驟d,經沉積之所述源電極係呈一階梯狀,且其材質較佳為一不透明金屬材質─例如(但不限於)Mo/Cr合金或Al/Nd合金。
在步驟e,經沉積之所述汲電極係呈一階梯狀,且其材質較佳為一不透明金屬材質─例如(但不限於)Mo/Cr合金或Al/Nd合金。
在步驟f,經沉積之所述第一鈍化層其中間具有一下凹區域且其較佳為包含氧化矽。
在步驟g,經沉積之所述第二鈍化層其中間具有一下凹區域且其較佳為包含氮化矽。
在步驟h,經沉積之所述不透明樹脂層其顏色較佳為黑色。
依前述之說明,本發明進一步提出另一金屬氧化物半導體結構之製造方法,其具有以下步驟:在一基板上方沉積一閘電極(步驟a);在該閘電極及該基板上方沉積一閘絕緣層(步驟b);在該閘絕緣層之一側沉積一源電極(步驟c);在該閘絕緣層之另一側沉積一汲電極(步驟d);在該源電極、該閘絕緣層、及該汲電極上方沉積一IGZO層,其中該IGZO層係充作一通道(步驟e);在該源電極、該IGZO層、及該汲電極上方沉積一第一鈍化層(步驟f);在該第一鈍化層上方沉積一第二鈍化層(步驟g);以及在該源電極、該第二鈍化層、及該汲電極上方沉積一不透明樹脂層(步驟h)。
在步驟a,該基板之材質係包含玻璃或軟性塑膠,而經沉積之所述閘電極較佳為一不透明金屬材質─例如(但不限於)Mo/Cr合金或Al/Nd合金。
在步驟b,經沉積之所述閘絕緣層中間具有一上凸區域且所述閘絕緣層係包含氧化矽或氮化矽。
在步驟c,經沉積之所述源電極係呈一階梯狀,且其材質較佳為一不透明金屬材質─例如(但不限於)Mo/Cr合金或Al/Nd合金。
在步驟d,經沉積之所述汲電極係呈一階梯狀,且其材質較佳為一不透明金屬材質─例如(但不限於)Mo/Cr合金或Al/Nd合金。
在步驟e,經沉積之所述IGZO層係一n型半導體層,其中間具有一下凹區域。
在步驟f,經沉積之所述第一鈍化層其較佳為包含氧化矽。
在步驟g,經沉積之所述第二鈍化層其較佳為包含氮化矽。
在步驟h,經沉積之所述不透明樹脂層其顏色較佳為黑色。
本發明因其新穎之設計而具有以下之優點:
1.所述之不透明樹脂層可防止光線照射所述之IGZO層,從而降低光漏電流。
2.所述之第一鈍化層具有良好的電氣絕緣特性,有助於降低通道之漏電流。
3.所述之第二鈍化層具有良好的阻水、阻氣特性,有助於防止所述IGZO層之劣化。
綜上所述,本發明之金屬氧化物半導體結構可為其IGZO層提供遮光、阻水、及阻氣之多重保護,以降低漏電流,故本發明確已改進習知薄膜電晶體之缺失。
本案所揭示者,乃較佳實施例,舉凡局部之變更或修飾而源於本案之技術思想而為熟習該項技藝之人所易於推知者,俱不脫本案之專利權範疇。
綜上所陳,本案無論就目的、手段與功效,在在顯示其迥異於習知之技術特徵,且其首先發明合於實用,亦在在符合發明之專利要件,懇請 貴審查委員明察,並祈早日賜予專利,俾嘉惠社會,實感德便。
100...薄膜電晶體結構
101...玻璃基板
102、202、302...閘電極
103、203、303...閘絕緣層
104、204、305...IGZO層
105a、205a、304a...源電極
105b、205b、304b...汲電極
106...鈍化層
107...樹脂層
200、300...金屬氧化物半導體結構
201、301...基板
206、306...第一鈍化層
207、307...第二鈍化層
208、308...不透明樹脂層
圖1繪示一習知薄膜電晶體結構之剖面圖。
圖2繪示圖1薄膜電晶體結構之光漏電流效應。
圖3繪示圖1薄膜電晶體結構之漏電流劣化效應。
圖4繪示本發明金屬氧化物半導體結構一較佳實施例之剖面圖。
圖5繪示本發明金屬氧化物半導體結構另一較佳實施例之剖面圖。
202...閘電極
203...閘絕緣層
204...IGZO層
205a...源電極
205b...汲電極
200...金屬氧化物半導體結構
201...基板
206...第一鈍化層
207...第二鈍化層
208...不透明樹脂層

Claims (24)

  1. 一種金屬氧化物半導體結構,其具有:一基板;一閘電極,其係沉積於該基板上方之一金屬導體,用以與一閘極驅動信號耦接;一閘絕緣層,其係沉積於該閘電極及該基板上方之一絕緣層;一IGZO層,其係沉積於該閘絕緣層上方之一銦鎵錫氧化物層,用以充作一通道;一源電極,其係沉積於該IGZO層一側之一金屬導體,用以與一源極驅動信號耦接;一汲電極,其係沉積於該IGZO層另一側之一金屬導體,用以與一畫素電極耦接;一第一鈍化層,其係沉積於該源電極、該IGZO層、及該汲電極上方之一第一矽化合物層;一第二鈍化層,其係沉積於該第一鈍化層上方之一第二矽化合物層;以及一樹脂層,其係沉積於該源電極、該第二鈍化層、及該汲電極上方之一不透明樹脂層。
  2. 如申請專利範圍第1項所述之金屬氧化物半導體結構,其中該基板包含玻璃或軟性塑膠。
  3. 如申請專利範圍第2項所述之金屬氧化物半導體結構,其中該閘電極包含Mo/Cr合金或Al/Nd合金。
  4. 如申請專利範圍第3項所述之金屬氧化物半導體結構,其中該閘絕緣層具有一上凸區域且其包含氧化矽或氮化矽。
  5. 如申請專利範圍第4項所述之金屬氧化物半導體結構,其中該IGZO層具有一上凸區域。
  6. 如申請專利範圍第5項所述之金屬氧化物半導體結構,其中該源電極係呈一階梯狀且其包含Mo/Cr合金或Al/Nd合金。
  7. 如申請專利範圍第6項所述之金屬氧化物半導體結構,其中該汲電極係呈一階梯狀且其包含Mo/Cr合金或Al/Nd合金。
  8. 如申請專利範圍第7項所述之金屬氧化物半導體結構,其中該第一鈍化層具有一下凹區域且所述之第一矽化合物層包含氧化矽。
  9. 如申請專利範圍第8項所述之金屬氧化物半導體結構,其中該第二鈍化層具有一下凹區域且所述之第二矽化合物層包含氮化矽。
  10. 如申請專利範圍第9項所述之金屬氧化物半導體結構,其中該樹脂層之顏色為黑色。
  11. 如申請專利範圍第4項所述之金屬氧化物半導體結構,其中該IGZO層具有一下凹區域。
  12. 一種金屬氧化物半導體結構之製造方法,其具有以下步驟:在一基板上方沉積一閘電極;在該閘電極及該基板上方沉積一閘絕緣層;在該閘絕緣層上方沉積一IGZO層,其中該IGZO層係充作一通道;在該IGZO層之一側沉積一源電極;在該IGZO層之另一側沉積一汲電極;在該源電極、該IGZO層、及該汲電極上方沉積一第一鈍化層;在該第一鈍化層上方沉積一第二鈍化層;以及在該源電極、該第二鈍化層、及該汲電極上方沉積一不透明樹脂層。
  13. 如申請專利範圍第12項所述之金屬氧化物半導體結構之製造方法,其中所述之基板包含玻璃或軟性塑膠,且所述之閘電極包含Mo/Cr合金或Al/Nd合金。
  14. 如申請專利範圍第13項所述之金屬氧化物半導體結構之製造方法,其中所述之閘絕緣層中間具有一上凸區域且所述之閘絕緣層係包含氧化矽或氮化矽。
  15. 如申請專利範圍第14項所述之金屬氧化物半導體結構之製造方法,其中所述之IGZO層具有一上凸區域。
  16. 如申請專利範圍第15項所述之金屬氧化物半導體結構之製造方法,其中所述之源電極係呈一階梯狀且其包含Mo/Cr合金或Al/Nd合金。
  17. 如申請專利範圍第16項所述之金屬氧化物半導體結構之製造方法,其中所述之汲電極係呈一階梯狀且其包含Mo/Cr合金或Al/Nd合金。
  18. 如申請專利範圍第17項所述之金屬氧化物半導體結構之製造方法,其中所述之第一鈍化層具有一下凹區域且其包含氧化矽。
  19. 如申請專利範圍第18項所述之金屬氧化物半導體結構之製造方法,其中所述之第二鈍化層具有一下凹區域且其包含氮化矽。
  20. 如申請專利範圍第19項所述之金屬氧化物半導體結構之製造方法,其中所述之不透明樹脂層其顏色為黑色。
  21. 一種金屬氧化物半導體結構之製造方法,其具有以下步驟:在一基板上方沉積一閘電極;在該閘電極及該基板上方沉積一閘絕緣層;在該閘絕緣層之一側沉積一源電極;在該閘絕緣層之另一側沉積一汲電極;在該源電極、該閘絕緣層、及該汲電極上方沉積一IGZO層,其中該IGZO層係充作一通道;在該源電極、該IGZO層、及該汲電極上方沉積一第一鈍化層;在該第一鈍化層上方沉積一第二鈍化層;以及在該源電極、該第二鈍化層、及該汲電極上方沉積一不透明樹脂層。
  22. 如申請專利範圍第21項所述之金屬氧化物半導體結構之製造方法,其中所述之第一鈍化層包含氧化矽。
  23. 如申請專利範圍第22項所述之金屬氧化物半導體結構之製造方法,其中所述之第二鈍化層包含氮化矽。
  24. 如申請專利範圍第23項所述之金屬氧化物半導體結構之製造方法,其中所述之不透明樹脂層其顏色為黑色。
TW100101206A 2011-01-13 2011-01-13 Metal oxide semiconductor structure and manufacturing method thereof TWI487108B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100101206A TWI487108B (zh) 2011-01-13 2011-01-13 Metal oxide semiconductor structure and manufacturing method thereof
US13/101,983 US9006730B2 (en) 2011-01-13 2011-05-05 Metal oxide semiconductor structure and production method thereof
US14/644,985 US9595486B2 (en) 2011-01-13 2015-03-11 Metal oxide semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100101206A TWI487108B (zh) 2011-01-13 2011-01-13 Metal oxide semiconductor structure and manufacturing method thereof

Publications (2)

Publication Number Publication Date
TW201230334A TW201230334A (en) 2012-07-16
TWI487108B true TWI487108B (zh) 2015-06-01

Family

ID=46490105

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100101206A TWI487108B (zh) 2011-01-13 2011-01-13 Metal oxide semiconductor structure and manufacturing method thereof

Country Status (2)

Country Link
US (2) US9006730B2 (zh)
TW (1) TWI487108B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI487108B (zh) * 2011-01-13 2015-06-01 Prime View Int Co Ltd Metal oxide semiconductor structure and manufacturing method thereof
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
CN104282567B (zh) 2013-07-05 2017-05-03 上海和辉光电有限公司 制造igzo层和tft的方法
US20150102345A1 (en) * 2013-10-11 2015-04-16 E Ink Holdings Inc. Active device and manufacturing method thereof
CN104766877B (zh) * 2015-04-10 2017-11-28 京东方科技集团股份有限公司 阵列基板、阵列基板的制造方法及显示装置
US10103269B2 (en) * 2015-05-08 2018-10-16 Lg Chem, Ltd. Thin-film transistor substrate having a light reflection reduction layer and display device comprising same
CN107369716B (zh) 2017-07-17 2021-02-12 京东方科技集团股份有限公司 薄膜晶体管及制作方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926702A (en) * 1996-04-16 1999-07-20 Lg Electronics, Inc. Method of fabricating TFT array substrate
US20100110623A1 (en) * 2008-10-31 2010-05-06 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and display device
US20100163865A1 (en) * 2008-12-25 2010-07-01 Semiconductor Energy Laboratory Co., Ltd Display device and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112004000955T5 (de) * 2003-06-06 2006-04-20 Sharp K.K. Optischer Sender
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5305730B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
TWI487108B (zh) * 2011-01-13 2015-06-01 Prime View Int Co Ltd Metal oxide semiconductor structure and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926702A (en) * 1996-04-16 1999-07-20 Lg Electronics, Inc. Method of fabricating TFT array substrate
US20100110623A1 (en) * 2008-10-31 2010-05-06 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and display device
US20100163865A1 (en) * 2008-12-25 2010-07-01 Semiconductor Energy Laboratory Co., Ltd Display device and manufacturing method thereof

Also Published As

Publication number Publication date
TW201230334A (en) 2012-07-16
US20150187672A1 (en) 2015-07-02
US9595486B2 (en) 2017-03-14
US20120181532A1 (en) 2012-07-19
US9006730B2 (en) 2015-04-14

Similar Documents

Publication Publication Date Title
TWI487108B (zh) Metal oxide semiconductor structure and manufacturing method thereof
KR101976133B1 (ko) 표시 장치
JP6320840B2 (ja) 半導体装置
US9190524B2 (en) Thin film transistor substrate, method for producing the same, and display device
JP5128792B2 (ja) 薄膜トランジスタの製法
CN101740636B (zh) 薄膜晶体管和显示装置
US20150108477A1 (en) Thin film transistor with protective film having oxygen transmission and disturbance films and method of manufacturing same
JP6495612B2 (ja) 表示装置
JP2020532876A (ja) Tft基板とその製造方法、及びoledパネルの製造方法
KR20120063809A (ko) 박막 트랜지스터 표시판
TW201349506A (zh) 半導體裝置及其製造方法
TWI478344B (zh) 電晶體與其製造方法
WO2014040305A1 (zh) 薄膜晶体管主动装置
US9570624B2 (en) Thin film transistor and method for fabricating the same
WO2013115051A1 (ja) 半導体装置およびその製造方法
KR20090065644A (ko) 박막 트랜지스터, 이의 제조방법, 이를 갖는 박막트랜지스터 기판 및 이를 갖는 표시장치
KR20110080118A (ko) 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법
JP2019036615A (ja) 表示装置および表示装置の製造方法
TWI422035B (zh) 半導體元件結構及其製造方法
CN102610652A (zh) 金属氧化物半导体结构及其制造方法
US20180190823A1 (en) Semiconductor device and manufacturing method of semiconductor device
TW201534746A (zh) 鈍化層之製造方法
TWI532188B (zh) 半導體裝置及其製造方法
CN101789449B (zh) 半导体组件结构及其制造方法
CN111584639B (zh) 薄膜晶体管基板及薄膜晶体管基板的制备方法