TWI532188B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI532188B
TWI532188B TW102121607A TW102121607A TWI532188B TW I532188 B TWI532188 B TW I532188B TW 102121607 A TW102121607 A TW 102121607A TW 102121607 A TW102121607 A TW 102121607A TW I532188 B TWI532188 B TW I532188B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
transparent
insulating layer
oxide semiconductor
Prior art date
Application number
TW102121607A
Other languages
English (en)
Other versions
TW201413976A (zh
Inventor
內田誠一
宮本忠芳
小川康行
高丸泰
伊東一篤
松尾拓哉
森重恭
Original Assignee
夏普股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 夏普股份有限公司 filed Critical 夏普股份有限公司
Publication of TW201413976A publication Critical patent/TW201413976A/zh
Application granted granted Critical
Publication of TWI532188B publication Critical patent/TWI532188B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)

Description

半導體裝置及其製造方法
本發明係關於一種使用氧化物半導體形成之半導體裝置及其製造方法，尤其係關於一種液晶顯示裝置或有機EL(Electroluminescence，電致發光)顯示裝置之主動矩陣基板及其製造方法。此處，半導體裝置包含主動矩陣基板或具備其之顯示裝置。
使用於液晶顯示裝置等之主動矩陣基板係針對每個像素具備有薄膜電晶體(Thin Film Transistor；以下稱作「TFT」)等開關元件。將具備TFT作為開關元件之主動矩陣基板稱作TFT基板。
作為TFT，先前以來，已廣泛使用以非晶矽膜為活性層之TFT(以下稱作「非晶矽TFT」)或以多晶矽膜為活性層之TFT(以下稱作「多晶矽TFT」)。
近年來，提出有取代非晶矽或多晶矽，而使用氧化物半導體作為TFT之活性層之材料。將如此之TFT稱作「氧化物半導體TFT」。氧化物半導體具有較非晶矽更高之遷移率。因此，氧化物半導體TFT可較非晶矽TFT更高速地動作。又，氧化物半導體膜可以較多晶矽膜更簡便之製程形成。
專利文獻1中揭示有一種具備氧化物半導體TFT之TFT基板之製造方法。根據專利文獻1所揭示之製造方法，藉由使氧化物半導體層之 一部分低電阻化而形成像素電極，可削減TFT基板之製造步驟數。
近年來，隨著液晶顯示裝置等之高精細化發展，像素開口率之降低成為問題。再者，所謂像素開口率係指像素(例如，於透射型液晶顯示裝置中，使有助於顯示之光透射之區域)佔據顯示區域之面積比率，以下僅稱為「開口率」。
尤其，行動用途之中小型之透射型液晶顯示裝置因顯示區域之面積較小，故當然各個像素之面積亦較小，由高精細化所致之開口率之降低變得顯著。又，若行動用途之液晶顯示裝置之開口率降低，則為獲得所期望之亮度，需增加背光源之亮度，從而亦會產生導致消耗電力增加之問題。
雖為獲得較高之開口率，只要縮小設置於每個像素之TFT或輔助電容等由不透明材料形成之元件所佔據之面積即可，但，當然，TFT或輔助電容具有為發揮其功能而需要之最低限度之尺寸。若使用氧化物半導體TFT作為TFT，則較使用非晶矽TFT之情形，可獲得能夠使TFT小型化之優勢。再者，輔助電容係為保持施加至像素之液晶層(就電性方面而言，稱作「液晶電容」)之電壓而相對於液晶電容電性地並列設置之電容，一般而言，係以輔助電容之至少一部分與像素重疊之方式形成。
先前技術文獻 專利文獻
專利文獻1：日本專利特開2011-91279號公報
然而，對於高開口率化之要求強烈，僅使用氧化物半導體TFT無法滿足其要求。又，顯示裝置之廉價化亦在不斷推進，從而亦要求開發廉價地製造高精細化且高開口率之顯示裝置之技術。
因此，本發明之實施形態之主要目的在於提供一種可以簡便之製程進行製造，且可實現較先前更高精細且高開口率之顯示裝置之TFT基板及其製造方法。
本發明之實施形態之半導體裝置具有基板、形成於上述基板上之薄膜電晶體及第1透明電極；上述薄膜電晶體具有：閘極電極，其形成於上述基板上；第1絕緣層，其形成於上述閘極電極上；氧化物半導體層，其形成於上述第1絕緣層之上；以及源極電極及汲極電極，其等電性連接於上述氧化物半導體層；上述半導體裝置進而具有：形成於上述基板上、由與上述閘極電極相同之導電膜形成之閘極連接層或由與上述第1透明電極相同之導電膜形成之透明連接層；形成於上述第1絕緣層上且包含至少一個導體區域之氧化物層；及形成於上述氧化物層上、由與上述源極電極相同之導電膜形成之源極連接層；上述源極連接層係經由上述至少一個導體區域而與上述閘極連接層或上述透明連接層電性連接。
於一實施形態中，上述導體區域含有較上述氧化物半導體層更高濃度之雜質。
於一實施形態中，上述半導體裝置進而具有第2透明電極，該第2透明電極係以經由上述第1絕緣層而與上述第1透明電極之一部分重疊之方式形成；上述氧化物半導體層、上述氧化物層及上述第2透明電極係由相同之氧化物膜形成。
於一實施形態中，上述氧化物膜包含In、Ga及Zn。
於一實施形態中，上述第2透明電極上形成上述汲極電極，上述第2透明電極與上述汲極電極直接相接。
於一實施形態中，上述半導體裝置進而具有形成於上述閘極電極與上述基板之間的第2絕緣層，上述第2絕緣層形成於上述第1透明 電極上。
於一實施形態中，上述半導體裝置進而具有形成於上述閘極電極上之第2絕緣層，上述第1透明電極形成於上述第2絕緣層上。
本發明之實施形態之半導體裝置之製造方法包含：步驟(a)，其準備基板；步驟(b)，其係於上述基板上，由相同之第1導電膜形成閘極電極及閘極連接層、及由相同之透明導電膜形成第1透明電極及透明連接層；步驟(c)，其係於上述閘極電極及上述第1透明電極上形成第1絕緣層；步驟(d)，其係於上述第1絕緣層上形成氧化物半導體膜；步驟(e)，其係於上述氧化物半導體膜上形成第2導電膜，由上述氧化物半導體膜形成相互分離之第1及第2氧化物半導體膜，且由上述第2導電膜形成源極電極、汲極電極及源極連接層；步驟(f)，其係藉由進行使上述第2氧化物半導體膜之一部分低電阻化之低電阻化處理，而形成包含導體區域之氧化物層，且形成包含上述第1氧化物半導體膜中未藉由上述低電阻化處理予以低電阻化之部分之氧化物半導體層之步驟，且上述源極連接層係經由上述導體區域而與上述閘極連接層或上述透明連接層電性連接。
於一實施形態中，上述步驟(f)包含步驟(f1)，該步驟(f1)係藉由對上述第1氧化物半導體膜之一部分進行上述低電阻化處理，而形成第2透明電極之步驟，且上述第2透明電極之至少一部分經由上述第1絕緣層而與上述第1透明電極重疊。
於一實施形態中，上述步驟(f)包含對上述第1及第2氧化物半導體膜注入雜質之步驟。
於一實施形態中，上述步驟(b)包含在上述基板上形成上述第1透明電極並在上述第1透明電極上形成第2絕緣層之步驟；及在上述第2絕緣層上形成上述閘極電極之步驟。
於一實施形態中，上述步驟(b)包含在上述基板上形成上述閘極 電極並在上述閘極電極上形成第2絕緣層之步驟；及在上述第2絕緣層上形成上述第1透明電極之步驟。
根據本發明之實施形態，可提供一種可以簡便之製程進行製造，且可實現較先前更高精細且高開口率之顯示裝置之TFT基板及其製造方法。
1‧‧‧基板
2‧‧‧透明電極
2a‧‧‧透明連接層
3‧‧‧閘極電極
3a‧‧‧閘極連接層
3b‧‧‧閘極連接層
3'‧‧‧閘極配線
4‧‧‧絕緣層
4a‧‧‧絕緣層
4b‧‧‧絕緣層
4c‧‧‧絕緣層
4u‧‧‧開口部
5‧‧‧氧化物半導體層
5a‧‧‧導體區域
5b‧‧‧導體區域
5i‧‧‧第1氧化物半導體膜
5ii‧‧‧第2氧化物半導體膜
5z‧‧‧氧化物層
6‧‧‧源極配線
6a‧‧‧源極連接層
6au‧‧‧開口部
6b‧‧‧源極連接層
6d‧‧‧汲極電極
6s‧‧‧源極電極
7‧‧‧透明電極
8‧‧‧保護層
10A‧‧‧薄膜電晶體
20‧‧‧端子部
20A‧‧‧端子部
100A‧‧‧TFT基板
100B‧‧‧TFT基板
110‧‧‧顯示區域
120‧‧‧驅動電路區域
CH‧‧‧接觸孔
CH1‧‧‧接觸孔
CH2‧‧‧接觸孔
L‧‧‧低電阻化處理
圖1(a)係本發明之實施形態之TFT基板100A之模式性俯視圖；(b)係沿著(a)之A-A'線之TFT基板100A之模式性俯視圖。
圖2(a)係說明閘極連接層3a或透明連接層2a與源極連接層6a之連接構造之模式性俯視圖；(b)係沿著(a)之B-B'線之模式性剖面圖。
圖3係TFT基板100A之模式性俯視圖。
圖4(a)係說明閘極連接層3a或透明連接層2a與源極連接層6a之另一連接構造之模式性俯視圖；(b)係沿著(a)之B-B'線之模式性剖面圖。
圖5係沿著圖1(a)之C-C'線之端子部20A之模式性剖面圖。
圖6(a1)~(c1)、(a2)~(c2)及(a3)~(c3)分別係說明本發明之實施形態之TFT基板100A之製造方法的模式性剖面圖。
圖7(a1)~(c1)、(a2)~(c2)及(a3)~(c3)分別係說明TFT基板100A之製造方法之模式性剖面圖。
圖8(a1)、(b1)、(a2)、(b2)、(a3)及(b3)分別係說明TFT基板100A之製造方法之模式性剖面圖。
圖9係本發明之另一實施形態之TFT基板100B之模式性剖面圖。
圖10(a)~(c)分別係說明TFT基板100B之製造方法之模式性剖面圖。
以下，一面參照圖式，一面說明本發明之實施形態之半導體裝置。本實施形態之半導體裝置具備具有包含氧化物半導體之活性層之薄膜電晶體(氧化物半導體TFT)。再者，本實施形態之半導體裝置只要具備氧化物半導體TFT即可，廣泛包含主動矩陣基板、各種顯示裝置、及電子機器等。
此處，以使用於液晶顯示裝置之氧化物半導體TFT為例說明本發明之實施形態之半導體裝置。再者，因以下說明之TFT基板具有與國際申請案PCT/2013/051417所揭示之TFT基板共用之部分，故，作為參考，將國際申請案PCT/2013/051417之揭示內容全部引用於本說明書中。
圖1(a)及圖3係本實施形態之半導體裝置(TFT基板)100A的模式性俯視圖；圖1(b)係沿著圖1(a)之A-A'線之TFT基板100A之模式性剖面圖。圖2(a)係對透明連接層2a或閘極連接層3a與源極連接層6a之電性連接進行說明之模式性俯視圖；圖2(b)係沿著圖2(a)之B-B'線之模式性剖面圖。
如圖1(a)及圖1(b)所示，TFT基板100A係具有基板1、形成於基板1上之薄膜電晶體(TFT)10A及透明電極2之半導體裝置。TFT10A具有：閘極電極3，其形成於基板1上；絕緣層(閘極絕緣層)4，其形成於閘極電極3上；氧化物半導體層5，其形成於絕緣層4上；以及源極電極6s及汲極電極6d，其等與氧化物半導體層5電性連接。
如圖2(a)及圖2(b)所示，TFT基板100A進而具有形成於基板1上、由與閘極電極3相同之導電膜形成之閘極連接層3a或由與透明電極2相同之導電膜形成之透明連接層2a；形成於絕緣層4上且包含至少一個導體區域5a之氧化物層5z；形成於氧化物層5z上、由與源極電極6s相同之導電膜形成之源極連接層6a。源極連接層6a係經由上述至少一個導體區域5a而與閘極連接層3a或透明連接層2a電性連接。
雖詳細內容於下文敍述，但TFT基板100A係以簡便之製造方法製造，將源極連接層6a與閘極連接層3a或透明連接層2a經由導體區域5a而電性連接。藉此，如圖3所示，於基板1中有助於顯示之顯示區域110形成TFT10A，於位於顯示區域110之周邊之驅動電路區域120形成源極連接層6a、閘極連接層3a或透明連接層2a，可在同一基板1上一體地形成有助於顯示之像素電路與使像素電路驅動之驅動電路，可實現高精細之顯示裝置。
如圖2(a)及圖2(b)顯示，於閘極連接層3a或透明連接層2a上形成絕緣層4，在形成於絕緣層4之接觸孔CH內，導體區域5a與閘極連接層3a或透明連接層2a電性連接。進而，於導體區域5a上形成有源極連接層6a，導體區域5a與源極連接層6a電性連接。源極連接層6a並未形成於接觸孔CH內。於源極連接層6a上形成有保護層8。又，形成於閘極連接層3a或透明連接層2a上之絕緣層亦存在具有絕緣層4以外之絕緣層之情形。進而，雖詳細內容於下文敍述，但，導體區域5a可含有較氧化物半導體層5更高濃度之雜質(例如B(硼))。
又，亦可採用如圖4所示之連接構造，以取代圖2(a)及圖2(b)所示之閘極連接層3a或透明連接層2a與源極連接層6a之連接構造。
圖4(a)係對透明連接層2a或閘極連接層3a與源極連接層6a之電性連接進行說明之模式性俯視圖；圖4(b)係沿著圖4(a)之B-B'線之模式性剖面圖。
圖4所示之透明連接層2a或閘極連接層3a與源極連接層6a之連接構造與圖3所示之連接構造不同處在於，在接觸孔CH內，導體區域5a與源極連接層6a之一部分電性連接。
更具體而言，於接觸孔CH內形成源極連接層6a之一部分，形成於接觸孔CH內之導體區域5a與源極連接層6a之一部分電性連接。
如圖1(a)及圖1(b)所示，TFT基板100A進而具有透明電極7，該透 明電極7係以經由絕緣層4與透明電極2之一部分重疊之方式形成。氧化物半導體層5、氧化物層5z及透明電極7係由相同之氧化物膜(例如包含In(銦)、Ga(鎵)及Zn(鋅)之In-Ga-Zn-O系半導體膜)形成。
於TFT基板100A中，藉由使透明電極2之至少一部分經由絕緣層4與透明電極7重疊而形成有輔助電容。因此，因TFT基板100A所具有之輔助電容為透明(因使可見光透射)，故不會使開口率降低。因此，TFT基板100A相較於如先前般具備具有使用金屬膜(閘極金屬層或源極金屬層)形成之不透明之電極之輔助電容之TFT基板，可具有更高之開口率。又，由於不會因輔助電容導致開口率降低，故亦可獲得能夠根據需要而增加輔助電容之電容值(輔助電容之面積)之優勢。
進而，於透明電極7上形成汲極電極6d，透明電極7較佳為與汲極電極6d直接接觸。若採用如此之構造，則可將透明電極7形成至汲極電極6d之大致端部，故TFT基板100A可具有較專利文獻1所揭示之TFT基板更高之開口率。
於源極電極6s及汲極電極6d上形成有保護層8。
TFT基板100A中，如圖1(b)所示，於基板1上形成有透明電極2，於透明電極2上形成有絕緣層4a，於絕緣層4a上形成有閘極電極3。
接著，一面參照圖5，一面說明TFT基板100A所具有之端子部20A。圖5係沿著圖1(a)之C-C'線之端子部20A之模式性剖面圖。
TFT基板100A具有複數個端子部20A。藉由使端子部20A與例如外部電路之端子(例如軟性端子)電性連接，而使外部電路與TFT10A電性連接。
端子部20A具有閘極連接層3b、形成於閘極連接層3b上之包含至少一個導體區域5b之氧化物層5z、及形成於氧化物層5z上之源極連接層6b；源極連接層6b經由導體區域5b與閘極連接層3b電性連接。
具有如此之構成之端子部20A可將例如軟性端子與源極連接層6b 之電性接觸面積增大與形成有導體區域5b相應之量，而降低接觸電阻。進而，因以覆蓋閘極連接層3b之方式形成有氧化物層5z，故可防止閘極連接層3b腐蝕。
端子部20A具有形成於閘極連接層3b上之絕緣層4。於絕緣層4形成有開口部4u。在開口部4u內，導體區域5b與閘極連接層3b電性連接。進而，源極連接層6b與導體區域5b電性連接，結果，源極連接層6b經由導體區域5b與閘極連接層3b電性連接。導體區域5b亦可含有較氧化物半導體層5更高濃度之雜質(例如B(硼))。於源極連接層6b上形成有保護層8。
接著，詳細說明TFT基板100A之各構成要素。
基板1典型為透明基板，例如玻璃基板。除玻璃基板之外，亦可使用塑膠基板。塑膠基板包含由熱硬化性樹脂或熱塑性樹脂形成之基板，進而包含該等樹脂與無機纖維(例如玻璃纖維、玻璃纖維之不織布)之複合基板。作為具有耐熱性之樹脂材料，可例示聚對苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)、聚醚碸(PES)、丙烯酸系樹脂、及聚醯亞胺樹脂。又，於使用於反射型液晶顯示裝置之情形時，作為基板1，亦可使用矽基板。
透明電極2及透明連接層2a係由透明導電膜(例如ITO(Indium Tin Oxide)、氧化銦錫或IZO膜)形成。較佳為，透明電極2及透明連接層2a之厚度分別為例如約20nm以上且約200nm以下。透明電極2及透明連接層2a之厚度分別為例如約100nm。
閘極電極3電性連接於閘極配線3'。閘極電極3、閘極連接層3a及3b以及閘極配線3'例如具有上層為W(鎢)層、下層為TaN(氮化鉭)層之積層構造。除此之外，閘極電極3、閘極連接層3a及3b以及閘極配線3'亦可具有由Mo(鉬)/Al(鋁)/Mo形成之積層構造，亦可具有單層構造、雙層構造、4層以上之積層構造。進而，閘極電極3、閘極連接層 3a及3b以及閘極配線3'亦可由選自Cu(銅)、Al、Cr(鉻)、Ta(鉭)、Ti(鈦)、Mo及W之元素，或以該等元素為成分之合金或金屬氮化物等形成。較佳為，閘極電極3、閘極連接層3a及閘極配線3'之厚度分別為約50nm以上且600nm以下。閘極電極3、閘極連接層3a及3b以及閘極配線3'之厚度分別為例如約420nm。
絕緣層(閘極絕緣層)4具有絕緣層4b與絕緣層4c。絕緣層4c較佳為包含氧化物絕緣層，氧化物絕緣層較佳為與氧化物半導體層5直接接觸。若氧化物絕緣層與氧化物半導體層5直接接觸，則氧化物絕緣層中所含之氧被供給至氧化物半導體層5，從而可防止氧化物半導體層5之因氧缺失引起之半導體特性之劣化。絕緣層4c為例如SiO2(氧化矽)層。絕緣層4a及絕緣層4b為例如SiNx(氮化矽)層。在本實施形態中，絕緣層4a之厚度為約100nm。絕緣層4b之厚度為約325nm，絕緣層4c之厚度為約50nm，閘極絕緣層4之厚度為約375nm。作為絕緣層4a及閘極絕緣層4，可使用由例如SiO2(氧化矽)、SiNx(氮化矽)、SiOxNy(氧氮化矽，x>y)、SiNxOy(氮氧化矽，x>y)、Al2O3(氧化鋁)或氧化鉭(Ta2O5)形成之單層或積層。閘極絕緣層4之厚度為例如約50nm以上且600nm以下。再者，為防止來自基板1之雜質等之擴散，絕緣層4a及絕緣層4b較佳為由SiNx或SiNxOy(氮氧化矽，x>y)形成。自防止氧化物半導體層5之半導體特性之劣化之觀點而言，絕緣層4c較佳為由SiO2或SiOxNy(氧氮化矽，x>y)形成。進而，為了以較低之溫度形成閘極漏電流較少之緻密之閘極絕緣層4，可一面利用Ar(氬氣)等稀有氣體一面形成閘極絕緣層4。
氧化物半導體層5及氧化物層5z係以例如1：1：1之比率包含In(銦)、Ga(鎵)及Zn(鋅)之In-Ga-Zn-O系之氧化物層(以下簡略記作「In-Ga-Zn-O系氧化物層」。)。In、Ga及Zn之比率可適當選擇。再者，本說明書中，將In-Ga-Zn-O系氧化物中顯示半導體特性者簡略記 作In-Ga-Zn-O系半導體。
氧化物半導體層5亦可為In-Ga-Zn-O系半導體層。或，亦可取代In-Ga-Zn-O系半導體膜而使用其他氧化物半導體膜形成氧化物半導體層5。例如亦可使用Zn-O系半導體(ZnO)膜、In-Zn-O系半導體(IZO(註冊商標))膜、Zn-Ti-O系半導體(ZTO)膜、Cd-Ge-O系半導體膜、Cd-Pb-O系半導體膜、CdO(氧化鎘)、Mg-Zn-O系半導體膜等。進而，作為氧化物半導體層5，可使用添加有1族元素、13族元素、14族元素、15族元素及17族元素等中之一種或複數種雜質元素之ZnO之非晶質(Amorphous)狀態、多晶狀態或非晶狀態與多晶狀態混合存在之微晶狀態者、或未添加任何雜質元素者。氧化物半導體層5及氧化物層5z之厚度較佳為分別為例如約30nm以上且約100nm以下。氧化物半導體層5及氧化物層5z之厚度分別為例如約50nm。
源極電極6s與源極配線6電性連接。源極連接層6a形成為島狀。源極電極6s、汲極電極6d、源極配線6及源極連接層6a例如具有由Ti/Al/Ti形成之積層構造。此外，源極電極6s、汲極電極6d、源極配線6及源極連接層6a亦可具有由Mo/Al/Mo形成之積層構造，亦可具有單層構造、雙層構造或4層以上之積層構造。進而，源極電極6s、汲極電極6d、源極配線6及源極連接層6a亦可由選自Al、Cr、Ta、Ti、Mo及W之元素、或以該等元素為成分之合金或金屬氮化物等形成。源極電極6s、汲極電極6d、源極配線6及源極連接層6a之厚度較佳為分別為約50nm以上且600nm以下。源極電極6s、汲極電極6d、源極配線6及源極連接層6a之厚度分別為例如約350nm。
保護層8係以與氧化物半導體層5之通道區域接觸之方式形成。保護層8較佳為由氧化物(例如SiO2)形成。若保護層8由氧化物形成，則可如上述般防止氧化物半導體層5之因氧缺失而引起之半導體特性之劣化。除此之外，保護層8可由例如SiON(氧氮化矽、氮氧化矽)、 Al2O3或Ta2O5形成。保護層8之厚度較佳為例如約50nm以上且300nm以下。保護層8之厚度為例如約150nm。
透明電極7例如由In-Ga-Zn-O層形成。雖詳細內容於下文敍述，但，透明電極7、氧化物半導體層5及氧化物層5z係由相同之透明氧化物膜(例如In-Ga-Zn-O膜)形成。若由相同之氧化物膜形成透明電極7、氧化物半導體體層5及氧化物層5z，則可簡化製造過程並降低製造成本。透明電極7之厚度較佳為例如約20nm以上且約200nm以下。透明電極7之厚度為例如約50nm。
雖詳細內容於下文敍述，但，透明電極7含有較氧化物半導體層5更高濃度之p型雜質(例如B(硼))或n型雜質(例如P(磷))。
半導體裝置100A例如使用於Fringe Field Switching(FFS：邊緣電場切換)模式之液晶顯示裝置。
於TFT基板100A中，透明電極(共通電極)2位於較透明電極(像素電極)7更靠基板1側。藉此，TFT基板100A不僅可使用於上述FFS模式之液晶顯示裝置，亦可使用於各種液晶模式(例如TN(Twisted Nematic：扭轉向列)模式、VA(Vertical Alignment：垂直對準)模式之液晶顯示裝置。
接著，對TFT基板100A之製造方法之一例進行說明。
本發明之實施形態之半導體裝置(TFT基板)100A之製造方法包含：步驟(a)，其準備基板；步驟(b)，其係於基板1上，由相同之導電膜形成閘極電極3及閘極連接層3a、及由相同之透明導電膜形成透明電極2及透明連接層2a；以及步驟(c)，其係於閘極電極3及透明電極2上形成絕緣層4。進而，TFT基板100A之製造方法包含：步驟(d)，其係於絕緣層4上形成氧化物半導體膜；及步驟(e)，其係於氧化物半導體膜上形成導電膜，由氧化物半導體膜形成相互分離之第1及第2氧化物半導體膜5i及5ii，且由導電膜形成源極電極6s、汲極電極6d及源極 連接層6a。進而，TFT基板100A之製造方法包含步驟(f)，該步驟(f)係藉由進行使上述第2氧化物半導體膜5ii之一部分低電阻化之低電阻化處理L，而形成包含導體區域5a之氧化物層5z，且形成包含第1氧化物半導體膜5i中未藉由上述低電阻化處理L予以低電阻化之部分之氧化物半導體層5之步驟，且源極連接層6a係經由導體區域5a而與閘極連接層3a或透明連接層2a電性連接。
步驟(f)較佳為包含步驟(f1)，該步驟(f1)係藉由將氧化物半導體膜5i之一部分進行低電阻化處理L而形成透明電極7之步驟，且透明電極7之至少一部分經由絕緣層4與透明電極2重疊。
步驟(f)可包含對第1及第2氧化物半導體膜5i及5ii注入雜質之步驟。
因如此之半導體裝置之製造方法係經簡化之半導體裝置之製造方法，故可降低製造成本。
接著，一面參照圖6~圖8，一面詳細說明TFT基板100A之製造方法之一例。圖6~圖8分別說明本發明之實施形態之TFT基板100A之製造方法的模式性剖面圖。圖6~圖8中，(a1)~(c1)所示之圖係與圖1(b)對應之圖；(a2)~(c2)及(a3)~(c3)所示之圖係與圖2(b)對應之圖。
首先，如圖6(a1)及圖6(a3)所示，於基板1上由相同之透明導電膜形成透明電極2及透明連接層2a。透明電極2及透明連接層2a係分離形成且未電性連接。作為基板1，例如可使用玻璃基板等透明絕緣性之基板。透明電極2及透明連接層2a係以濺鍍法等公知之方法形成。透明電極2及透明連接層2a例如由ITO形成，其厚度為約100nm。圖6(a2)所示之區域保持基板1露出之狀態。
接著，如圖6(b1)~圖6(b3)所示，於透明電極2及透明連接層2a以及基板1上，利用CVD(Chemical Vapor deposition：化學氣相沈積)法等形成絕緣層4a。絕緣層4a例如由SiNx形成。絕緣層4a之厚度為約 100nm。
接著，如圖6(c1)及圖6(c2)所示，於絕緣層4a上形成閘極電極3及閘極連接層3a。閘極電極3及閘極連接層3a係藉由於以濺鍍法在絕緣層4a上形成導電膜後，利用光微影法進行導電膜之圖案化而形成。再者，自基板1之法線方向觀察時，閘極電極3與透明電極2並不重疊。閘極電極3及閘極連接層3a係分離形成。此處，作為導電膜，使用自基板1側依序具有TaN膜(厚度：約50nm)及W膜(厚度：約370nm)之雙層構造之積層膜。再者，作為導電膜，例如亦可使用Ti、Mo、Ta、W、Cu、Al或Cr等之單層膜、包含其等之積層膜、合金膜或該等之氮化金屬膜等。於圖6(c3)所示之區域，未形成閘極電極3及閘極連接層3a。
接著，如7(a1)~圖7(a3)所示，利用CVD法，以覆蓋閘極電極3及閘極連接層3a之方式形成絕緣層4b及絕緣層4c。此處，絕緣層4b由SiNx膜(厚度：約325nm)形成，絕緣層4c由SiO2膜(厚度：約50nm)形成。作為絕緣層4b及4c，例如可由SiO2、SiNx、SiOxNy(氧氮化矽，x>y)、SiNxOy(氮氧化矽，x>y)、Al2O3或Ta2O5形成。
接著，如圖7(b2)及圖7(b3)所示，以公知之方法於絕緣層4b及絕緣層4c形成接觸孔CH1及CH2。閘極連接層3a藉由接觸孔CH1而露出，透明連接層2a藉由接觸孔CH2而露出。
接著，如圖7(c1)~圖7(c3)所示，利用濺鍍法等於絕緣層4c上形成氧化物半導體膜。作為氧化物半導體膜，亦可使用In-Ga-Zn-O系半導體膜。氧化物半導體膜之厚度為例如約50nm。氧化物半導體膜之一部分於接觸孔CH1及CH2內分別與閘極連接層3a及透明連接層2a接觸。
接著，利用濺鍍法於氧化物半導體膜上形成用以形成下述源極電極6s、汲極電極6d及源極連接層6a等之導電膜(未圖示)。
接著，如圖7(c1)~圖7(c3)所示，利用使用半色調光罩之光微影蝕刻法、乾蝕刻法及灰化法，同時對該導電膜及氧化物半導體膜進行圖案化，由氧化物半導體膜形成相互分離之第1氧化物半導體膜5i與第2氧化物半導體膜5ii，且由導電膜形成源極電極6s、汲極電極6d及源極連接層6a。因可如此般利用1片光罩將源極電極6s等及氧化物半導體膜圖案化為所需之形狀，故可簡化製造過程，可降低製造成本。又，於源極連接層6a形成有露出第2氧化物半導體膜5ii之一部分之開口部6au。
源極電極6s、汲極電極6d及源極連接層6a例如具有Ti/Al/Ti之積層構造。下層之Ti層之厚度為約50nm、Al層之厚度為約200nm、上層之Ti層之厚度為約100nm。
接著，如圖8(a1)所示，以覆蓋第1氧化物半導體膜5i之通道區域之方式，利用CVD法及光微影法形成保護層8。保護層8例如由氧化物(例如SiO2)形成，其厚度為例如約150nm。又，較佳為，自基板1之法線方向觀察時，保護層8之端部不與汲極電極6d重疊。藉此，亦可對第1氧化物半導體膜5i中位於汲極電極6d之端部之部分進行下述低電阻化處理L。
進而，如圖8(a2)及圖8(a3)所示，保護層8亦形成於源極連接層6a上，保護層8之端部較佳為形成於源極連接層6a上。
接著，如圖8(a1)至圖8(a3)所示，對第1及第2氧化物半導體膜5i及5ii之一部分實施低電阻化處理L。第1及第2氧化物半導體膜5i及5ii中被源極電極6s、汲極電極6d、源極連接層6a及保護層8覆蓋之部分未進行低電阻化處理L。
藉由上述低電阻化處理L，如圖8(b1)所示，於第1氧化物半導體膜5i中被實施低電阻化處理L之部分形成透明電極7，於未被實施低電阻化處理L之部分形成氧化物半導體層5。同樣地，如圖8(b2)及圖 8(b3)所示，於由第2氧化物半導體膜5ii形成之氧化物層5z中被實施低電阻化處理L之部分形成導體區域5a，未被實施低電阻化處理L之部分作為半導體區域而殘留。藉由形成導體區域5a，源極連接層6a經由導體區域5a與透明連接層2a或閘極連接層3a電性連接。當然，被實施低電阻化處理L之部分之電阻較未被實施低電阻化處理L之部分之電阻更小。作為低電阻化處理L，可舉出例如電漿處理、或p型雜質(例如B(硼))或n型雜質(例如P(磷))之摻雜等。於使用雜質之摻雜作為低電阻化處理L之情形時，透明電極7(或導體區域5a)之雜質濃度大於氧化物半導體層5之雜質濃度。又，有因雜質之擴散，位於汲極電極6d下之第1氧化物半導體膜5i之一部分亦被低電阻化而成為透明電極7之一部分之情形。此外，作為低電阻化處理L，可舉出例如使用CVD裝置之氫電漿處理、使用蝕刻裝置之氬電漿處理、及在還原環境下進行之退火處理等。
接著，一面參照圖9一面說明本發明之實施形態之TFT基板100B。圖9係TFT基板100B之模式性剖面圖，其與圖1(b)之TFT基板100A之剖面圖對應。對與TFT基板100A共用之構成要素附加相同之參照符號並避免重複說明。再者，TFT基板100B亦具有圖2(a)及圖2(b)所示之源極連接層6a與透明連接層2a或閘極連接層3a之連接部分，但，因其與TFT基板100A共用，故省略說明及圖示。
在圖9所示之TFT基板100B中，閘極電極3位於較透明電極2更靠基板1側。具體而言，TFT基板100B具有形成於基板1上之閘極電極3、形成於閘極電極3上之絕緣層4a、及形成於絕緣層4a上之透明電極2。TFT基板100B中，絕緣層4a~4c發揮作為閘極絕緣層4之功能。
接著，一面參照圖10一面說明TFT基板100B之製造方法之一例。圖10(a)~圖10(c)係說明TFT基板100B之製造方法之模式性剖面圖。
首先，如圖10(a)所示，利用上述方法於基板1上形成閘極電極 3。再者，亦同時於基板1上形成閘極連接層3a。
接著，如圖10(b)所示，利用上述方法於閘極電極3上形成絕緣層4a。
接著，如圖10(c)所示，利用上述方法形成透明電極2。再者，自基板1之法線方向觀察時，閘極電極3與透明電極2不重疊。
接著，利用上述方法形成絕緣層4b及4c、氧化物半導體層5、導體區域5a、源極電極6s、汲極電極6d、源極連接層6a、透明電極7以及保護層8(參照圖7及圖8)。藉此製造圖9所示之TFT基板100B。
以上，根據本發明之實施形態，提供一種可以簡便之製程進行製造，可實現較先前更高精細且更高開口率之顯示裝置之TFT基板及其製造方法。
產業上之可利用性
本發明之實施形態可廣泛地應用於主動矩陣基板等電路基板、液晶顯示裝置、有機電致發光(EL)顯示裝置及無機電致發光顯示裝置等顯示裝置、影像感測器裝置等攝像裝置、圖像輸入裝置或指紋讀取裝置等電子裝置等具備薄膜電晶體之裝置。
1‧‧‧基板
2‧‧‧透明電極
3‧‧‧閘極電極
3'‧‧‧閘極配線
4‧‧‧絕緣層
4a‧‧‧絕緣層
4b‧‧‧絕緣層
4c‧‧‧絕緣層
5‧‧‧氧化物半導體層
5b‧‧‧導體區域
6‧‧‧源極配線
6b‧‧‧源極連接層
6d‧‧‧汲極電極
6s‧‧‧源極電極
7‧‧‧透明電極
8‧‧‧保護層
10A‧‧‧薄膜電晶體
20A‧‧‧端子部
100A‧‧‧TFT基板

Claims (12)

  1. 一種半導體裝置，其具有基板、形成於上述基板上之薄膜電晶體及第1透明電極；且上述薄膜電晶體具有：閘極電極，其形成於上述基板上；第1絕緣層，其形成於上述閘極電極上；氧化物半導體層，其形成於上述第1絕緣層上；及源極電極及汲極電極，其等電性連接於上述氧化物半導體層；上述半導體裝置進而具有：形成於上述基板上、由與上述閘極電極相同之導電膜形成之閘極連接層或由與上述第1透明電極相同之導電膜形成之透明連接層；形成於上述第1絕緣層上、且包含至少一個導體區域及至少一個半導體區域之氧化物層、及形成於上述氧化物層上、由與上述源極電極相同之導電膜形成之源極連接層；且上述源極連接層係與上述至少一個導體區域及上述至少一個半導體區域相接，且經由上述至少一個導體區域而與上述閘極連接層或上述透明連接層電性連接。
  2. 如請求項1之半導體裝置，其中上述導體區域含有較上述氧化物半導體層更高濃度之雜質。
  3. 如請求項1之半導體裝置，其進而具有：第2透明電極，該第2透明電極係以經由上述第1絕緣層而與上述第1透明電極之一部分重疊之方式形成；且 上述氧化物半導體層、上述氧化物層及上述第2透明電極係由相同之氧化物膜形成。
  4. 如請求項3之半導體裝置，其中上述氧化物膜包含In、Ga及Zn。
  5. 如請求項3之半導體裝置，其中於上述第2透明電極上形成上述汲極電極；且上述第2透明電極與上述汲極電極直接相接。
  6. 如請求項1至5中任一項之半導體裝置，其進而具有：形成於上述閘極電極與上述基板之間的第2絕緣層；且上述第2絕緣層形成於上述第1透明電極上。
  7. 如請求項1至5中任一項之半導體裝置，其進而具有：形成於上述閘極電極上之第2絕緣層；且上述第1透明電極形成於上述第2絕緣層上。
  8. 一種半導體裝置之製造方法，其包含：步驟(a)，其準備基板；步驟(b)，其係於上述基板上，由相同之第1導電膜形成閘極電極及閘極連接層、及由相同之透明導電膜形成第1透明電極及透明連接層；步驟(c)，其係於上述閘極電極及上述第1透明電極上形成第1絕緣層；步驟(d)，其係於上述第1絕緣層上形成氧化物半導體膜；步驟(e)，其係於上述氧化物半導體膜上形成第2導電膜，由上述氧化物半導體膜形成相互分離之第1及第2氧化物半導體膜，且由上述第2導電膜形成源極電極、汲極電極及源極連接層；及步驟(f)，其係藉由進行使上述第2氧化物半導體膜之一部分低電阻化之低電阻化處理，而形成包含導體區域之氧化物層，且形成包含上述第1氧化物半導體膜中未藉由上述低電阻化處理予 以低電阻化之部分之氧化物半導體層之步驟，且上述源極連接層係經由上述導體區域而與上述閘極連接層或上述透明連接層電性連接。
  9. 如請求項8之半導體裝置之製造方法，其中上述步驟(f)包含步驟(f1)，該步驟(f1)係藉由對上述第1氧化物半導體膜之一部分進行上述低電阻化處理，而形成第2透明電極之步驟，且上述第2透明電極之至少一部分經由上述第1絕緣層而與上述第1透明電極重疊。
  10. 如請求項8之半導體裝置之製造方法，其中上述步驟(f)包含對上述第1及第2氧化物半導體膜注入雜質之步驟。
  11. 如請求項8至10中任一項之半導體裝置之製造方法，其中上述步驟(b)包含如下步驟：於上述基板上形成上述第1透明電極，且於上述第1透明電極上形成第2絕緣層；及於上述第2絕緣層上形成上述閘極電極。
  12. 如請求項8至10中任一項之半導體裝置之製造方法，其中上述步驟(b)包含如下步驟：於上述基板上形成上述閘極電極，且於上述閘極電極上形成第2絕緣層；及於上述第2絕緣層上形成上述第1透明電極。
TW102121607A 2012-06-19 2013-06-18 半導體裝置及其製造方法 TWI532188B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012137699 2012-06-19

Publications (2)

Publication Number Publication Date
TW201413976A TW201413976A (zh) 2014-04-01
TWI532188B true TWI532188B (zh) 2016-05-01

Family

ID=49768633

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102121607A TWI532188B (zh) 2012-06-19 2013-06-18 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US9276127B2 (zh)
CN (1) CN104396019B (zh)
TW (1) TWI532188B (zh)
WO (1) WO2013191033A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017098376A1 (en) * 2015-12-11 2017-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device and separation method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720095B1 (ko) * 2000-11-07 2007-05-18 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US20110309363A1 (en) * 2009-04-10 2011-12-22 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display apparatus having the same, and method for manufacturing active matrix substrate
US8481373B2 (en) * 2009-07-24 2013-07-09 Sharp Kabushiki Kaisha Method for manufacturing thin film transistor substrate
JP5599026B2 (ja) * 2009-10-23 2014-10-01 キヤノン株式会社 薄膜トランジスタの製造方法
KR101627136B1 (ko) * 2010-02-19 2016-06-07 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR101280702B1 (ko) * 2010-06-08 2013-07-01 샤프 가부시키가이샤 박막 트랜지스터 기판 및 이를 구비한 액정표시장치, 그리고 박막 트랜지스터 기판의 제조방법
WO2012023226A1 (ja) * 2010-08-18 2012-02-23 シャープ株式会社 表示装置用基板及びその製造方法、表示装置
TWI453516B (zh) * 2011-07-13 2014-09-21 Au Optronics Corp 畫素結構及其製作方法
WO2013115051A1 (ja) 2012-01-31 2013-08-08 シャープ株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TW201413976A (zh) 2014-04-01
CN104396019B (zh) 2017-04-12
CN104396019A (zh) 2015-03-04
US20150243790A1 (en) 2015-08-27
US9276127B2 (en) 2016-03-01
WO2013191033A1 (ja) 2013-12-27

Similar Documents

Publication Publication Date Title
TWI623101B (zh) 半導體裝置及其製造方法
TWI550877B (zh) 半導體裝置之製造方法
TWI543371B (zh) 半導體裝置及其製造方法
TWI538210B (zh) 半導體裝置及其製造方法
TW201606988A (zh) 半導體裝置
TW201401523A (zh) 半導體裝置及其製造方法
JP5824535B2 (ja) 半導体装置およびその製造方法
US9373648B2 (en) Semiconductor device and method of manufacture thereof
WO2013183495A1 (ja) 半導体装置およびその製造方法
TWI559554B (zh) 半導體裝置及其製造方法
TWI546965B (zh) 半導體裝置及其製造方法
TWI532188B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees