TWI543371B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI543371B
TWI543371B TW102103578A TW102103578A TWI543371B TW I543371 B TWI543371 B TW I543371B TW 102103578 A TW102103578 A TW 102103578A TW 102103578 A TW102103578 A TW 102103578A TW I543371 B TWI543371 B TW I543371B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
oxide semiconductor
electrode
transparent electrode
Prior art date
Application number
TW102103578A
Other languages
English (en)
Other versions
TW201342616A (zh
Inventor
宮本忠芳
伊東一篤
森重恭
宮本光伸
小川康行
中澤淳
內田誠一
松尾拓哉
Original Assignee
夏普股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 夏普股份有限公司 filed Critical 夏普股份有限公司
Publication of TW201342616A publication Critical patent/TW201342616A/zh
Application granted granted Critical
Publication of TWI543371B publication Critical patent/TWI543371B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

半導體裝置及其製造方法
本發明係關於一種使用氧化物半導體而形成之半導體裝置及其製造方法，尤其係關於一種液晶顯示裝置或有機EL顯示裝置之主動矩陣基板及其製造方法。此處，半導體裝置包含主動矩陣基板或具備其之顯示裝置。
用於液晶顯示裝置等之主動矩陣基板對應每一像素而包括薄膜電晶體(Thin Film Transistor；以下，稱為「TFT」)等之開關元件。包括TFT作為開關元件之主動矩陣基板被稱為TFT基板。
作為TFT，先前以來，廣泛地使用有將非晶矽膜作為活性層之TFT(以下，稱為「非晶矽TFT」)或將多晶矽膜作為活性層之TFT(以下，稱為「多晶矽TFT」)。
近年來，作為TFT之活性層之材料，提出使用氧化物半導體代替非晶矽或多晶矽。將此種TFT稱為「氧化物半導體TFT」。氧化物半導體具有較非晶矽高之移動率。因此，氧化物半導體TFT較非晶矽TFT而可以高速動作。又，氧化物半導體膜較多晶矽膜而可以簡便之製程形成。
專利文獻1中，揭示有包括氧化物半導體TFT之TFT基板之製造方法。根據專利文獻1中記載之製造方法，使氧化物半導體層之一部分 低電阻化而形成像素電極，藉此可削減TFT基板之製造步驟數。
近年來，隨著液晶顯示裝置等之高精細化之推進，像素開口率之降低成為問題。再者，所謂像素開口率，係指像素於顯示區域中所佔(例如，於穿透型液晶顯示裝置中，有助於顯示之光所穿透之區域)之面積比率，以下，僅稱為「開口率」。
尤其對於行動電話用途之中小型穿透型液晶顯示裝置而言，顯示區域之面積較小，因此當然每個像素之面積亦較小，由高精細化而導致之開口率之降低變得顯著。又，一旦行動電話用途之液晶顯示裝置之開口率降低，則為了取得所需之亮度，必需增大背光之亮度，從而亦引起導致消耗電力增大之問題。
為了取得較高之開口率，只要使對應每一像素而設置之TFT或輔助電容等之由不透明之材料形成之元件所佔之面積較小即可，但當然，TFT或輔助電容為了實現其功能而具有最低限度之必要之尺寸。若使用氧化物半導體TFT作為TFT，則較使用非晶矽TFT之情形，可取得可使TFT小型化之優點。再者，輔助電容係為了保持施加至像素之液晶層(電性而言，稱為「液晶電容」)上之電壓而相對於液晶電容電性並聯所設置之電容，一般而言，係以使輔助電容之至少一部分與像素重疊之方式而形成。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2011-91279號公報
然而，對於高開口率化之要求強烈，僅使用氧化物半導體TFT無法應對該要求。又，顯示裝置之低價化亦在發展，且亦要求開發廉價地製造高精細化、高開口率之顯示裝置之技術。
因此，本發明之一實施形態之主要目的在於提供一種可以簡便之製程進行製造、且較先前可實現高精細、高開口率之顯示裝置的TFT基板及其製造方法。
本發明之實施形態之半導體裝置包含：基板；形成於上述基板上之閘極電極；形成於上述閘極電極上之閘極絕緣層；形成於上述閘極絕緣層上之氧化物半導體層；電性連接於上述氧化物半導體層之源極電極及汲極電極；與上述汲極電極電性連接之第1透明電極；形成於上述源極電極及上述汲極電極上之介電層；及形成於上述介電層上之第2透明電極；上述第2透明電極之至少一部分介隔上述介電層而與上述第1透明電極重疊，上述第1透明電極之上表面及下表面之至少一者與具有使上述氧化物半導體層中所含之氧化物半導體還原之性質之還原絕緣層接觸，上述還原絕緣層未與上述氧化物半導體層之通道區域接觸，上述氧化物半導體層及上述第1透明電極係由同一氧化物膜而形成。
某實施形態中，上述介電層包含：上述還原絕緣層、及與上述氧化物半導體層之通道區域接觸之氧化物絕緣層。
某實施形態中，上述閘極絕緣層包含：上述還原絕緣層、及與氧化物半導體層之下表面接觸之上述氧化物絕緣層。
某實施形態中，於上述第1透明電極上形成有上述汲極電極，且上述第1透明電極係與上述汲極電極直接接觸。
某實施形態中，自上述基板之法線方向觀察時，上述還原絕緣層之端部與上述汲極電極重疊。
某實施形態中，上述氧化物膜包含In、Ga及Zn。
某實施形態中，上述氧化物半導體層包含In-Ga-Zn-O系半導體。
本發明之實施形態之半導體裝置之製造方法包含：步驟(a)，係 準備基板；步驟(b)，係於基板上形成閘極電極及閘極絕緣層；步驟(c)，係於上述閘極絕緣層上形成氧化物半導體膜；步驟(d)，係於上述氧化物半導體膜上形成源極電極及汲極電極；步驟(e)，係於上述源極電極及上述汲極電極上形成介電層；步驟(f)，係於上述步驟(c)之前或之後，形成與上述氧化物半導體膜之一部分接觸、且具有使上述氧化物半導體膜之氧化物半導體還原之性質之還原絕緣層的步驟，藉此在上述氧化物半導體膜中與上述還原絕緣層接觸之部分上形成第1透明電極，且在未還原之部分上形成氧化物半導體層；及步驟(g)，係於上述介電層上形成第2透明電極之步驟，且上述第2透明電極之至少一部分介隔上述介電層而與上述第1透明電極重疊。
某實施形態中，上述步驟(f)包含於上述步驟(b)中。
某實施形態中，上述步驟(f)包含於上述步驟(e)中。
某實施形態中，上述介電層及上述閘極絕緣層之至少1個包含氧化物絕緣層，上述氧化物絕緣層係與上述氧化物半導體層接觸。
某實施形態中，自上述基板之法線方向觀察時，上述還原絕緣層之端部與上述汲極電極重疊。
某實施形態中，上述氧化物半導體膜包含In-Ga-Zn-O系半導體。
根據本發明之實施形態，提供一種可以簡便之製程進行製造、且較先前可實現高精細、高開口率之顯示裝置的TFT基板及其製造方法。
2‧‧‧基板
3‧‧‧閘極電極
3'‧‧‧閘極配線
4‧‧‧閘極絕緣層
4a‧‧‧下部之閘極絕緣層
4b‧‧‧上部之閘極絕緣層
5‧‧‧氧化物半導體層
5'‧‧‧氧化物半導體膜
6s‧‧‧源極電極
6d‧‧‧汲極電極
7‧‧‧第1透明電極
8‧‧‧介電層
8a‧‧‧還原絕緣層
8b‧‧‧絕緣保護層
9‧‧‧第2透明電極
50‧‧‧液晶層
100A‧‧‧半導體裝置(TFT基板)
200‧‧‧對向基板
500‧‧‧液晶顯示裝置
圖1(a)係本發明之實施形態之TFT基板100A之模式性平面圖，(b)係沿(a)之A1-A1'線之TFT基板100A之模式性剖面圖，(c)係包含TFT基板100A之液晶顯示裝置500之模式性剖面圖。
圖2(a)係表示將氧化物絕緣層與氧化物半導體層直接接觸之氧化 物半導體TFT之閘極電壓(Vg)-汲極電流(Id)曲線之圖表，(b)係表示將還原絕緣層8a與氧化物半導體層直接接觸之氧化物半導體TFT之閘極電壓(Vg)-汲極電流(Id)曲線之圖表。
圖3(a)係改變例之TFT基板100A'之模式性平面圖，(b)係沿(a)之A2-A2'線之TFT基板100A'之模式性剖面圖。
圖4(a)~(e)係說明本發明之實施形態之TFT基板100A之製造步驟之一例的模式性步驟剖面圖。
圖5係本發明之另一實施形態之TFT基板100B之模式性剖面圖。
圖6(a)及(b)係說明本發明之實施形態之TFT基板100B之製造步驟的模式性步驟剖面圖。
圖7係本發明之進而另一實施形態之TFT基板100C之模式性剖面圖。
圖8係說明本發明之進而另一實施形態之TFT基板100C之製造步驟的模式性步驟剖面圖。
圖9係本發明之進而另一實施形態之TFT基板100D之模式性剖面圖。
以下，一面參照圖式一面說明本發明之實施形態之半導體裝置。本實施形態之半導體裝置包括薄膜電晶體(氧化物半導體TFT)，其含有包含氧化物半導體之活性層。再者，本實施形態之半導體裝置亦可包括氧化物半導體TFT，且廣泛地包含主動矩陣基板、各種顯示裝置、及電子機器等。
此處，以用於液晶顯示裝置之氧化物半導體TFT為例來說明本發明之實施形態之半導體裝置。
圖1(a)係本實施形態之TFT基板100A之模式性平面圖，圖1(b)係沿圖1(a)之A1-A1'線之半導體裝置(TFT基板)100A之模式性剖面圖。 圖1(c)係包含TFT基板100A之液晶顯示裝置500之模式性剖面圖。圖1(c)之虛線箭頭表示電場方向。
TFT基板100A包含：基板2；形成於基板2上之閘極電極3；形成於閘極電極3上之閘極絕緣層4；形成於閘極絕緣層4上之氧化物半導體層5；與氧化物半導體層5之通道區域接觸之氧化物絕緣層；電性連接於氧化物半導體層5之源極電極6s及汲極電極6d；與汲極電極6d電性連接之第1透明電極7；形成於源極電極6s及汲極電極6d上之介電層8；及形成於介電層8上之第2透明電極9；第2透明電極9之至少一部分介隔介電層8而與第1透明電極7重疊，第1透明電極7之上表面及下表面之至少一者與具有使氧化物半導體層5中所含之氧化物半導體還原之性質之還原絕緣層8a接觸，氧化物半導體層5及第1透明電極7係由同一氧化物膜而形成。還原絕緣層8a未與氧化物半導體層5之通道區域接觸。
TFT基板100A中，第2透明電極9之至少一部分介隔介電層8而與第1透明電極7重疊，藉此形成輔助電容。因此，TFT基板100A包含之輔助電容為透明(穿透可見光)，故而並未使開口率降低。因此，較包括如先前般含有使用金屬膜(閘極金屬層或源極金屬層)形成之不透明之電極之輔助電容的TFT基板，TFT基板100A可具有更高之開口率。又，並未因輔助電容而使開口率降低，故而亦取得視需要而可增大輔助電容之電容值(輔助電容之面積)之優點。
進而，於第1透明電極7上形成汲極電極6d，且較佳為第1透明電極7與汲極電極6d直接接觸。若採用此種構造，則可將第1透明電極7形成至汲極電極6d之大致端部為止，故而TFT基板100A可具有較專利文獻1中記載之TFT基板更高之開口率。
於TFT基板100A中，介電層8包含還原絕緣層8a與絕緣保護層8b。還原絕緣層8a係形成於第1透明電極7上，絕緣保護層8b係形成於 還原絕緣層8a上。
其次，詳細地說明TFT基板100A之各構成要素。
基板2典型而言為透明基板，例如為玻璃基板。除玻璃基板外，亦可使用塑膠基板。塑膠基板包含由熱硬化性樹脂或熱可塑性樹脂而形成之基板，進而包含該等樹脂與無機纖維(例如玻璃纖維、玻璃纖維之不織布)之複合基板。作為具有耐熱性之樹脂材料，可例示聚對苯二甲酸乙二酯(PET，Polyethylene terephthalate)、聚萘二甲酸乙二酯(PEN，Polyethylene naphthalate)、聚醚碸(PES，Polyether sulfones)、丙烯酸樹脂、及聚醯亞胺樹脂。又，在用於反射型液晶顯示裝置之情形時，亦可使用矽基板作為基板2。
閘極電極3電性連接於閘極配線3'。閘極電極3及閘極配線3'具有例如上層為W(鎢)層、下層為TaN(氮化鉭)層之積層構造。除此之外，閘極電極3及閘極配線3'亦可具有由Mo(鉬)/Al(鋁)/Mo而形成之積層構造，亦可具有單層構造、雙層構造、4層以上之積層構造。進而，閘極電極3a亦可由選自Cu(銅)、Al、Cr(鉻)、Ta(鉭)、Ti(鈦)、Mo及W之元素、或以該等元素為成分之合金或者金屬氮化物等而形成。閘極電極3之厚度例如為約420 nm。閘極電極3之厚度較佳為例如約50 nm以上且約600 nm以下之範圍。
閘極絕緣層4包含下部閘極絕緣層4a與上部閘極絕緣層4b。與氧化物半導體層5接觸之上部閘極絕緣層4b較佳為包含氧化物絕緣層。若氧化物絕緣層與氧化物半導體層5直接接觸，則氧化物絕緣層中所含之氧被供給至氧化物半導體層5，從而可防止由氧化物半導體層5之氧缺損而導致之半導體特性之劣化。上部閘極絕緣層4b例如為SiO2(氧化矽)層。下部閘極絕緣層4a例如為SiNx(氮化矽)層。本實施形態中，下部閘極絕緣層4a之厚度為約325 nm，上部閘極絕緣層4b之厚度為約50 nm，閘極絕緣層4之厚度為約375 nm。除此之外，作為閘 極絕緣層4，可使用例如由SiO2(氧化矽)、SiNx(氮化矽)、SiOxNy(氮氧化矽，x>y)、SiNxOy(氧氮化矽，x>y)、Al2O3(氧化鋁)或氧化鉭(Ta2O5)所形成之單層或積層。閘極絕緣層4之厚度較佳為例如約50 nm以上且約600 nm以下。再者，為防止來自基板2之雜質等之擴散，下部閘極絕緣層4a較佳為由SiNx、或SiNxOy(氧氮化矽，x>y)而形成。自防止氧化物半導體層5之半導體特性劣化之觀點而言，上部閘極絕緣層4b較佳為由SiO2或SiOxNy(氮氧化矽，x>y)而形成。進而，為了以較低之溫度形成閘極洩漏電流較少之緻密之閘極絕緣層4，一面使用Ar(氬)等之稀有氣體一面形成閘極絕緣層4即可。
氧化物半導體層5包含例如In-Ga-Zn-O系半導體(以下，簡稱為「IGZO系半導體」)。此處，IGZO系半導體為In(銦)、Ga(鎵)、Zn(鋅)之三元系氧化物，In、Ga及Zn之比例(組成比)並未特別限定，例如包含In：Ga：Zn=2：2：1；In：Ga：Zn=1：1：1；及In：Ga：Zn=1：1：2等。IGZO系半導體可為非晶質，亦可為晶質。作為晶質IGZO系半導體，較佳為c軸與層面大致垂直地配向之晶質IGZO系半導體。此種IGZO系半導體之結晶構造揭示於例如日本專利特開2012-134475號公報中。為了參考，將日本專利特開2012-134475號公報之揭示內容全部引用於本說明書中。
構成氧化物半導體層5之氧化物半導體材料並不限定於IGZO系半導體，亦可為例如Zn-O系半導體(ZnO)、In-Zn-O系半導體(IZO(註冊商標))、Zn-Ti-O系半導體(ZTO)、Cd-Ge-O系半導體、Cd-Pb-O系半導體、CdO(氧化鎘)、Mg-Zn-O系半導體、In-Sn-Zn-O系半導體(例如In2O3-SnO2-ZnO)、In-Ga-Sn-O系半導體等。進而，氧化物半導體層5亦可包含添加有1族元素、13族元素、14族元素、15族元素及17族元素等中之一種、或複數種雜質元素之ZnO之非晶(非晶質)狀態、多晶狀態或非晶狀態與多晶狀態混合存在之微晶狀態者、或未添加任何雜 質元素者。若使用非晶質氧化物半導體層作為氧化物半導體層5，則可以低溫而製造，且可實現較高之移動率。氧化物半導體層5之厚度例如為約50 nm。氧化物半導體層5之厚度較佳為例如約30 nm以上且約100 nm以下。
源極電極6s及汲極電極6d具有例如由Ti/Al/Ti而形成之積層構造。除此之外，源極電極6s及汲極電極6d亦可具有由Mo/Al/Mo而形成之積層構造，亦可具有單層構造、雙層構造或4層以上之積層構造。進而，源極電極6s及汲極電極6d亦可由選自Al、Cr、Ta、Ti、Mo及W之元素、或以該等元素為成分之合金或者金屬氮化物等而形成。源極電極6s及汲極電極6d之厚度例如為約350 nm。源極電極6s及汲極電極6d之厚度分別較佳為例如約50 nm以上且約600 nm以下。
介電層8包含絕緣保護層8b。介電層8係形成於第1透明電極7與第2透明電極9之間，且形成輔助電容。如此，若由透明電極7及9以及透明之介電層8而形成輔助電容，則在將TFT基板100A用於顯示面板時，可製造具有較高開口率之顯示面板。
其次，一面參照圖2一面說明還原絕緣層8a。還原絕緣層8a具有若與氧化物半導體層接觸則使其電阻降低之功能。圖2(a)係表示具有以與氧化物半導體層(活性層)之下表面整體接觸之方式形成有氧化物絕緣層(例如SiO2)之構成的氧化物半導體TFT之閘極電壓(Vg)-汲極電流(Id)曲線之圖表，圖2(b)係表示具有以與氧化物半導體層(活性層)之下表面整體接觸之方式形成有還原絕緣層(例如SiNx)之構成的氧化物半導體TFT之閘極電壓(Vg)-汲極電流(Id)曲線之圖表。
根據圖2(a)可知，氧化物絕緣層與氧化物半導體層直接接觸之氧化物半導體TFT具有良好之TFT特性。
另一方面，根據圖2(b)可知，還原絕緣層與氧化物半導體層直接接觸之氧化物半導體TFT不具有TFT特性，藉由還原絕緣層而使氧化 物半導體層導體化。
根據以上所述可知，若還原絕緣層8a與氧化物半導體層接觸，則氧化物半導體層之電阻變小。認為其原因在於，還原絕緣層8a例如較多地含有氫，還原絕緣層8a與氧化物半導體層5接觸而使氧化物半導體層5還原，藉此使氧化物半導體膜低電阻化。因此，若將此種還原絕緣層8a以與氧化物半導體層5直接接觸之方式而形成，則為使氧化物半導體層5低電阻化，亦可不進行特別的低電阻化處理(例如，氫電漿處理等)而使氧化物半導體層5低電阻化。本實施形態之TFT基板100A之製造製程中，藉由以與氧化物半導體膜之一部分接觸之方式配置還原絕緣層8a，而可使氧化物半導體膜局部地低電阻化而形成電極。氧化物半導體膜中未得以低電阻化之部分可用作TFT之活性層。因此，可簡化製造製程而削減製造成本。
還原絕緣層8a例如係由SiNx而形成。於基板溫度為約100℃以上且約250℃以下(例如，220℃)、且以使SiH4與NH3之混合氣體之流量(單位：sscm)比(SiH4之流量/NH3之流量)成為4以上且20以下之方式調整流量之條件下，成膜而獲得還原絕緣層8a。又，還原絕緣層8a之厚度例如為約100 nm。還原絕緣層8a之厚度較佳為例如約50 nm以上且約300 nm以下。
絕緣保護層8b係以與氧化物半導體層5之通道區域接觸之方式而形成。絕緣保護層8b較佳為由絕緣氧化物(例如SiO2)而形成。絕緣保護層8b若由絕緣氧化物而形成，則可防止由氧化物半導體層5之氧缺損而導致之半導體特性之劣化。除此之外，絕緣保護層8b例如可由SiON(氮氧化矽、氧氮化矽)，Al2O3或Ta2O5而形成。絕緣保護層8b之厚度為約265 nm。絕緣保護層8b之厚度較佳為例如約50 nm以上且約300 nm以下。
第1透明電極7例如係包含In-Ga-Zn-O系氧化物(IGZO系氧化物)之 導電體層。第1透明電極7之厚度例如為約50 nm。第1透明電極7之厚度較佳為例如約20 nm以上且約200 nm以下。詳細情形將於以下描述，但第1透明電極7與氧化物半導體層5係由相同之透明之氧化物膜而形成。若由同一氧化物膜而形成第1透明電極7與氧化物半導體層5，則可簡化製造製程從而可削減製造成本。作為氧化物膜，可使用例如IGZO系半導體膜等之包含IGZO系氧化物之膜。再者，如上所述，本說明書中，將IGZO系氧化物中顯示半導體特性者簡稱為IGZO系半導體。
第2透明電極9係由透明導電膜(例如ITO(Indium Tin Oxide，氧化銦錫)、或IZO(Indium Zinc Oxide，氧化銦鋅)膜)而形成。第2透明電極9之厚度例如為約100 nm。第2透明電極9之厚度較佳為例如約20 nm以上且約200 nm以下。
如圖1(c)所示，TFT基板100A例如被用於邊緣場切換(Fringe Field Switching，FFS)模式之液晶顯示裝置500。此時，將下層之第1透明電極7用作像素電極(供給有顯示信號電壓)，且將上層之第2透明電極9用作共通電極(供給有共通電壓或對向電壓)。於第2透明電極9上，設置有至少1個以上之狹縫。此種構造之FFS模式之液晶顯示裝置500揭示於例如日本專利特開2011-53443號公報中。將日本專利特開2011-53443號公報之揭示內容全部引用於本說明書中以便參考。
液晶顯示裝置500包含：TFT基板100A及對向基板200、以及形成於TFT基板100A與對向基板200之間之液晶層50。於液晶顯示裝置500中，對向基板200之液晶層50側不包括可由透明電極(例如ITO)等而形成之對向電極。藉由形成於TFT基板100A上之第1透明電極(像素電極)7與第2透明電極(共通電極)9所產生之橫方向之電場，而控制液晶層50中之液晶分子之配向，且進行顯示。
TFT基板100A可改變為圖3中所示之TFT基板100A'。圖3(a)係改 變例之TFT基板100A'之模式性平面圖，圖3(b)係沿圖3(a)之A2-A2'線之TFT基板100A'之模式性剖面圖。
圖3(a)及圖3(b)中所示之TFT基板100A'具有如下構造：於閘極配線3'上具有氧化物半導體層5，且自基板2之法線方向觀察時，閘極配線3'與源極電極6s及汲極電極6d重疊，該方面與TFT基板100A不同。於TFT基板100A'上，將閘極配線3'作為閘極電極3而發揮功能。TFT基板100A'較TFT基板100A可具有更高之開口率。
再者，TFT基板100A'較TFT基板100A具有閘極．汲極間之寄生電容(Cgd)較大之缺點。如充分瞭解般，若閘極．汲極間之寄生電容(Cgd)較大，則饋通電壓會變大。饋通電壓成為圖像留下殘像、或閃爍之原因。為了降低饋通電壓，使閘極．汲極間之寄生電容(Cgd)相對於像素之所有電容(液晶電容Clc+輔助電容Cs+閘極．汲極間之寄生電容Cgd)之比率較小即可。TFT基板100A'包含具備透明電極之透明之輔助電容，故而可不降低開口率，藉由加大輔助電容之面積而使電容值增大。即，如TFT基板100A'般，即便採用閘極．汲極間之寄生電容(Cgd)變大之構造，亦可使饋通電壓充分小。
又，像素之所有電容較大，意味著為了對像素施加特定之電壓，需要較多之電荷。TFT基板100A'包括電流供給能力較先前之非晶質TFT更高之氧化物半導體TFT，故而不會因像素電容之增大而導致顯示品位降低。
其次，說明TFT基板100A之製造方法。
本發明之實施形態之半導體裝置100A之製造方法包含：步驟(a)，係準備基板2；步驟(b)，係於基板2上形成閘極電極3及閘極絕緣層4；步驟(c)，係於閘極絕緣層4上形成氧化物半導體膜5'；步驟(d)，係於氧化物半導體膜5'上形成源極電極6s及汲極電極6d；步驟(e)，係於源極電極6s及汲極電極6d上形成介電層8；步驟(f)，係於步驟(c)之 前或之後，形成與氧化物半導體膜5'之一部分接觸、且具有使氧化物半導體膜5'之氧化物半導體還原之性質之還原絕緣層8a的步驟，藉此在氧化物半導體膜5'中與還原絕緣層8a接觸之部分上形成第1透明電極7，且在未還原之部分上形成氧化物半導體層5；及步驟(g)，係於介電層8上形成第2透明電極9之步驟，且第2透明電極7之至少一部分介隔介電層8而與第1透明電極7重疊。
此種半導體裝置之製造方法係簡化之半導體裝置之製造方法，故而可削減製造成本。
其次，一面參照圖4，一面詳細地說明TFT基板100A之製造方法之一例。
圖4(a)~圖4(e)係用以說明TFT基板100A之製造方法之一例之模式性步驟剖面圖。
首先，如圖4(a)所示，於基板2上形成閘極電極3。作為基板2，可使用例如玻璃基板等之透明絕緣性之基板。閘極電極3可藉由以濺鍍法於基板2上形成導電膜之後，藉由光微影法而進行導電膜之圖案化而形成。此處，作為導電膜，使用自基板2側依序具有TaN膜(厚度：約50 nm)及W膜(厚度：約370 nm)之雙層構造之積層膜。再者，作為第1導電膜，亦可使用例如Ti、Mo、Ta、W、Cu、Al或Cr等之單層膜、包含其等之積層膜、合金膜或該等之氮化金屬膜等。
繼而，如圖4(b)所示，藉由CVD(Chemical Vapor deposition，化學氣相沈積)法，以覆蓋閘極電極3之方式形成下部閘極絕緣層4a及上部閘極絕緣層4b。此處，下部閘極絕緣層4a係由SiNx膜(厚度：約325 nm)形成，上部閘極絕緣層4b係由SiO2膜(厚度：約50 nm)形成。上部閘極絕緣層4b例如可由SiO2、SiOxNy(氮氧化矽，x>y)、SiNxOy(氧氮化矽，x>y)、Al2O3或Ta2O5而形成。下部閘極絕緣層4a例如可由SiNx、SiO2、SiOxNy(氮氧化矽，x>y)、SiNxOy(氧氮化矽，x>y)、 Al2O3或Ta2O5而形成。
繼而，如圖4(c)所示，於上部閘極絕緣層4b上以濺鍍法形成氧化物半導體膜5'。例如使用IGZO系半導體膜作為氧化物半導體膜5’。氧化物半導體膜5'之厚度為約50 nm。
此後，於氧化物半導體5'上，藉由濺鍍法而形成含有源極電極6s及汲極電極6d之導電膜(未圖示)。其次，藉由使用有半色調光罩之光微影法、乾式蝕刻法及灰化法而使上述之導電膜及氧化物半導體膜5'同時圖案化，將氧化物半導體膜5'圖案化成所需之形狀，並且形成源極電極6s及汲極電極6d。如此，以1片光罩進行源極電極6s及汲極電極6d之形成以及氧化物半導體膜5'之圖案化，故而可簡化製造製程，從而可削減製造成本。源極電極6s及汲極電極6d具有例如Ti/Al/Ti之積層構造。下層之Ti層之厚度為約50 nm，Al層之厚度為約200 nm，上層之Ti層之厚度為約100 nm。
繼而，如圖4(d)所示，以不覆蓋氧化物半導體膜5'之通道區域之方式藉由CVD法及光微影法而形成還原絕緣層8a。本實施形態中，作為成膜還原絕緣層8a之條件，使用基板溫度為約100℃以上且約250℃以下(例如，約220℃)、且使SiH4與NH3之混合氣體之流量比(SiH4之流量/NH3之流量)成為4以上20以下之條件。亦存在自基板2之法線方向觀察時，還原絕緣層8a之端部與汲極電極6d重疊之情形。如此，於形成還原絕緣層8a後，可將以下描述之第1透明電極7形成至位於汲極電極6d之與通道區域側相反側之端部附近為止，從而像素之開口率提高。還原絕緣層8a例如係由SiNx形成，其厚度為約100 nm。
氧化物半導體膜5'中與還原絕緣層8a接觸之部分藉由還原絕緣層8a中包含之例如氫而還原，形成第1透明電極7。又，亦存在如下之情形：藉由氫之擴散，氧化物半導體膜5'中位於汲極電極6d之下之部分亦得以低電阻化而成為第1透明電極7之一部分。又，於氧化物半導體 膜5'中未得以低電阻化之部分上形成氧化物半導體層5。
繼而，如圖4(e)所示，於第1透明電極7上，以CVD法形成與氧化物半導體層5之通道區域接觸之絕緣保護層8b。本實施形態中，還原絕緣層8a及絕緣保護層8b構成介電層8。絕緣保護層8b例如係由SiO2而形成。絕緣保護層8b之厚度為約265 nm。再者，於絕緣保護層8b上以公知之方法形成未圖示之接觸孔。又，於形成絕緣保護層8b之後，亦可以成膜絕緣保護層8b之成膜溫度以上之溫度(例如為約300℃)而進行熱處理(退火處理)。藉此，可使還原絕緣層8a中所含之氫於氧化物半導體膜5'中進一步擴散，從而可使上述第1透明電極7之電阻更小。
繼而，如圖1(b)所示，於絕緣保護層8b上以濺鍍法等而形成透明導電膜，且藉由使其圖案化而形成第2透明電極9。第2透明電極9之至少一部分介隔介電層8而與第1透明電極7重疊。第2透明電極9例如係由ITO而形成，且其厚度為約100 nm。
又，雖未圖示，但用以形成該第2透明電極9之透明導電膜不僅可作為共通電極，而且可作為和由與源極配線(源極匯流排線)相同導電膜形成之源極金屬層、或由與閘極配線(閘極匯流排線)相同導電膜形成之閘極金屬層電性連接時所使用的引出配線而活用。藉此，例如可形成一體形成有驅動電路之TFT基板，藉此可製造高品位之顯示裝置。
其次，一面參照圖5一面說明本發明之實施形態之TFT基板100B。圖5係TFT基板100B之模式性剖面圖，其對應於圖1(b)之TFT基板100A之剖面圖。對於與TFT基板100A共通之構成要素標註相同參照符號，避免重複說明。
圖5中所示之TFT基板100B係於第1透明電極7上未形成TFT基板100A之還原絕緣層8、且第1透明電極7與下部之閘極絕緣層4a接觸之 TFT基板。於TFT基板100B上，代替於第1透明電極7上形成還原絕緣層8a，而使位於第1透明電極7之下之下部之閘極絕緣層4a作為還原絕緣層8a來發揮功能，且使下部之閘極絕緣層4a與第1透明電極7接觸。因此，下部之閘極絕緣層4a係由形成還原絕緣層8a之材料而形成，氧化物半導體層5未與下部之閘極絕緣層4a接觸。於TFT基板100B上，介電層8具有絕緣保護層8b，且不具有還原絕緣層8a。
其次，一面參照圖6一面說明TFT基板100B之製造方法之一例。圖6(a)及圖6(b)係說明TFT基板100B之製造方法之模式性步驟剖面圖。
如圖6(a)所示，以公知之方法，於基板2上形成閘極電極3、下部之閘極絕緣層4a及上部之閘極絕緣層4b。此時，下部之閘極絕緣層4a係由形成上述還原絕緣層8a之材料而形成。又，將上部之閘極絕緣層4b圖案化，使下部之閘極絕緣層4b之一部分露出。
其次，以上述方法，於上部及下部之閘極絕緣層4a及4b上，形成氧化物半導體膜5'，且於氧化物半導體膜5'上形成源極電極6s及汲極電極6d。
如圖6(b)所示，於氧化物半導體膜5'中與下部閘極絕緣層4a接觸之部分在上述還原作用下得以低電阻化而形成第1透明電極7，於氧化物半導體膜中未得以低電阻化之部分上形成氧化物半導體層5。氧化物半導體層5係以與上部之閘極絕緣層4b接觸之方式而形成。
繼而，以上述方法於第1透明電極7上，形成與氧化物半導體層5之通道區域接觸之絕緣保護層8b而形成介電層8。其後，於絕緣保護層8b上形成第1透明電極9，製造圖5所示之TFT基板100B。
其次，一面參照圖7一面說明本發明之實施形態之TFT基板100C。圖7係與圖1(b)對應之TFT基板100C之模式性剖面圖。對於與TFT基板100A共通之構成要素標註相同參照符號，避免重複說明。
圖7中所示之TFT基板100C係於TFT基板100B之第1透明電極7上形成有還原絕緣層8a之TFT基板。因此，於TFT基板100C上，第1透明電極7與還原絕緣層8a及由形成還原絕緣層8a之材料形成之下部之閘極絕緣層4a接觸。於TFT基板100C上，介電層8具有還原絕緣層8a與絕緣保護層8b。於TFT基板100C上，下部之閘極絕緣層4a係由形成還原絕緣層8a之材料而形成。
其次，一面參照圖8一面說明TFT基板100C之製造方法之另一例。圖8係說明TFT基板100C之製造方法之模式性步驟剖面圖。
如上所述，於基板2上形成閘極電極3、下部之閘極絕緣層4a、上部之閘極絕緣層4b、氧化物半導體膜5'、源極電極6s及汲極電極6d(參照圖6(a)及圖6(b))。
繼而，如圖8所示，於氧化物半導體膜5'上以上述方法形成還原絕緣層4a。還原絕緣層4a係以未與氧化物半導體膜5'之通道區域接觸之方式而形成。又，自基板2之法線方向觀察時，較佳為還原絕緣層4a之端部與汲極電極6d重疊。
氧化物半導體膜5'中與下部之閘極絕緣層4a或還原絕緣層4a接觸之部分得以低電阻化，從而形成第1透明電極7。於氧化物半導體膜5'中未得以低電阻化之部分上，形成氧化物半導體層5。
繼而，如上所述，於還原絕緣層8a上，以與氧化物半導體層5之通道區域接觸之方式形成絕緣保護層8b，且於絕緣保護層8b上形成第2透明電極9，製造圖7所示之TFT基板100C。
其次，一面參照圖9一面說明本發明之實施形態之TFT基板100D。圖9係與圖1(b)對應之TFT基板100D之模式性剖面圖。對於與TFT基板100A共通之構成要素標註相同參照符號，避免重複說明。
圖9中所示之TFT基板100D包含：基板2上之閘極電極3；形成於閘極電極3上之閘極絕緣層4；形成於閘極絕緣層4上之還原絕緣層8a 及氧化物半導體層5；形成於氧化物半導體層5上之源極電極6s及汲極電極6d；形成於源極電極6s及汲極電極6d上之介電層8；以及形成於介電層8上之第2透明電極9。
於TFT基板100D上，於第1透明電極7之下形成有還原絕緣層8a。還原絕緣層8a與第1透明電極7接觸，且未與氧化物半導體層5接觸。閘極絕緣層4係由形成上述上部之閘極絕緣層4b之材料而形成。介電層8具有上述絕緣保護層8b，且不具有還原絕緣層8a。本例中，介電層8亦可具有還原絕緣層8a。閘極絕緣層4及絕緣保護層8b係與氧化物半導體層5接觸。
以上，根據本發明之實施形態，提供一種可一面抑制製造成本，一面製造顯示品位較高之顯示面板之半導體裝置及該半導體裝置之製造方法。
[產業上之可利用性]
本發明可廣泛地應用於主動矩陣基板等之電路基板；液晶顯示裝置、有機電致發光(EL)顯示裝置及無機電致發光顯示裝置等之顯示裝置；影像感測器裝置等之攝像裝置；圖像輸入裝置或指紋讀取裝置等之電子裝置等包括薄膜電晶體之裝置。
2‧‧‧基板
3‧‧‧閘極電極
3'‧‧‧閘極配線
4‧‧‧閘極絕緣層
4a‧‧‧下部之閘極絕緣層
4b‧‧‧上部之閘極絕緣層
5‧‧‧氧化物半導體層
6s‧‧‧源極電極
6d‧‧‧汲極電極
7‧‧‧第1透明電極
8‧‧‧介電層
8a‧‧‧還原絕緣層
8b‧‧‧絕緣保護層
9‧‧‧第2透明電極
50‧‧‧液晶層
100A‧‧‧半導體裝置(TFT基板)
200‧‧‧對向基板
500‧‧‧液晶顯示裝置

Claims (15)

  1. 一種半導體裝置，其包含：基板；閘極電極，其形成於上述基板上；閘極絕緣層，其形成於上述閘極電極上；氧化物半導體層，其形成於上述閘極絕緣層上；源極電極及汲極電極，其電性連接於上述氧化物半導體層；第1透明電極，其與上述汲極電極電性連接；介電層，其形成於上述源極電極及上述汲極電極上；及第2透明電極，其形成於上述介電層上；上述第2透明電極之至少一部分介隔上述介電層而與上述第1透明電極重疊，上述第1透明電極之上表面及下表面之至少一者與具有使上述氧化物半導體層中所含之氧化物半導體還原之性質之還原絕緣層接觸，上述還原絕緣層未與上述氧化物半導體層之通道區域接觸，上述氧化物半導體層及上述第1透明電極係由同一氧化物膜而形成。
  2. 如請求項1之半導體裝置，其中上述介電層包含：上述還原絕緣層、及與上述氧化物半導體層之通道區域接觸之氧化物絕緣層。
  3. 如請求項1或2之半導體裝置，其中上述閘極絕緣層包含：上述還原絕緣層、及與上述氧化物半導體層之下表面接觸之氧化物絕緣層。
  4. 如請求項1或2之半導體裝置，其中於上述第1透明電極上形成有 上述汲極電極，上述第1透明電極係與上述汲極電極直接接觸。
  5. 如請求項1或2之半導體裝置，其中自上述基板之法線方向觀察時，上述還原絕緣層之端部與上述汲極電極重疊。
  6. 如請求項1或2之半導體裝置，其中上述氧化物膜包含In、Ga及Zn。
  7. 一種半導體裝置之製造方法，其包含：步驟(a)，係準備基板；步驟(b)，係於基板上形成閘極電極及閘極絕緣層；步驟(c)，係於上述閘極絕緣層上形成氧化物半導體膜；步驟(d)，係於上述氧化物半導體膜上形成源極電極及汲極電極；步驟(e)，係於上述源極電極及上述汲極電極上形成介電層；步驟(f)，係於上述步驟(c)之前或之後，形成與上述氧化物半導體膜之一部分接觸、且具有使上述氧化物半導體膜之氧化物半導體還原之性質之還原絕緣層的步驟，藉此在上述氧化物半導體膜中與上述還原絕緣層接觸之部分形成第1透明電極，且在未還原之部分形成氧化物半導體層；及步驟(g)，係於上述介電層上形成第2透明電極之步驟，且上述第2透明電極之至少一部分介隔上述介電層而與上述第1透明電極重疊。
  8. 如請求項7之半導體裝置之製造方法，其中上述步驟(f)包含於上述步驟(b)中。
  9. 如請求項7或8之半導體裝置之製造方法，其中上述步驟(f)包含於上述步驟(e)中。
  10. 如請求項7或8之半導體裝置之製造方法，其中上述介電層及上述閘極絕緣層之至少1個包含氧化物絕緣層，上述氧化物絕緣層係與上述氧化物半導體層接觸。
  11. 如請求項7或8之半導體裝置之製造方法，其中自上述基板之法線方向觀察時，上述還原絕緣層之端部與上述汲極電極重疊。
  12. 如請求項1或2之半導體裝置，其中上述氧化物半導體層包含In-Ga-Zn-O系半導體。
  13. 如請求項7或8之半導體裝置之製造方法，其中上述氧化物半導體膜包含In-Ga-Zn-O系半導體。
  14. 如請求項12之半導體裝置，其中上述In-Ga-Zn-O系半導體為晶質。
  15. 如請求項13之半導體裝置之製造方法，其中上述In-Ga-Zn-O系半導體為晶質。
TW102103578A 2012-01-31 2013-01-30 半導體裝置及其製造方法 TWI543371B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012018752 2012-01-31

Publications (2)

Publication Number Publication Date
TW201342616A TW201342616A (zh) 2013-10-16
TWI543371B true TWI543371B (zh) 2016-07-21

Family

ID=48905092

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102103578A TWI543371B (zh) 2012-01-31 2013-01-30 半導體裝置及其製造方法

Country Status (7)

Country Link
US (1) US9520476B2 (zh)
JP (1) JP5824534B2 (zh)
CN (1) CN104081507B (zh)
MY (1) MY167301A (zh)
SG (1) SG11201404426YA (zh)
TW (1) TWI543371B (zh)
WO (1) WO2013115050A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013183495A1 (ja) 2012-06-08 2013-12-12 シャープ株式会社 半導体装置およびその製造方法
KR102643577B1 (ko) * 2013-09-13 2024-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9583516B2 (en) 2013-10-25 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2015194322A1 (ja) * 2014-06-17 2015-12-23 三菱電機株式会社 液晶表示装置およびその製造方法
WO2016021453A1 (ja) * 2014-08-05 2016-02-11 シャープ株式会社 導電素子及び液晶表示素子
US9989828B2 (en) * 2014-08-20 2018-06-05 Sharp Kabushiki Kaisha Semiconductor device and liquid crystal display device
JP6509514B2 (ja) * 2014-09-17 2019-05-08 東芝メモリ株式会社 不揮発性半導体記憶装置及びその製造方法
CN104377230B (zh) 2014-11-18 2017-09-19 京东方科技集团股份有限公司 像素结构及其制备方法、阵列基板、显示装置
CN108701720B (zh) * 2016-02-24 2021-09-21 夏普株式会社 薄膜晶体管基板和显示面板
CN107590423A (zh) * 2016-07-08 2018-01-16 上海箩箕技术有限公司 光学指纹传感器及其形成方法
JP6703169B2 (ja) * 2019-05-24 2020-06-03 三菱電機株式会社 表示用パネル基板、表示パネル、および表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
KR101751661B1 (ko) * 2008-12-19 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터의 제작 방법
RU2491678C1 (ru) * 2009-07-24 2013-08-27 Шарп Кабусики Кайся Способ изготовления подложки со структурой тонкопленочных транзисторов
JP5500712B2 (ja) 2009-09-02 2014-05-21 株式会社ジャパンディスプレイ 液晶表示パネル
US20130099227A1 (en) * 2009-09-11 2013-04-25 Sharp Kabushiki Kaisha Oxide semiconductor, thin film transistor, and display device
JP5599026B2 (ja) 2009-10-23 2014-10-01 キヤノン株式会社 薄膜トランジスタの製造方法
KR101280743B1 (ko) * 2010-04-07 2013-07-05 샤프 가부시키가이샤 회로 기판 및 표시 장치
KR20240025046A (ko) 2010-12-03 2024-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
TWI423449B (zh) * 2010-12-09 2014-01-11 Au Optronics Corp 氧化物半導體薄膜電晶體及其製作方法
JP2013051328A (ja) * 2011-08-31 2013-03-14 Japan Display Central Co Ltd アクティブマトリックス型表示素子およびその製造方法

Also Published As

Publication number Publication date
TW201342616A (zh) 2013-10-16
WO2013115050A1 (ja) 2013-08-08
JPWO2013115050A1 (ja) 2015-05-11
SG11201404426YA (en) 2014-11-27
MY167301A (en) 2018-08-16
JP5824534B2 (ja) 2015-11-25
US9520476B2 (en) 2016-12-13
CN104081507A (zh) 2014-10-01
US20140361295A1 (en) 2014-12-11
CN104081507B (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
TWI543371B (zh) 半導體裝置及其製造方法
TWI550877B (zh) 半導體裝置之製造方法
TWI623101B (zh) 半導體裝置及其製造方法
CN105612608B (zh) 半导体装置及其制造方法
KR101412761B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
TWI538210B (zh) 半導體裝置及其製造方法
WO2014017406A1 (ja) 半導体装置およびその製造方法
JP5824535B2 (ja) 半導体装置およびその製造方法
WO2018061954A1 (ja) 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法及び表示装置
TWI546965B (zh) 半導體裝置及其製造方法
TW201405831A (zh) 半導體裝置及其製造方法
TWI559554B (zh) 半導體裝置及其製造方法
TWI532188B (zh) 半導體裝置及其製造方法
KR101463032B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법