TWI546965B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI546965B
TWI546965B TW102112217A TW102112217A TWI546965B TW I546965 B TWI546965 B TW I546965B TW 102112217 A TW102112217 A TW 102112217A TW 102112217 A TW102112217 A TW 102112217A TW I546965 B TWI546965 B TW I546965B
Authority
TW
Taiwan
Prior art keywords
layer
gate
electrode
insulating layer
semiconductor
Prior art date
Application number
TW102112217A
Other languages
English (en)
Other versions
TW201349507A (zh
Inventor
宮本忠芳
伊東一篤
宮本光伸
高丸泰
Original Assignee
夏普股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 夏普股份有限公司 filed Critical 夏普股份有限公司
Publication of TW201349507A publication Critical patent/TW201349507A/zh
Application granted granted Critical
Publication of TWI546965B publication Critical patent/TWI546965B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

半導體裝置及其製造方法
本發明係關於一種使用氧化物半導體形成之半導體裝置及其製造方法,尤其是關於一種液晶顯示裝置或有機EL(Electroluminescence,電致發光)顯示裝置之主動矩陣(active matrix)基板及其製造方法。此處,半導體裝置包括主動矩陣基板或具備其之顯示裝置。
液晶顯示裝置等中所使用之主動矩陣基板係針對每個像素具備有薄膜電晶體(Thin Film Transistor;以下為「TFT」)等開關元件。具備TFT作為開關元件之主動矩陣基板被稱作TFT基板。
作為TFT,自先前以來,廣泛使用以非晶矽膜作為活性層之TFT(以下為「非晶矽TFT」)或以多晶矽膜作為活性層之TFT(以下為「多晶矽TFT」)。
近年來,作為TFT之活性層之材料,提出有使用氧化物半導體以代替非晶矽或多晶矽。將此種TFT稱作「氧化物半導體TFT」。氧化物半導體具有高於非晶矽之遷移率。因此,氧化物半導體TFT能夠以高於非晶矽TFT之速度進行動作。又,氧化物半導體膜能夠以較多晶矽膜更簡便之製程形成。
專利文獻1中,揭示有具備氧化物半導體TFT之TFT基板之製造方 法。根據專利文獻1中所記載之製造方法,藉由使氧化物半導體層之一部分低電阻化而形成像素電極,可減少TFT基板之製造步驟數。
近年來,隨著液晶顯示裝置等之高精細化不斷推進,像素開口率之降低成為問題。再者,所謂像素開口率係指像素(例如,於透過型液晶顯示裝置中,使有助於顯示之光透過之區域)於顯示區域中所占之面積比率,以下僅稱為「開口率」。
尤其,行動式用途之中小型之透過型液晶顯示裝置由於顯示區域之面積較小,因此當然各個像素之面積亦較小,因高精細化而引起之開口率之降低變得顯著。又,若行動式用途之液晶顯示裝置之開口率降低,則為了獲得所需之亮度,必需增大背光裝置之亮度,亦會引起導致電力消耗增大之問題。
為了獲得較高之開口率,只要使設置於每個像素之TFT或輔助電容等由不透明之材料所形成之元件所占之面積減小即可,但TFT或輔助電容當然具有最低限度所需之尺寸以發揮其功能。若使用氧化物半導體TFT作為TFT,則與使用非晶矽TFT之情形相比,可獲得能夠使TFT小型化之優勢。再者,輔助電容係為了保持施加於像素之液晶層(電性上被稱作「液晶電容」)之電壓而相對於液晶電容電性地並聯設置之電容,通常係以輔助電容之至少一部分與像素重疊之方式形成。
先前技術文獻 專利文獻
[專利文獻1]日本專利特開2011-91279號公報
然而,對於高開口率化之要求較高,僅使用氧化物半導體TFT無法滿足其要求。又,顯示裝置之低價格化亦不斷推進,亦要求開發低價地製造高精細且高開口率之顯示裝置之技術。
因此,本發明之主要目的在於提供一種能夠以簡便之製程製造,或可實現較先前高精細且高開口率之顯示裝置之TFT基板及其製造方法。
本發明之實施形態之半導體裝置包括:基板;閘極電極,其形成於上述基板上;閘極絕緣層,其形成於上述閘極電極上;氧化物層,其係形成於上述閘極絕緣層上之包括半導體區域與導電體區域者,且上述半導體區域之至少一部分介隔上述閘極絕緣層與上述閘極電極重疊;源極電極及汲極電極,其等電性連接於上述半導體區域;保護層,其形成於上述源極電極及上述汲極電極上;及透明電極,其形成於上述保護層上;上述透明電極之至少一部分介隔上述保護層與上述導電體區域重疊,上述導電體區域之上表面與具有將上述氧化物層中所含之氧化物半導體還原之性質之還原絕緣層接觸,上述還原絕緣層不與上述半導體區域之通道區域接觸。
於某一實施形態中,上述源極電極及上述汲極電極形成於上述半導體區域上,上述汲極電極之一部分形成於上述還原絕緣層上。
於某一實施形態中,上述源極電極及上述汲極電極形成於上述半導體區域下。
於某一實施形態中,上述半導體裝置進而包括源極.閘極連接部,上述源極.閘極連接部包括:閘極連接層,其係由與上述閘極電極相同之導電膜形成;源極連接層,其係由與上述源極電極相同之導電膜形成;及透明連接層,其係由與上述透明電極相同之透明導電膜形成;上述源極連接層與上述閘極連接層經由上述透明連接層電性連接。
於某一實施形態中,上述氧化物層包含In、Ga及Zn。
本發明之實施形態之半導體裝置之製造方法包括如下步驟:(A) 準備基板;(B)於上述基板上形成閘極電極及上述閘極絕緣層;(C)於上述閘極絕緣層上形成氧化物半導體膜,於上述氧化物半導體膜上形成具有將上述氧化物半導體膜中所含之氧化物半導體還原之性質之還原絕緣膜,且利用1片光罩將上述氧化物半導體膜及上述還原絕緣膜圖案化,由此形成氧化物半導體層及與上述氧化物半導體層之上表面之一部分接觸之還原絕緣層,上述氧化物半導體層中與上述還原絕緣層接觸之部分被低電阻化而成為導電體區域,未低電阻化之部分成為半導體區域;及(D)於上述步驟(C)之前或之後,形成與上述半導體區域電性連接之源極電極及汲極電極。
於某一實施形態中,上述步驟(D)係於上述步驟(C)之後進行,上述源極電極及汲極電極形成於上述半導體區域上,上述汲極電極之一部分形成於上述還原絕緣層上。
於某一實施形態中,上述步驟(D)係於上述步驟(C)之前進行,上述氧化物半導體層形成於上述源極電極及上述汲極電極上。
根據本發明之實施形態,可提供一種能夠以簡便之製程製造,或可實現較先前高精細且高開口率之顯示裝置之TFT基板及其製造方法。
2‧‧‧基板
3‧‧‧閘極電極
4‧‧‧閘極絕緣層
4a‧‧‧下部閘極絕緣層
4b‧‧‧上部閘極絕緣層
6'‧‧‧源極配線
6d‧‧‧汲極電極
6s‧‧‧源極電極
9‧‧‧透明電極
11‧‧‧保護層
31‧‧‧閘極連接層
32‧‧‧源極連接層
32u‧‧‧開口部
33‧‧‧透明連接層
50‧‧‧氧化物層
51‧‧‧半導體區域
55‧‧‧導電體區域
61‧‧‧還原絕緣層
100A‧‧‧半導體裝置(TFT基板)
100B‧‧‧TFT基板
150‧‧‧液晶層
200‧‧‧對向基板
500‧‧‧液晶顯示裝置
CH‧‧‧接觸孔
圖1(a)係本發明之實施形態中之TFT基板100A之模式性俯視圖,(b)係沿(a)之A-A'線之TFT基板100A之模式性剖面圖,(c)係沿(a)之B-B'線之TFT基板100A之模式性剖面圖。
圖2(a)係表示氧化物絕緣層與氧化物半導體層接觸之氧化物半導體TFT之閘極電壓(Vg)-汲極電流(Id)曲線之曲線圖,(b)係表示還原絕緣層61與氧化物半導體層接觸之氧化物半導體TFT之閘極電壓(Vg)-汲極電流(Id)曲線之曲線圖。
圖3係本發明之實施形態之液晶顯示裝置500之模式性剖面圖。
圖4(a)~(h)係說明本發明之實施形態中之TFT基板100A之製造步驟之一例之模式性剖面圖。
圖5(a)係本發明之另一實施形態中之TFT基板100B之模式性俯視圖,(b)係沿(a)之A-A'線之TFT基板100B之模式性剖面圖,(c)係沿(a)之B-B'線之TFT基板100B之模式性剖面圖。
圖6(a)~(f)係說明本發明之另一實施形態中之TFT基板100B之製造步驟之一例之模式性剖面圖。
以下,一面參照圖式一面說明本發明之實施形態之半導體裝置。本實施形態之半導體裝置具備具有包含氧化物半導體之活性層之薄膜電晶體(氧化物半導體TFT)。再者,本實施形態之半導體裝置只要具備氧化物半導體TFT即可,廣泛地包括主動矩陣基板、各種顯示裝置、電子機器等。
此處,以液晶顯示裝置中所使用之氧化物半導體TFT為例說明本發明之實施形態之半導體裝置。
圖1(a)係本實施形態之TFT基板100A之模式性俯視圖。圖1(b)係沿圖1(a)之A-A'線之半導體裝置(TFT基板)100A之模式性剖面圖。圖1(c)係沿圖1(a)之B-B'線之半導體裝置(TFT基板)100A之模式性剖面圖。
TFT基板100A包括:基板2;閘極電極3,其形成於基板2上;閘極絕緣層4,其形成於閘極電極3上;及氧化物層(有時亦稱作氧化物半導體層)50,其係形成於閘極絕緣層4上之包括半導體區域51與導電體區域55者,且半導體區域51之至少一部分介隔閘極絕緣層4與閘極電極3重疊。進而,TFT基板100A包括:源極電極6s及汲極電極6d,其等電性連接於半導體區域51;保護層11,其形成於源極電極6s及汲 極電極6d上;及透明電極9,其形成於保護層11上。透明電極9之至少一部分介隔保護層11與導電體區域55重疊。亦可如圖1(b)所示,透明電極9之至少一部分介隔保護層11及還原絕緣層61與導電體區域55重疊。導電體區域55之上表面與具有將半導體區域51中所含之氧化物半導體還原之性質之還原絕緣層61接觸。還原絕緣層61不與半導體區域51之通道區域接觸。再者,保護層11形成於還原絕緣層61上。
TFT基板100A中,藉由透明電極9之至少一部分介隔保護層11與導電體區域55重疊而形成有輔助電容。因此,由於TFT基板100A所具有之輔助電容為透明(由於使可見光透過),故而不會使開口率降低。因此,TFT基板100A與如先前般具備具有使用金屬膜(閘極金屬層或源極金屬層)所形成之不透明之電極之輔助電容之TFT基板相比,可具有較高之開口率。又,由於不會因輔助電容使開口率降低,因此亦可獲得可視需要增大輔助電容之電容值(輔助電容之面積)之優勢。
又,TFT基板100A中,於半導體區域51上形成有源極電極6s及汲極電極6d。汲極電極6d之一部分較佳為位於還原絕緣層61上。若採用此種構造,則可使導電體區域55形成至位於半導體區域51上之汲極電極6d之大致端部,因此TFT基板100A可具有高於專利文獻1中所記載之TFT基板之開口率。
發明者發現如下問題:例如,於以與氧化物半導體層接觸之方式形成如源極電極6s及汲極電極6d般之金屬配線之情形時,金屬配線與氧化物半導體層之密接性變差,氧化物半導體層與金屬配線之接觸面積越大,金屬配線變得越容易自氧化物半導體層剝落。再者,該問題之詳情記載於例如PCT/JP2013/059615號中。TFT基板100A可藉由下述製造方法製造,根據下述製造方法,可獲得如下優勢:可儘可能地減小氧化物層50之半導體區域51與源極電極6s及汲極電極6d之接觸面積,從而使源極電極6s及汲極電極6d變得難以自半導體區域51剝 落。
導電體區域55與半導體區域51相比電阻較小。導電體區域55之電阻例如為100 kΩ/□以下,較佳為10 kΩ/□以下。詳情將於下文進行敍述,導電體區域55係使可形成半導體區域51之氧化物膜之一部分低電阻化而形成。雖亦取決於用以使其低電阻化之處理方法,但亦可例如於導電體區域55中以高於半導體區域51之濃度含有雜質(例如硼)。
TFT基板100A亦可包括源極.閘極連接部,該源極.閘極連接部用於連接由與閘極電極3相同之導電膜所形成之源極配線層之一部分與由與源極電極6s相同之導電膜所形成之配線層之一部分。
源極.閘極連接部如圖1(c)所示,包括:閘極連接層31,其係由與閘極電極3相同之導電膜形成;源極連接層32,其係由與源極電極6s相同之導電膜形成;及透明連接層33,其係由與透明電極9相同之透明導電膜形成。源極連接層32與閘極連接層31藉由透明連接層33而電性連接。若利用透明連接層33作為將源極連接層32與閘極連接層31電性連接之引出配線,則可形成例如一體地形成有驅動電路之TFT基板,藉此可製造高品質之顯示裝置。
所圖示之例中,於閘極連接層31上延設有閘極絕緣層4。透明連接層33係以於設置於保護層11、源極連接層32及閘極絕緣層4之開口部內與閘極連接層31接觸之方式配置。
繼而,詳細地說明TFT基板100A之各構成要素。
基板2典型為透明基板,例如玻璃基板。除玻璃基板外,亦可使用塑膠基板。塑膠基板包括由熱硬化性樹脂或熱塑性樹脂所形成之基板,進而包括該等樹脂與無機纖維(例如,玻璃纖維、玻璃纖維之不織布)之複合基板。作為具有耐熱性之樹脂材料,可例示聚對苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)、聚醚碸(PES)、丙烯酸系樹脂、聚醯亞胺樹脂。又,於用於反射型液晶顯示裝置之情形時,作 為基板2,亦可使用矽基板。
閘極電極3電性連接於閘極配線(未圖示)。閘極電極3、閘極連接層31及閘極配線例如具有上層為W(鎢)層且下層為TaN(氮化鉭)層之積層構造。此外,閘極電極3及閘極配線亦可具有由Mo(鉬)/Al(鋁)/Mo所形成之積層構造,亦可具有單層構造、2層構造、4層以上之積層構造。進而,閘極電極3a亦可由選自Cu(銅)、Al、Cr(鉻)、Ta(鉭)、Ti(鈦)、Mo及W中之元素、或以該等元素為成分之合金或金屬氮化物等形成。閘極電極3之厚度例如為約420nm。閘極電極3之厚度較佳為例如約50nm以上且約600nm以下之範圍內。
閘極絕緣層4包括下部閘極絕緣層4a與上部閘極絕緣層4b。與半導體區域51接觸之上部閘極絕緣層4b較佳為包括氧化物絕緣層。若氧化物絕緣層與半導體區域51接觸,則可將氧化物絕緣層中所含之氧供給至半導體區域51,可防止半導體區域51之因氧缺陷而引起之半導體特性之劣化。上部閘極絕緣層4b例如為SiO2(氧化矽)層。下部閘極絕緣層4a例如為SiNx(氮化矽)層。於本實施形態中,下部閘極絕緣層4a之厚度為約325nm,上部閘極絕緣層4b之厚度為約50nm,閘極絕緣層4之厚度為約375nm。此外,作為閘極絕緣層4,例如可使用由SiO2(氧化矽)、SiNx(氮化矽)、SiOxNy(氧氮化矽,x>y)、SiNxOy(氮氧化矽,x>y)、Al2O3(氧化鋁)或氧化鉭(Ta2O5)所形成之單層或積層。閘極絕緣層4之厚度較佳為例如約50nm以上且約600nm以下。再者,為了防止來自基板2之雜質等之擴散,下部閘極絕緣層4a較佳為由SiNx或SiNxOy(氮氧化矽,x>y)形成。就防止半導體區域51之半導體特性之劣化之觀點而言,上部閘極絕緣層4b較佳為由SiO2或SiOxNy(氧氮化矽,x>y)形成。進而,為了以較低之溫度形成閘極漏電流較少之緻密之閘極絕緣層4,可一面使用Ar(氬氣)等稀有氣體一面形成閘極絕緣層4。
氧化物層50係以1:1:1之比率包含In(銦)、Ga(鎵)及Zn(鋅)之In-Ga-Zn-O系半導體層。In、G及Zn之比率可適當選擇。具有In-Ga-Zn-O系半導體層之TFT具有較高之遷移率(與a-SiTFT相比超過20倍)及較低之漏電流(與a-SiTFT相比未達百分之一)。
亦可代替In-Ga-Zn-O系半導體層而使用其他氧化物半導體膜形成氧化物層50。例如亦可使用Zn-O系半導體(ZnO)膜、In-Zn-O系半導體(IZO(註冊商標))膜、Zn-Ti-O系半導體(ZTO)膜、Cd-Ge-O系半導體膜、Cd-Pb-O系半導體膜、CdO(氧化鎘)膜、Mg-Zn-O系半導體膜、In-Sn-Zn-O系半導體(例如In2O3-SnO2-ZnO)膜、In-Ga-Sn-O系半導體膜等。
進而,作為氧化物層50,可使用添加有1族元素、13族元素、14族元素、15族元素及17族元素等中之一種或複數種雜質元素之ZnO之非晶質(amorphous)狀態、多晶狀態或非晶質狀態與多晶狀態混合存在之微晶狀態者、或未添加任何雜質元素者。作為氧化物層50,較佳為使用非晶氧化物半導體層。其原因在於:可於低溫下進行製造,且可實現較高之遷移率。氧化物層50之厚度例如為約50nm。氧化物層50之厚度較佳為例如約30nm以上且約100nm以下。
又,亦較佳為使用結晶質之In-Ga-Zn-O系半導體膜。作為結晶質In-Ga-Zn-O系半導體,較佳為c軸大致垂直於層面地配向而成者。此種In-Ga-Zn-O系半導體之結晶構造例如揭示於日本專利特開2012-134475號公報中。將日本專利特開2012-134475號公報之全部揭示內容引用於本說明書中以作參考。
源極電極6s電性連接於源極配線6'。源極配線6'、源極電極6s及汲極電極6d例如具有由Ti/Al/Ti所形成之積層構造。此外,源極配線6'、源極電極6s及汲極電極6d亦可具有由Mo/Al/Mo所形成之積層構造,亦可具有單層構造、2層構造或4層以上之積層構造。進而,源極 配線6'、源極電極6s及汲極電極6d亦可由選自Al、Cr、Ta、Ti、Mo及W中之元素、或以該等元素為成分之合金或金屬氮化物等形成。源極配線6'、源極電極6s及汲極電極6d之厚度例如為約350nm。源極配線6'、源極電極6s及汲極電極6d之厚度較佳為分別為例如約50nm以上且約600nm以下。
保護層11形成於導電體區域55與透明電極9之間,形成輔助電容。若如此般由透明電極9及透明之導電體區域55及透明之保護層11形成輔助電容,則於將TFT基板100A用於顯示面板時,可製造具有較高之開口率之顯示面板。
繼而,一面參照圖2一面說明還原絕緣層61。還原絕緣層61具有與氧化物半導體層接觸時使其電阻降低之功能。圖2(a)係表示具有以與氧化物半導體層(活性層)之下表面整體接觸之方式形成有氧化物絕緣層(例如SiO2)之構成之氧化物半導體TFT之閘極電壓(Vg)-汲極電流(Id)曲線之曲線圖,圖2(b)係表示具有以與氧化物半導體層(活性層)之下表面整體接觸之方式形成有還原絕緣層(例如SiNx)之構成之氧化物半導體TFT之閘極電壓(Vg)-汲極電流(Id)曲線之曲線圖。
由圖2(a)可知,氧化物絕緣層與氧化物半導體層接觸之氧化物半導體TFT具有良好之TFT特性。
另一方面,由圖2(b)可知:還原絕緣層與氧化物半導體層接觸之氧化物半導體TFT不具有TFT特性,氧化物半導體層藉由還原絕緣層而導體化。
由以上情況可知:若還原絕緣層61與氧化物半導體層接觸,則氧化物半導體層之電阻變小。認為其係還原絕緣層61例如含有大量氫,還原絕緣層61與半導體區域51接觸而使半導體區域51還原,藉此,使氧化物半導體膜低電阻化。因此,若以與半導體區域51接觸之方式形成此種還原絕緣層61,則會使半導體區域51低電阻化,因此即 便不進行特殊之低電阻化處理(例如,氫電漿處理等)亦可使半導體區域51低電阻化。於本實施形態之TFT基板100A之製造製程中,藉由以與氧化物半導體膜之一部分接觸之方式配置還原絕緣層61,可使氧化物半導體膜部分地低電阻化而形成電極。氧化物半導體膜中未被低電阻化之部分可用作TFT之活性層。因此,可使製造製程簡化且可減少製造成本。
還原絕緣層61例如由SiNx形成。可於基板溫度為約100℃以上且約250℃以下(例如,220℃),且以SiH4與NH3之混合氣體之流量(單位:sscm)比(SiH4之流量/NH3之流量)成為4以上且20以下之方式對流量進行了調整之條件下,使作為還原絕緣層61之SiNx膜成膜。又,還原絕緣層61之厚度例如為約100nm。還原絕緣層61之厚度較佳為例如約50nm以上且約300nm以下。
導電體區域55與半導體區域51係由相同之氧化物膜(例如In-Ga-Zn-O系半導體膜)形成。若由相同之氧化物膜形成導電體區域55與半導體區域51,則可使製造製程簡化且可減少製造成本。
透明電極9係由透明導電膜(例如ITO(Indium Tin Oxide,氧化銦錫),或IZO(註冊商標)膜)形成。透明電極9之厚度例如為約100nm。透明電極9之厚度較佳為例如約20nm以上且約200nm以下。
如圖3所示,TFT基板100A例如可用於Fringe Field Switching(FFS,邊緣電場切換)模式之液晶顯示裝置500。此時,將下層之導電體區域55用作像素電極(供給顯示信號電壓),將上層之透明電極9用作共用電極(供給共用電壓或對向電壓)。於透明電極9設置至少1個以上之狹縫。此種構造之FFS模式之液晶顯示裝置500例如揭示於日本專利特開2011-53443號公報中。將日本專利特開2011-53443號公報之全部揭示內容引用於本說明書中以作參考。
液晶顯示裝置500包括TFT基板100A及對向基板200、及形成於 TFT基板100A與對向基板200之間之液晶層150。於液晶顯示裝置500中,於對向基板200之液晶層150側未設置可由透明電極(例如ITO)等形成之對向電極。利用藉由形成於TFT基板100A之導電體區域(像素電極)55與透明電極(共用電極)9而產生之橫向電場,控制液晶層150中之液晶分子之配向而使其顯示。
繼而,說明TFT基板100A之製造方法。
本發明之實施形態中之半導體裝置100A之製造方法包括如下步驟:(A)準備基板2;(B)於基板2上形成閘極電極3及閘極絕緣層4;(C)於閘極絕緣層4上形成氧化物半導體膜,於氧化物半導體膜上形成具有將氧化物半導體膜中所含之氧化物半導體還原之性質之還原絕緣膜,利用1片光罩將氧化物半導體膜及還原絕緣膜圖案化,由此形成氧化物層50及與氧化物層50之上表面之一部分接觸之還原絕緣層61,氧化物層50中與還原絕緣層61接觸之部分被低電阻化而成為導電體區域55,未低電阻化之部分成為半導體區域51;及(D)於步驟(C)之前或之後,形成與半導體區域51電性連接之源極電極6s及汲極電極6d。
由於此種半導體裝置之製造方法係經簡化之半導體裝置之製造方法,因此可減少製造成本。
又,步驟(D)可於步驟(C)之後進行,源極電極6s及汲極電極6d形成於半導體區域51上,汲極電極6d之一部分形成於還原絕緣層61上。
進而,步驟(D)亦可於步驟(C)之前進行,氧化物層50形成於源極電極6s及汲極電極6d上。
繼而,一面參照圖4一面詳細地說明TFT基板100A之製造方法之一例。
圖4(a)~圖4(h)係用以說明TFT基板100A之製造方法之一例之模式性剖面圖。圖4(a)~圖4(d)係用以說明TFT之製造方法之一例之模式 性剖面圖,圖4(e)~圖4(h)係用以說明源極.閘極連接部之形成方法之一例之模式性剖面圖。
首先,如圖4(a)及圖4(e)所示,於基板2上形成閘極電極3及由與閘極電極3相同之導電膜所形成之閘極連接層31。作為基板2,例如可使用玻璃基板等透明絕緣性基板。閘極電極3及閘極連接層31可藉由在利用濺鍍法於基板2上形成導電膜之後,利用光微影法進行導電膜之圖案化而形成。此處,作為導電膜,使用自基板2側依次具有TaN膜(厚度:約50nm)及W膜(厚度:約370nm)之2層構造之積層膜。再者,作為導電膜,例如亦可使用Ti、Mo、Ta、W、Cu、Al或Cr等之單層膜、包含其等之積層膜、合金膜或該等之氮化金屬膜等。
繼而,如圖4(b)及圖4(f)所示,藉由CVD(Chemical Vapor deposition,化學氣相沈積)法以覆蓋閘極電極3及閘極連接層31之方式形成下部閘極絕緣層4a及上部閘極絕緣層4b。此處,下部閘極絕緣層4a係由SiNx膜(厚度:約325nm)形成,上部閘極絕緣層4b係由SiO2膜(厚度:約50nm)形成。上部閘極絕緣層4b例如可由SiO2、SiOxNy(氧氮化矽,x>y)、SiNxOy(氮氧化矽,x>y)、Al2O3或Ta2O5形成。下部閘極絕緣層4a例如可由SiNx、SiO2、SiOxNy(氧氮化矽,x>y)、SiNxOy(氮氧化矽,x>y)、Al2O3或Ta2O5形成。
繼而,於閘極絕緣層4上藉由濺鍍法形成氧化物半導體膜(未圖示)。作為氧化物半導體膜,例如使用In-Ga-Zn-O系半導體膜。氧化物半導體膜之厚度為約50nm。
繼而,於氧化物半導體膜上藉由CVD法等形成具有將氧化物半導體膜中所含之氧化物半導體還原之性質之還原絕緣膜(未圖示)。作為還原絕緣膜,例如使用SiNx膜。還原絕緣膜之厚度為約100nm。
作為使還原絕緣膜成膜之條件,使用如下條件:基板溫度為約100℃以上且約250℃以下(例如,約220℃),且SiH4與NH3之混合氣體 之流量比(SiH4之流量/NH3之流量)成為4以上且20以下。
此後,藉由半色調曝光,利用1片光罩於還原絕緣膜上形成厚度不同之光阻膜(未圖示)。其後,藉由乾式蝕刻或灰化等將還原絕緣膜及氧化物半導體膜分別形成為所需之圖案,形成氧化物層50與還原絕緣層61。還原絕緣層61係以不與氧化物層50中之成為通道區域之區域接觸之方式形成。
由於可藉由半色調曝光利用1片光罩形成氧化物層50與還原絕緣層61,因此較使用不同之光罩形成氧化物層50與還原絕緣層61之情形而言製造成本減少。於圖4(f)所示之區域中,未形成氧化物層50及還原絕緣層61。
進而,氧化物層50中與還原絕緣層61接觸之部分藉由還原絕緣層61中所含之例如氫進行還原而成為導電體區域55,未低電阻化之部分成為半導體區域51。藉此,即便不進行特殊之低電阻化處理(例如,氫電漿處理),亦可形成導電體區域55,故而製造成本減少。
又,亦有因氫之擴散而氧化物層50中位於下述汲極電極6d下之部分亦被低電阻化而成為導電體區域55之一部分之情形。
此後,如圖4(c)所示,於半導體區域51上藉由濺鍍法等形成源極電極6s及汲極電極6d。亦有汲極電極6s之一部分形成於還原絕緣層61上之情形。又,於圖4(g)所示之區域中,於上部閘極絕緣層4b上形成源極連接層32。於源極連接層32形成自基板2之法線方向觀察時與閘極連接層32重疊之開口部32u。源極電極6s、汲極電極6d及源極連接層32例如具有Ti/Al/Ti之積層構造。下層之Ti層之厚度為約50nm,Al層之厚度為約200nm,上層之Ti層之厚度為約100nm。
繼而,如圖4(d)及圖4(h)所示,於源極電極6s、汲極電極6d、源極連接層32及還原絕緣層61上藉由CVD法形成保護層11。保護層11例如由SiO2形成。保護層11之厚度為約265nm。於圖4(h)所示之區域中 之保護層11形成自基板之法線方向觀察時與開口部32u重疊之開口部,且形成朝向閘極連接層31之接觸孔CH。
又,亦可於形成保護層11之後於使保護層11成膜之成膜溫度以上之溫度(例如約300℃)下進行熱處理(退火處理)。藉此,可藉由氧化物層50中與還原絕緣層61接觸之部分將還原絕緣層61中所含之氫擴散,可使上述導電體區域55之電阻更小。
繼而,如圖1(b)所示,於保護層11上藉由濺鍍法等形成透明導電膜,且將其圖案化,藉此形成透明電極9。透明電極9之至少一部分介隔保護層11與導電體區域55重疊。又,如圖1(c)所示,由與透明電極9相同之導電膜形成透明連接層33,於接觸孔CH內,透明連接層33與源極連接層32及閘極連接層31接觸,將源極連接層32與閘極連接層31電性連接。透明電極9及透明連接層33例如由ITO形成,其厚度為約100nm。
繼而,一面參照圖5一面說明本發明之另一實施形態中之TFT基板100B。圖5(a)係TFT基板100B之模式性俯視圖。圖5(b)係沿圖5(a)之A-A'線之TFT基板100B之模式性剖面圖。圖5(c)係沿圖5(a)之B-B'線之TFT基板100B之模式性剖面圖。對於與TFT基板100A共用之構成要素標附相同之參照符號,避免重複說明。
圖5(a)~圖5(c)所示之TFT基板100B與TFT基板100A不同之處在於源極電極6s及汲極電極6d之上表面與半導體區域51(氧化物層50)接觸。TFT基板100B亦可與TFT基板100A同樣地用於例如圖3所示之液晶顯示裝置500。
TFT基板100B係藉由下述製造方法形成。TFT基板100B之製造方法之詳情將於下文敍述,由於係於形成源極電極6s及汲極電極6d之後形成氧化物層50,因此可獲得能夠減少伴隨源極電極6s及汲極電極6d形成之對氧化物層50(尤其是半導體區域51)之損害之優勢。
繼而,一面參照圖6一面說明TFT基板100B之製造方法之一例。圖6(a)~圖6(f)係說明TFT基板100B之製造方法之模式性剖面圖。圖6(a)~圖6(c)係說明TFT之製造方法之模式性剖面圖。圖6(d)~圖6(f)係說明源極‧閘極連接部之形成方法之模式性剖面圖。
如上所述,於基板2上形成閘極電極3、閘極連接層31及閘極絕緣層4。
繼而,如圖6(a)所示,於閘極絕緣層4上藉由上述方法形成源極電極6s及汲極電極6d。又,於圖6(d)所示之區域藉由上述方法形成具有開口部32u之源極連接層32。
繼而,於源極電極6s及汲極電極6d上藉由上述方法形成氧化物半導體膜(未圖示)。
繼而,於氧化物半導體膜上藉由上述方法形成還原絕緣膜(未圖示)。
此後,藉由半色調曝光,利用1片光罩於還原絕緣膜上形成厚度不同之光阻膜(未圖示)。其後,藉由乾式蝕刻或灰化等將還原絕緣膜及氧化物半導體膜分別形成為所需之圖案,形成氧化物層50與還原絕緣層61。還原絕緣層61係以不與氧化物層50中之成為通道區域之區域接觸之方式形成。
由於可藉由半色調曝光利用1片光罩形成氧化物層50與還原絕緣層61,因此較使用不同之光罩形成氧化物層50與還原絕緣層61之情形而言製造成本減少。於圖6(e)所示之區域未形成氧化物層50及還原絕緣層61。
進而,氧化物層50中與還原絕緣層61接觸之部分藉由還原絕緣層61中所含之例如氫進行還原而成為導電體區域55,未低電阻化之部分成為半導體區域51。藉此,即便不進行特殊之低電阻化處理(例如,氫電漿處理),亦可形成導電體區域55,故而製造成本減少。
又,亦有因氫之擴散而氧化物層50中位於汲極電極6d上之部分亦被低電阻化而成為導電體區域55之一部分之情形。
繼而,如圖6(c)及圖6(f)所示,於半導體區域51及還原絕緣層61上藉由CVD法形成保護層11。保護層11例如由SiO2形成。保護層11之厚度為約265nm。於圖6(f)所示之區域中之保護層11形成自基板之法線方向觀察時與開口部32u重疊之開口部,且形成朝向閘極連接層31之接觸孔CH。
繼而,如圖5(b)所示,於保護層11上藉由濺鍍法等形成透明導電膜,且將其圖案化,藉此形成透明電極9。透明電極9之至少一部分介隔保護層11與導電體區域55重疊。又,如圖5(c)所示,由與透明電極9相同之導電膜形成透明連接層33,於接觸孔CH內,透明連接層33與源極連接層32及閘極連接層31接觸,將源極連接層32與閘極連接層31電性連接。
以上,根據本發明之實施形態,提供一種可抑制製造成本且可製造顯示品質較高之顯示面板之半導體裝置及該半導體裝置之製造方法。
產業上之可利用性
本發明可廣泛地應用於主動矩陣基板等電路基板、液晶顯示裝置、有機電致發光(EL)顯示裝置及無機電致發光顯示裝置等顯示裝置、影像感測器裝置等攝像裝置、圖像輸入裝置或指紋讀取裝置等電子裝置等具備薄膜電晶體之裝置。
2‧‧‧基板
3‧‧‧閘極電極
4‧‧‧閘極絕緣層
4a‧‧‧下部閘極絕緣層
4b‧‧‧上部閘極絕緣層
6'‧‧‧源極配線
6d‧‧‧汲極電極
6s‧‧‧源極電極
9‧‧‧透明電極
11‧‧‧保護層
31‧‧‧閘極連接層
32‧‧‧源極連接層
33‧‧‧透明連接層
50‧‧‧氧化物層
51‧‧‧半導體區域
55‧‧‧導電體區域
61‧‧‧還原絕緣層
100A‧‧‧半導體裝置(TFT基板)
CH‧‧‧接觸孔

Claims (8)

  1. 一種半導體裝置,其包括:基板;閘極電極,其形成於上述基板上;閘極絕緣層,其形成於上述閘極電極上;氧化物層,其係形成於上述閘極絕緣層上之包括半導體區域與導電體區域者,且上述半導體區域之至少一部分介隔上述閘極絕緣層與上述閘極電極重疊;源極電極及汲極電極,其等電性連接於上述半導體區域;保護層,其形成於上述源極電極及上述汲極電極上;及透明電極,其形成於上述保護層上;上述透明電極之至少一部分介隔上述保護層與上述導電體區域重疊;上述導電體區域之上表面與具有將上述氧化物層中所含之氧化物半導體還原之性質之還原絕緣層接觸;上述還原絕緣層不與上述半導體區域之通道區域接觸。
  2. 如請求項1之半導體裝置,其中上述源極電極及上述汲極電極形成於上述半導體區域上;上述汲極電極之一部分形成於上述還原絕緣層上。
  3. 如請求項1之半導體裝置,其中上述源極電極及上述汲極電極形成於上述半導體區域下。
  4. 如請求項1至3中任一項之半導體裝置,其進而包括源極.閘極連接部,上述源極.閘極連接部包括:閘極連接層,其係由與上述閘極電極相同之導電膜形成; 源極連接層,其係由與上述源極電極相同之導電膜形成;及透明連接層,其係由與上述透明電極相同之透明導電膜形成;上述源極連接層與上述閘極連接層經由上述透明連接層電性連接。
  5. 如請求項1至4中任一項之半導體裝置,其中上述氧化物層包含In、Ga及Zn。
  6. 一種半導體裝置之製造方法,其包括如下步驟:(A)準備基板;(B)於上述基板上形成閘極電極及上述閘極絕緣層;(C)於上述閘極絕緣層上形成氧化物半導體膜,於上述氧化物半導體膜上形成具有將上述氧化物半導體膜中所含之氧化物半導體還原之性質之還原絕緣膜;利用1片光罩將上述氧化物半導體膜及上述還原絕緣膜圖案化,由此形成氧化物半導體層及與上述氧化物半導體層之上表面之一部分接觸之還原絕緣層;上述氧化物半導體層中,與上述還原絕緣層接觸之部分被低電阻化而成為導電體區域,未低電阻化之部分成為半導體區域;及(D)於上述步驟(C)之前或之後,形成與上述半導體區域電性連接之源極電極及汲極電極。
  7. 如請求項6之半導體裝置之製造方法,其中上述步驟(D)係於上述步驟(C)之後進行;上述源極電極及汲極電極形成於上述半導體區域上;上述汲極電極之一部分形成於上述還原絕緣層上。
  8. 如請求項6之半導體裝置之製造方法,其中上述步驟(D)係於上述 步驟(C)之前進行;上述氧化物半導體層形成於上述源極電極及上述汲極電極上。
TW102112217A 2012-04-06 2013-04-03 半導體裝置及其製造方法 TWI546965B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012087023 2012-04-06

Publications (2)

Publication Number Publication Date
TW201349507A TW201349507A (zh) 2013-12-01
TWI546965B true TWI546965B (zh) 2016-08-21

Family

ID=49300485

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102112217A TWI546965B (zh) 2012-04-06 2013-04-03 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US9035303B2 (zh)
CN (1) CN104205310B (zh)
TW (1) TWI546965B (zh)
WO (1) WO2013151002A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013161738A1 (ja) * 2012-04-23 2013-10-31 シャープ株式会社 半導体装置およびその製造方法
JP2015220387A (ja) * 2014-05-20 2015-12-07 三菱電機株式会社 表示用パネル基板、表示パネル、表示装置、および表示用パネル基板の製造方法
WO2016027758A1 (ja) * 2014-08-20 2016-02-25 シャープ株式会社 半導体装置及び液晶表示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
CN103258857B (zh) * 2007-12-13 2016-05-11 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
EP2449593B1 (en) * 2009-07-03 2019-08-28 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
US8481373B2 (en) * 2009-07-24 2013-07-09 Sharp Kabushiki Kaisha Method for manufacturing thin film transistor substrate
JP5500712B2 (ja) * 2009-09-02 2014-05-21 株式会社ジャパンディスプレイ 液晶表示パネル
JP5599026B2 (ja) 2009-10-23 2014-10-01 キヤノン株式会社 薄膜トランジスタの製造方法
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101623961B1 (ko) * 2009-12-02 2016-05-26 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
WO2011108374A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101132119B1 (ko) * 2010-03-10 2012-04-05 삼성모바일디스플레이주식회사 액정표시장치 어레이 기판 및 그 제조방법
KR101995082B1 (ko) 2010-12-03 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2013150981A1 (ja) 2012-04-04 2013-10-10 シャープ株式会社 半導体装置およびその製造方法
US8901556B2 (en) * 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device

Also Published As

Publication number Publication date
CN104205310B (zh) 2017-03-01
US20150069381A1 (en) 2015-03-12
WO2013151002A1 (ja) 2013-10-10
TW201349507A (zh) 2013-12-01
US9035303B2 (en) 2015-05-19
CN104205310A (zh) 2014-12-10

Similar Documents

Publication Publication Date Title
TWI623101B (zh) 半導體裝置及其製造方法
TWI550877B (zh) 半導體裝置之製造方法
TWI538210B (zh) 半導體裝置及其製造方法
KR101412761B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
TWI543371B (zh) 半導體裝置及其製造方法
US20150295092A1 (en) Semiconductor device
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
TW201401523A (zh) 半導體裝置及其製造方法
US9224869B2 (en) Semiconductor device and method for manufacturing same
JP5824535B2 (ja) 半導体装置およびその製造方法
TWI546965B (zh) 半導體裝置及其製造方法
TWI559554B (zh) 半導體裝置及其製造方法
US9496287B2 (en) Semiconductor device and production method therefor
TWI532188B (zh) 半導體裝置及其製造方法
KR101463032B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법