CN103258857B - 使用了氧化物半导体的场效应晶体管及其制造方法 - Google Patents

使用了氧化物半导体的场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN103258857B
CN103258857B CN201310094922.9A CN201310094922A CN103258857B CN 103258857 B CN103258857 B CN 103258857B CN 201310094922 A CN201310094922 A CN 201310094922A CN 103258857 B CN103258857 B CN 103258857B
Authority
CN
China
Prior art keywords
semiconductor layer
effect transistor
film
field
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310094922.9A
Other languages
English (en)
Other versions
CN103258857A (zh
Inventor
矢野公规
川岛浩和
井上一吉
笘井重和
笠见雅司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Publication of CN103258857A publication Critical patent/CN103258857A/zh
Application granted granted Critical
Publication of CN103258857B publication Critical patent/CN103258857B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Abstract

本发明提供一种场效应晶体管，其在基板上至少具有半导体层、半导体层的保护层、源电极、漏电极、栅绝缘膜和栅电极，源电极和漏电极借助半导体层相连，在栅电极和半导体层之间具有栅绝缘膜，在半导体层的至少1面侧具有保护层，半导体层由以下述(1)～(3)的原子比含有In(铟)元素、Zn(锌)元素及Ga(镓)元素的复合氧化物构成，In/(In+Zn)＝0.2～0.8(1)In/(In+Ga)＝0.59～0.99(2)Zn/(Ga+Zn)＝0.29～0.99(3)。

Description

使用了氧化物半导体的场效应晶体管及其制造方法
本申请是申请人于2008年12月10日提交的申请号为200880120246.5、发明名称为“使用了氧化物半导体的场效应晶体管及其制造方法”的申请的分案申请
技术领域
本发明涉及在沟道层使用了氧化物半导体膜的场效应晶体管及其制造方法。
背景技术
薄膜晶体管(TFT)等场效应晶体管作为半导体存储集成电路的单位电子元件、高频率信号增幅元件、液晶驱动用元件等被广泛使用，目前是应用最多的电子设备。
其中，随着近年来显示装置的惊人发展，在液晶显示装置(LCD)、场致发光显示装置(EL)、场致发射显示器显示器(FED)等各种显示装置中，作为向显示元件施加驱动电压驱动显示装置的转换元件多使用TFT。
作为场效应晶体管的主要部件的半导体层(沟道层)材料，最广泛使用的是硅半导体化合物。一般来说，在需要高速动作的高频率增幅元件或集成电路用元件等中使用硅单晶。另一方面，液晶驱动用元件等中由于大面积化的要求使用非晶性硅半导体(无定形硅)。
例如，TFT有在玻璃等基板上层叠了栅电极、栅绝缘层、氢化无定形硅(a-Si:H)等半导体层、源电极及漏电极的逆错置结构者。该TFT以图象传感器为首，在大面积设备的领域中作为有源矩阵型液晶显示器所代表的平板显示器等的驱动元件使用。在这些用途中，即便是以往使用了无定形硅者，伴随着高功能化，也要求动作的高速化。
现在，作为驱动显示装置的转换元件，使用了硅系半导体膜的元件占主流，这是由于除了硅薄膜的稳定性、加工性的良好性之外，转换速度快等的各种性能也良好。而且，这种硅系薄膜一般利用化学气相沉积法(CVD)法制造。
然而，当结晶性硅系薄膜在试图结晶化时，需要例如800℃以上的高温、难以在玻璃基板上或有机物基板上形成。因而，仅能形成在硅晶片或石英等耐热性高的昂贵基板上，另外具有在制造时需要很多能量和工序数等问题。
另外，结晶性硅系薄膜由于通常TFT的元件构成限定于顶部栅极的构成，因此难以减少掩模的张数等来降低成本。
另一方面，无定形硅的薄膜虽然能够在较低温度下形成，但与结晶性薄膜相比，由于转换速度慢，因此当作为驱动显示装置的转换元件使用时，有时无法随动于高速动画的显示。
另外，当对半导体活性层照射可见光时，还具有显示导电性、发生漏电流、有错误动作等作为转换元件的特性发生恶化的问题。因此，已知设置阻断可见光的遮光层的方法。例如，作为遮光层使用金属薄膜。
但是，由于当设置由金属薄膜构成的遮光层时，不仅增加了工序而且还要维持漂移电位，因而需要使遮光层处于背景水平，此时具有产生寄生容量的问题。
具体地说，在分辨率为VGA的液晶电视中，可以使用迁移率为0.5～1cm2/Vs的无定形硅，但当分辨率达到SXGA、UXGA、QXGA或其以上时，要求2cm2/Vs以上的迁移率。另外，当为了提高画质而提高驱动频率数时，高迁移率成为必须。
另外，由于有机EL显示器为电流驱动，因此当使用由于DC应力而特性有所变化的无定形硅时，具有长时间使用所导致的画质降低的问题。
另外，当在这些用途中使用结晶硅时，具有无法对应于大面积、由于需要高温的热处理而制造成本提高的问题。
在这种状况下，近年来作为稳定性优于硅系半导体薄膜的物质，使用了氧化物的氧化物半导体薄膜备受关注。
例如专利文献1记载了作为半导体层使用氧化锌的TFT。
但是，在该半导体层中，场效应迁移率低达1cm2/V·sec左右、开关比(on-off比)也很小。而且，由于易于产生漏电流，因此工业上难以实用化。另外，对于含有使用了氧化锌的结晶质的氧化物半导体而言，虽然进行了多次研究，但当利用工业上通常进行的溅射法进行成膜时，具有以下问题。
即，具有迁移率低、开关比(on-off比)低、漏电流大、夹断不明确、易于变为原位导通等TFT的性能降低的问题。另外，由于耐化学试剂性差，因此湿式刻蚀难等制造过程或使用环境受限。而且，为了提高性能，有必要在高压力下进行成膜、成膜速度慢、需要700℃以上的高温处理等，在工业化方面也具有问题。另外，还具有底部栅极构成下的电解迁移率等TFT性能低，为了提高性能，在顶部栅极构成中有必要使膜厚为50nm以上等的TFT元件构成上的限制。
为了解决该问题，研究了使用由氧化铟和氧化锌构成的非晶质氧化物半导体膜的TFT(参照专利文献2)。
但是，该氧化物半导体膜在制成晶体管时，具有反向电流高、难以获得开关比等的问题。
另外，如专利文献3所记载，研究了将以往作为透明导电膜研究的含有铟、锌及镓元素的复合氧化物应用于TFT(参照非专利文献1)。
但是，在使用了该由复合氧化物构成的TFT中，为了减小S值、减小应力所导致的阈值变化，有必要施加相应的热经历(例如在350℃以上的高温下热处理1个小时以上等)。另外，还具有易于受到光或大气等周围影响的问题。
专利文献1：日本特开2003-86808号公报
专利文献2：US2005/0199959
专利文献3：日本特开2000-44236号公报
非专利文献1：Kim、ChangJung等.HighlyStableGa2O3-In2O3-ZnOTFTforActive-MatrixOrganicLight-EmittingDiodeDisplayApplication、ElectronDevicesMeeting、2006.IEDM’06.International(ISBN：1-4244-0439-8)
本发明鉴于上述情况完成，其目的在于提供迁移率高、S值低的场效应晶体管。
另外，其目的在于提供即便是低温或短时间的热经历也可获得高特性的场效应晶体管的制造方法。
发明内容
本发明提供以下的场效应晶体管等。
1.一种场效应晶体管，其在基板上至少具有半导体层、半导体层的保护层、源电极、漏电极、栅绝缘膜和栅电极，上述源电极和漏电极借助半导体层相连，在上述栅电极和上述半导体层之间具有栅绝缘膜，在上述半导体层的至少一面侧具有保护层，上述半导体层由以下述(1)～(3)的原子比含有In(铟)元素、Zn(锌)元素及Ga(镓)元素的复合氧化物构成，
In/(In+Zn)＝0.2～0.8(1)
In/(In+Ga)＝0.59～0.99(2)
Zn/(Ga+Zn)＝0.29～0.99(3)。
2.根据上述1所述的场效应晶体管，其中，上述复合氧化物还满足下述(4)的原子比，
Ga/(In+Zn+Ga)＝0.01～0.2(4)。
3.根据上述1或2所述的场效应晶体管，其中，上述半导体层为非晶质膜，其非定域能级的能幅(E0)为14meV以下。
4.根据上述1～3任一项所述的场效应晶体管，其中，上述半导体层为非晶质膜，维持了氧化铟的方铁锰矿结构的棱共有结构的至少一部分。
5.根据上述1～4中任一项所述的场效应晶体管，其场效应迁移率为1cm2/Vs以上、开关比为106以上、反向电流为1pA以下、S值为0.8V/dec以下、阈值电压为0V以上且10V以下、在50℃下施加10μA直流电压100小时前后的阈值电压的变化量为1.5V以下。
6.根据上述1～5中任一项所述的场效应晶体管，其具有将上述半导体层遮光的结构。
7.上述1～6任一项所述的场效应晶体管，上述半导体层的保护层为非晶质氧化物或非晶质氮化物。
8.根据上述1～7中任一项所述的场效应晶体管，其中，上述源电极、漏电极及栅电极的至少1个由含铜的合金构成。
9.根据上述1～8中任一项所述的场效应晶体管，其中，在上述半导体层和上述源电极、漏电极及栅电极的至少1个之间具有接触层。
10.根据上述1～9中任一项所述的场效应晶体管，其中，在上述半导体层与栅绝缘膜之间以及/或上述半导体层与保护层之间，具有电阻高于上述半导体层的氧化物电阻层。
11.根据上述1～10任一项所述的场效应晶体管，其中，上述半导体层还含有100～10000原子ppm的选自Sn(锡)、Ge(锗)、Si(硅)、Ti(钛)、Zr(锆)及Hf(铪)的1种以上元素。
12.根据上述1～11中任一项所述的场效应晶体管的制造方法，其包含：使用复合氧化物的烧结靶利用DC或AC溅射法将半导体层成膜的工序；以及，形成半导体层和半导体的保护层之后，在70～350℃下进行热处理的工序。
13.一种液晶显示器或有机场致发光显示器，其使用了上述1～11中任一项所述的场效应晶体管。
14.一种氧化物半导体用烧结靶，其由以下述(1)～(3)的原子比含有In(铟)元素、Zn(锌)元素及Ga(镓)元素的复合氧化物构成，
In/(In+Zn)＝0.2～0.8(1)
In/(In+Ga)＝0.59～0.99(2)
Zn/(Ga+Zn)＝0.29～0.99(3)。
15.根据上述14所述的由复合氧化物构成的氧化物半导体用烧结靶，其还含有100～10000原子ppm的选自Sn(锡)、Ge(锗)、Si(硅)、Ti(钛)、Zr(锆)及Hf(铪)的1种以上的元素。
通过本发明，可获得迁移率高、S值低的场效应晶体管。另外，还可在低温或短时间的热经历下制造场效应晶体管。
附图说明
[图1]本发明一实施方式的场效应晶体管的概略截面图。
[图2]场效应晶体管1的概略俯视图。
[图3]本发明其它实施方式的场效应晶体管的概略截面图。
[图4]本发明其它实施方式的场效应晶体管的概略截面图。
[图5]本发明其它实施方式的场效应晶体管的概略截面图。
[图6]本发明其它实施方式的场效应晶体管的概略截面图。
[图7]本发明其它实施方式的场效应晶体管的概略截面图。
[图8]表示传递曲线的例子的图，(a)为滞后少的例子、(b)为有滞后的例子。
[图9]比较例2等中制作的场效应晶体管的概略截面图。
[图10]实施例21及实施例22中制作的半场效应晶体管的概略截面图。
[图11]实施例23及实施例24中制作的半场效应晶体管的概略截面图。
具体实施方式
本发明的场效应晶体管在基板上至少具有半导体层、半导体层的保护层、源电极、漏电极、栅绝缘膜和栅电极。
图1为本发明一实施方式的场效应晶体管的概略截面图。
场效应晶体管1中，在具有热氧化膜11的硅基板10上，栅电极12形成为螺旋状。按照将该栅电极12覆盖的方式具有栅绝缘膜13，在该栅绝缘膜13上且栅电极12上形成半导体层14(活性层)。
半导体层14的一端14a在垂直于栅电极12的方向上连接有源电极15。另外，在半导体层14的与一端14a相对的另一端14b上连接有漏电极16。
按照覆盖半导体层14、源电极15及漏电极16的方式，形成保护层17。
图2为表示栅电极12、半导体层14、源电极15及漏电极16的位置关系的概略俯视图。为了位置关系的可视化，将一部分的部件省略。
本发明的场效应晶体管的特征在于具有半导体层的保护层。当没有半导体层的保护层时，在真空中或低压下，具有半导体层的表面层的氧会脱离、反向电流增高、阈值电压变为负的问题。另外，即便是在大气下，也具有受到湿度等周围的影响、阈值电压等晶体管特性不均增大的问题。
另外，本发明的特征在于半导体层由以下述(1)～(3)的比例(原子比)含有In(铟)元素、Zn(锌)元素及Ga(镓)元素的复合氧化物构成，
In/(In+Zn)＝0.2～0.8(1)
In/(In+Ga)＝0.59～0.99(2)
Zn/(Ga+Zn)＝0.29～0.99(3)。
通过由上述复合氧化物形成半导体层，可以获得迁移率高、S值低的场效应晶体管。另外，成为即便是通过低温或短时间的热经历也可获得高特性的场效应晶体管。
上述(1)中，当In的比率小于0.2时，具有迁移率降低、S值增大、耐湿性降低、对酸·碱等的耐化学试剂性降低的问题。另一方面，当大于0.8时，具有反向电流或栅极漏电流增大、S值增大、阈值变为负、成为原位导通的问题。
In/(In+Zn)优选为0.3～0.75、更优选为0.35～0.7。
上述(2)中，当In的比率小于0.59时，具有迁移率降低、S值增大、阈值电压增高的问题。另一方面，当大于0.99时，具有反向电流或栅极漏电流增大、阈值变为负、成为原位导通、阈值电压的变化增大的问题。
In/(In+Ga)优选为0.6～0.98、更优选为0.65～0.98、特别优选为0.7～0.97。
上述(3)中，当Zn的比率小于0.29时，具有迁移率降低、S值增大、为了使其稳定化需要高温或长时间热处理、湿式刻蚀水平变慢的问题。另一方面，大于0.99时，有迁移率降低、S值增大、热稳定性或耐热性降低、耐湿性降低、对酸·碱等的耐化学试剂性降低、阈值电压的变化增大的问题。
Zn/(Ga+Zn)优选为0.45～0.98、更优选为0.6～0.98、特别优选为0.7～0.97。
本发明中优选半导体层还满足下述(4)的比率(原子比)，
Ga/(In+Zn+Ga)＝0.01～0.2(4)
上述(4)中，当Ga的比率大于0.2时，具有S值增大、迁移率降低、阈值电压增大的趋势。另一方面，大于0.01时，具有热稳定性或耐热性降低、耐湿性降低、对酸·碱等的耐化学试剂性降低、阈值电压的变化增大的趋势。
Ga/(In+Zn+Ga)为了降低S值且提高开关比，更优选为0.01～0.05、进一步优选为0.02～0.05。
另外，为了抑制阈值电压的变化且提高开关比，更优选为0.05～0.2、进一步优选为0.05～0.12、特别优选为0.05～0.1。
进而，特别优选的是，半导体层可以根据用途分别满足下述(5)或(6)的比率(原子比)分开使用，。
In/(In+Zn+Ga)＝0.3～0.5(5)
In/(In+Zn+Ga)＝0.5～0.7(不含0.5)(6)
上述(5)的比率易于降低反向电流、能够提高开关比。另外，成膜条件或后处理条件的范围也广。当为上述(6)的比率时，可以增高迁移率、减小阈值电压。
本发明的场效应晶体管的构成并非限定于图1所示的场效应晶体管1。例如可举出以下图3～图7所示的构成。
图3为本发明其它实施方式的场效应晶体管的概略截面图。场效应晶体管2为在半导体层14上层叠有保护层21的构成。其它与上述场效应晶体管1同样。
图4为表示顶部栅极型的场效应晶体管例子的概略截面图。
场效应晶体管3中，在基板30上形成源电极35及漏电极36，按照覆盖其空隙及这些电极的一部分的方式设置半导体层34。而且，在半导体层34上隔着栅绝缘膜33形成栅电极32。
晶体管3中，基板30起到保护层37的作用。
予以说明，保护层优选利用于图1及3所示晶体管的底部栅型结构。当在底部栅极型的晶体管中没有保护层时，由于半导体层的主要部分露出，因此保护层的效果很大。
本发明的场效应晶体管中，优选具有对半导体层进行遮光的结构(例如遮光层)。
图5为本发明其它实施方式的场效应晶体管的概略截面图。场效应晶体管4为了对半导体层14进行遮光，在保护层17上具有遮光层22。其他与上述场效应晶体管1相同。予以说明，在基板10侧，栅电极12作为遮光层发挥功能。
当没有遮光结构时，当对半导体层14照射光时，有载流子电子被激发、反向电流增高的问题。
遮光层可以处于半导体层的上部、下部的任一者，优选处于上部及下部的两者。另外，遮光层还可兼作栅绝缘膜或黑矩阵等。仅为单侧时，为了从没有遮光层的侧照射光，有必要在结构上花功夫。
本发明的场效应晶体管中，优选在半导体层与源电极、漏电极及栅电极的至少1个之间具有接触层。
图6为本发明其它实施方式的场效应晶体管的概略截面图。场效应晶体管5在半导体层14与源电极15之间以及半导体层14与漏电极16之间分别具有接触层23。其他与上述场效应晶体管1相同。
予以说明，接触层还可以通过将半导体层14的端部改性而形成。
图7为本发明其它实施方式的场效应晶体管的概略截面图。
该晶体管中，将半导体层的端部14a、14b改性，形成接触层23’。
以下，对于构成部件说明本发明的场效应晶体管。
1.基板
并无特别限定，可以使用在本技术领域中公知的物质。例如，可以使用硅酸碱系玻璃、无碱玻璃、石英玻璃等玻璃基板，硅基板、丙烯酸、聚碳酸酯、聚对萘二甲酸乙二醇酯(PEN)等树脂基板，聚苯二甲酸乙二醇酯(PET)、聚酰胺等高分子膜基材等。
基板或基材的厚度一般为0.1～10mm，优选为0.3～5mm。为玻璃基板时，优选经过化学或热量强化。
要求透明性或平滑性时，优选玻璃基板、树脂基板，特别优选玻璃基板。要求轻量化时，优选树脂基板或高分子基材。
2.半导体层
半导体层如上所述由按照满足上述(1)～(3)的比例、优选(1)～(4)的比例含有In(铟)元素、Zn(锌)元素及Ga(镓)元素的复合氧化物构成。
这种半导体层例如可以通过使用满足上述比率(1)～(3)或(1)～(4)的靶形成薄膜而制作。
靶例如以按照满足上述元素比例含有氧化铟、氧化锌及氧化镓的混合粉体作为原料。利用球磨机等将原料粉体微粉体化后，成形成靶状，进行烧成等，从而可以制作。
予以说明，所使用的原料粉体可以是从靶的端材或已经使用过的靶等含高纯度氧化铟的碎片进行回收而制作的粉体。特别优选从ITO靶回收的粉体适当含有Sn(锡)作为杂质。氧化铟的回收可以使用日本特开2002-069544号所记载的方法等公知的方法。
另外，优选按照含有100～10000原子ppm在原料中添加选自Sn(锡)、Ge(锗)、Si(硅)、Ti(钛)、Zr(锆)及Hf(铪)的1种以上元素。
各原料粉的纯度通常为99.9％(3N)以上、优选为99.99％(4N)以上、更优选为99.995％以上、特别优选为99.999％(5N)以上。各原料粉的纯度小于99.9％(3N)时，具有杂质导致半导体特性降低、可靠性降低等的问题。
对于原料粉，优选使氧化铟粉的比表面积为8～10m2/g、氧化镓粉的比表面积为5～10m2/g、氧化锌粉的比表面积为2～4m2/g。或者优选使氧化铟粉的中位径为1～2μm、氧化镓粉的中位径为1～2μm、氧化锌粉的中位径为0.8～1.6μm。
予以说明，优选使用氧化铟粉的比表面积与氧化镓粉的比表面积基本相同的粉末。由此，能够更高效地进行粉碎混合。具体地说，优选使比表面积之差为5m2/g以下。当比表面积过于不同时，无法进行有效的粉碎混合，在烧结体中有时会残留氧化镓粒子。
例如使用湿式介质搅拌研磨机将混合粉体混合粉碎。此时，优选进行粉碎，使得粉碎后的比表面积比原料混合粉体的比表面积增加1.5～2.5m2/g左右或者粉碎后的平均中位径达到0.6～1μm左右。通过使用经过如此调整的原料粉，可以在完全不使用煅烧工序的情况下获得高密度的氧化物烧结体。另外，还不需要还原工序。
予以说明，当原料混合粉体的比表面积的增加份小于1.0m2/g或者粉碎后的原料混合粉的平均中位径超过1μm时，有时烧结密度不会变得足够大。另一方面，当原料混合粉体的比表面积的増加份超过3.0m2/g时或者粉碎后的平均中位径小于0.6μm时，有时来自粉碎时的粉碎机器等的污染物(杂质混入量)会增加。
这里，各粉体的比表面积是用BET法测定的值。各粉体的粒度分布的中位径是用粒度分布计测定的值。这些值可以通过利用干式粉碎法、湿式粉碎法等对粉体进行粉碎而调整。
利用喷雾干燥器等对粉碎工序后的原料进行干燥后进行成形。成形可以采用公知的方法，例如加压成形、低温静水压加压。
接着，对所得成形物进行烧结获得烧结体。烧结优选在1200～1600℃下烧结2～20小时，更优选1250～1400℃。小于1200℃时，密度不会提高；超过1600℃时，锌会蒸发、烧结体的组成发生变化，靶的平均结晶粒径变得过大，由于蒸散在烧结体中会产生孔隙(空隙)。
另外，烧结可以通过流通氧而在氧气环境中进行烧结，或者在加压下进行烧结。由此，能够抑制锌的蒸散，获得没有孔隙(空隙)的烧结体。
如此制造的烧结体由于密度很高，因此在使用时很少产生团块或颗粒，因而能够制作膜特性优异的氧化物半导体膜。
氧化物烧结体通过实施研磨等的加工而变成靶。具体地说，例如使用平面研磨盘对烧结体进行研磨，使表面粗糙度Ra为5μm以下。进而，还可对靶的溅射面实施镜面加工，平均表面粗糙度Ra达到1000埃以下。该镜面加工(研磨)可以使用机械研磨、化学研磨、机械化学研磨(机械研磨和化学研磨的并用)等所有已知的研磨技术。例如，通过使用固定砂粒抛光机(抛光液：水)抛光至#2000以上或者使用游离砂粒研具(研磨材料：SiC糊等)进行研磨后，将研磨材料替换成金刚石糊进行研磨，从而获得。这种研磨方法并无特别限定。
通过将所得靶接合在背板上，可以安装在各种成膜装置上使用。作为成膜法例如可举出溅射法、PLD(脉冲激光沉积)法、真空蒸镀法、离子镀法等。
予以说明，靶的清洁处理可以使用空气吹拂或流水洗涤等。当利用空气吹拂除去杂质时，当从朝向喷嘴的一侧利用吸尘器进行吸气时，能够更为有效地除去。
除了空气吹拂或流水洗涤之外，还可进行超声波洗涤等。在超声波洗涤中，有效的是在频率数25～300KHz之间使其多次振动而进行的方法。例如，可以在频率数25～300KHz之间，每25KHz多次振动12种的频率数进行超声波洗涤。
予以说明，当以靶作为溅射靶使用时，靶的体电阻优选小于20mΩcm、更优选小于10mΩcm、进一步优选小于5mΩcm、特别优选小于2mΩcm。为20mΩcm以上时，当持续长时间的DC溅射时，由于异常放电会产生火花、靶断裂、由于火花而飞出的粒子附着在成膜基板上、降低作为氧化物半导体膜的性能。另外，在放电时，靶还会断裂。
予以说明，体电阻是使用电阻率计利用四探针法进行测定的值。
氧化物烧结体中的各化合物的粒径分别优选为20μm以下、更优选为10μm以下。予以说明，粒径是利用电子探针微区分析(EPMA)测定的平均粒径。结晶粒径例如通过调制作为原料的氧化铟、氧化镓及氧化锌的各粉体的配比或者原料粉体的粒径、纯度、升温时间、烧结温度、烧结时间、烧结环境、降温时间而获得。
本发明中，优选半导体层为非晶质膜。
通过为非晶质膜，改善了与绝缘膜或保护膜的密合性，即便是大面积也可容易地获得均匀的晶体管特性。
这里，可以利用X射线结晶结构解析确认半导体层是否是非晶质膜。当无法观测到明确的峰时，为非晶质。
为了形成非晶质膜，优选成膜时的基板温度为350℃以下、总压力为2Pa以下、含氧率为5％以下。另外，更优选水或氢的分压为10-6Pa以上。
另外，优选半导体层为非晶质膜、半导体层的非定域能级的能幅(E0)为14meV以下。非定域能级的能幅(E0)大于14meV时，迁移率会降低、阈值或S值会变得过大。认为半导体层的非定域能级的能幅(E0)反映了非晶质膜的近距离秩序性差。
半导体层的非定域能级的能幅(E0)更优选为10meV以下、进一步优选为8meV以下、特别优选为6meV以下。
予以说明，半导体层的非定域能级的能幅(E0)可如下求得：使温度在4～300K之间变化，由使用空穴效果测定的载流子浓度与活化能量的关系进行计算。
为了使非定域能级的能幅(E0)为14meV以下，优选在氮气或氦气等惰性气体中的氧分压为10-3Pa以下的环境下或者利用保护层覆盖半导体层后在70～350℃下进行热处理。
另外，成膜时的水分压优选为10-3Pa以下。
另外，优选半导体层含有氧化铟，维持氧化铟的方铁锰矿结构的棱共有结构的至少一部分。由此，铟原子间的距离缩短、铟原子之间的s轨道的重叠增大、可以期待迁移率提高。
含有氧化铟的非晶质膜是否维持了氧化铟的方铁锰矿结构的棱共有结构的至少一部分可以如下确认：通过利用使用了高亮度的同步加速器放射等的微小角入射X射线散射(GIXS)而求得的径向分布函数(RDF)，表示In-X(X为In、Ga、Zn)的峰处于0.30～0.36nm之间，从而确认。对于详细的情况可以参照下述文献。
F.Utsuno等、ThinSolidFilms、Volume496、2006、Pages95-98
为了维持方铁锰矿结构的棱共有结构的至少一部分，优选在氮气或氦气等惰性气体中的氧分压为10-1Pa以下的环境下或者用保护层覆盖半导体层后在70～350℃下进行热处理。另外，成膜时的水分压优选为10-3Pa以下。
惰性气体优选N2、He、Ne、Ar、Kr、Xe。
本发明的半导体层中，当使原子间距离为0.30～0.36nm间的RDF最大值为A、原子间距离为0.36～0.42间的RDF最大值为B时，优选满足A/B＞0.7的关系、更优选A/B＞0.85、进一步优选A/B＞1、特别优选A/B＞1.2。
当A/B为0.7以下时，当使用半导体层作为晶体管的活性层时，迁移率会降低、阈值或S值会变得过大。A/B小时，认为反映了非晶质膜的近距离秩序性很差。
另外，优选In-In的平均键合距离为0.3～0.322nm、特别优选为0.31～0.32nm。In-In的平均键合距离可以利用X射线吸收分光法求得。在利用X射线吸收分光法的测定中，显示从升高至数百eV高能量的扩展X射线吸收宽域精细结构(EXAFS)。EXAFS是所激发的原子周围的原子所导致的电子的后方散射所引起的。飞出的电子波与经后方散射的波发生干涉效果。干涉依赖于电子状态的波长和到达周围原子的光路长度。通过对EXAFS进行傅里叶变换，可获得径向分布函数(RDF)。从RDF的峰可以估算平均键合距离。
半导体层还优选含有100～10000ppm(原子)、特别优选含有200～2000ppm的选自Sn(锡)、Ge(锗)、Si(硅)、Ti(钛)、Zr(锆)及Hf(铪)的1种以上的元素。当不含这些元素时，半导体层无法均一地形成，会变得不匀。
半导体层的膜厚通常为0.5～500nm、优选为1～150nm、更优选为3～80nm、特别优选为10～60nm。薄于0.5nm时，难以在工业上均匀地成膜。另一方面，厚于500nm时，成膜时间延长、无法在工业上采用。另外，为3～80nm的范围内时，迁移率或开关比等TFT特性特别良好。
另外，半导体层优选是电子载流子浓度为1013～1018/cm3、带隙为2.0～5.0eV的非晶质膜。带隙更优选为2.8～4.8eV。小于2.0eV时，会吸收可见光，场效应晶体管会错误动作。大于5.0eV时，场效应晶体管会无法发挥功能。
另外，半导体层优选为显示热活性型的非退化半导体。为退化半导体时，载流子过多，反向电流·栅极漏电流会増加，阈值变为负、成为原位导通。
半导体层的表面粗糙度(RMS)优选为1nm以下、更优选为0.6nm以下、特别优选为0.3nm以下。大于1nm时，迁移率会降低。
3.半导体层的保护层
形成半导体的保护层的材料并无特别限定，优选由非晶质氧化物或非晶质氮化物构成。
例如可以使用SiO2、SiNx、Al2O3、Ta2O5、TiO2、MgO、ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、Sc2O3、Y2O3、Hf2O3、CaHfO3、PbTi3、BaTa2O6、SrTiO3、AlN等。其中优选使用SiO2、SiNx、Al2O3、Y2O3、Hf2O3、CaHfO3，更优选SiO2、SiNx、Y2O3、Hf2O3、CaHfO3，特别优选SiO2、Y2O3、Hf2O3、CaHfO3等氧化物。这些氧化物的氧数可以并非与化学计量比一致(例如可以是SiO2也可以是SiOx)。另外，SiNx还可以含有氢元素。
这种保护层可以是层叠了不同的2层以上绝缘膜的结构。
另外，保护层可以是结晶质、多结晶质、非晶质的任一种，优选工业上易于制造的多结晶质或非晶质。特别是优选保护层为非晶质。并非非晶质膜时，界面的平滑性差、迁移率降低、阈值电压或S值会变得过大。
另外，当保护层不是氧化物时，半导体中的氧移向保护层侧，反向电流增高、阈值电压变为负、显示原位导通。
另外，半导体层的保护层可以使用聚(4-乙烯基苯酚)(PVP)或缬烯炔等有机绝缘膜。而且，半导体层的保护层可以具有无机绝缘膜及有机绝缘膜的2层以上层叠结构。
4.栅绝缘膜
形成栅绝缘膜的材料并无特别限定。在不损害本发明效果的范围内可以任意地选择一般使用的材料。例如可以使用SiO2、SiNx、Al2O3、Ta2O5、TiO2、MgO、ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、Sc2O3、Y2O3、Hf2O3、CaHfO3、PbTi3、BaTa2O6、SrTiO3、AlN等。其中优选使用SiO2、SiNx、Al2O3、Y2O3、Hf2O3、CaHfO3、更优选SiO2、SiNx、Y2O3、Hf2O3、CaHfO3，特别优选SiO2、Y2O3、Hf2O3、CaHfO3等氧化物。这些氧化物的氧数可以并非与化学计量比一致(例如可以是SiO2也可以是SiOx)。另外，SiNx还可以含有氢元素。
这种栅绝缘膜可以是层叠了不同的2层以上绝缘膜的结构。层叠时优选使与半导体层相接触的侧为SiO2等的氧化膜。另外，栅绝缘膜可以是结晶质、多结晶质、非晶质的任一种，优选工业上易于制造的多结晶质或非晶质。特别优选界面平坦的非晶质膜。
另外，栅绝缘膜可以使用聚(4-乙烯基苯酚)(PVP)或缬烯炔等的有机绝缘膜。而且，栅绝缘膜可以具有无机绝缘膜及有机绝缘膜的2层以上的层叠结构。
5.电极
形成栅电极、源电极及漏电极的各电极的材料并无特别限定，在不损害本发明效果的范围内可以任意地选择一般使用的材料。例如可以使用铟锡氧化物(ITO)、铟锌氧化物、ZnO、SnO2等透明电极或者Al、Ag、Cr、Ni、Mo、Au、Ti、Ta、Cu等金属电极或者含有它们的合金的金属电极。另外，优选层叠它们的2层以上减小接触抵抗、提高界面强度。
本发明中，优选源电极、漏电极及栅电极的至少1个由含有铜的合金构成。含铜的合金与电阻低、迁移率高的半导体层相组合，可以实现大画面高精细的显示器。作为含铜的合金，可举出Cu-Mg、Cu-Mn等。其中，铜-锰合金(Cu-Mn)为低电阻、且剥离或表面氧化的问题少，优选。
不含铜时，导线的电阻增高，不适于大画面高精细的显示器。另外，仅为铜时，由于剥离或表面氧化，会发生接触抵抗的问题。
6.遮光层
作为遮光层，优选使用在波长500nm以下区域具有很大的吸收或反射的材料。
例如，可以使用Cr、Ni-Mo、Ni-Mo-Fe等金属或合金的薄膜以及将碳或Ti分散于光致抗蚀剂的树脂团块等。
7.接触层
接触层的形成材料可以使用与上述半导体层相同组成的复合氧化物。即，接触层优选含有In、Zn及Ga的各元素。当不含这些元素时，在接触层与半导体层之间会发生元素的移动，在进行应力试验等时，阈值电压的变动会增大。
对于接触层的制作方法并无特别限定，可以改变成膜条件成膜与半导体层的组成比相同的接触层、成膜与半导体层的组成比不同的层、通过利用等离子体处理或臭氧处理提高电阻来构成半导体层的与电极的接触部分、构成在成膜半导体层时利用氧分压等成膜条件提高电阻的层。
予以说明，本发明的场效应晶体管中，优选在半导体层与栅绝缘膜之间及/或半导体层与保护层之间具有电阻高于半导体层的氧化物电阻层。当没有氧化物电阻层时，会产生反向电流、阈值电压变为负、成为原位导通。另外，在保护膜成膜或刻蚀等后处理工序时，半导体层会变质、特性会恶化。
作为氧化物电阻层可以举出以下物质。
·与在高于半导体膜成膜时的氧分压下进行成膜的半导体层相同组成的非晶质氧化物膜
·在含有In、Zn及Ga各元素的氧化物中添加选自Cu、Co、Ni、Mn、Fe、Mg、Ca、Sr、Ba、Ag、Au的1种以上元素的非晶质氧化物膜
·以氧化铟为主成分的多结晶氧化物膜
·以氧化铟为主成分，掺杂了1种以上的Zn、Cu、Co、Ni、Mn、Mg等正二价元素的多结晶氧化物膜
当为在含有In、Zn及Ga各元素的氧化物中进一步添加了选自Cu、Co、Ni、Mn、Fe、Mg、Ca、Sr、Ba、Ag、Au的1种以上元素的非晶质氧化物膜时，优选In组成比少于半导体层。另外，优选Ga组成比多于半导体层。
氧化物电阻层优选为含有In、Zn及Ga各元素的氧化物。当不含这些元素时，在氧化物电阻层与半导体层之间会发生元素的移动，进行应力试验等时，阈值电压的变动增大。
接着，说明本发明的场效应晶体管的制造方法。
本发明的制造方法的特征在于，其包含：使用复合氧化物的烧结靶通过DC或AC溅射法将半导体层成膜的工序；在形成半导体层和半导体层的保护层之后在70～350℃下进行热处理的工序。
予以说明，上述场效应晶体管的各构成部材(层)可以利用本技术领域中公知的方法形成。
具体地说，作为成膜方法可以使用喷雾法、浸渍法、CVD法等化学成膜方法，或者喷溅法、真空蒸镀法、离子镀法、脉冲激光沉积法等物理成膜方法。由于载流子密度易于控制及易于提高膜质，因此优选使用物理成膜方法，更优选使用喷溅法，其原因在于生产性高。
在溅射法中，可以利用使用复合氧化物的烧结靶的方法、使用多个烧结靶利用科斯颇特(cosputter)的方法、使用合金靶利用反应性喷溅的方法等。但是，在使用多个烧结靶利用科斯颇特的方法或者使用合金靶利用反应性喷溅的方法中，有均一性或重现性变差的情况或者非定域能级的能幅(E0)增大的情况等，有发生迁移率降低、阈值电压增大等的晶体管特性降低的问题。优选使用复合氧化物的烧结靶。
可以利用各种刻蚀法对所形成的膜进行图案形成。
本发明中使用复合氧化物的烧结靶利用DC或AC溅射法对半导体层进行成膜。通过使用DC或AC溅射法，与RF溅射法的情况相比，可以降低成膜时的损伤。因而，在场效应晶体管中，能够期待阈值电压变化的降低、迁移率的提高、阈值电压的减小、S值的减小等效果。
另外，本发明中在形成半导体层和半导体的保护层后，在70～350℃下进行热处理。低于70℃时，则有所得晶体管的热稳定性或耐热性降低、迁移率降低、S值增大、阈值电压增高的问题。而高于350℃时，则有无法使用没有耐热性的基板、需要热处理用的设备費用、保护层、绝缘膜或半导体层的界面恶化、降低水分压进行成膜时发生结晶化无法获得非晶质膜的问题。
热处理温度优选为80～260℃、更优选为90～180℃、进一步优选为100～150℃。特别是，当热处理温度为180℃以下时，作为基板可以利用PEN等耐热性低的树脂基板或廉价的玻璃基板(钠钙玻璃或低碱玻璃)，因此优选。
热处理时间通常优选为1秒钟～24小时，优选利用处理温度进行调整。
例如，在70～180℃下更优选10分钟～24小时、进一步优选20分钟～6小时、特别优选30分钟～3小时。在180～260℃下更优选6分钟～4小时、进一步优选15分钟～2小时。在260～300℃更优选30秒钟～4小时、特别优选1分钟～2小时。在300～350℃下更优选1秒钟～1小时、特别优选2秒钟～30分钟。
热处理优选在惰性气体中、氧分压为10-3Pa以下的环境下进行或者在用保护层将半导体层包覆后进行。在上述条件下时，重现性提高。
半导体层的成膜时的水分压优选为10-3Pa以下、更优选为10-4Pa以下、进一步优选为10-5Pa以下。水分压大于10-3Pa时，有非定域能级的能幅(E0)增大、In-In的平均键合距离增大、载流子的散射增大的问题。另外，作为晶体管使用时，有迁移率降低、阈值电压增大的问题。该问题虽然难以确认，但认为是由于在氧化铟中产生了羟基所导致的。
本发明的场效应晶体管中，优选迁移率为1cm2/Vs以上、更优选为3cm2/Vs以上、特别优选为8cm2/Vs以上。小于1cm2/Vs时，有转换速度减慢、无法用于大画面高精细的显示器的问题。
另外，开关比优选为106以上、更优选为107以上、特别优选为108以上。
反向电流优选为2pA以下、更优选为1pA以下。反向电流大于2pA时，栅极漏电流优选为1pA以下。
另外，阈值电压优选为0～10V、更优选为0～4V、进一步优选为0～3V、特别优选为0～2V。阈值电压小于0V时，有变为原位导通、在关闭时需要施加电压、耗电增大的问题。而大于10V时，有驱动电压增大、耗电增大、需要高迁移率的问题。
另外，S值优选为0.8V/dec以下、更优选为0.3V/dec以下、进一步优选为0.25V/dec以下、特别优选为0.2V/dec以下。大于0.8V/dec时，有驱动电压增大、耗电增大的问题。特别是当在有机EL显示器中使用时，由于是直流驱动，因此当使S值为0.3V/dec以下时，可以大幅度降低耗电，因此优选。
予以说明，S值(SwingFactor)是在从关闭状态增加栅电压时，从关闭状态至打开状态漏电流会急剧增高，用来表示该急剧程度的值。如下式所定义，将漏电流提高1个数量级(10倍)时的栅电压增量作为S值。
S值＝dVg/dlog(Ids)
S值越小，则为越急剧的提高(《薄膜晶体管技术的全部》、鸡饲育弘著、2007年刊、工业调查会)。
当S值大时，从打开状态切换到关闭状态时，需要施加很高的栅电压，有耗电增大的问题。
另外，在50℃下施加10μA直流电压100小时的前后阈值电压变化量优选为1.5V以下、更优选为1.0V以下、特别优选为0.5V以下。大于1.5V时，当作为有机EL显示器的晶体管利用时，有画质发生变化的问题。
另外，优选在传递曲线中升降栅电压时的滞后或者在大气下测定时(周围环境的变动)的阈值电压不均小的情况。
予以说明，将传递曲线的例子示于图8。图8(a)为滞后少的例子、图8(b)为有滞后的例子。
另外，沟道宽度W与沟道长度L之比W/L(参照图2)通常为0.1～100、优选为0.5～20、特别优选为1～8。W/L超过100时，有漏电流增加、开关比(on-off比)降低的问题。小于0.1时，有场效应迁移率降低、夹断变得不明确的问题。
另外，沟道长度L通常为0.1～1000μm、优选为1～100μm、更优选为2～10μm。小于0.1μm时，有工业上难以制造、漏电流增大的问题；超过1000μm时，元件变得过大，不优选。
本发明的电解效果型晶体管可以适用于逻辑电路、存储电路、差动放大电路等集成电路。特别可以作为驱动液晶显示器或有机EL显示器的转换元件使用。
本发明的液晶显示器或有机EL显示器中，在驱动元件中使用上述的本发明电解效果型晶体管。对于其它构成，可以适当采用在液晶显示器或有机EL显示器的领域中公知的构成。
[实施例]
实施例1
A.靶I的制作
作为原料混合5N(纯度99.999％)氧化铟(株式会社高纯度化学研究所社制INO04PB)、5N氧化锌(株式会社高纯度化学研究所社制ZNO04PB)及5N氧化镓(株式会社高纯度化学研究所社制GAO03PB)的粉末，使得原子比〔In/(In+Zn+Ga)〕达到0.42、原子比〔Zn/(In+Zn+Ga)〕达到0.42、原子比〔Ga/(In+Zn+Ga)〕达到0.16。将其供至湿式球磨机，混合粉碎72小时，获得原料微粉末。
将所得原料微粉末造粒后，加压成形至直径10cm、厚度5mm的尺寸，将其投入烧成炉，在1500℃、12小时的条件烧成，获得烧结体(靶)。
予以说明，当将靶粉碎、利用发光分光分析(ICP)进行分析时，Sn(锡)、Ge(锗)、Si(硅)、Ti(钛)、Zr(锆)、Hf(铪)等杂质小于100ppm。另外，靶的体电阻为30mΩ、理论相对密度为0.95。
B.半导体层的评价试样的制作
(1)半导体层的形成
将上述A中获得的溅射法靶I安装于作为DC喷溅法之一的DC磁电管溅射法的成膜装置上，在玻璃基板(康宁1737)上成膜透明导电膜(半导体层)。
作为此处的喷溅条件，为基板温度：25℃、到达压力：1×10-6Pa、环境气体：Ar99％及氧1.0％、喷溅压力(总压力)：2×10-1Pa、投入功率：100W、成膜时间：8分钟、S-T距离：100mm。
在成膜前，将沟道充分地烘焙，充分地降低到达压力，使用真空进样器(loadlock)将基板投入，从而降低成膜时的水分压。利用四极杆质量分析器(Q-mass)分析喷溅腔中的H2O(水)，测定成膜时的水分压，为1×10-6Pa以下。
结果，在玻璃基板上形成了膜厚为70nm的氧化物薄膜。
利用ICP法分析所得膜的组成时，原子比〔In/(In+Zn+Ga)〕为0.42、原子比〔Zn/(In+Zn+Ga)〕为0.42、原子比〔Ga/(In+Zn+Ga)〕为0.16。
(2)半导体层的热处理
在氮气环境、150℃下对半导体层进行2小时的热处理。
(3)薄膜物性的评价
利用空穴测定装置对上述(2)所得半导体层的载流子浓度及空穴迁移率进行测定。结果显示n型、载流子浓度为8×1016cm-3、空穴迁移率为1cm2/Vs。
空穴测定装置及其测定条件如下所述：
[空穴测定装置]
东阳テクニカ制：ResiTest8310
[测定条件]
测定温度：室温(25℃)
测定磁场：0.5T
测定电流：10-12～10-4A
测定模式：AC磁场空穴测定
另外，由于利用X射线结晶结构解析未观测到明确的峰，因此判断为非晶质。利用原子间力显微镜(AMF)测定的表面粗糙度(RMS)为0.2nm。光学上求得的带隙为3.9eV。
进而，在77～300K的范围内改变测定温度，测定空穴效果时，显示热活性型，可以确认半导体膜为非退化半导体。
另外，由改变温度使用空穴效果测定的载流子浓度与活化能量的关系可知，非定域能级的能幅(E0)为6meV以下。
进而，利用通过X射线散射测定求得的径向分布函数(RDF)，在0.35nm附近观测到表示In-In的峰，可以确认氧化铟的方铁锰矿结构的棱共有结构残留。当使原子间距离为0.30～0.36nm的RDF最大值为A、原子间距离为0.36～0.42的RDF最大值为B时的A/B为1.5。通过X射线吸收分光法求得的In-In的平均键合距离为0.317nm。
C.场效应晶体管的制作
除了基板使用玻璃基板之外，制作与图1所示场效应晶体管相同的晶体管。
在玻璃基板上利用室温的RF溅射法层叠钼金属200nm后，利用湿式刻蚀进行图案形成，制作栅电极。
接着，在制作了栅电极的基板上使用等离子体化学气相成长装置(PECVD)在300℃下成膜SiNx(厚度200nm)，制作栅绝缘膜。
接着，使用靶I，在上述B(1)的条件下成膜薄膜，之后进行图案形成，形成半导体层。
接着，使用剥离工序及RF磁电管溅射法(室温、Ar100％)形成由In2O3-ZnO构成的源/漏电极。
在其上形成SiO2保护层(钝化膜)，之后，在氮气环境、150℃下热处理2小时，制造场效应晶体管(图2的W为20μm、L为5μm的底部栅极型场效应晶体管)。
对该场效应晶体管进行下述评价。
(1)场效应迁移率(μ)、开关比、反向电流、栅极漏电流、S值、阈值电压(Vth)
使用半导体参数分析仪(ケ一スレ一4200)在室温、真空中(10-3Pa)且避光环境下进行测定。
予以说明，大气下的Vth的评价也同样地使用半导体参数分析仪。
(2)滞后
使用半导体参数分析仪测定升电压时的传递曲线(I-V特性)与降电压时的传递曲线(I-V特性)，使升降时的电压差为ΔVg(参照图8(b))。将ΔVg的最大值为0.5V以下者评价为“少”、为0.5～3V者评价为“有”、为3V以上者评价为“大”。
(3)应力试验
应力条件为在栅电压15V下在50℃下施加10μA直流电压100小时。比较施加应力前后的Vth，测定阈值电压的变化量(ΔVth)。
将测定结果示于表1。
实施例2～13、比较例1～11
除了将作为原料的氧化铟、氧化锌及氧化镓的混合比按照表1～4所示组成进行调制之外，与实施例1同样地制造溅射法靶。
使用上述的溅射法靶，将成膜条件按照表1～4所示进行改变，除此之外与实施例1同样地进行半导体层的评价及制作场效应晶体管并进行评价。
予以说明，实施例5中栅电极代替钼金属使用Cu-Mn合金。另外，在半导体层与栅绝缘膜之间形成氧化物电阻层。进而，对半导体层的源电极及漏电极的连接位置实施等离子体处理，形成接触层。接触层及氧化物电阻层的形成条件如下所述。
·氧化物电阻层的形成
使用原子比〔In/(In+Zn+Ga)〕为0.34、原子比〔Zn/(In+Zn+Ga)〕为0.34、原子比〔Ga/(In+Zn+Ga)〕为0.32的靶，使环境气体Ar：97％、O2：3％，除此之外，在与半导体层相同的成膜条件成膜20nm，制作氧化物电阻层。
·接触层的形成
处理方法：氢等离子体、20W、30秒
予以说明，即便使用UV照射(汞灯、20分钟)形成接触层也可获得基本相同的效果。
比较例2、3、5、6、8-11中，未形成保护层。将该场效应晶体管示于图9。
实施例12及比较例中，利用RF溅射法进行半导体层的形成。
具体地说，将靶安装在RF磁电管溅射法成膜装置(神港精机(株)制)上进行成膜。喷溅条件为基板温度：25℃、到达压力：5×10-6Pa、环境气体：Ar99.5％、氧0.5％、喷溅压力(总压力)：2×10-1Pa、投入功率：100W、成膜时间：8分钟、S-T距离：100mm。
在成膜前充分地烘焙沟道，充分地降低到达压力，使用真空进样器投入基板，从而降低成膜时的水分压。利用四极杆质量分析器(Q-mass)分析喷溅腔中的H2O(水)，测定成膜时的水分压，为1×10-6Pa以下。
予以说明，比较例4的薄膜通过X射线吸收分光法求得的In-In的平均键合距离为0.321nm。进而，由使用空穴效果测定的载流子浓度与活化能量的关系求得的非定域能级的能幅(E0)为20meV。
比较例2、8、9、11未发挥作为场效应晶体管的功能。
实施例14(靶II的制作)
作为原料，混合从使用过的ITO靶回收的氧化铟、5N氧化锌(株式会社高纯度化学研究所社制ZNO04PB)及5N氧化镓(株式会社高纯度化学研究所社制GAO03PB)粉末，使得原子比〔In/(In+Zn+Ga)〕达到0.42、原子比〔Zn/(In+Zn+Ga)〕达到0.42、原子比〔Ga/(In+Zn+Ga)〕达到0.16。将其供至湿式球磨机，混合粉碎72小时，获得原料微粉末。
将所得原料微粉末造粒后，加压成形为直径10cm、厚度5mm的尺寸，将其放入烧成炉，在1500℃、12小时的条件下烧成，获得烧结体(靶)。
将靶粉碎，利用ICP进行分析，作为杂质含有Sn(锡)500ppm。另外，靶的体电阻为3mΩ、理论相对密度为0.99。另外，可获得没有色不均、外观均匀性高的靶。
实施例15～19(靶III～VII)
除了将Ge、Si、Ti、Zr或Hf元素作为氧化物分别添加使得相对于原料中的整个金属元素达到500原子ppm之外，通过与靶II相同的工序进行制作。靶具有与靶II基本相同的品质，可获得外观更加均匀、漂亮的靶。
除了使用靶II～VII之外，与实施例1的B(1)同样地形成薄膜。结果，即便使用靶II～VII，也获得与实施例1基本相同的结果。另外，在长时间连续放电时，与使用靶I的情况相比，可以确认溅射法时的异常放电的频率或黄色片的量有所减少。
实施例20
除了将作为原料的氧化铟、氧化锌及氧化镓的混合比按照表5所示组成进行调制之外，与实施例1同样地制造溅射靶。
使用上述溅射靶，将成膜条件改变为表5所示，除此之外与实施例1同样地评价半导体层以及制作场效应晶体管并进行评价。
实施例21及22
除了将作为原料的氧化铟、氧化锌及氧化镓的混合比按照表5所示组成进行调制之外，与实施例1同样地制造溅射靶。
使用上述溅射靶，将成膜条件改变为表5所示，除此之外与实施例1同样地评价半导体层以及制作场效应晶体管并进行评价。
但是实施例21及实施例22中，制作了图10所示构成的半场效应晶体管。
实施例23
除了将作为原料的氧化铟、氧化锌及氧化镓的混合比按照表5所示组成进行调制之外，与实施例1同样地制造溅射靶。
使用上述溅射靶，在表5所示条件下制作并评价半导体层。另外，按照以下工序制作图11所示的半场效应晶体管，与实施例1同样地进行评价。
在玻璃基板上利用室温的RF溅射法层叠200nm的钼金属后，利用湿式刻蚀进行图案形成，制作栅电极。
接着，在制作有栅电极的基板上使用等离子体化学气相成长装置(PECVD)在300℃下成膜SiOx(厚度200nm)，制作栅绝缘膜。
接着，使用所制造的靶成膜薄膜，之后进行图案形成，形成半导体层。
接着，使用等离子体化学气相成长装置(PECVD)在300℃下成膜SiOx(厚度200nm)，涂布正型抗蚀剂之后，使用栅电极作为掩模，通过背面曝光对抗蚀剂进行图案形成。
接着，利用等离子体化学气相成长装置(PECVD)成膜SiNx:H膜作为第二保护膜。此时，利用氢等离子体将半导体层还原，电阻降低，成为源电极·漏电极。制作接触空穴，成为金属导线的接头。
获得源电极·漏电极与半导体层同质接合的、共面型的栅电极与半导体层自身整合的W＝20μm、L＝10μm的场效应晶体管(图11)。
所得晶体管由于以SiNx:H膜作为第二保护膜，因此耐湿性提高。
实施例24
代替氢等离子体使用Ar等离子体将半导体层还原，作为第二保护膜利用TEOS-CVD成膜SiOx，除此之外与实施例23同样地制作共面型的栅电极与半导体层自身整合的W＝20μm、L＝10μm的场效应晶体管。
所制造的晶体管相比较于实施例23的晶体管，反向电流或S值有所改善，推测其原因在于水不会扩散至半导体膜。
产业实用性
本发明的场效应晶体管可以适用于逻辑电路、存储电路、差动放大电路等集成电路。特别可以优选作为驱动液晶显示器或有机EL显示器的转换元件。

Claims (4)

1.一种氧化物半导体用烧结靶，其由以下述(1)～(3)的原子比含有In元素、Zn元素及Ga元素的复合氧化物构成，且理论相对密度为0.95～0.99，体电阻小于20mΩcm，
In/(In+Zn)＝0.2～0.8(1)
In/(In+Ga)＝0.59～0.99(2)
Zn/(Ga+Zn)＝0.29～0.99(3),
所述复合氧化物还满足下述原子比、即In/(In+Zn+Ga)＝0.4～0.7，
其还含有100～10000原子ppm的选自Ge、Si、Ti、Zr及Hf中的1种以上的元素。
2.根据权利要求1所述的氧化物半导体用烧结靶，其中，所述复合氧化物还满足下述(4)的原子比，
Ga/(In+Zn+Ga)＝0.01～0.2(4)。
3.根据权利要求1所述的氧化物半导体用烧结靶，其中，所述复合氧化物还满足下述的原子比，
Ga/(In+Zn+Ga)＝0.05～0.2。
4.根据权利要求1所述的氧化物半导体用烧结靶，其中，所述复合氧化物还满足下述的原子比，
Ga/(In+Zn+Ga)＝0.01～0.05。
CN201310094922.9A 2007-12-13 2008-12-10 使用了氧化物半导体的场效应晶体管及其制造方法 Active CN103258857B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-321898 2007-12-13
JP2007321898 2007-12-13
CN2008801202465A CN101897031B (zh) 2007-12-13 2008-12-10 使用了氧化物半导体的场效应晶体管及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2008801202465A Division CN101897031B (zh) 2007-12-13 2008-12-10 使用了氧化物半导体的场效应晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN103258857A CN103258857A (zh) 2013-08-21
CN103258857B true CN103258857B (zh) 2016-05-11

Family

ID=40755523

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2008801202465A Active CN101897031B (zh) 2007-12-13 2008-12-10 使用了氧化物半导体的场效应晶体管及其制造方法
CN201310094922.9A Active CN103258857B (zh) 2007-12-13 2008-12-10 使用了氧化物半导体的场效应晶体管及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2008801202465A Active CN101897031B (zh) 2007-12-13 2008-12-10 使用了氧化物半导体的场效应晶体管及其制造方法

Country Status (6)

Country Link
US (2) US8384077B2 (zh)
JP (2) JPWO2009075281A1 (zh)
KR (1) KR101518091B1 (zh)
CN (2) CN101897031B (zh)
TW (1) TWI469345B (zh)
WO (1) WO2009075281A1 (zh)

Families Citing this family (177)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194351A (ja) * 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
US9666719B2 (en) * 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
KR101980167B1 (ko) 2008-11-07 2019-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
WO2010071183A1 (en) * 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101604577B1 (ko) 2009-06-30 2016-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
WO2011001881A1 (en) * 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN106409684B (zh) 2009-06-30 2020-01-21 株式会社半导体能源研究所 用于制造半导体器件的方法
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
SG10201403913PA (en) * 2009-07-10 2014-10-30 Semiconductor Energy Lab Method for manufacturing semiconductor device
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011013522A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI604594B (zh) * 2009-08-07 2017-11-01 半導體能源研究所股份有限公司 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
JP5263073B2 (ja) * 2009-08-21 2013-08-14 株式会社リコー 電気化学センサ素子
DE102009038589B4 (de) * 2009-08-26 2014-11-20 Heraeus Materials Technology Gmbh & Co. Kg TFT-Struktur mit Cu-Elektroden
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR101791812B1 (ko) 2009-09-04 2017-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011034012A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, light emitting device, semiconductor device, and electronic device
KR102293198B1 (ko) * 2009-09-16 2021-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011033911A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102246529B1 (ko) 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101470785B1 (ko) * 2009-09-24 2014-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
CN104934483B (zh) 2009-09-24 2018-08-10 株式会社半导体能源研究所 半导体元件及其制造方法
WO2011040213A1 (en) 2009-10-01 2011-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101991006B1 (ko) * 2009-10-08 2019-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN113903796A (zh) 2009-10-16 2022-01-07 株式会社半导体能源研究所 逻辑电路和半导体器件
KR102065330B1 (ko) 2009-10-16 2020-01-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
JP2011091110A (ja) * 2009-10-20 2011-05-06 Canon Inc 酸化物半導体素子を用いた回路及びその製造方法、並びに表示装置
KR20170143023A (ko) * 2009-10-21 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR20170130641A (ko) 2009-10-21 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 액정 표시 장치를 구비하는 전자기기
CN102668062B (zh) 2009-10-21 2014-12-10 株式会社半导体能源研究所 半导体器件
WO2011049230A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Voltage regulator circuit
KR102223581B1 (ko) 2009-10-21 2021-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
KR101819644B1 (ko) 2009-10-21 2018-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전압 조정 회로
JP5562000B2 (ja) * 2009-10-28 2014-07-30 Ｊｘ日鉱日石金属株式会社 酸化物焼結体及びその製造方法
EP2494594B1 (en) * 2009-10-29 2020-02-19 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR20120102653A (ko) 2009-10-30 2012-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101752518B1 (ko) 2009-10-30 2017-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2494597A4 (en) * 2009-10-30 2015-03-18 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
MX2012005204A (es) * 2009-11-03 2012-09-21 Univ Columbia Sistemas y metodos para el procesamiento de peliculas por fusion parcial mediante pulsos no periodicos.
WO2011055660A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011055645A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102286284B1 (ko) * 2009-11-06 2021-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011055625A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and operating method thereof
KR20120093952A (ko) * 2009-11-06 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 반도체 장치 제조 방법과, 성막 장치
JP5604081B2 (ja) * 2009-11-11 2014-10-08 出光興産株式会社 酸化物半導体を用いた、高移動度の電界効果型トランジスタ
KR101751560B1 (ko) 2009-11-13 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20120094013A (ko) * 2009-11-13 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
JP4875135B2 (ja) 2009-11-18 2012-02-15 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ−Ｏ系スパッタリングターゲット
JP5596963B2 (ja) 2009-11-19 2014-09-24 出光興産株式会社 スパッタリングターゲット及びそれを用いた薄膜トランジスタ
JP4843083B2 (ja) 2009-11-19 2011-12-21 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ系酸化物スパッタリングターゲット
JP4891381B2 (ja) 2009-11-19 2012-03-07 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ系焼結体、及びスパッタリングターゲット
WO2011062042A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102668063B (zh) 2009-11-20 2015-02-18 株式会社半导体能源研究所 半导体装置
KR101370301B1 (ko) * 2009-11-20 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5762723B2 (ja) 2009-11-20 2015-08-12 株式会社半導体エネルギー研究所 変調回路及びそれを備えた半導体装置
KR101844972B1 (ko) * 2009-11-27 2018-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
WO2011068022A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102640272B (zh) 2009-12-04 2015-05-20 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011070892A1 (en) * 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR20120102748A (ko) 2009-12-11 2012-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전계 효과 트랜지스터
JP5727204B2 (ja) * 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011074590A1 (en) * 2009-12-17 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, measurement apparatus, and measurement method of relative permittivity
KR101813460B1 (ko) 2009-12-18 2017-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105957481B (zh) 2009-12-18 2019-12-31 株式会社半导体能源研究所 显示设备
KR102197397B1 (ko) * 2009-12-18 2020-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011074409A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20120115318A (ko) * 2009-12-23 2012-10-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011077926A1 (en) * 2009-12-24 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US8441009B2 (en) * 2009-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011077925A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
US8780629B2 (en) * 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR101816505B1 (ko) * 2010-01-20 2018-01-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 표시 방법
KR101829309B1 (ko) * 2010-01-22 2018-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20190093706A (ko) * 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
KR101800850B1 (ko) * 2010-01-29 2017-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
KR101465196B1 (ko) 2010-02-05 2014-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
KR102026603B1 (ko) * 2010-02-05 2019-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101791713B1 (ko) * 2010-02-05 2017-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전계 효과 트랜지스터 및 반도체 장치
US9391209B2 (en) 2010-02-05 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20110093113A (ko) 2010-02-11 2011-08-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
WO2011102205A1 (en) 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101832119B1 (ko) 2010-02-19 2018-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011174134A (ja) 2010-02-24 2011-09-08 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｓｎ系酸化物焼結体、ターゲット、酸化物半導体膜、及び半導体素子
CN107045235A (zh) 2010-02-26 2017-08-15 株式会社半导体能源研究所 液晶显示装置
JP5520084B2 (ja) * 2010-03-03 2014-06-11 富士フイルム株式会社 電界効果型トランジスタの製造方法
JP5560064B2 (ja) * 2010-03-03 2014-07-23 富士フイルム株式会社 Ｉｇｚｏ系アモルファス酸化物薄膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法
JP5483704B2 (ja) * 2010-03-03 2014-05-07 富士フイルム株式会社 Ｉｇｚｏ系アモルファス酸化物半導体膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法
JP2011187506A (ja) * 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP5727832B2 (ja) * 2010-03-31 2015-06-03 株式会社半導体エネルギー研究所 トランジスタ
CN102844847B (zh) 2010-04-16 2015-09-23 株式会社半导体能源研究所 沉积方法及半导体装置的制造方法
WO2011132418A1 (ja) * 2010-04-22 2011-10-27 出光興産株式会社 成膜方法
WO2011135987A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5923248B2 (ja) * 2010-05-20 2016-05-24 株式会社半導体エネルギー研究所 半導体装置
US20110287593A1 (en) * 2010-05-20 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for forming semiconductor film and method for manufacturing semiconductor device
WO2011145633A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5823740B2 (ja) * 2010-06-16 2015-11-25 株式会社半導体エネルギー研究所 入出力装置
TWI463669B (zh) * 2010-07-07 2014-12-01 Sony Corp 薄膜電晶體，製造薄膜電晶體的方法，顯示裝置及電子設備
JP5917035B2 (ja) * 2010-07-26 2016-05-11 株式会社半導体エネルギー研究所 半導体装置
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP2012038891A (ja) * 2010-08-06 2012-02-23 Canon Inc ボトムゲート型薄膜トランジスタ
US8883555B2 (en) * 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
JP5780902B2 (ja) * 2010-10-12 2015-09-16 出光興産株式会社 半導体薄膜、薄膜トランジスタ及びその製造方法
US8686415B2 (en) * 2010-12-17 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5189674B2 (ja) 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
US9601178B2 (en) 2011-01-26 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
CN105931967B (zh) 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
JP5767015B2 (ja) * 2011-05-10 2015-08-19 出光興産株式会社 薄膜トランジスタ
US9048788B2 (en) * 2011-05-13 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a photoelectric conversion portion
US20120298998A1 (en) * 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
JP6005401B2 (ja) 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6013685B2 (ja) * 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
US9365770B2 (en) 2011-07-26 2016-06-14 Mitsubishi Gas Chemical Company, Inc. Etching solution for copper/molybdenum-based multilayer thin film
WO2013021632A1 (ja) * 2011-08-11 2013-02-14 出光興産株式会社 薄膜トランジスタ
JP5052693B1 (ja) * 2011-08-12 2012-10-17 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
JP6016532B2 (ja) * 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
KR102108572B1 (ko) * 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2013047629A1 (en) 2011-09-29 2013-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112012004076T5 (de) * 2011-09-29 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20130046357A (ko) * 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6082562B2 (ja) * 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
CN103189970B (zh) * 2011-10-28 2016-09-28 株式会社日本有机雷特显示器 薄膜半导体装置以及薄膜半导体装置的制造方法
US9082861B2 (en) * 2011-11-11 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Transistor with oxide semiconductor channel having protective layer
KR102084274B1 (ko) * 2011-12-15 2020-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9306167B2 (en) * 2012-01-19 2016-04-05 Technion Research & Development Foundation Limited Field emission device and method of fabricating the same
KR102225396B1 (ko) 2012-01-25 2021-03-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI562361B (en) 2012-02-02 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
US9035303B2 (en) * 2012-04-06 2015-05-19 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
JP2013229453A (ja) * 2012-04-26 2013-11-07 Sony Corp 半導体装置、表示装置及び半導体装置の製造方法
JP2013239531A (ja) * 2012-05-14 2013-11-28 Fujifilm Corp 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
JP5901420B2 (ja) * 2012-05-14 2016-04-13 富士フイルム株式会社 薄膜トランジスタの製造方法
KR102071545B1 (ko) * 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
CN108054175A (zh) 2012-08-03 2018-05-18 株式会社半导体能源研究所 半导体装置
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI611511B (zh) 2012-08-31 2018-01-11 半導體能源研究所股份有限公司 半導體裝置
WO2014042116A1 (ja) 2012-09-11 2014-03-20 シャープ株式会社 半導体装置および表示装置
KR102484987B1 (ko) 2012-09-13 2023-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102148549B1 (ko) 2012-11-28 2020-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20150074189A (ko) * 2012-12-14 2015-07-01 후지필름 가부시키가이샤 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법, 표시 장치, 이미지 센서 및 x 선 센서
KR102209871B1 (ko) 2012-12-25 2021-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20230023050A (ko) 2012-12-28 2023-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014170686A (ja) * 2013-03-04 2014-09-18 Toshiba Corp 表示素子の製造方法、表示素子及び表示装置
JP2014175505A (ja) * 2013-03-08 2014-09-22 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2014229814A (ja) * 2013-05-24 2014-12-08 ソニー株式会社 薄膜トランジスタ、表示装置および電子機器
JP6516978B2 (ja) 2013-07-17 2019-05-22 株式会社半導体エネルギー研究所 半導体装置
KR20160081863A (ko) * 2013-11-06 2016-07-08 미쓰이금속광업주식회사 스퍼터링 타깃 및 그 제조 방법
US20150155313A1 (en) 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9991392B2 (en) * 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
TWI567996B (zh) * 2014-02-18 2017-01-21 緯創資通股份有限公司 電晶體結構及其製作方法
JP6358083B2 (ja) * 2014-02-27 2018-07-18 住友金属鉱山株式会社 酸化物焼結体、スパッタリング用ターゲット、及びそれを用いて得られる酸化物半導体薄膜
JP6412322B2 (ja) * 2014-03-13 2018-10-24 東京エレクトロン株式会社 半導体デバイス、その製造方法、及びその製造装置
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
CN107001144A (zh) * 2014-11-25 2017-08-01 住友金属矿山株式会社 氧化物烧结体、溅射用靶、以及使用其得到的氧化物半导体薄膜
TWI565080B (zh) * 2014-12-02 2017-01-01 國立中山大學 薄膜電晶體的製作方法
WO2016104253A1 (ja) * 2014-12-25 2016-06-30 シャープ株式会社 半導体装置
JP6004459B1 (ja) * 2015-12-08 2016-10-05 国立大学法人 奈良先端科学技術大学院大学 薄膜トランジスタとその製造方法および前記薄膜トランジスタを有する半導体装置
JP6607013B2 (ja) * 2015-12-08 2019-11-20 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6144858B1 (ja) * 2016-04-13 2017-06-07 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット、並びにそれらの製造方法
US10644140B2 (en) * 2016-06-30 2020-05-05 Intel Corporation Integrated circuit die having back-end-of-line transistors
CN106252359B (zh) * 2016-08-26 2019-06-11 武汉华星光电技术有限公司 阵列基板及液晶显示面板
JP6581057B2 (ja) * 2016-09-14 2019-09-25 株式会社東芝 半導体装置、半導体記憶装置及び固体撮像装置
JP6356290B2 (ja) * 2017-03-01 2018-07-11 Ｊｘ金属株式会社 酸化物焼結体及びその製造方法
JP6736513B2 (ja) * 2017-04-24 2020-08-05 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
CN107799608A (zh) * 2017-11-13 2018-03-13 华南理工大学 一种薄膜晶体管及其制备方法和应用
JP6756875B1 (ja) * 2019-05-30 2020-09-16 株式会社神戸製鋼所 ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びスパッタリングターゲット

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101057339A (zh) * 2004-11-10 2007-10-17 佳能株式会社 无定形氧化物和场效应晶体管

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2695605B2 (ja) * 1992-12-15 1998-01-14 出光興産株式会社 ターゲットおよびその製造方法
JP3834339B2 (ja) * 1992-12-15 2006-10-18 出光興産株式会社 透明導電膜およびその製造方法
KR100306565B1 (ko) * 1992-12-15 2001-11-30 도미나가 가즈토 투명도전막과그의제조방법,투명도전막이형성된도전성투명필름과도전성투명유리,및도전성재료
JPH06318406A (ja) * 1992-12-16 1994-11-15 Idemitsu Kosan Co Ltd 導電性透明基材およびその製造方法
JP3644647B2 (ja) * 1995-04-25 2005-05-11 Ｈｏｙａ株式会社 導電性酸化物およびそれを用いた電極
JP3746094B2 (ja) * 1995-06-28 2006-02-15 出光興産株式会社 ターゲットおよびその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
WO2000040769A1 (fr) * 1998-12-28 2000-07-13 Japan Energy Corporation Cible de pulverisation cathodique
US6583076B1 (en) * 1999-01-08 2003-06-24 Kimberly-Clark Worldwide, Inc. Nonwoven fabrics prepared using visbroken single-site catalyzed polypropylene
JP3915965B2 (ja) * 2001-05-30 2007-05-16 日鉱金属株式会社 Ｉｚｏスパッタリングターゲットの製造方法
EP2278041B1 (en) 2001-08-02 2012-05-23 Idemitsu Kosan Co., Ltd. Sputtering target and transparent conductive film obtainable by the target
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US20040222089A1 (en) 2001-09-27 2004-11-11 Kazuyoshi Inoue Sputtering target and transparent electroconductive film
CN100585752C (zh) * 2003-05-20 2010-01-27 出光兴产株式会社 非晶透明导电膜及其原料溅射靶、非晶透明电极衬底及其制造方法、及液晶显示器用滤色器
CN103121799A (zh) * 2004-03-09 2013-05-29 出光兴产株式会社 溅射靶、透明导电膜、薄膜晶体管、薄膜晶体管基板及其制造方法及液晶显示装置
US7242039B2 (en) 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP2005302808A (ja) * 2004-04-07 2005-10-27 Sharp Corp 薄膜トランジスタアレイ基板の製造方法
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN100573836C (zh) * 2004-11-19 2009-12-23 科学技术研究院 掺杂的金属氧化物膜和制造该掺杂的金属氧化物膜的系统
JP4697404B2 (ja) * 2005-04-18 2011-06-08 三菱マテリアル株式会社 光記録媒体保護膜形成用スパッタリングターゲット
JP4054054B2 (ja) * 2005-06-28 2008-02-27 日鉱金属株式会社 酸化ガリウム−酸化亜鉛系スパッタリングターゲット、透明導電膜の形成方法及び透明導電膜
JP4758697B2 (ja) * 2005-07-01 2011-08-31 出光興産株式会社 Ｉｚｏスパッタリングターゲットの製造方法
JP5058469B2 (ja) * 2005-09-06 2012-10-24 キヤノン株式会社 スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP2007115808A (ja) * 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5376750B2 (ja) * 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP5244295B2 (ja) * 2005-12-21 2013-07-24 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007212699A (ja) 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
JP5205696B2 (ja) * 2006-02-24 2013-06-05 住友金属鉱山株式会社 酸化ガリウム系焼結体およびその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101057339A (zh) * 2004-11-10 2007-10-17 佳能株式会社 无定形氧化物和场效应晶体管

Also Published As

Publication number Publication date
CN101897031B (zh) 2013-04-17
TWI469345B (zh) 2015-01-11
US20130146452A1 (en) 2013-06-13
JP5829659B2 (ja) 2015-12-09
US8384077B2 (en) 2013-02-26
CN103258857A (zh) 2013-08-21
KR20100094509A (ko) 2010-08-26
JPWO2009075281A1 (ja) 2011-04-28
KR101518091B1 (ko) 2015-05-06
WO2009075281A1 (ja) 2009-06-18
CN101897031A (zh) 2010-11-24
US20100289020A1 (en) 2010-11-18
US8981369B2 (en) 2015-03-17
JP2014029032A (ja) 2014-02-13
TW200937638A (en) 2009-09-01

Similar Documents

Publication Publication Date Title
CN103258857B (zh) 使用了氧化物半导体的场效应晶体管及其制造方法
CN101911303B (zh) 氧化物半导体场效应晶体管及其制造方法
JP5395994B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
KR101516050B1 (ko) 전계 효과형 트랜지스터, 그의 제조 방법 및 스퍼터링 타겟
US8668849B2 (en) Sputtering target, oxide semiconductor film and semiconductor device
KR101291977B1 (ko) 반도체 박막, 그의 제조 방법, 박막 트랜지스터 및 액티브매트릭스 구동 표시 패널
JP5894015B2 (ja) 複合酸化物焼結体及びそれからなるスパッタリングターゲット
JP2012114367A (ja) 錫を含む非晶質酸化物薄膜、及び薄膜トランジスタ
JP2011103402A (ja) 酸化物半導体を用いた、高移動度の電界効果型トランジスタ
Kandpal et al. Study of ZnO/BST interface for thin-film transistor (TFT) applications
CN103956325A (zh) 一种多层复合氧化物高k介质薄膜晶体管的制备方法
JP5657434B2 (ja) 酸化物半導体薄膜の製造方法、電界効果型トランジスタ、表示装置及びセンサ
JP5702447B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP5678149B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant