CN107799608A - 一种薄膜晶体管及其制备方法和应用 - Google Patents

一种薄膜晶体管及其制备方法和应用 Download PDF

Info

Publication number
CN107799608A
CN107799608A CN201711112822.9A CN201711112822A CN107799608A CN 107799608 A CN107799608 A CN 107799608A CN 201711112822 A CN201711112822 A CN 201711112822A CN 107799608 A CN107799608 A CN 107799608A
Authority
CN
China
Prior art keywords
thin film
tft
film transistor
active layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711112822.9A
Other languages
English (en)
Inventor
宁洪龙
胡诗犇
彭俊彪
姚日晖
卢宽宽
陶瑞强
蔡炜
刘贤哲
陈建秋
徐苗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201711112822.9A priority Critical patent/CN107799608A/zh
Publication of CN107799608A publication Critical patent/CN107799608A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明属于半导体材料领域,公开了一种薄膜晶体管及其制备方法和应用。所述薄膜晶体管由衬底、衬底上设置的栅极、栅极表面包覆的绝缘层、绝缘层上表面的有源层、有源层两侧的源漏电极和最外层的钝化层构成;所述源漏电极与有源层和绝缘层两侧及衬底上表面接触,所述钝化层覆盖源漏电极和有源层外表面。本发明使用电阻率较低的铜来取代传统的铝作为源漏电极材料,所得器件获得了低阻抗延迟的效果,而且通过在器件外表面沉积一层钝化层,会在有源层表面提高载流子浓度和加速载流子的传输,从而提高迁移率。

Description

一种薄膜晶体管及其制备方法和应用
技术领域
本发明属于半导体材料领域,具体涉及一种薄膜晶体管及其制备方法和应用。
背景技术
近年来,由于面板朝着大尺寸、高分辨率和高刷新速率方向发展,对薄膜晶体管(Thin Film Transistors,TFT)的性能提出了更高的要求。显示器件需要更低的阻抗延迟以满足需求,氧化物薄膜晶体管因为其高迁移率,均匀性好,低成本的特点,得到了广泛的应用。因此如何获得器件低阻抗延迟是本领域技术人员需要解决的问题。
发明内容
针对以上现有技术存在的缺点和不足之处,本发明的首要目的在于提供一种薄膜晶体管。
本发明的另一目的在于提供上述薄膜晶体管的制备方法。
本发明的再一目的在于提供上述薄膜晶体管作为显示器件的像素开关的应用。
本发明目的通过以下技术方案实现:
一种薄膜晶体管,由衬底、衬底上设置的栅极、栅极表面包覆的绝缘层、绝缘层上表面的有源层、有源层两侧的源漏电极和最外层的钝化层构成;所述源漏电极与有源层和绝缘层两侧及衬底上表面接触,所述钝化层覆盖源漏电极和有源层外表面。
所述的衬底是玻璃、石英、单晶硅、蓝宝石或塑料。
所述的栅极的材料为铝、多晶硅、铜、钼、铬或上述材料的合金。
优选地,所述栅极的厚度为50-10000nm。
优选地,所述绝缘层的厚度为2-1000nm。
所述的有源层为具有半导体特性的氧化物薄膜,优选为含铟氧化物的薄膜,特别优选为钕铝铟锌氧化物薄膜。
优选地,所述有源层的厚度为5-200nm。
优选地,所述的源漏电极的材料为纯铜或铜合金,更优选为纯铜。含铜电极具有低的电阻率,能够有效降低阻抗延迟;源漏电极的沟道宽度和长度可根据实际需要设置。
优选地,所述绝缘层和钝化层的材料为氧化铝、氧化硅、氮化硅、氧化铪、氧化锆或氧化钛。
优选地,所述钝化层的厚度为2-5000nm。
上述薄膜晶体管的制备方法,包括以下制备步骤:
(1)在衬底使用直流磁控溅射的方法沉积50-10000nm的薄膜作为栅极,并使之图形化;
(2)在栅极表面通过阳极氧化或化学气相沉积的方法制备2-1000nm的不导电薄膜作为绝缘层;
(3)在绝缘层上表面沉积5-200nm的含铟氧化物半导体薄膜作为有源层,使之图形化;
(4)在有源层上沉积一层含铜金属薄膜,使之图形化形成一定沟道宽度和长度的源漏电极;
(5)在整个器件表面沉积一层2-5000nm厚的不导电薄膜作为钝化层;
(6)最后将整个器件在空气、氧气、氮气或者氩气的气氛中,在20~500℃下退火5~600min,得到所述薄膜晶体管。
本发明的薄膜晶体管具有如下优点及有益效果:
(1)在本发明的薄膜晶体管中,有源层含有In2O3,在钝化层的溅射过程中,各种能量粒子如Al2O3、Ar等会轰击有源层表面,打断In-O键,提高载流子浓度,极大的促进了电子的传输,从而提高迁移率。
(2)本发明使用电阻率较低的铜(1.68×10-7Ω·m)来取代传统的铝(2.7×10-7Ω·m)作为源漏电极材料,所得器件获得了低阻抗延迟的效果。
(3)本发明的薄膜晶体管可作为大尺寸、高分辨率、高刷新率的高性能显示器件的像素开关,由于其同时具有的高迁移率和低电阻率特性,能够有效降低阵列的阻抗延迟,同时可以在低驱动电压下工作,降低工作能耗,具有环保节能的优势。
附图说明
图1是本发明薄膜晶体管的纵向切面图,其中,01-衬底,02-栅极,03-绝缘层,04-有源层,05-源漏电极,06-钝化层。
图2是本发明实施例1所得薄膜晶体管的输出特性曲线图。
图3是本发明实施例1所得薄膜晶体管的转移特性曲线图。
图4是本发明实施例2所得薄膜晶体管的输出特性曲线图。
图5是本发明实施例2所得薄膜晶体管的转移特性曲线图。
图6是本发明实施例3所得薄膜晶体管的输出特性曲线图。
图7是本发明实施例3所得薄膜晶体管的转移特性曲线图。
具体实施方式
下面结合实施例及附图对本发明作进一步详细的描述,但本发明的实施方式不限于此。对于未描述的结构关系均按本领域的常规技术方案进行。
实施例1
本实施例的一种薄膜晶体管,其纵向切面图如图1所示,其底部是衬底01,衬底01上设置一栅极02,栅极02的表面有一绝缘层03包覆隔绝,绝缘层03之上是有源层04,有源层两侧是源漏电极05,最外层是钝化层06;所述源漏电极与有源层和绝缘层两侧及衬底上表面接触,所述钝化层覆盖源漏电极和有源层外表面。
本实施例的薄膜晶体管通过如下步骤制备:
(1)在玻璃基底上直流溅射并湿法刻蚀沉积300nm的铝合金薄膜做为底栅极,并湿法刻蚀使之图形化;
(2)使用化学阳极氧化的方法在栅极表面形成一层200nm的氧化铝栅极绝缘层;
(3)室温下在绝缘层上表面通过射频磁控溅射25nm的钕铝铟锌氧化物(购买于中诺新材(北京)科技有限公司)薄膜作为有源层,通过金属掩模版使之图形化;
(4)使用直流溅射制备纯铜源漏电极,通过金属掩模版使之图形化,沟道宽度为625μm,长度为495μm;
(5)在整个器件表面使用射频磁控溅射沉积一层100nm厚的氧化铝钝化层,在300℃氩气气氛中退火60分钟,制得薄膜晶体管。
本实施例的有源层含有In2O3,在钝化层的溅射过程中,各种能量粒子如Al2O3、Ar等会轰击有源层表面,打断In-O键,提高载流子浓度,极大的促进了电子的传输,迁移率提高。
本实例所得的薄膜晶体管的输出特性曲线和转移特性曲线分别如图2和图3所示。根据图2和图3的结果计算出迁移率为418.9cm2/Vs;纯Cu薄膜电阻率为2×10-8Ω·m,可作为低电阻率电极。
综上所述,本发明的薄膜晶体管,通过沉积钝化层及采用纯铜制备源漏电极,极大的提高了器件迁移率,同时钝化层能够保护有源层不受到空气中水氧的影响,提高了器件稳定性。
实施例2
本实施例的薄膜晶体管通过如下步骤制备:
(1)在玻璃基底上直流溅射并湿法刻蚀沉积200nm的钼薄膜做为底栅极,并湿法刻蚀使之图形化;
(2)使用等离子增强化学气相沉积的方法在栅极表面形成一层200nm的氮化硅栅极绝缘层;
(3)室温下在绝缘层上表面通过射频磁控溅射25nm的钕铝铟锌氧化物,该靶材购买于中诺新材(北京)科技有限公司;
(4)使用直流溅射制备铜铬锆合金源漏电极,通过金属掩模版使之图形化,沟道宽度为625μm,长度为495μm;
(5)在整个器件表面使用射频磁控溅射沉积一层50nm厚的二氧化硅钝化层,在200℃氩气气氛中退火60分钟,制得薄膜晶体管。
本实施例所得的薄膜晶体管的输出特性曲线和转移特性曲线分别如图4和图5所示。根据图4和图5的结果计算出迁移率为204.3cm2/Vs;铜铬锆合金薄膜电阻率为3.2×10-8Ω·m,可作为低电阻率电极。
实施例3
本实施例的薄膜晶体管通过如下步骤制备:
(1)在玻璃基底上直流溅射并湿法刻蚀沉积200nm的钼薄膜做为底栅极,并湿法刻蚀使之图形化;
(2)使用等离子增强化学气相沉积的方法在栅极表面形成一层200nm的氮化硅栅极绝缘层;
(3)室温下在绝缘层上表面通过射频磁控溅射25nm的钕铝铟锌氧化物,该靶材购买于中诺新材(北京)科技有限公司;
(4)使用直流溅射制备铜铬合金源漏电极,通过金属掩模版使之图形化,沟道宽度为625μm,长度为495μm;
(5)在整个器件表面使用射频磁控溅射沉积一层120nm厚的氧化钛钝化层,在300℃氩气气氛中退火60分钟,制得薄膜晶体管。
本实施例所得的薄膜晶体管的输出特性曲线和转移特性曲线分别如图6和图7所示。根据图6和图7的结果计算出迁移率为196.5cm2/Vs;铜铬合金薄膜电阻率为4.1×10-8Ω·m,可作为低电阻率电极。
上述实施例为本发明较佳的实施方式,但本发明的实施方式并不受上述实施例的限制,其它的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化,均应为等效的置换方式,都包含在本发明的保护范围之内。

Claims (10)

1.一种薄膜晶体管,其特征在于:所述薄膜晶体管由衬底、衬底上设置的栅极、栅极表面包覆的绝缘层、绝缘层上表面的有源层、有源层两侧的源漏电极和最外层的钝化层构成;所述源漏电极与有源层和绝缘层两侧及衬底上表面接触,所述钝化层覆盖源漏电极和有源层外表面。
2.根据权利要求1所述的一种薄膜晶体管,其特征在于:所述的衬底是玻璃、石英、单晶硅、蓝宝石或塑料。
3.根据权利要求1所述的一种薄膜晶体管,其特征在于:所述的栅极的材料为铝、多晶硅、铜、钼、铬或上述材料的合金;所述栅极的厚度为50-10000nm。
4.根据权利要求1所述的一种薄膜晶体管,其特征在于:所述绝缘层的厚度为2-1000nm。
5.根据权利要求1所述的一种薄膜晶体管,其特征在于:所述的有源层为钕铝铟锌氧化物薄膜;所述有源层的厚度为5-200nm。
6.根据权利要求1所述的一种薄膜晶体管,其特征在于:所述的源漏电极的材料为纯铜或铜合金。
7.根据权利要求1所述的一种薄膜晶体管,其特征在于:所述绝缘层和钝化层的材料为氧化铝、氧化硅、氮化硅、氧化铪、氧化锆或氧化钛。
8.根据权利要求1所述的一种薄膜晶体管,其特征在于:所述钝化层的厚度为2-5000nm。
9.权利要求1~8任一项所述的一种薄膜晶体管的制备方法,其特征在于包括以下制备步骤:
(1)在衬底使用直流磁控溅射的方法沉积50-10000nm的薄膜作为栅极,并使之图形化;
(2)在栅极表面通过阳极氧化或化学气相沉积的方法制备2-1000nm的不导电薄膜作为绝缘层;
(3)在绝缘层上表面沉积5-200nm的含铟氧化物半导体薄膜作为有源层,使之图形化;
(4)在有源层上沉积一层含铜金属薄膜,使之图形化形成一定沟道宽度和长度的源漏电极;
(5)在整个器件表面沉积一层2-5000nm厚的不导电薄膜作为钝化层;
(6)最后将整个器件在空气、氧气、氮气或者氩气的气氛中,在20~500℃下退火5~600min,得到所述薄膜晶体管。
10.权利要求1~8任一项所述的一种薄膜晶体管作为显示器件的像素开关的应用。
CN201711112822.9A 2017-11-13 2017-11-13 一种薄膜晶体管及其制备方法和应用 Pending CN107799608A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711112822.9A CN107799608A (zh) 2017-11-13 2017-11-13 一种薄膜晶体管及其制备方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711112822.9A CN107799608A (zh) 2017-11-13 2017-11-13 一种薄膜晶体管及其制备方法和应用

Publications (1)

Publication Number Publication Date
CN107799608A true CN107799608A (zh) 2018-03-13

Family

ID=61535852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711112822.9A Pending CN107799608A (zh) 2017-11-13 2017-11-13 一种薄膜晶体管及其制备方法和应用

Country Status (1)

Country Link
CN (1) CN107799608A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100084649A1 (en) * 2008-10-08 2010-04-08 Hyun-Sik Seo Oxide thin film transistor and method of fabricating the same
CN101897031A (zh) * 2007-12-13 2010-11-24 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
CN102640293A (zh) * 2009-11-27 2012-08-15 株式会社半导体能源研究所 半导体器件
CN207517700U (zh) * 2017-11-13 2018-06-19 华南理工大学 一种薄膜晶体管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101897031A (zh) * 2007-12-13 2010-11-24 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
US20100084649A1 (en) * 2008-10-08 2010-04-08 Hyun-Sik Seo Oxide thin film transistor and method of fabricating the same
CN102640293A (zh) * 2009-11-27 2012-08-15 株式会社半导体能源研究所 半导体器件
CN207517700U (zh) * 2017-11-13 2018-06-19 华南理工大学 一种薄膜晶体管

Similar Documents

Publication Publication Date Title
Cho et al. Evaluation of Y2O3 gate insulators for a-IGZO thin film transistors
TWI508303B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
US8319217B2 (en) Oxide semiconductor thin film transistor, method of manufacturing the same, and organic electroluminescent device including the same
TWI442576B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
KR20170048294A (ko) 반도체 장치의 제작 방법
TW201231696A (en) Method of making oxide thin film transistor array, and device incorporating the same
KR20080069607A (ko) 반도체 박막, 그의 제조 방법, 박막 트랜지스터 및 액티브매트릭스 구동 표시 패널
CN104299915A (zh) 金属氧化物薄膜晶体管制备方法
CN103346089B (zh) 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法
TWI474407B (zh) A method for manufacturing a transistor, a transistor, and a sputtering target
CN103972110B (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
JP2008108985A (ja) 半導体素子の製法
CN102683423A (zh) 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
CN106971944A (zh) 金属氧化物薄膜晶体管的制备方法及其结构
CN110416087A (zh) 具有钝化增强层的金属氧化物薄膜晶体管及其制作方法
JP2012028481A (ja) 電界効果型トランジスタ及びその製造方法
CN108735821A (zh) 一种镨铟锌氧化物薄膜晶体管及其制备方法
CN104766891B (zh) 一种薄膜晶体管的源漏电极及制备方法、薄膜晶体管及制备方法
CN207517700U (zh) 一种薄膜晶体管
WO2020211851A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN103545377B (zh) 一种氧化物薄膜晶体管及其制造方法
CN107403832A (zh) 一种高性能薄膜晶体管及其用途
CN108336135A (zh) 一种钕铟锌氧化物薄膜晶体管及其制备方法
CN107611032A (zh) 包含遮光层的薄膜晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180313