TWI508303B - An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor - Google Patents

An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor Download PDF

Info

Publication number
TWI508303B
TWI508303B TW100143581A TW100143581A TWI508303B TW I508303 B TWI508303 B TW I508303B TW 100143581 A TW100143581 A TW 100143581A TW 100143581 A TW100143581 A TW 100143581A TW I508303 B TWI508303 B TW I508303B
Authority
TW
Taiwan
Prior art keywords
oxide
film
thin film
semiconductor layer
ratio
Prior art date
Application number
TW100143581A
Other languages
English (en)
Other versions
TW201236162A (en
Inventor
Aya Miki
Shinya Morita
Toshihiro Kugimiya
Satoshi Yasuno
Jae-Woo Park
Je Hun Lee
Byung Du Han
Original Assignee
Kobe Steel Ltd
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd, Samsung Display Co Ltd filed Critical Kobe Steel Ltd
Publication of TW201236162A publication Critical patent/TW201236162A/zh
Application granted granted Critical
Publication of TWI508303B publication Critical patent/TWI508303B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/086Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3407Cathode assembly for sputtering apparatus, e.g. Target
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3464Sputtering using more than one target
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3492Variation of parameters during sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54Controlling or regulating the coating process
    • C23C14/548Controlling the composition
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58After-treatment
    • C23C14/5806Thermal treatment
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58After-treatment
    • C23C14/5873Removal of material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)

Description

薄膜電晶體的半導體層用氧化物及濺射靶,以及薄膜電晶體
本發明是有關使用於液晶顯示器或有機EL顯示器等的顯示裝置之薄膜電晶體的半導體層用氧化物及用以將上述氧化物成膜的濺射靶以及薄膜電晶體。
非晶形(amorphous)氧化物半導體相較於泛用的非晶矽(a-Si)具有高的載子移動度,光學能隙(Band gap)大,可在低溫成膜,因此期待適用於被要求大型.高解像度.高速驅動的次世代顯示器或耐熱性低的樹脂基板等。
在氧化物半導體中特別是由銦、鎵、鋅、及氧所構成的非晶形氧化物半導體(In-Ga-Zn-O,以下有時稱為「IGZO」)因為具有非常高的載子移動度,所以被理想地使用。例如在非專利文獻1及2中揭示將In:Ga:Zn=1.1:1.1:0.9(原子%比)的氧化物半導體薄膜使用於薄膜電晶體(TFT)的半導體層(活性層)。並且,在專利文獻1中揭示一含In、Zn、Sn、Ga等的元素及Mo,且Mo對非晶形氧化物中的全金屬原子數的原子組成比率為0.1~5原子%的非晶形氧化物,在實施例中揭示一使用在IGZO添加Mo的活性層之TFT。
〔先行技術文獻〕 〔專利文獻〕
〔專利文獻1〕特開2009-164393號公報
〔非專利文獻〕
〔非專利文獻1〕固體物理、VOL44、P621(2009)
〔非專利文獻2〕Nature、VOL432、P488(2004)
使用氧化物半導體作為薄膜電晶體的半導體層時,不僅載子濃度高,還被要求TFT的開關特性(電晶體特性)佳。具體而言,被要求(1)ON電流(對閘極電極及汲極電極施加正電壓時的最大汲極電流)高,(2)OFF電流(對閘極電極及汲極電壓分別施加負電壓及正電壓時的汲極電流)低,(3)SS(為了使Subthreshold Swing、汲極電流提高1位數所必要的閘極電壓)值低,(4)臨界值(對汲極電極施加正電壓,對閘極電壓施加正負的任一電壓時,汲極電流開始流動的電壓,亦稱為臨界值電壓)不時間性變化,安定(意思在基板面內為均一),(5)移動度高,(6)光照射時的上述特性的變動少等。針對前述專利文獻1所記載之含Mo的ZTO半導體,本發明者們調查上述特性時得知,相較於ZTO可見ON電流的降低或SS值的上昇。
而且,使用IGZO或ZTO等的氧化物半導體層的TFT會被要求對電壓施加或光照射等的應力之耐性(應力耐性)佳。例如,對閘極電壓持續施加正電壓或負電壓時, 或持續照射開始光吸收的藍色帶時,被指摘臨界值電壓會大幅度變化(移動),藉此TFT的開關特性會變化。並且,在液晶面板驅動時、或對閘極電極施加負偏壓而使畫素點燈時等從液晶元件洩漏的光雖被照射於TFT,但此光會給予TFT應力,而引起OFF電流上昇或臨界值電壓的移動、SS值的增大等的特性劣化。特別是臨界值電壓的移動會導致具備TFT的液晶顯示器或有機EL顯示器等的顯示裝置本身的可靠度降低,因此渴望應力耐性的提升(應力施加前後的變化量少)。
本發明是有鑑於上述事情而研發者,其目的是在於提供一種可實現高的移動度,且應力耐性亦佳(應力施加前後的臨界值電壓移動量少)的薄膜電晶體用氧化物、具備該氧化物的薄膜電晶體、及使用於該氧化物的形成之濺射靶。
可解決上述課題之本發明的薄膜電晶體的半導體層用氧化物係被使用於薄膜電晶體的半導體層的氧化物,前述氧化物係含Zn、Sn及In;及由Si、Hf、Ga、Al、Ni、Ge、Ta、W、及Nb所構成的X群選擇的至少一種的元素(X群元素)為其要旨。
在本發明的理想實施形態中,將前述氧化物中所含的金屬元素的含量(原子%)分別設為[Zn]、[Sn]及[In]時,符合下式(1)~(3), [In]/([In]+[Zn]+[Sn])≧-0.53×[Zn]/([Zn]+[Sn])+0.36………(1)
[In]/([In]+[Zn]+[Sn])≧2.28×[Zn]/([Zn]+[Sn])-2.01………(2)
[In]/([In]+[Zn]+[Sn])≦1.1×[Zn]/([Zn]+[Sn])-0.32………(3)。
在本發明的理想實施形態中,將前述氧化物中所含的金屬元素的含量(原子%)分別設為[Zn]、[Sn]、[In]及[X],將[Zn]對([Zn]+[Sn])的比設為<Zn>,將各X群元素對([Zn]+[Sn]+[In]+[X])的比分別設為{X}時,符合下式(4),[-89×<Zn>+74]×[In]/([In]+[Zn]+[Sn])+25×<Zn>-6.5-75×{Si}-120×{Hf}-6.5×{Ga}-123×{Al}-15×{Ni}-244×{Ge}-80×{Ta}-580×{W}-160×{Nb}≧5………(4)式中、意味<Zn>=[Zn]/([Zn]+[Sn])、{Si}=[Si]/([Zn]+[Sn]+[In]+[X])、{Hf}=[Hf]/([Zn]+[Sn]+[In]+[X])、{Ga}=[Ga]/([Zn]+[Sn]+[In]+[X])、 {Al}=[Al]/([Zn]+[Sn]+[In]+[X])、{Ni}=[Ni]/([Zn]+[Sn]+[In]+[X])、{Ge}=[Ge]/([Zn]+[Sn]+[In]+[X])、{Ta}=[Ta]/([Zn]+[Sn]+[In]+[X])、{W}=[W]/([Zn]+[Sn]+[In]+[X])、{Nb}=[Nb]/([Zn]+[Sn]+[In]+[X])。
在本發明的理想實施形態中,將前述氧化物中所含的金屬元素的含量(原子%)分別設為[Zn]、[Sn]、[In]及[X]時,符合下式(5),0.0001≦[X]/([Zn]+[Sn]+[In]+[X])………(5)。
本發明亦包含具備上述任一記載的氧化物作為薄膜電晶體的半導體層的薄膜電晶體。
上述半導體層的密度係5.8g/cm3 以上為理想。
本發明的濺射靶係用以形成上述任一記載的氧化物之濺射靶,其要旨為:含Zn、Sn及In;及由Si、Hf、Ga、Al、Ni、Ge、Ta、W及Nb所構成的X群選擇的至少一種的元素(X群元素),將前述濺射靶中所含的金屬元素的含量(原子%)分別設為[Zn]、[Sn]及[In]時,符合下式(1)~(3), [In]/([In]+[Zn]+[Sn])≧-0.53×[Zn]/([Zn]+[Sn])+0.36………(1)
[In]/([In]+[Zn]+[Sn])≧2.28×[Zn]/([Zn]+[Sn])-2.01………(2)
[In]/([In]+[Zn]+[Sn])≦1.1×[Zn]/([Zn]+[Sn])-0.32………(3)。
在本發明的理想實施形態中,將上述濺射靶中所含的金屬元素的含量(原子%)分別設為[Zn]、[Sn]、[In]及[X],將[Zn]對([Zn]+[Sn])的比設為<Zn>,將各X群元素對([Zn]+[Sn]+[In]+[X])的比分別設為{X}時,符合下式(4),[-89×<Zn>+74]×[In]/([In]+[Zn]+[Sn])+25×<Zn>-6.5-75×{Si}-120×{Hf}-6.5×{Ga}-123×{Al}-15×{Ni}-244×{Ge}-80×{Ta}-580×{W}-160×{Nb}≧5………(4)式中,意味<Zn>=[Zn]/([Zn]+[Sn])、{Si}=[Si]/([Zn]+[Sn]+[In]+[X])、{Hf}=[Hf]/([Zn]+[Sn]+[In]+[X])、{Ga}=[Ga]/([Zn]+[Sn]+[In]+[X])、{Al}=[Al]/([Zn]+[Sn]+[In]+[X])、{Ni}=[Ni]/([Zn]+[Sn]+[In]+[X])、 {Ge}=[Ge]/([Zn]+[Sn]+[In]+[X])、{Ta}=[Ta]/([Zn]+[Sn]+[In]+[X])、{W}=[W]/([Zn]+[Sn]+[In]+[X])、{Nb}=[Nb]/([Zn]+[Sn]+[In]+[X])。
在本發明的理想實施形態中,將前述濺射靶中所含的金屬元素的含量(原子%)分別設為[Zn]、[Sn]、[In]及[X]時,符合下式(5),0.0001≦[X]/([Zn]+[Sn]+[In]+[X])………(5)。
若使用本發明的氧化物,則可提供一種移動度高、且應力耐性佳(應力施加前後的臨界值電壓移動量少)的薄膜電晶體。其結果,具備上述薄膜電晶體的顯示裝置是對光照射的可靠度會非常提升。
本發明者們為了使將含Zn、Sn及In的氧化物(以下有時以「IZTO」為代表)使用於TFT的活性層(半導體層)時的TFT特性及應力耐性提升,而經各種檢討。其結果,發現只要將在IZTO中含由Si、Hf、Ga、Al、Ni、Ge、Ta、W、及Nb所構成的X群選擇的至少一種的元素 (X群元素)之氧化物半導體使用於TFT的半導體層,便可達成所期的目的,完成本發明。如後述的實施例所示般,可知具備含上述X群所屬的元素(X群元素)的氧化物半導體之TFT是TFT特性佳[具體而言,高移動度、高ON電流、低SS值、及0V附近的臨界值電壓(Vth)的絕對值小],且應力施加前後的電晶體特性的變動少[具體而言,光照射+施加負偏壓的應力後的Vth的變化率(△Vth)小]。
如此,本發明的TFT的半導體層用氧化物是含Zn、Sn、及In;及由Si、Hf、Ga、Al、Ni、Ge、Ta、W、及Nb所構成的X群選擇的至少一種的元素(X群元素)之處具有特徵。在本說明書中有時以(IZTO)+X來表示本發明的氧化物。
(有關X群元素)
上述X群元素是使本發明最附上特徵的元素,作為使閘極絕緣膜附近的界面陷阱減少,或擴大能隙等而使光照射時的電子-電洞對的產生抑制有效的元素,為根據本發明者們的多數個基礎實驗選擇的元素。藉由X群元素的添加,對光的應力耐性顯著提升。並且,藉由實驗確認因X群元素的添加所造成濕蝕刻時的蝕刻不良等的問題也未見。如此的X群元素的作用(效果顯現的程度)是依X群元素的種類也會有不同。上述X群元素可單獨添加或添加2種以上。
雖上述X群元素的添加所產生特性提升的詳細機構不明,但可推測X群元素具有使氧化物半導體中或與絕緣體層的界面之陷阱能階(trap level)減少或縮短壽命的效果。因此,推測即使光照射,隨光照射之載子的陷阱會被抑制,藉此防止光照射時的電流產生,有無光照射之電晶體特性的變動會被抑制。
有關上述X群元素的含量,將本發明的氧化物中所含的金屬元素的含量(原子%)分別設為[Zn]、[Sn]、[In]、及[X],將[Zn]對([Zn]+[Sn])的比設為<Zn>,將各X群元素對([Zn]+[Sn]+[In]+[X])的比分別設為{X}時,符合下式(4)為理想。在下式(4)中,[X]是X群元素的合計量[單獨含X群元素時是單獨的量(原子%),含2種以上時是其合計量(原子%)]。
[-89×<Zn>+74]×[In]/([In]+[Zn]+[Sn])+25×<Zn>-6.5-75×{Si}-120×{Hf}-6.5×{Ga}-123×{Al}-15×{Ni}-244×{Ge}-80×{Ta}-580×{W}-160×{Nb}≧5………(4)式中,意味<Zn>=[Zn]/([Zn]+[Sn])、{Si}=[Si]/([Zn]+[Sn]+[In]+[X])、{Hf}=[Hf]/([Zn]+[Sn]+[In]+[X])、 {Ga}=[Ga]/([Zn]+[Sn]+[In]+[X])、{Al}=[Al]/([Zn]+[Sn]+[In]+[X])、{Ni}=[Ni]/([Zn]+[Sn]+[In]+[X])、{Ge}=[Ge]/([Zn]+[Sn]+[In]+[X])、{Ta}=[Ta]/([Zn]+[Sn]+[In]+[X])、{W}=[W]/([Zn]+[Sn]+[In]+[X])、{Nb}=[Nb]/([Zn]+[Sn]+[In]+[X])。
上式(4)是成為用以取得高的移動度之指標的計算式,根據多數的基礎實驗而定者。上式(4)是包含構成本發明的氧化物的全部元素,但針對移動度而言,主要是由對移動度的提升貢獻大的In、及對移動度帶來負的作用的X群元素所構成。如上述般藉由X群元素的添加來提升應力耐性,但移動度有降低的傾向,因此特別由移動度的觀點來看,可維持高的移動度之X群元素的含量的上限,是隨上式(4)而定。
如後述的實施例所示般,上式(4)的左邊值(計算值)是與飽和移動度(實測值)大概一致,上式(4)的左邊值(計算值)越大,越顯示高的飽和移動度。嚴格來說,後述的式(1)及式(2)也與飽和移動度有關,因此當該等在本發明的理想範圍內時,上式(4)是與飽和移動度具有大致高的相關關係。另外,依X群元素的添加量 等,有時式(4)的左邊值(計算值)形成負(例如,後述的表2的No.40、49),負的數值本身無意義(負的移動度不可能),結果,如此的例子是意味移動度低。
而且X群元素的含量[X]是符合下式(5)為理想。
0.0001≦[X]/([Zn]+[Sn]+[In]+[X])………(5)
上式(5)是規定[X]對構成本發明的氧化物的全金屬元素的量([Zn]+[Sn]+[In]+[X])之理想的比例(以下有時簡稱[X]比)者,當[X]比少(亦即,X群元素的含量少)時,無法取得充分的應力耐性提升效果。較理想的[X]比是0.0005以上。詳細是依X群元素的種類,上述作用的程度(效果顯現的程度)不同,因此嚴格來說,按照X群元素的種類來適當地控制為理想。
上述X群元素之中,由應力耐性提升效果等的觀點來看,較理想是Nb、Si、Ge、Hf,更理想是Nb、Ge。
以上,說明有關使用於本發明的X群元素。
其次,說明有關構成本發明的氧化物的母材成分的金屬(Zn、Sn、In)。有關該等的金屬,各金屬間的比率是只要含要該等金屬的氧化物具有非晶形相,且顯示半導體特性的範圍即可,並無特別加以限定,但為了取得TFT特性佳、應力耐性佳的氧化物,最好將構成IZTO的上述金屬元素的組成比被適當地控制的氧化物使用於TFT的半導體層。
詳細是本發明者們根據多數的基礎實驗來調查有關影響TFT特性及應力耐性的In、Zn、Sn時明確:(I)In是有助於移動度的提升之元素,但若多量添加,則對光應力的安定性(耐性)會降低,TFT容易導體化,(Ⅱ)另一方面,Zn是使對光應力的安定性提升之元素,但若多量添加,則移動度會急劇降低,TFT特性或應力耐性會降低,(Ⅲ)Sn亦與Zn同樣,是對光應力的安定性提升有效的元素,藉由Sn的添加,具有抑制IZTO的導體化的作用,但隨Sn的多量添加,移動度會降低,TFT特性或應力耐性會降低。
根據該等的見解,加上本發明者們檢討的結果,發現將氧化物中所含的金屬元素的含量(原子%)分別設為[Zn]、[Sn]及[In]時,較理想是以[In]/([In]+[Zn]+[Sn])所示的[In]的比(以下有時簡稱「In比」)與以[Zn]/([Zn]+[Sn])所示的[Zn]的比(以下有時簡稱「Zn比」)的關係,符合下述式(1)~(3)的全部者可取得良好的特性,完成本發明。
[In]/([In]+[Zn]+[Sn])≧-0.53×[Zn]/([Zn]+[Sn])+0.36………(1)
[In]/([In]+[Zn]+[Sn])≧2.28×[Zn]/([Zn]+[Sn])-2.01………(2)
[In]/([In]+[Zn]+[Sn])≦1.1×[Zn]/([Zn]+[Sn])-0.32………(3)
圖2是表示上述式(1)~(3)的領域者,圖2中的 斜線部分為全部符合上述式(1)~(3)的關係的領域。在圖2中亦繪出後述的實施例的特 性結果,位於圖2的斜線部分的範圍內者是飽和移動度、TFT特性、及應力耐性的全部的特性良好(圖2中,○),相對的,位於圖2的斜線外者(亦即,未符合上述 式(1)~(3)的關係的其中任一者)是上述特性的其中任一個會降低(圖2中,×)。
上述式(1)~(3)的其中式(1)及式(2)主要是有關移動度的式子,根據多數的基礎實驗,將用以達成高移動度的In比,以和Zn比 的關係來規定者。
又,式(3)主要是有關應力耐性及TFT特性(TFT的安定性)的提升之式,根據多數的基礎實驗,將用以達成高的光應力耐性的In 比,以和Zn比的關係來規定者。
詳細可明確未符合式(1)~式(3)的範圍,且未符合前述式(4)的範圍者,大概有以下的不良情況。
首先,以符合式(4)為前提時,雖符合式(2),但脫離式(1)及式(3)的範圍者,因為Sn比變大(因此Zn比變小),所以移動度變高 ,但S值或Vth值增加而有TFT特性降低、應力耐性降低的傾向,無法取得所望的特性(例如,參照後述的實施例的No.1、8、34)。
同樣,以符合式(4)為前提時,雖符合式(1)及式(3),但脫離式(2)的範圍者,因為Zn比變大(因此Sn比變小),所以移動度會急 劇地降低,或S值、Vth值大幅度增加而有TFT特性降低、應力耐性降低的傾向,同 樣無法取得所望的特性(例如,參照後述的實施例的No.2、9、35、51)。
同樣,以符合式(4)為前提時,雖符合式(1)及式(2),但脫離式(3)的範圍者之中,在In比大的領域,雖移動度變高,但有應力 耐性降低的傾向,同樣無法取得所望的特性(例如,參照後述的實施例的No.22)。
另一方面,即使符合式(1)~式(3),脫離式(4)的範圍者,移動度會降低,無法取得所望的特性(例如,參照後述的實施例的 No.40、49)。
又,後述的實施例的No.13是不符合式(4)的範圍,且不符合式(3)的範圍之例,因為不符合式(4)的範圍,所以移動度變低。 另外,No.13是不符合式(3)的範圍,但因為X群元素的Hf的添加量比較多([X]比=0.10),所以應力耐性是符合合格基準的線(ΔVth的絕對值為15以下)。
又,後述的實施例的No.50是不符合式(4)的範圍,且不符合式(1)及式(3)的範圍之例,雖移動度高,但因為不符合式(3)的範 圍,所以TFT特性會降低,應力耐性亦有降低的傾向。
構成本發明的TFT的半導體層用氧化物之In、Sn、Zn是符合上述要件者為理想,且[In]對([Zn]+[Sn]+[In])的比是0.05以上為 理想。如上述般,In是提高移動度的元素,
以上述式(1)所示的[In]的比若未滿0.05,則上述效 果不會被有效發揮。更理想的In的比是0.1以上。另一方面,若In的比過高,則應力耐性會降低,或容易導體化,因此大概0.5以下為理想。
以上,說明有關本發明的氧化物。
上述氧化物是以濺射法利用濺射靶(以下有時稱為「靶」)來成膜為理想。雖亦可藉由塗佈法等的化學的成膜法來形成氧化物,但若藉由濺射法,則可容易形成成分或膜厚的膜面內均一性佳的薄膜。
作為使用於濺射法的靶,是含前述的元素,使用與所望的氧化物同一組成的濺射靶為理想,藉此,無組成偏差之虞,可形成所望的成分組成的薄膜。具體而言,靶為含Zn、Sn、及In;及由Si、Hf、Ga、Al、Ni、Ge、Ta、W、及Nb所構成的X群選擇的至少一種的元素(X群元素),將前述濺射靶中所含的金屬元素的含量(原子%)分別設為[Zn]、[Sn]及[In]時,使用符合上式(1)~(3)的靶。較理想是將上述濺射靶所含的X群元素的合計量(原子%)設為[X]時,符合上式(4)者。
或,亦可使用將組成不同的二個靶同時放電的Co-Sputter法來成膜,可藉由使In2 O3 或ZnO、SnO2 等的靶或該等的混合物的靶同時放電來取得所望的組成的膜。
上述靶是可例如藉由粉末燒結法方法所製造。
利用上述靶來濺射時是將基板溫度設為室溫,適當地控制氧添加量來進行為理想。氧添加量是只要按照濺射裝置的構成或靶組成等來適當地控制即可,大概以氧化物半 導體的載子濃度能夠形成1015 ~1016 cm-3 的方式添加氧量為理想。本實施例的氧添加量是添加流量比設為O2 /(Ar+O2 )=2%。
並且,以上述氧化物作為TFT的半導體層時之氧化物半導體層的理想密度是5.8g/cm3 以上(後述),但為了將如此的氧化物成膜,適當地控制濺射成膜時的氣壓、對濺射靶的投入功率、基板溫度等為理想。例如可想像一旦降低成膜時的氣壓,則濺射原子彼此間的散亂會消失,可形成緻密(高密度)的膜,因此成膜時的全氣壓是濺射的放電安定的程度越低越佳,大概控制在0.5~5mTorr的範圍內為理想,1~3mTorr的範圍內更理想。並且,投入功率是越高越佳,大概在DC或RF推薦設定於2.0W/cm2 以上。成膜時的基板溫度也是越高越佳,大概推薦控制在室溫~200℃的範圍內。
如上述般被成膜的氧化物的理想膜厚是30nm以上200nm以下,更理想是30nm以上80nm以下。
本發明亦包含具備上述氧化物作為TFT的半導體層的TFT。TFT是只要在基板上至少具有閘極電極、閘極絕緣膜、上述氧化物的半導體層、源極電極、汲極電極即可,其構成是只要通常被使用者即可,並無特別加以限定。
在此,上述氧化物半導體層的密度是5.8g/cm3 以上為理想。一旦氧化物半導體層的密度變高,則膜中的缺陷會減少,膜質會提升,且原子間距離會變小,因此TFT素子的場效移動度會大幅度增加,電氣傳導性也會變高,對光 照射之應力的安定性會提升。上述氧化物半導體層的密度是越高越佳,較理想是5.9g/cm3 以上,更理想是6.0g/cm3 以上。另外,氧化物半導體層的密度是藉由後述的實施例所記載的方法來測定。
以下,一邊參照圖1一邊說明上述TFT的製造方法的實施形態。圖1及以下的製造方法是表示本發明的理想實施形態的一例,並非限於此。例如在圖1是顯示下閘極型構造的TFT,但並非限於此,亦可為在氧化物半導體層上依序設置閘極絕緣膜及閘極電極的上閘極型的TFT。
如圖1所示,在基板1上形成閘極電極2及閘極絕緣膜3,且在其上形成氧化物半導體層4。在氧化物半導體層4上形成源極.汲極電極5,且在其上形成保護膜(絕緣膜)6,透明導電膜8會經由接觸孔7來電性連接至汲極電極5。
在基板1上形成閘極電極2及閘極絕緣膜3的方法並無特別加以限定,可採用通常被所用的方法。又,閘極電極2及閘極絕緣膜3的種類也未特別加以限定,可採用被泛用者。例如閘極電極2可使用電阻率低的Al或Cu的金屬、或該等的合金。又,閘極絕緣膜3是例如以矽氧化膜、矽氮化膜、矽氧氮化膜等為代表。除此以外,亦可使用TiO2 、Al2 O3 或Y2 O3 等的金屬氧化物、或層疊該等者。
其次形成氧化物半導體層4。氧化物半導體層4是如上述般藉由使用與薄膜同組成的濺射靶的DC濺射法或RF濺射法來成膜為理想。或,亦可藉由Co-Sputter法來成 膜。
在濕蝕刻氧化物半導體層4後,圖案化。剛圖案化後,為了氧化物半導體層4的膜質改善,進行熱處理(預退火)為理想,藉此,電晶體特性的ON電流及場效移動度會上昇,電晶體性能會提升。較理想的預退火的條件是例如溫度:約250~350℃、時間:約15~120分鐘。
預退火之後,形成源極.汲極電極5。源極.汲極電極的種類並無特別加以限定,可使用泛用者。例如亦可與閘極電極同樣使用Al或Cu等的金屬或合金,或像後述的實施例那樣使用純Ti。而且亦可使用金屬的層疊構造等。
源極.汲極電極5的形成方法是例如可藉由磁控管濺射法來將金屬薄膜成膜後,藉由剝離(lift-off)法來形成。或者,不是像上述那樣藉由剝離法來形成電極,而是預先藉由濺射法來形成所定的金屬薄膜之後,藉由圖案化來形成電極的方法,但此方法在電極的蝕刻時會對氧化物半導體層造成損傷,因此電晶體特性會降低。於是,為了迴避如此的問題,而採用在氧化物半導體層上預先形成保護膜之後,形成電極,圖案化的方法,在後述的實施例是採用此方法。
其次,藉由CVD(Chemical Vapor Deposition)法來將保護膜(絕緣膜)6成膜於氧化物半導體層4上。氧化物半導體膜的表面因為CVD的電漿損傷而容易導通化(推斷是因為氧化物半導體表面所產生的氧缺損成為電子施體(donor)所致),因此為了迴避上述問題,後述的 實施例是在保護膜的成膜前進行N2 O電漿照射。N2 O電漿的照射條件是採用在下述文獻所記載的條件。
J.Park、Appl.Phys.Lett.,93,053505(2008)。
其次,根據常用方法,經由接觸孔7來將透明導電膜8電性連接至汲極電極5。透明導電膜及汲極電極的種類並無特別加以限定,可使用通常使用者。汲極電極是例如可使用前述源極.汲極電極所舉例說明者。
〔實施例〕
以下,舉實施例來更具體說明本發明,但本發明並非限於下述實施例,亦可在適於前.後述的主要內容的範圍加以變更實施,該等皆包含於本發明的技術的範圍。
實施例1
根據前述的方法,製作圖1所示的薄膜電晶體(TFT),評價TFT特性及應力耐性。
首先,在玻璃基板(Corning Incorporated製EAGLE2000,直徑100mm×厚度0.7mm)上,依序形成Ti薄膜100nm、及閘極絕緣膜SiO2 (200nm),作為閘極電極。閘極電極是使用純Ti的濺射靶,藉由DC濺射法,以成膜溫度:室溫、成膜功率:300W、載氣:Ar、氣壓:2mTorr來成膜。並且,閘極絕緣膜是使用電漿CVD法,以載氣:SiH4 與N2 的混合氣體、成膜功率:100W、成膜溫度:300℃來成膜。
其次,將表1及表2所記載的各種組成的氧化物(IZTO+X)薄膜,利用濺射靶(後述)藉由濺射法來成膜。使用於濺射的裝置是ULVAC,Inc.製「CS-200」,濺射條件是如以下般。
基板溫度:室溫
氣壓:5mTorr
氧分壓:O2 /(Ar+O2 )=2%
膜厚:50nm
使用靶大小:4英吋×5mm
投入功率(DC):2.55W/cm2
組成不同的IZTO的成膜時是使用In2 O3 的濺射靶、ZnO及Zn/Sn的比不同的濺射靶,利用RF濺射法來成膜。又,ZTO(以往例)的成膜時是利用將Zn:Sn的比(原子%比)為6:4的氧化物靶(Zn-Sn-O)及ZnO的氧化物靶同時放電的Co-Sputter法來成膜。並且,在IZTO中含X群元素的IZTO+X的氧化物薄膜的成膜是利用將組成不同的二個濺射靶同時放電的Co-Sputter法來成膜。
如此取得的氧化物薄膜中的金屬元素的各含量是藉由XPS(X-ray Photoelectron Spectroscopy)法來分析。
如上述般將氧化物薄膜成膜後,藉由光蝕刻技術及濕蝕刻來進行圖案化。蝕刻劑是使用關東化學製「ITO-07N」。在本實施例中,有關進行實驗的氧化物薄膜是藉由光學顯微鏡觀察來評價濕蝕刻性。由評價結果可確認進行實驗後的全部的組成無濕蝕刻所產生的殘渣,可適當地 蝕刻。
將氧化物半導體膜圖案化後,為了使膜質提升,進行預退火處理。預退火是在大氣中,350℃進行1小時。
其次,使用純Ti,藉由剝離法來形成源極.汲極電極。具體而言,使用光阻劑來進行圖案化後,將Ti薄膜藉由DC濺射法來成膜(膜厚是100nm)。源極.汲極電極用Ti薄膜的成膜方法是與前述閘極電極的情況相同。其次,在丙酮中用超音波洗淨器來除去不要的光阻劑,將TFT的通道長設為10μm,通道寬設為200μm。
如此形成源極.汲極電極後,形成用以保護氧化物半導體層的保護膜。保護膜是使用SiO2 (膜厚200nm)與SiN(膜厚200nm)的層疊膜(合計膜厚400nm)。上述SiO2 及SiN的形成是使用SAMCO Inc.製「PD-220NL」,利用電漿CVD法來進行。本實施例是藉由N2 O氣體來進行電漿處理後,依序形成SiO2 、及SiN膜。SiO2 膜的形成是使用N2 O、及N2 稀釋SiH4 的混合氣體,SiN膜的形成是使用N2 稀釋SiH4 、N2 、NH3 的混合氣體。任何的情況皆是將成膜功率設為100W,將成膜溫度設為150℃。
其次,藉由光蝕刻技術、及乾蝕刻,在保護膜形成電晶體特性評價用探測用的接觸孔。其次,利用DC濺射法,以載氣:氬及氧氣體的混合氣體、成膜功率:200W、氣壓:5mTorr來形成ITO膜(膜厚80nm),製作圖1的TFT。
針對如此取得的各TFT來評價以下的特性。
(1)電晶體特性的測定
電晶體特性(汲極電流-閘極電壓特性、Id-Vg特性)的測定是使用Agilent Technologies股份有限公司製「4156C」的半導體參數分析器。詳細的測定條件是如以下般。本實施例是算出Vg=20V時的ON電流(Ion),將Ion≧1×10-5 A設為合格。
源極電壓:0V
汲極電壓:10V
閘極電壓:-30~30V(測定間隔:0.25V)
(2)臨界值電壓(Vth)
臨界值電壓粗略是意指電晶體從OFF狀態(汲極電流低的狀態)移至ON狀態(汲極電流高的狀態)時的閘極電壓的值。本實施例是將汲極電流超過ON電流與OFF電流之間的1nA時的電壓設為臨界值電壓,測定各TFT的臨界值電壓。本實施例是將Vth(絕對值)為5V以下者設為合格。
(3)S值
S值(SS值)是為了使汲極電流增加一位數所必要的閘極電壓的最小值。本實施例是將S值為1.0V/dec以下者設為合格。
(4)載子移動度(場效移動度)
載子移動度(場效移動度)是利用以下的式子,在飽和領域算出移動度。本實施例是將如此取得的飽和移動度為 5cm2 /Vs以上者設為合格。
Cox:絕緣膜的電容
W通道寬
L通道長
Vth:臨界值電壓
(5)應力耐性的評價(光照射+施加負偏壓,作為應力)
本實施例是模擬實際的面板驅動時的環境(應力),進行對閘極電極一邊施加負偏壓一邊照射光的應力施加試驗。應力施加條 件是如以下般。光的波長是選擇接近氧化物半導體的能隙,電晶體特性容易變動的400nm程度。
閘極電壓:-20V
基板溫度:60℃
光應力
波長:400nm
照度(被照射至TFT的光的強度):0.1μW/cm2
光源:OPTOSUPPLY社製LED(藉由ND濾光器來調整光量)
應力施加時間:3小時
詳細是根據上述的方法測定應力施加前後的臨界值電壓(Vth),測定其差(ΔVth)。本實施例是將LNBTS的ΔVth的絕對值為 15V以下者設為合格。
將該等的結果顯示於表1及表2。
表1中,No.1~7是添加Si作為X群元素,No.8~13是添加Hf作為X群元素,No.14~22是添加Ga作為X群元素,表2中, No.23~28是添加Al作為X群元素,No.29~33是添加Ni作為X群元素,No.34~40是添加Ge作為X群元素,No.41~46是添加Ta作為X群元素,No.47~49是添加 W作為X群元素,No.50~57是添加Nb作為X群元素之例。該等之中,上式(1)~(3)的右邊的值分別符合上式(1)~(3)的關係,且上式(4)的左邊的值符合上式(4)的關 係者是包含移動度的TFT特性佳,且ΔVth也被抑制在所定範圍,應力耐性亦佳。
相對的,下述例是抱有以下的不良情況。
表1的No.1(Si添加例)是脫離式(1)及式(3)的範圍,Sn比變大的例子,S值及Vth值增加,TFT特性降低。
本發明是謀求兼顧TFT特性及應力耐性雙方,TFT特性差者是即使應力耐性佳也不適於使用,因此上述例未實施應力耐性試驗 (表1中,ΔVth(V)的欄是記載「-」,以下同樣)。
同樣,表1的No.2(Si添加例)是脫離式(2)的範圍,Zn比變大的例子,移動度會急劇地降低,Vth值會大幅度增加。因此,未 實施應力耐性試驗。
表1的No.8(Hf添加例)是脫離式(1)及式(3)的範圍,Sn比變大的例子,S值及Vth值增加,TFT特性降低。因此,未實施應力耐 性試驗。
同樣,表1的No.9(Hf添加例)是脫離式(2)的範圍,Zn比變大的例子,移動度會急劇地降低,Vth值會大幅度增加。因此,未 實施應力耐性試驗。
又,表1的No.13(Hf添加例)是不符合(4)式的關係,且不符合式(3)的範圍,因此移動度變低。另外,No.13是不符合式(3)的 範圍,但因為Hf的添加量比較多([X)比=0.10),所以應力耐性符合合格基準的線(ΔVth的絕對值為15以下)。
表1的No.22(Ga添加例)是脫離式(3)的範圍,In比變大的例子,應力耐性會降低。
表2的No.34(Ge添加例)是脫離式(1)及式(3)的範圍,Sn比變大的例子,S值及Vth值的TFT特性會降低。因此,未實施應力耐 性試驗。
同樣,表2的No.35(Ge添加例)是脫離式(2)的範圍,Zn比變大的例子,移動度會急劇地降低,Vth值會大幅度地增加。因此 ,未實施應力耐性試驗。
又,表2的No.40(Ge添加例)是不符合(4)式的關係,因此飽和移動度降低。
表2的No.49(W添加例)是不符合(4)式的關係,因此飽和移動度降低。
表2的No.50(Nb添加例)是脫離式(1)、式(3)、及式(4)的範圍,Sn比變大的例子,S值及Vth值的TFT特性會降低。因此,未實 施應力耐性。
同樣,表2的No.51(Nb添加例)是脫離式(2)的 範圍,Zn比變大的例子,移動度會急劇地降低,Vth值會大幅度增加。因此,未實施應力耐性試驗。
由以上的實驗結果可確認,若使用本發明所規定的組成比的IZTO半導體,則可一面維持與以往的ZTO同樣的高移動度,一面取得應力耐性非常高的良好TFT特性。又,由於濕蝕刻加工也被良好地進行,所以推測本發明的氧化物是非晶形構造。
實施例2
本實施例是使用對應於表1的No.6的組成的氧化物(使用Si作為X群元素,InZnSnO+5.0%Si;[In]:[Zn]:[Sn]=0.20:0.52:0.28),測定將濺射成膜時的氣壓控制於1mTorr、或5mTorr而取得的氧化物膜(膜厚100nm)的密度,且針對與前述實施例1同樣作成的TFT來調查移動度及應力試驗(光照射+施加負偏壓)後的臨界值電壓的變化量(△Vth)。膜密度的測定方法是如以下般。
(氧化物膜的密度的測定)
氧化物膜的密度是利用XRR(X線反射率法)來測定。詳細的測定條件是如以下般。
.分析裝置:Rigaku(股)製水平型X線繞射裝置SmartLab
.靶:Cu(線源:Kα線)
.靶輸出:45kV-200mA
.測定試料的製作
使用以下述濺射條件在玻璃基板上將各組成的氧化物成膜(膜厚100nm)後,模擬前述實施例1的TFT製造過程的預退火處理,實施與該預退火處理同樣的熱處理者
濺射氣壓:1mTorr或5mTorr
氧分壓:O2 /(Ar+O2 )=2%
成膜功率密度:DC2.55W/cm2
熱處理:在大氣環境,350℃、1小時將該等的結果顯示於表3。
由表3,全部符合本發明所規定的要件的氧化物是皆可取得5.8g/cm3 以上的高密度。詳細,氣壓=5mTorr時(No.2)的膜密度為5.8g/cm3 ,相對的,氣壓=1mTorr時(No.1)的膜密度是6.2g/cm3 ,隨著氣壓變低,可取得更高的密度。又,隨著膜密度的上昇,場效移動度會提升,且應力試驗之臨界值電壓移動量△Vth的絕對值也會減少。
由以上的實驗結果可知,氧化物膜的密度是依濺射成膜時的氣壓而變化,一旦降低該氣壓,則膜密度會上昇, 隨之,場效移動度也會大幅度增加,應力試驗(光照射+負偏壓應力)的臨界值電壓移動量△Vth的絕對值也會減少。這可推測是因為藉由使濺射成膜時的氣壓降低,被濺射的原子(分子)的動亂會被抑制,膜中的缺陷變少,移動度或電氣傳導性提升,TFT的安定性提升所致。
另外,在表3中是顯示使用含Si作為X群元素之表1的No.6的氧化物時的結果,但上述氧化物膜的密度與TFT特性的移動度或應力試驗後的臨界值電壓變化量的關係是包含上述以外的其他X群元素,且有關符合本發明所規定的理想要件的其他氧化物也同樣可見。亦即,包含上述X群元素,符合本發明所規定的理想要件的其他氧化物膜的密度皆是5.8g/cm3 以上高者。
1‧‧‧基板
2‧‧‧閘極電極
3‧‧‧閘極絕緣膜
4‧‧‧氧化物半導體層
5‧‧‧源極.汲極電極
6‧‧‧保護膜(絕緣膜)
7‧‧‧接觸孔
8‧‧‧透明導電膜
圖1是用以說明在半導體層具備本發明的氧化物之薄膜電晶體的概略剖面圖。
圖2是表示符合本發明所規定的式(1)~(3)的範圍領域的圖表。

Claims (8)

  1. 一種薄膜電晶體的半導體層用的氧化物,係被使用於薄膜電晶體的半導體層的氧化物,其 特徵為:前述氧化物係含Zn、Sn、及In;及由Si、Hf、Ga、Al、Ni、Ge、Ta、W、及Nb所構成的X群選擇的至少一種的元素(X群元素),將前述氧化物中所含 的金屬元素的含量(原子%)分別設為[Zn]、[Sn]及[In]時,符合下式(1)~(3),[In]/([In]+[Zn]+[Sn])≧-0.53×[Zn]/([Zn]+[Sn])+0.36...(1) [In]/([In]+[Zn]+[Sn]) ≧2.28×[Zn]/([Zn]+[Sn])-2.01...(2) [In]/([In]+[Zn]+[Sn])≦1.1×[Zn]/([Zn]+[Sn])-0.32...(3)。
  2. 如申請專利範圍第1項之氧化物,其中,將前述氧化物中所含的金屬元素的含量(原子%)分別設為[Zn] 、[Sn]、[In]及[X],將[Zn]對([Zn]+[Sn])的比設為<Zn>,將各X群元素對([Zn]+[Sn]+[In]+[X])的比分別設為{X}時,符合下式(4),[-89×<Zn>+74]× [In]/([In]+[Zn]+[Sn])+25×<Zn>-6.5-75×{Si}-120×{Hf}-6.5×{Ga}-123×{Al}-15×{Ni}-244×{Ge}-80×{Ta}-580×{W}-160×{Nb}≧5...(4)式中,意味 <Zn>=[Zn]/([Zn]+[Sn])、{Si}=[Si]/([Zn]+[Sn]+[In]+[X])、{Hf}=[Hf]/([Zn]+[Sn]+[In]+[X])、{Ga}=[Ga]/([Zn]+[Sn]+[In]+[X])、{Al}=[Al]/ ([Zn]+[Sn]+[In]+[X])、{Ni}=[Ni]/([Zn]+[Sn]+[In]+[X])、{Ge}=[Ge]/([Zn]+[Sn]+[In]+[X])、{Ta}=[Ta]/([Zn]+[Sn]+[In]+[X])、{W}=[W]/([Zn]+[Sn]+[In]+[X]) 、{Nb}=[Nb]/([Zn]+[Sn]+[In]+[X])。
  3. 如申請專利範圍第1項之氧化物,其中,將前述氧化物中所含的金屬元素的含量(原子%)分別設為[Zn] 、[Sn]、[In]及[X]時,符合下式(5),0.000i≦[X]/([Zn]+[Sn]+[In]+[X])..(5)。
  4. 一種薄膜電晶體,係具備如申請專利範圍第1~3項中的任一項所記載的氧化物作為薄膜電晶體的半導 體層。
  5. 如申請專利範圍第4項之薄膜電晶體,其中,前述半導體層的密度為5.8g/cm3 以上。
  6. 一種濺射靶,係用以形成如申請專利範圍第1~3項中的任一項所記載的氧化物之濺射靶,其特徵為: 含Zn、Sn、及In;及由Si、Hf、Ga、Al、Ni、Ge、Ta、W、及Nb所構成的X群選擇的至少一種的元素(X群元素),將前述濺射靶中所含的金屬元素的含量(原子 %)分別設為[Zn]、[Sn]及[In]時,符合下式(1)~(3),[In]/([In]+[Zn]+[Sn])≧-0.53×[Zn]/([Zn]+[Sn])+0.36...(1) [In]/([In]+[Zn]+[Sn])≧2.28×[Zn]/ ([Zn]+[Sn])-2.01...(2) [In]/([In]+[Zn]+[Sn])≦1.1×[Zn]/([Zn]+[Sn])-0.32...(3)。
  7. 如申請專利範圍第6項之濺射靶,其中,將前述濺射靶中所含的金屬元素的含量(原子%)分別設為[Zn] 、[Sn]、[In]及[X],將[Zn]對([Zn]+[Sn])的比設為<Zn>,將各X群元素對([Zn]+[Sn]+[In]+[X])的比分別設為{X}時,符合下式(4),[-89×<Zn>+74]× [In]/([In]+[Zn]+[Sn])+25×<Zn>-6.5-75×{Si}-120×{Hf}-6.5×{Ga}-123×{Al}-15×{Ni}-244×{Ge}-80×{Ta}-580×{W}-160×{Nb}≧5...(4)式中,意味 <Zn>=[Zn]/([Zn]+[Sn])、{Si}=[Si]/([Zn]+[Sn]+[In]+[X])、{Hf}=[Hf]/([Zn]+[Sn]+[In]+[X])、{Ga}=[Ga]/([Zn]+[Sn]+[In]+[X])、{Al}=[Al]/ ([Zn]+[Sn]+[In]+[X])、{Ni}=[Ni]/([Zn]+[Sn]+[In]+[X])、{Ge}=[Ge]/([Zn]+[Sn]+[In]+[X])、{Ta}=[Ta]/([Zn]+[Sn]+[In]+[X])、{W}=[W]/([Zn]+[Sn]+[In]+[X]) 、{Nb}=[Nb]/([Zn]+[Sn]+[In]+[X])。
  8. 如申請專利範圍第6項之濺射靶,其中,將前述濺射靶中所含的金屬元素的含量(原子%)分別設為[Zn] 、[Sn]、[In]及[X]時,符合下式(5),0.0001≦[X]/([Zn]+[Sn]+[In]+[X])..(5)。
TW100143581A 2010-11-26 2011-11-28 An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor TWI508303B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010264325 2010-11-26
JP2011008321 2011-01-18
JP2011194408 2011-09-06

Publications (2)

Publication Number Publication Date
TW201236162A TW201236162A (en) 2012-09-01
TWI508303B true TWI508303B (zh) 2015-11-11

Family

ID=46146010

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100143581A TWI508303B (zh) 2010-11-26 2011-11-28 An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor

Country Status (6)

Country Link
US (1) US20130240802A1 (zh)
JP (1) JP2013070010A (zh)
KR (1) KR101459983B1 (zh)
CN (1) CN103229303B (zh)
TW (1) TWI508303B (zh)
WO (1) WO2012070676A1 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5718072B2 (ja) * 2010-07-30 2015-05-13 三星ディスプレイ株式會社Samsung Display Co.,Ltd. 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2013093561A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
WO2013168748A1 (ja) 2012-05-09 2013-11-14 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP6068232B2 (ja) 2012-05-30 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
JP6002088B2 (ja) * 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
CN104335353B (zh) 2012-06-06 2017-04-05 株式会社神户制钢所 薄膜晶体管
JP5965338B2 (ja) * 2012-07-17 2016-08-03 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP6134230B2 (ja) 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP2014225626A (ja) 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
TWI595659B (zh) 2012-09-14 2017-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5883368B2 (ja) * 2012-09-14 2016-03-15 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP5883367B2 (ja) 2012-09-14 2016-03-15 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット、並びにその製造方法
JP6470352B2 (ja) * 2012-10-18 2019-02-13 出光興産株式会社 酸化物半導体薄膜
JP5722293B2 (ja) 2012-10-19 2015-05-20 株式会社神戸製鋼所 薄膜トランジスタ
JP6152348B2 (ja) * 2013-01-11 2017-06-21 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法
JP2014175504A (ja) * 2013-03-08 2014-09-22 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
CN105074045B (zh) * 2013-04-08 2017-11-24 三菱综合材料株式会社 氧化物溅射靶、其制造方法及光记录介质用保护膜
JP2014218706A (ja) * 2013-05-09 2014-11-20 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP6326270B2 (ja) * 2013-06-28 2018-05-16 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
JP5732120B2 (ja) * 2013-09-13 2015-06-10 株式会社神戸製鋼所 酸化物半導体薄膜の評価装置
JP6260992B2 (ja) * 2014-01-31 2018-01-17 国立研究開発法人物質・材料研究機構 薄膜トランジスタおよびその製造方法
JP6283273B2 (ja) * 2014-07-01 2018-02-21 株式会社神戸製鋼所 薄膜トランジスタ評価用の積層構造体の評価方法
JP6800405B2 (ja) * 2016-07-14 2020-12-16 東ソー株式会社 酸化物焼結体、その製造方法及びスパッタリングターゲット
KR102382130B1 (ko) * 2017-02-01 2022-04-01 이데미쓰 고산 가부시키가이샤 산화물 반도체막, 박막 트랜지스터, 산화물 소결체, 및 스퍼터링 타깃
KR20190070732A (ko) * 2017-12-13 2019-06-21 엘티메탈 주식회사 고이동도 산화물 소결체 및 이를 포함하는 박막 트랜지스터
JP7269886B2 (ja) * 2017-12-28 2023-05-09 三井金属鉱業株式会社 酸化物焼結体、スパッタリングターゲットおよび酸化物薄膜
JP6895544B2 (ja) * 2018-06-21 2021-06-30 株式会社アルバック 酸化物半導体薄膜、薄膜トランジスタおよびその製造方法、ならびにスパッタリングターゲット
CN114008237A (zh) * 2019-06-28 2022-02-01 株式会社爱发科 溅射靶及溅射靶的制造方法
JP7440372B2 (ja) 2020-08-11 2024-02-28 株式会社アルバック 酸化物半導体膜の形成方法及び電子部品
TW202334469A (zh) 2022-01-31 2023-09-01 日商三井金屬鑛業股份有限公司 濺鍍靶材及氧化物半導體之製造方法
JP7425933B1 (ja) 2022-09-16 2024-01-31 株式会社アルバック 酸化物半導体薄膜形成用スパッタリングターゲット、酸化物半導体薄膜形成用スパッタリングターゲットの製造方法、酸化物半導体薄膜、薄膜半導体装置及びその製造方法
WO2024057671A1 (ja) * 2022-09-16 2024-03-21 株式会社アルバック 酸化物半導体薄膜形成用スパッタリングターゲット、酸化物半導体薄膜形成用スパッタリングターゲットの製造方法、酸化物半導体薄膜、薄膜半導体装置及びその製造方法
WO2024057672A1 (ja) * 2022-09-16 2024-03-21 株式会社アルバック 酸化物半導体薄膜形成用スパッタリングターゲット、酸化物半導体薄膜形成用スパッタリングターゲットの製造方法、酸化物半導体薄膜、薄膜半導体装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100044703A1 (en) * 2007-04-25 2010-02-25 Canon Kabushiki Kaisha Amorphous oxide semiconductor, semiconductor device, and thin film transistor
JP2010118407A (ja) * 2008-11-11 2010-05-27 Idemitsu Kosan Co Ltd エッチング耐性を有する薄膜トランジスタ、及びその製造方法
US20100155717A1 (en) * 2007-03-26 2010-06-24 Idemitsu Kosan Co., Ltd. Noncrystalline oxide semiconductor thin film, process for producing the noncrystalline oxide semiconductor thin film, process for producing thin-film transistor, field-effect-transistor, light emitting device, display device, and sputtering target
WO2010119952A1 (ja) * 2009-04-17 2010-10-21 株式会社ブリヂストン 薄膜トランジスタ、及び薄膜トランジスタの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007026783A1 (ja) * 2005-09-01 2007-03-08 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、透明導電膜及び透明電極
CN101268211B (zh) * 2005-09-20 2011-04-13 出光兴产株式会社 溅射靶、透明导电膜及透明电极
US8637124B2 (en) * 2005-09-22 2014-01-28 Idemitsu Kosan Co., Ltd. Oxide material and sputtering target
CN102132414B (zh) * 2008-08-27 2013-05-22 出光兴产株式会社 场效应型晶体管、其制造方法和溅射靶
KR101549295B1 (ko) * 2008-12-12 2015-09-01 이데미쓰 고산 가부시키가이샤 복합 산화물 소결체 및 그것으로 이루어지는 스퍼터링 타겟

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100155717A1 (en) * 2007-03-26 2010-06-24 Idemitsu Kosan Co., Ltd. Noncrystalline oxide semiconductor thin film, process for producing the noncrystalline oxide semiconductor thin film, process for producing thin-film transistor, field-effect-transistor, light emitting device, display device, and sputtering target
US20100044703A1 (en) * 2007-04-25 2010-02-25 Canon Kabushiki Kaisha Amorphous oxide semiconductor, semiconductor device, and thin film transistor
JP2010118407A (ja) * 2008-11-11 2010-05-27 Idemitsu Kosan Co Ltd エッチング耐性を有する薄膜トランジスタ、及びその製造方法
WO2010119952A1 (ja) * 2009-04-17 2010-10-21 株式会社ブリヂストン 薄膜トランジスタ、及び薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
KR20130091770A (ko) 2013-08-19
JP2013070010A (ja) 2013-04-18
KR101459983B1 (ko) 2014-11-07
US20130240802A1 (en) 2013-09-19
WO2012070676A1 (ja) 2012-05-31
TW201236162A (en) 2012-09-01
CN103229303A (zh) 2013-07-31
CN103229303B (zh) 2016-01-20

Similar Documents

Publication Publication Date Title
TWI508303B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
TWI442576B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
JP6043244B2 (ja) 薄膜トランジスタ
TWI507554B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
TWI508227B (zh) Wiring construction and sputtering target
TWI479576B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
JP6018551B2 (ja) 薄膜トランジスタ
TWI517391B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
TWI453292B (zh) Thin film transistors for semiconductor layers with oxide and sputtering targets, and thin film transistors
TWI518919B (zh) Thin film transistor and display device
TWI580055B (zh) An oxide for a semiconductor layer of a thin film transistor, a semiconductor layer of a thin film transistor having the aforementioned oxide, and a thin film transistor
KR101626241B1 (ko) 박막 트랜지스터의 반도체층용 산화물, 박막 트랜지스터, 표시 장치 및 스퍼터링 타깃
JP2016026389A (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ