WO2024057671A1 - 酸化物半導体薄膜形成用スパッタリングターゲット、酸化物半導体薄膜形成用スパッタリングターゲットの製造方法、酸化物半導体薄膜、薄膜半導体装置及びその製造方法 - Google Patents

酸化物半導体薄膜形成用スパッタリングターゲット、酸化物半導体薄膜形成用スパッタリングターゲットの製造方法、酸化物半導体薄膜、薄膜半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2024057671A1
WO2024057671A1 PCT/JP2023/024259 JP2023024259W WO2024057671A1 WO 2024057671 A1 WO2024057671 A1 WO 2024057671A1 JP 2023024259 W JP2023024259 W JP 2023024259W WO 2024057671 A1 WO2024057671 A1 WO 2024057671A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
oxide semiconductor
semiconductor thin
less
forming
Prior art date
Application number
PCT/JP2023/024259
Other languages
English (en)
French (fr)
Inventor
健太 谷野
拓 半那
将人 竹内
尚人 手塚
Original Assignee
株式会社アルバック
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アルバック filed Critical 株式会社アルバック
Priority to JP2023568636A priority Critical patent/JP7425933B1/ja
Publication of WO2024057671A1 publication Critical patent/WO2024057671A1/ja

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Definitions

  • the present invention relates to a sputtering target for forming an oxide semiconductor thin film, a method for manufacturing a sputtering target for forming an oxide semiconductor thin film, an oxide semiconductor thin film, a thin film semiconductor device, and a method for manufacturing the same.
  • TFTs Thin-film transistors that use In-Ga-Zn-O-based oxide semiconductor films (IGZO) for their active layers have higher performance compared to conventional TFTs that use amorphous silicon films for their active layers. Since it is possible to obtain high mobility, it has been widely applied to various displays in recent years (see, for example, Patent Documents 1 to 3).
  • IGZO In-Ga-Zn-O-based oxide semiconductor films
  • Patent Document 1 discloses an organic EL display device in which the active layer of a TFT that drives an organic EL element is made of IGZO.
  • Patent Document 2 discloses a thin film transistor whose channel layer (active layer) is made of a-IGZO and whose mobility is 5 cm 2 /Vs or more.
  • Patent Document 3 discloses a thin film transistor whose active layer is made of IGZO and whose on/off current ratio is five orders of magnitude or more.
  • ZTO Zn-Sn-O
  • ITZO In-Sn-Zn-O
  • ITZO has a large coefficient of thermal expansion and low thermal conductivity among materials used for oxide semiconductors, making it unsuitable for sputtering targets. Therefore, ITZO contains In+Sn+Zn+X elements and oxygen, and the atomic ratio of each element is
  • a sputtering target has been proposed that includes an oxide sintered body that satisfies the following formula (1) and further includes a spinel structure compound represented by Zn 2 SnO 4 (Patent Document 6). 0.001 ⁇ X/(In+Sn+Zn+X) ⁇ 0.05...(1) (At least one element of X is selected from Ge, Si, Y, Zr, Al, Mg, Yb, and Ga.)
  • the active layer of TFTs for high-performance displays it is important to have a balance between high mobility and large bandgap, which improves the light resistance of the display and provides high reliability.
  • the etching rate with respect to the etchant is also an important point.
  • an object of the present invention is to provide a sputtering target for forming an oxide semiconductor thin film that can form an oxide semiconductor thin film suitable for an active layer that achieves both high mobility and a high band gap, and a method for manufacturing the same.
  • Another object of the present invention is to provide an oxide semiconductor thin film, a thin film semiconductor device, and a method for manufacturing the same.
  • the present invention is as follows.
  • a second aspect of the present invention is a sputtering target for forming an oxide semiconductor thin film according to the first aspect, comprising:
  • the oxide sintered body further contains a group A element, which is at least one element selected from Ti, Ta, Zr, Y, Al, Mg, Ga, and Sb. .
  • a third aspect of the present invention is a sputtering target for forming an oxide semiconductor thin film according to the second aspect, comprising: Ti is 4 at% or less, Ta is 4 at% or less, Zr is 6 at% or less, Y is 7 at% or less, Al is 10 at% or less, Mg is 11 at% or less, Ga is 12 at% or less, Sb is 18 at% or less,
  • the sputtering target for forming an oxide semiconductor thin film has a content of the Group A element of less than 10 at%.
  • the fourth aspect of the present invention is In the sputtering target for forming an oxide semiconductor thin film according to any one of the first to third aspects, A sputtering target for forming an oxide semiconductor thin film has a relative density of 90% or more.
  • the fifth aspect of the present invention is Any one of the first to fourth embodiments, wherein an indium oxide powder, a tin oxide powder, a zinc oxide powder, and a germanium oxide powder are mixed to form a molded body, and the molded body is fired at a temperature of 1100° C. or higher and 1650° C. or lower.
  • a method of manufacturing a sputtering target for forming an oxide semiconductor thin film includes a sputtering target for forming an oxide semiconductor thin film.
  • the sixth aspect of the present invention is A method of manufacturing a sputtering target for forming an oxide semiconductor thin film, the method comprising: Precursor powder is prepared by mixing oxides, hydroxides, or carbonates of indium, tin, zinc, and germanium and calcining the mixture at a temperature of 600°C or higher and 1500°C or lower to form a molded body.
  • the seventh aspect of the present invention is Comprised of an oxide semiconductor containing a predetermined oxide,
  • the eighth aspect of the present invention is In the oxide semiconductor thin film according to the seventh aspect,
  • the oxide semiconductor thin film has a mobility of 10 to 20 cm 2 /V ⁇ s and a band gap of 2.75 eV or more.
  • the ninth aspect of the present invention is in the oxide semiconductor thin film according to the seventh or eighth aspect,
  • the oxide semiconductor thin film has an etching rate of 1 nm/sec or more when etched with a sulfuric acid/nitric acid-based etchant or an acetic acid-based etchant.
  • the tenth aspect of the present invention is in the oxide semiconductor thin film according to any one of the seventh to ninth aspects,
  • the oxide semiconductor thin film further contains a group A element, which is at least one element selected from Ti, Ta, Zr, Y, Al, Mg, Ga, and Sb.
  • the eleventh aspect of the present invention is in the oxide semiconductor thin film according to the tenth aspect, Ti is 4 at% or less, Ta is 4 at% or less, Zr is 6 at% or less, Y is 7 at% or less, Al is 10 at% or less, Mg is 11 at% or less, Ga is 12 at% or less, Sb is 18 at% or less, The content of the Group A element in the oxide semiconductor thin film is less than 10 at%.
  • the twelfth aspect of the present invention is a gate electrode; a gate insulating film provided on the gate electrode; an active layer formed of a high-mobility oxide semiconductor thin film provided on the gate insulating film; a source electrode and a drain electrode connected to the active layer; Equipped with In the thin film semiconductor device, the active layer is made of the oxide semiconductor thin film according to any one of the seventh to eleventh aspects.
  • the thirteenth aspect of the present invention is in the thin film semiconductor device according to the twelfth aspect,
  • the thin film semiconductor device includes a cap layer provided to cover the active layer.
  • the fourteenth aspect of the present invention is in the thin film semiconductor device according to the thirteenth aspect,
  • the cap layer has a suitable etching ratio when patterned together with the active layer in the thin film semiconductor device.
  • the fifteenth aspect of the present invention is A method for manufacturing a thin film semiconductor device according to the twelfth aspect, comprising: Forming a gate insulating film on the gate electrode, forming the active layer made of a high-mobility oxide semiconductor thin film on the gate insulating film by a sputtering method; patterning the active layer; forming a metal layer using the patterned active layer as a base film;
  • a method of manufacturing a thin film semiconductor device includes forming a source electrode and a drain electrode by patterning the metal layer using a wet etching method.
  • the sixteenth aspect of the present invention is A method for manufacturing a thin film semiconductor device according to the thirteenth or fourteenth aspect, comprising: Forming a gate insulating film on the gate electrode, forming the active layer made of a high-mobility oxide semiconductor thin film on the gate insulating film by a sputtering method; forming the cap layer on the active layer by a sputtering method; patterning the laminated film of the active layer and the cap layer; forming a metal layer using the patterned active layer and the cap layer as a base film;
  • a method of manufacturing a thin film semiconductor device includes forming a source electrode and a drain electrode by patterning the metal layer using a wet etching method.
  • the present invention provides an oxide semiconductor that can achieve a good balance between high mobility and large bandgap, and has a good etching rate with respect to a predetermined etchant, which is optimal as an active layer of a TFT for a high-performance display.
  • a sputtering target for forming an oxide semiconductor thin film that can form a thin film can be realized, thereby improving the light resistance of a display and achieving high reliability.
  • FIG. 3 is a diagram showing the range of mobility of 10 to 20 cm 2 /V ⁇ s by measuring the mobility of a ternary composite oxide thin film of In, Sn, and Zn.
  • FIG. 3 is a diagram showing a range in which the band gap of a ternary composite oxide thin film of In, Sn, and Zn is 2.75 eV or more.
  • FIG. 2 is a diagram showing a range in which the etching rate of a ternary composite oxide thin film of In, Sn, and Zn with a sulfuric acid/nitric acid-based etchant or an acetic acid-based etchant is 1 nm/sec or more.
  • FIG. 4 is a diagram showing a combined range of FIGS. 1 to 3.
  • FIG. 1 is a diagram showing a schematic configuration of an example of a thin film transistor according to the present invention.
  • FIG. 3 is a diagram showing a schematic configuration of another example of a thin film transistor according to the present invention.
  • 1 is a diagram showing a schematic configuration of an example of a manufacturing process of a thin film transistor according to the present invention.
  • 1 is a diagram showing a schematic configuration of an example of a manufacturing process of a thin film transistor according to the present invention.
  • 3 is a diagram comparing the initial characteristics of thin film transistors of Examples 21 and 22 of the thin film transistor according to the present invention and Comparative Example 21, in which (a) is Example 21, (b) is Example 22, and (c) is Comparative Example 21.
  • 3 is a diagram comparing the PBTS of thin film transistors of Examples 21 and 22 of the thin film transistor according to the present invention and Comparative Example 21, in which (a) is Example 21, (b) is Example 22, and (c) is Comparative Example 21.
  • handle. 3 is a diagram comparing the NBTS of thin film transistors of Examples 21 and 22 of the thin film transistor according to the present invention and Comparative Example 21, in which (a) is Example 21, (b) is Example 22, and (c) is Comparative Example 21. handle. 3 is a diagram comparing NBITS of thin film transistors of Examples 21 and 22 of the thin film transistor according to the present invention and Comparative Example 21, in which (a) is Example 21, (b) is Example 22, and (c) is Comparative Example 21. handle.
  • Oxide semiconductor thin films are used, for example, as high-mobility active layers (inversion layers) in thin film transistors such as so-called bottom-gate field effect transistors.
  • the high-mobility active layer refers to an active layer with a mobility of 10 to 20 cm 2 /V ⁇ s and a band gap of 2.75 eV or more.
  • In is used as a carrier generator
  • Sn has an etching control function and mobility control function
  • Zn is used as an etching control function
  • Ge is added as a carrier killer.
  • the composition is such that It is a three-element system of In-Sn-Zn that has high mobility and a high band gap, and a range with a high etching rate for a given etchant is defined, and an element with a carrier killer function is added in an amount that is A predetermined amount of Ge is added so that even if the amount of Ge is increased, the decrease in the band gap is small and the effect on the etching rate is small.
  • This quaternary composition was based on the relationship between the amount of addition and the degree of mobility reduction when various elements were added to a system in which In and Zn were mixed at a ratio of 1:1. This is because the relationship between the amount of addition and the degree of increase in band gap when various elements are added was found as a result of measurements. That is, by measuring the relationship between the amount of addition and the degree of mobility reduction when various elements are added to a system in which In and Zn are mixed at a ratio of 1:1, it was found that Ge was added to In and Zn. It has been found that the system in which the addition of ions is added has a small rate of decrease in mobility and a large rate of increase in band gap.
  • etching control can be applied to these systems. It has been found that it is good to add Sn, which has a function and a mobility control function. Therefore, in the present invention, high mobility and a high band gap are achieved in a quaternary composition of In, Zn, Sn, and Ge, and a composition range with a high etching rate for a predetermined etchant is determined as follows.
  • the etchant is a sulfuric acid/nitric acid-based etchant or an acetic acid-based etchant.
  • the sulfuric acid/nitric acid-based etchant is an etchant that mainly contains sulfuric acid and nitric acid, and for example, (H 2 SO 4 (7.6-8.4%) + HNO 3 (3.8-4.2%)
  • the acetic acid-based etchant is an etchant containing acetic acid (HOOC-COOH) as a main component.
  • the mobility of a ternary composite oxide thin film of In, Sn, and Zn was measured, and a mobility range of 10 to 20 cm 2 /V ⁇ s was defined. Note that the mobility was measured as follows. A metal for making contact is applied to the vicinity of the four vertices of a 10 mm square semiconductor sample to prepare a sample. Next, by passing a current through the sample and applying a magnetic field perpendicular to the current, an electromotive force is generated in a direction perpendicular to both the current and the magnetic field, and this is identified as the Hall electromotive force.
  • This Hall electromotive force has the property of being proportional to the current and magnetic field, and the proportionality coefficient is a physical quantity unique to the sample. By measuring the electrical conductivity (electrical resistance) of the sample at the same time as this coefficient, information such as the mobility of the sample can be obtained.
  • Figure 1 shows the results.
  • the range of mobility of 10 to 20 cm 2 /V ⁇ s was 0.245 ⁇ X ⁇ 0.5, 0 ⁇ Sn ⁇ 0.75, and 0 ⁇ Y ⁇ 0.75. This range is preferable because it is a condition under which the desired high mobility can be achieved.
  • band gap of the ternary composite oxide thin film of In, Sn, and Zn was measured.
  • Figure 2 shows the results.
  • the range in which the band gap was 2.75 eV or more was 0 ⁇ X ⁇ 0.5, 0.1 ⁇ Y ⁇ 1, and 0 ⁇ Z ⁇ 0.9.
  • the reason why the band gap is preferably 2.75 eV or more is because it is a condition for realizing high mobility and a high band gap.
  • a range in which the etching rate for a sulfuric acid/nitric acid-based etchant or an acetic acid-based etchant was 1 nm/sec or more was measured.
  • a mixed acid etchant of sulfuric acid (7.6 to 8.4%) and nitric acid (3.8 to 4.2%) was used as the etchant.
  • an etchant mainly containing acetic acid (HOOC-COOH) was used as the acetic acid (HOOC-COOH) was used.
  • a Dip method was employed in which the single cap layer of the oxide semiconductor thin film immediately after deposition was immersed in an etchant controlled at 40°C.
  • FIG. 3 shows the results.
  • the range in which the etching rate was 1 nm/sec or more was 0 ⁇ X ⁇ 0.8, 0 ⁇ Y ⁇ 0.3, and 0.2 ⁇ Z ⁇ 1. This is because it is a condition for achieving high mobility, a high band gap, and a high etching rate with respect to sulfuric acid/nitric acid-based etchants or acetic acid-based etchants.
  • FIG. 4 shows the result of combining the ranges of FIGS. 1 to 3.
  • This range is selected because when Ge is added to this, it is possible to achieve the target high mobility and high band gap, as well as a high etching rate with respect to sulfuric acid/nitric acid-based etchants or acetic acid-based etchants.
  • W/(W+X+Y+Z) which is the amount of Ge added, is 0.01 or more and 0.03 or less
  • high mobility with a mobility of 10 to 20 cm 2 /V ⁇ s and a band gap of 2.75 eV or more is obtained. It was found that a high bandgap can be achieved, and an etching rate of 1 nm/sec or more can be achieved when etching with a sulfuric acid/nitric acid etchant or an acetic acid etchant.
  • the oxide semiconductor thin film of the present invention can further contain a group A element, which is at least one element selected from Ti, Ta, Zr, Y, Al, Mg, Ga, and Sb.
  • group A elements which is at least one element selected from Ti, Ta, Zr, Y, Al, Mg, Ga, and Sb.
  • the amounts of these group A elements added are as follows: Ti is 4 at% or less, Ta is 4 at% or less, Zr is 6 at% or less, Y is 7 at% or less, Al is 10 at% or less, Mg is 11 at% or less, and Ga is 12 at%.
  • the range is such that Sb is 18 at% or less and the total content of group A elements is less than 10 at%, and the oxide semiconductor film has a high mobility of 10 to 20 cm 2 /V ⁇ s.
  • it is preferable that the bandgap be within a range where a high bandgap of 2.75 eV or more can be achieved.
  • the sputtering target may be a planar target or a cylindrical rotary target.
  • the sputtering target is made of an oxide sintered body containing In, Sn, Ge, and Zn, and the composition ratio is the same as that of the oxide semiconductor thin film described above, and the preferable composition ratio is also the same, so redundant explanation will be omitted. do.
  • composition range of the oxide sintered body of the sputtering target of the present invention is expressed by the following formula, where X is 0.245 to 0.5 and Y is 0.1 to 0.3.
  • the oxide sintered body constituting the sputtering target of the present invention can further contain a group A element, which is at least one element selected from Ti, Ta, Zr, Y, Al, Mg, Ga, and Sb. .
  • a group A element which is at least one element selected from Ti, Ta, Zr, Y, Al, Mg, Ga, and Sb.
  • Ti is 4 at% or less
  • Ta is 4 at% or less
  • Zr 6 at% or less
  • Y is 7 at% or less
  • Al is 10 at% or less
  • Mg 11 at% or less
  • Ga is 12 at%.
  • Sb is 18 at% or less and the total content of group A elements is less than 10 at%.
  • the oxide semiconductor thin film sputtered using the oxide semiconductor sintered body has a high mobility of 10 to 20 cm 2 /V ⁇ s and a high band gap of 2.75 eV or more can be achieved. It is preferable that there be.
  • the oxide semiconductor thin film formed using such a sputtering target of the present invention has a high mobility of 10 to 20 cm 2 /V ⁇ s, and can realize a high band gap of 2.75 eV or more. Further, an etching rate of 1 nm/sec or more can be achieved with a sulfuric acid/nitric acid etchant or an acetic acid etchant.
  • the method for producing the sputtering target of the present invention is not particularly limited as long as it produces an oxide sintered body having the above composition, but the following two production methods can be exemplified, for example.
  • the first method involves mixing indium oxide powder, tin oxide powder, zinc oxide powder, and germanium oxide powder to form a molded body, and firing the molded body at a temperature of 1100°C or more and 1650°C or less to sinter the oxide.
  • This is a method of manufacturing a sputtering target having solid bodies.
  • the weight ratio of the raw material powder is determined so as to match the element ratio of the desired oxide sintered body.
  • the second method is to mold a precursor powder obtained by mixing oxides, hydroxides or carbonates of indium, tin, zinc, and germanium and calcining the mixture at 600°C to 1500°C to form a molded body
  • This is a method of manufacturing a sputtering target having an oxide sintered body by firing the molded body at a temperature of 1100° C. or more and 1650° C. or less. Note that the weight ratio of the raw material powder is determined so as to correspond to the element ratio of the above-mentioned target oxide sintered body.
  • the raw material powder is granulated using a spray drying method that allows drying and granulation to be performed at the same time.
  • Addition of a binder eliminates the need for a pulverizing operation with poor pulverizability, and the use of spherical powder with good fluidity makes it easier to make the composition distribution of the sputtering target uniform.
  • the raw material powder contains at least an oxide, hydroxide, or carbonate of indium, tin, zinc, and germanium.
  • one or more powders selected from oxides of group A elements may be mixed.
  • a dispersant or the like may be added to the mixing of the raw material powders.
  • a ball mill may be used, but other than the ball mill, other medium stirring mills such as a bead mill and a rod mill can also be used.
  • a resin coating or the like may be applied to the surface of the balls or beads serving as the stirring medium. This effectively suppresses contamination of impurities into the powder.
  • the mixed granular powder is pre-fired at a temperature of 600°C or higher and 1500°C or lower. If the firing temperature is less than 600°C, the calcination will be insufficient and the composite oxide will not be completely formed, and if it exceeds 1500°C, sintering will progress during the calcination and the particle shape of the primary particles will become larger. The sintered density does not increase in the subsequent main firing.
  • the pre-calcined powder is wet-pulverized again with a dispersant, a binder, etc. using a ball mill, etc., and then granulated by spray drying.
  • the average particle diameter of the granulated powder is 500 ⁇ m or less.
  • the average particle diameter of the granulated powder exceeds 500 ⁇ m, cracks and cracks in the molded body become noticeable, and granular dots appear on the surface of the fired body. If such a fired body is used as a sputtering target, it may cause abnormal discharge or particle generation.
  • a more preferable average particle diameter of the granulated powder is 20 ⁇ m or more and 100 ⁇ m or less.
  • the change in volume (compressibility) before and after CIP (Cold Isostatic Press) molding is small, the occurrence of cracks in the molded body is suppressed, and a long molded body can be stably produced.
  • the average particle diameter is less than 20 ⁇ m, the powder tends to fly up, making handling difficult.
  • the "average particle diameter” means a value at which the cumulative percentage of the particle size distribution measured with a sieving type particle size distribution analyzer is 50%. Further, as the value of the average particle diameter, a value measured by "Robot Sifter RPS-105M” manufactured by Seishin Enterprise Co., Ltd. is used.
  • the granulated powder is molded at a pressure of 100 MPa/cm 2 or more.
  • a sintered body having a relative density of 97% or more can be obtained.
  • the compacting pressure is less than 100 MPa, the compact is easily broken and difficult to handle, and the relative density of the sintered compact is reduced.
  • the CIP method is adopted as the molding method.
  • the form of the CIP may be a typical vertical load type vertical type, and preferably a horizontal load type horizontal type. This is because when a long plate-shaped molded product is manufactured by vertical CIP, the thickness may vary due to the displacement of powder in the mold, and the product may crack under its own weight during handling.
  • the molded body is fired at a temperature of 1100° C. or higher and 1650° C. or lower to obtain a sintered body. If the firing temperature is less than 1100° C., the conductivity and relative density will be low, making it unsuitable for target use. On the other hand, if the firing temperature exceeds 1,650° C., evaporation of some components may occur, resulting in a compositional shift in the fired body, or the strength of the fired body may decrease due to coarsening of crystal grains.
  • the molded body is fired in air or an oxidizing atmosphere. As a result, the desired oxide sintered body can be stably produced.
  • powder whose primary particles have an average particle diameter of 0.3 ⁇ m or more and 1.5 ⁇ m or less is used. This makes it possible to shorten the mixing/pulverizing time and improve the dispersibility of the raw material powder within the granulated powder.
  • the angle of repose of the granulated powder is preferably 32° or less. This increases the fluidity of the granulated powder and improves the moldability and sinterability.
  • the sintered body produced as described above is machined into a plate shape with a desired shape, size, and thickness, thereby producing a sputtering target made of an In-Sn-Ge-Zn-O based sintered body. be done.
  • a sputtering target is soldered to a backing plate.
  • a long sputtering target having a longitudinal length of more than 1000 mm can be produced. This makes it possible to create a large sputtering target that does not have a split structure, which prevents deterioration of film properties that may occur due to sputtering of bonding material (brazing material) that has entered the gap (seam) between the split parts, resulting in stable growth. membrane becomes possible. Furthermore, particles caused by redeposition of sputtered particles deposited in the gap are less likely to be generated.
  • the density of the sintered body was determined by the mercury-Archimedean method or by direct calculation from the dimensions and weight.
  • X-ray diffraction device RINT manufactured by Rigaku Co., Ltd.
  • Scanning method 2 ⁇ / ⁇ method Target: Cu Tube voltage: 40kV Tube current: 20mA
  • composition The composition of the oxide sintered body was confirmed using SEM-EDX: energy dispersive X-ray spectroscopy.
  • FIG. 5 shows a schematic configuration of an example of a thin film transistor according to the present invention.
  • the thin film transistor 100 of this embodiment includes a gate electrode 11, a gate insulating film 12, an active layer 13, a cap layer 14, a source electrode 15S, a drain electrode 15D, and a protective film 16 on a base material 10.
  • the gate electrode 11 is made of a conductive film formed on the surface of the base material 10.
  • Base material 10 is typically a transparent glass substrate.
  • the gate electrode 11 is typically composed of a metal single layer film or a metal multilayer film of molybdenum (Mo), titanium (Ti), aluminum (Al), copper (Cu), etc., and is formed by, for example, a sputtering method. .
  • the gate electrode 11 is made of molybdenum.
  • the thickness of the gate electrode 11 is not particularly limited, and is, for example, 200 nm.
  • the gate electrode 11 is formed by, for example, a sputtering method, a vacuum evaporation method, or the like.
  • the active layer 13 functions as a channel layer of the thin film transistor 100.
  • the thickness of the active layer 13 is, for example, 10 nm to 200 nm.
  • the active layer 13 is composed of the oxide semiconductor thin film of the present invention.
  • the active layer 13 is formed by, for example, a sputtering method.
  • the cap layer 14 can be a known cap layer that is most suitable for the high-mobility, high-bandgap oxide semiconductor thin film of the present invention, and can suppress the effects of hydrogen caused by etching damage and the CVD process. can be used.
  • This cap layer 14 and active layer 13 are patterned together.
  • the etchant those mentioned above can be used.
  • the gate insulating film 12 is formed between the gate electrode 11 and the active layer 13.
  • the gate insulating film 12 is composed of, for example, a silicon oxide film (SiOx), a silicon nitride film (SiNx), or a laminated film thereof.
  • the film forming method is not particularly limited, and may be a CVD method, a sputtering method, a vapor deposition method, or the like.
  • the thickness of the gate insulating film 12 is not particularly limited, and is, for example, 200 nm to 400 nm.
  • the source electrode 15S and the drain electrode 15D are formed on the active layer 13 and the cap layer 14 so as to be spaced apart from each other.
  • the source electrode 15S and the drain electrode 15D can be made of, for example, a single layer film of a metal such as aluminum, molybdenum, copper, or titanium, or a multilayer film of these metals. As described later, the source electrode 15S and the drain electrode 15D can be formed simultaneously by patterning a metal film. The thickness of the metal film is, for example, 100 nm to 200 nm.
  • the source electrode 15S and the drain electrode 15D are formed by, for example, a sputtering method, a vacuum evaporation method, or the like.
  • the source electrode 15S and the drain electrode 15D are covered with a protective film 16.
  • the protective film 16 is made of an electrically insulating material such as a silicon oxide film, a silicon nitride film, or a laminated film thereof.
  • the protective film 16 is for shielding the element portion including the active layer 13 and the cap layer 14 from the outside air.
  • the thickness of the protective film 16 is not particularly limited, and is, for example, 100 nm to 300 nm.
  • the protective film 16 is formed by, for example, a CVD method.
  • an annealing treatment is performed.
  • the active layer 13 is activated.
  • Annealing conditions are not particularly limited, and in this embodiment, annealing is performed at about 30° C. for 1 hour in the atmosphere.
  • the cap layer 14 is considered to have the function of suppressing the diffusion of hydrogen from the protective film 16 to the active layer 13 due to heat.
  • the protective film 16 is provided with interlayer connection holes 16S and 16D at appropriate positions for connecting the source electrode 15S and drain electrode 15D to a wiring layer (not shown).
  • the wiring layer is for connecting the thin film transistor 100 to a peripheral circuit (not shown), and is made of a transparent conductive film such as ITO.
  • FIG. 6 shows a schematic configuration of another example of a thin film transistor according to the present invention. This example is the same as FIG. 5 except that it does not include the cap layer 14 of the thin film transistor in FIG. 5, and thus redundant explanation will be omitted.
  • the thin film semiconductor transistor having the oxide semiconductor thin film of the present invention as an active layer can be used as a TFT for a high-performance display, regardless of the structure shown in FIG. 5 or 6. Improves light resistance and achieves high reliability.
  • FIG. 7(a) An example of a method for manufacturing a thin film transistor of the present invention will be described with reference to FIGS. 7 and 8.
  • a gate electrode material layer 11a is formed on the base material 10 by sputtering at room temperature, and then, as shown in FIG. 7(b), by wet patterning, Gate electrode 11 is formed.
  • a gate insulating film 12 is formed by CVD.
  • a laminate of SiO x /SiN x was used.
  • an active layer material layer 13a and a cap layer material layer 14a are sequentially formed by sputtering at a temperature of the base material 10 of 100.degree. Then, as shown in FIG. 8A, the active layer material layer 13a and the cap layer material layer 14a are patterned by etching to form the active layer 13 and the cap layer 14. Etching is performed using, for example, a sulfuric acid/nitric acid-based etchant or an acetic acid-based etchant as an etchant, and then annealing is performed at, for example, air at 400° C. for one hour. Next, as shown in FIG.
  • a source/drain metal material layer 15a is formed by sputtering at room temperature, and as shown in FIG. 8(c), a source electrode 15S and a drain electrode 15D are formed by patterning. .
  • a protective film material layer 16a is formed by CVD.
  • the protective film material layer 16a is made of, for example, SiOx with a thickness of 300 nm.
  • the protective film material layer 16a is annealed at 300° C. in the atmosphere and then patterned by dry etching to form interlayer connection holes 16S and 16D to the source electrode 15S and drain electrode 15D.
  • the cap layer 14 when the above-described oxide thin film containing indium, magnesium, and tin is used as the cap layer 14, the material of the high-mobility active layer 13, which tends to have a small band gap Eg, can be used.
  • no shift in V th of the TFT occurs when stacking with the cap layer 14, which has the effect of suppressing external factors during TFT fabrication.
  • the cap layer 14 of the present invention has a function of suppressing damage to the active layer 13 during a hydrogen process during TFT fabrication and during patterning of the source electrode 15S and drain electrode 15D.
  • the thin film semiconductor transistor shown in FIG. 6 without the cap layer 14 can also be manufactured in the same manner except that the cap layer 14 is not formed.
  • the thin film semiconductor transistor having the oxide semiconductor thin film of the present invention as an active layer can be used as a TFT for a high-performance display, regardless of the structure shown in FIG. 5 or 6. , the light resistance of the display is improved and high reliability is achieved.
  • a sintered body having a relative density of 90% or more was obtained by using indium oxide, tin oxide, germanium oxide, and zinc oxide as raw materials and sintering them in the atmosphere.
  • this sintered body had a relative density of 97% or more and a specific resistance value of 10 m ⁇ cm or less when sintered at 1300° C. or higher.
  • the sintering temperature was less than 1100° C.
  • sintering did not proceed sufficiently and the relative density was less than 90%.
  • Oxide semiconductor thin film Examples 11 and 12 Sputtering target An oxide semiconductor thin film was manufactured using the sputtering targets of Examples 1 and 2, and the mobility, band gap, and etching rate with respect to a predetermined etchant were measured as described above. The results are shown in Table 3.
  • Oxide semiconductor thin film comparative example 11-13 Oxide semiconductor thin films having the compositions shown in Table 3 were manufactured using a plurality of sputtering targets, and the mobility, band gap, and etching rate with respect to a predetermined etchant were measured as described above. In addition, it was confirmed by XRD whether it was amorphous or not. The results are shown in Table 3.
  • the oxide semiconductor thin films of Examples 11 and 12 had desired characteristics in all of the mobility, band gap, and etching rate, but in Comparative Examples 11-13, the desired characteristics were obtained in all of them. Desired characteristics could not be obtained.
  • Thin film transistor examples 21 and 22 Thin film transistors of Examples 21 and 22 without the cap layer 14 as in the structure shown in FIG. 6 were manufactured.
  • the active layer 13 the In--Sn--Ge--Zn--O films of Examples 11 and 12 shown in Table 3 were used, and the film thickness was 50 nm.
  • the elemental ratio of the oxide is In x Sn Y Ge w Zn Z
  • X is 0.245 to 0.5
  • Y is 0.1 to 0.3
  • Z is 0.2.
  • ⁇ 0.655 and X+Y+Z 1
  • Thin film transistor comparative example 21 A thin film transistor of Comparative Example 21, which did not have the cap layer 14 as in the structure of FIG. 6, was manufactured.
  • the active layer 13 was made of commercially available ITGZO and had a thickness of 50 nm.
  • a comparative example is a thin film transistor having an active layer made of the existing material ITGZO, and its TFT characteristics were measured.
  • FIGS. 9 to 12 The results of measuring initial characteristics, PBTS (Positive Bias Temperature Stress), NBTS (Negative Bias Temperature Stress), and NBITS (Negative Bias Illustration Temperature Stress) for the thin film transistors of Examples 21 and 22 and Comparative Example 21 are shown in FIGS. It is shown in FIG. 9 to 12, (a) corresponds to Example 21, (b) corresponds to Example 22, and (c) corresponds to Comparative Example 21.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Structural Engineering (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

高移動度と高バンドギャップの両立を図った活性層に適した酸化物半導体薄膜を形成できる酸化物半導体薄膜形成用スパッタリングターゲット及びその製造方法、酸化物半導体薄膜、さらには薄膜半導体装置及びその製造方法を実現する。 酸化物半導体薄膜を形成する酸化物半導体薄膜形成用スパッタリングターゲットであって、所定の酸化物を含む酸化物焼結体で構成され、前記所定の酸化物の元素比をＩｎＸＳｎＹＧｅｗＺｎＺとしたとき、Ｘが０．２４５～０．５、Ｙが０．１～０．３であり、Ｚが０．２～０．６５５で、且つＸ＋Ｙ＋Ｚ＝１となる範囲であり、Ｗ／（Ｗ＋Ｘ＋Ｙ＋Ｚ）が０．０１以上０．０３以下である、酸化物半導体薄膜形成用スパッタリングターゲット。

Description

酸化物半導体薄膜形成用スパッタリングターゲット、酸化物半導体薄膜形成用スパッタリングターゲットの製造方法、酸化物半導体薄膜、薄膜半導体装置及びその製造方法
　本発明は、酸化物半導体薄膜形成用スパッタリングターゲット、酸化物半導体薄膜形成用スパッタリングターゲットの製造方法、酸化物半導体薄膜、薄膜半導体装置及びその製造方法に関する。
　Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体膜（ＩＧＺＯ）を活性層に用いた薄膜トランジスタ（ＴＦＴ：Thin-Film Transistor）は、従来のアモルファスシリコン膜を活性層に用いたＴＦＴと比較して、高移動度を得ることができることから、近年、種々のディスプレイに幅広く適用されている（例えば、特許文献１～３参照）。
　例えば、特許文献１には、有機ＥＬ素子を駆動するＴＦＴの活性層がＩＧＺＯで構成された有機ＥＬ表示装置が開示されている。特許文献２には、チャネル層（活性層）がａ－ＩＧＺＯで構成され、移動度が５ｃｍ２／Ｖｓ以上の薄膜トランジスタが開示されている。特許文献３には、活性層がＩＧＺＯで構成され、オン／オフ電流比が５桁以上の薄膜トランジスタが開示されている。
　一方、ＩＧＺＯの原料コストを安くする観点から、Ｚｎ－Ｓｎ－Ｏ（ＺＴＯ）（特許文献４）または、ＩＧＺＯのＧａの代わりにＳｎを添加したＩｎ－Ｓｎ－Ｚｎ－Ｏ（ＩＴＺＯ）（特許文献５）が提案されている。なかでもＩＴＺＯは、ＩＧＺＯに比べ移動度も非常に高いことからＩＧＺＯに次ぐ材料として注目を集めている。 
　さらに、ＩＴＺＯは、酸化物半導体に用いる材料のなかでも熱膨張係数が大きく、熱伝導率が低く、スパッタリングターゲットに不向きであるという観点から、Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｘ元素および酸素を含有し、各元素の原子比が下記式（１）を満たし、さらにＺｎ２ＳｎＯ４で表されるスピネル構造化合物を含む、酸化物焼結体を備える、スパッタリングターゲットが提案されている（特許文献６）。
　０．００１≦Ｘ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｘ）≦０．０５　・・・（１）
　（Ｘ元素は、Ｇｅ、Ｓｉ、Ｙ、Ｚｒ 、Ａｌ、Ｍｇ、Ｙｂ、およびＧａから少なくとも１種以上が選択される。）
特開２００９－３１７５０号公報 特開２０１１－２１６５７４号公報 ＷＯ２０１０／０９２８１０号 特開２０１７－３６４９７号公報 ＷＯ２０１３／１７９６７６号 ＷＯ２０１９／０２６９５４号
　近年、各種ディスプレイにおける高解像度化、低消費電力化、高フレームレート化に関する要求から、より高い移動度を示す酸化物半導体への要求が高まっている。しかしながら、活性層にＩＧＺＯを用いる薄膜トランジスタにおいては、移動度で１０ｃｍ２／Ｖｓを超えることが難しく、より高い移動度を示す薄膜トランジスタ用途の材料の開発が求められている。
　一方、高移動度の活性層に用いると、電流がオフからオンに切り替わる閾値電圧の立ち上がりがシフトしてしまうという問題が発生する。すなわち、高移動度の活性層は、バンドギャップが小さくなる傾向となるという問題がある。
　このように、高機能ディスプレイ用のＴＦＴの活性層としては、高移動度であることとバンドギップが大きいこととのバランスが重要であり、これにより、ディスプレイの光耐性が向上し、高信頼性が実現されるが、このような観点から最適な組成を求めたものは今までなかった。
　さらに、ＴＦＴの活性層として使用する場合、エッチャントに対するエッチングレートも重要なポイントとなる。
　以上のような事情に鑑み、本発明の目的は、高移動度と高バンドギャップの両立を図った活性層に適した酸化物半導体薄膜を形成できる酸化物半導体薄膜形成用スパッタリングターゲット及びその製造方法、酸化物半導体薄膜、さらには薄膜半導体装置及びその製造方法を提供することにある。
　前記目的を達成するために種々研究を重ねた結果、インジウム、亜鉛、及びスズを含み且つゲルマニウムを含む酸化物薄膜が目的の活性層として適していることを知見し、本発明を完成させた。
　かかる本発明は、以下のとおりである。
　本発明の第１の態様は、酸化物半導体薄膜を形成する酸化物半導体薄膜形成用スパッタリングターゲットであって、
　所定の酸化物を含む酸化物焼結体で構成され、
前記所定の酸化物の元素比をＩｎＸＳｎＹＧｅｗＺｎＺとしたとき、Ｘが０．２４５～０．５、Ｙが０．１～０．３であり、Ｚが０．２～０．６５５で、且つＸ＋Ｙ＋Ｚ＝１となる範囲であり、Ｗ／（Ｗ＋Ｘ＋Ｙ＋Ｚ）が０．０１以上０．０３以下である
　酸化物半導体薄膜形成用スパッタリングターゲットにある。
　本発明の第２の態様は、第１の態様に記載の酸化物半導体薄膜形成用スパッタリングターゲットにおいて、
　前記酸化物焼結体は、Ｔｉ、Ｔａ、Ｚｒ、Ｙ、Ａｌ、Ｍｇ、Ｇａ及びＳｂから選択される少なくとも１つの元素であるＡ群元素をさらに含有する
　酸化物半導体薄膜形成用スパッタリングターゲットにある。
　本発明の第３の態様は、第２の態様に記載の酸化物半導体薄膜形成用スパッタリングターゲットにおいて、
　Ｔｉが４ａｔ％以下、Ｔａが４ａｔ％以下、Ｚｒが６ａｔ％以下、Ｙが７ａｔ％以下、Ａｌが１０ａｔ％以下、Ｍｇが１１ａｔ％以下、Ｇａが１２ａｔ％以下、Ｓｂが１８ａｔ％以下であり、
　前記Ａ群元素の含有量が、１０ａｔ％未満である
　酸化物半導体薄膜形成用スパッタリングターゲットにある。
　本発明の第４の態様は、
　第１～３の何れか１つの態様に記載の酸化物半導体薄膜形成用スパッタリングターゲットにおいて、
　相対密度が９０％以上である
　酸化物半導体薄膜形成用スパッタリングターゲットにある。
　本発明の第５の態様は、
　酸化インジウム粉末、酸化スズ粉末、酸化亜鉛粉末、及び酸化ゲルマニウム粉末を混合して成形体を形成し、１１００℃以上１６５０℃以下で前記成形体を焼成して、第１～４の何れかの態様に記載の酸化物焼結体を有する酸化物半導体薄膜形成用スパッタリングターゲットを製造する
　酸化物半導体薄膜形成用スパッタリングターゲットの製造方法にある。
　本発明の第６の態様は、
　酸化物半導体薄膜を形成する酸化物半導体薄膜形成用スパッタリングターゲットを製造する方法であって、
　インジウム、スズ、亜鉛、及びゲルマニウムの酸化物、水酸化物または炭酸塩を混合して６００℃以上１５００℃以下で仮焼成した前駆体粉末を成形して成形体とし、１１００℃以上１６５０℃以下で前記成形体を焼成して、第１～４の何れかの態様に記載の酸化物焼結体を有する酸化物半導体薄膜形成用スパッタリングターゲットを製造する
　酸化物半導体薄膜形成用スパッタリングターゲットの製造方法にある。
　本発明の第７の態様は、
　所定の酸化物を含む酸化物半導体で構成され、
前記所定の酸化物の元素比をＩｎＸＳｎＹＧｅｗＺｎＺとしたとき、Ｘが０．２４５～０．５、Ｙが０．１～０．３であり、Ｚが０．２～０．６５５で、且つＸ＋Ｙ＋Ｚ＝１となる範囲であり、Ｗ／（Ｗ＋Ｘ＋Ｙ＋Ｚ）が０．０１以上０．０３以下である
　酸化物半導体薄膜にある。
　本発明の第８の態様は、
　第７の態様に記載の酸化物半導体薄膜において、
　移動度が１０～２０ｃｍ２／Ｖ・ｓ、バンドギャップが、２．７５ｅＶ以上である
　酸化物半導体薄膜にある。
　本発明の第９の態様は、
　第７または８の態様に記載の酸化物半導体薄膜において、
　硫酸・硝酸系エッチャントまたは酢酸系エッチャントでエッチングした際のエッチングレートが１ｎｍ／ｓｅｃ以上である
　酸化物半導体薄膜にある。
　本発明の第１０の態様は、
　第７～９の何れか１つの態様に記載の酸化物半導体薄膜において、
　Ｔｉ、Ｔａ、Ｚｒ、Ｙ、Ａｌ、Ｍｇ、Ｇａ及びＳｂから選択される少なくとも１つの元素であるＡ群元素をさらに含有する
　酸化物半導体薄膜にある。
　本発明の第１１の態様は、
　第１０の態様に記載の酸化物半導体薄膜において、
Ｔｉが４ａｔ％以下、Ｔａが４ａｔ％以下、Ｚｒが６ａｔ％以下、Ｙが７ａｔ％以下、Ａｌが１０ａｔ％以下、Ｍｇが１１ａｔ％以下、Ｇａが１２ａｔ％以下、Ｓｂが１８ａｔ％以下であり、
　前記Ａ群元素の含有量が、１０ａｔ％未満である
　酸化物半導体薄膜にある。
　本発明の第１２の態様は、
　ゲート電極と、
　前記ゲート電極上に設けられたゲート絶縁膜と、
　前記ゲート絶縁膜上に設けられた、高移動度の酸化物半導体薄膜からなる活性層と、
　前記活性層に接続するソース電極及びドレイン電極と、
　を具備し、
　前記活性層が、第７～１１の何れか１つの態様に記載の酸化物半導体薄膜からなる
　薄膜半導体装置にある。
　本発明の第１３の態様は、
　第１２の態様に記載の薄膜半導体装置において、
　前記活性層を覆うように設けられているキャップ層を具備する
　薄膜半導体装置にある。
　本発明の第１４の態様は、
　第１３の態様に記載の薄膜半導体装置において、
　前記キャップ層は、前記活性層と共にパターニングする際のエッチング比が適している
　薄膜半導体装置にある。
　本発明の第１５の態様は、
　第１２の態様に記載の薄膜半導体装置の製造方法であって、
　ゲート電極の上にゲート絶縁膜を形成し、
　前記ゲート絶縁膜の上に、高移動度の酸化物半導体薄膜からなる前記活性層をスパッタリング法で形成し、
　前記活性層をパターニングし、
　パターニングした前記活性層を下地膜とする金属層を形成し、
　前記金属層をウェットエッチング法でパターニングすることでソース電極及びドレイン電極を形成する
　薄膜半導体装置の製造方法にある。
　本発明の第１６の態様は、
　第１３又は１４の態様に記載の薄膜半導体装置の製造方法であって、
　ゲート電極の上にゲート絶縁膜を形成し、
　前記ゲート絶縁膜の上に、高移動度の酸化物半導体薄膜からなる前記活性層をスパッタリング法で形成し、
　前記活性層上に前記キャップ層をスパッタリング法で形成し、
　前記活性層及び前記キャップ層の積層膜をパターニングし、
　パターニングした前記活性層及び前記キャップ層を下地膜とする金属層を形成し、
　前記金属層をウェットエッチング法でパターニングすることでソース電極及びドレイン電極を形成する
　薄膜半導体装置の製造方法にある。
　かかる本発明は、高機能ディスプレイ用のＴＦＴの活性層として最適な、高移動度であることとバンドギップが大きいことの良好なバランスが実現でき、且つ所定のエッチャントに対するエッチングレートが良好な酸化物半導体薄膜が形成できる酸化物半導体薄膜形成用スパッタリングターゲットが実現でき、これにより、ディスプレイの光耐性が向上し、高信頼性が実現できる。
Ｉｎ、Ｓｎ及びＺｎの３元複合酸化物薄膜の移動度を測定し、移動度が１０～２０ｃｍ２／Ｖ・ｓの範囲を示す図である。 Ｉｎ、Ｓｎ及びＺｎの３元複合酸化物薄膜のバンドギャップが２．７５ｅＶ以上の範囲を示す図である。 Ｉｎ、Ｓｎ及びＺｎの３元複合酸化物薄膜の、硫酸・硝酸系エッチャントまたは酢酸系エッチャントに対するエッチングレートが１ｎｍ／ｓｅｃ以上の範囲を示す図である。 図１～図３の範囲を合わせた範囲を示す図である。 本発明に係る薄膜トランジスタの一例の概略構成を示す図である。 本発明に係る薄膜トランジスタの他の例の概略構成を示す図である。 本発明に係る薄膜トランジスタの製造工程の一例の概略構成を示す図である。 本発明に係る薄膜トランジスタの製造工程の一例の概略構成を示す図である。 本発明に係る薄膜トランジスタの実施例２１、２２及び比較例２１の薄膜トランジスタの初期特性を比較した図であり、（ａ）は実施例２１、（ｂ）は実施例２２、（ｃ）は比較例２１に対応する。 本発明に係る薄膜トランジスタの実施例２１、２２及び比較例２１の薄膜トランジスタのＰＢＴＳを比較した図であり、（ａ）は実施例２１、（ｂ）は実施例２２、（ｃ）は比較例２１に対応する。 本発明に係る薄膜トランジスタの実施例２１、２２及び比較例２１の薄膜トランジスタのＮＢＴＳを比較した図であり、（ａ）は実施例２１、（ｂ）は実施例２２、（ｃ）は比較例２１に対応する。 本発明に係る薄膜トランジスタの実施例２１、２２及び比較例２１の薄膜トランジスタのＮＢＩＴＳを比較した図であり、（ａ）は実施例２１、（ｂ）は実施例２２、（ｃ）は比較例２１に対応する。
　以下、図面を参照しながら、本発明の実施形態を説明する。
　最初に、本実施形態に係る酸化物半導体薄膜形成用スパッタリングターゲットを説明する前に、このスパッタリングターゲットを用いて形成される酸化物半導体薄膜の特性について説明する。
　［酸化物半導体薄膜］
　酸化物半導体薄膜は、例えば、いわゆるボトムゲート型の電界効果型トランジスタ等の薄膜トランジスタにおける高移動度の活性層（反転層） に利用される。
　ここで、高移動度の活性層は、移動度が１０～２０ｃｍ２／Ｖ・ｓ、バンドギャップが、２．７５ｅＶ以上の活性層をいう。
　本発明の酸化物半導体薄膜は、所定の酸化物を含む酸化物半導体で構成され、前記所定の酸化物の元素比をＩｎＸＳｎＹＧｅｗＺｎＺとしたとき、Ｘが０．２４５～０．５、Ｙが０．１～０．３であり、Ｚが０．２～０．６５５で、且つＸ＋Ｙ＋Ｚ＝１となる範囲であり、Ｗ／（Ｗ＋Ｘ＋Ｙ＋Ｚ）が０．０１以上０．０３以下のものである。
　本発明では、キャリアジェネレータとしてＩｎを用い、Ｓｎにエッチングコントロールの機能や移動度コントロールの機能を有するものとして、また、Ｚｎをエッチングコントロールの機能を有するものとして用い、これにキャリアキラーとしてＧｅを添加する組成としている。Ｉｎ－Ｓｎ－Ｚｎの３元素系で高移動度、高バンドギャップとなる系とし、且つ所定のエッチャントに対するエッチングレートが高い範囲を規定し、これにキャリアキラーの機能を有する元素として、添加量が多くなってもバンドギャップの低下が小さく且つエッチングレートにも影響の小さいＧｅを所定量添加するようにしている。
　このような４元系組成を基本としたのは、ＩｎとＺｎとを１：１で混合した系に対して、各種元素を添加した場合の添加量と移動度の低下の度合いとの関係を測定し、また、各種元素を添加した場合の添加量とバンドギャップの増加の程度との関係を測定した結果、知見したためである。
　すなわち、ＩｎとＺｎとを１：１で混合した系に対して、各種元素を添加した場合の添加量と移動度の低下の度合いとの関係を測定することで、Ｉｎ及びＺｎに、Ｇｅを添加していった系が、移動度の低下の割合が小さく、バンドギャップの増加の割合が大きいことを知見した。
　また、ＩｎとＺｎとを１：１で混合した系に対して、各種元素を添加した場合の添加量とバンドギャップの増加の程度との関係を測定することで、これらの系にエッチングコントロールの機能や移動度コントロールの機能を有するＳｎを添加するのがよいことを知見した。
　よって、本発明では、Ｉｎ、Ｚｎ、Ｓｎ及びＧｅの４元系組成において、高移動度且つ高バンドギャップを実現し、所定のエッチャントに対して高エッチングレートの組成範囲を以下の通り決定した。
　具体的には、まず、ＩｎＸＳｎＹＺｎＺからなる３元系酸化物半導体で、移動度、バンドギャップ、及び所定のエッチャントに対するエッチングレートのそれぞれについて、組成比との関係を測定した。なお、エッチャントは、硫酸・硝酸系エッチャントまたは酢酸系エッチャントである。すなわち、硫酸・硝酸系エッチャントは、硫酸及び硝酸を主体としたエッチャントであり、例えば、（Ｈ２ＳＯ４（７．６～８．４％）＋ＨＮＯ３（３．８～４．２％）を含むエッチャントである。また、酢酸系エッチャントは、酢酸（ＨＯＯＣ-ＣＯＯＨ）を主体とするエッチャントである。
　移動度が、１０～２０ｃｍ２／Ｖ・ｓ、バンドギャップが、２．７５ｅＶ以上、エッチングレートが、１ｎｍ／ｓｅｃ以上である範囲をそれぞれ求め、３者の重複範囲を決定した。
　まず、Ｉｎ、Ｓｎ及びＺｎの３元複合酸化物薄膜の移動度を測定し、移動度が１０～２０ｃｍ２／Ｖ・ｓの範囲を規定した。なお、移動度の測定は以下の通り行った。
　１０ｍｍ角の半導体試料の４頂点付近にコンタクトを取るためのメタルを塗布して試料とする。
　次に試料に電流を流し、その電流に垂直に磁界を作用させることで電流、磁界にも垂直な方向に起電力が生じさせ、これをホール起電力として特定する。
　このホール起電力は電流・磁場それぞれに比例する性質を持っており、その比例係数は試料に固有の物理量である。
　この係数と同時に試料の電気伝導度（電気抵抗）を測定することにより試料の移動度等の情報を得ることができる。
　図１には、この結果を示す。この結果、移動度が１０～２０ｃｍ２／Ｖ・ｓの範囲は、０．２４５≦Ｘ＜０．５、０≦Ｓｎ≦０．７５、０≦Ｙ≦０．７５であった。この範囲が好ましいのは、目的となる高移動度が実現できる条件だからである。
　次に、Ｉｎ、Ｓｎ及びＺｎの３元複合酸化物薄膜のバンドギャップを測定した。バンドギャップの測定は以下の通り行った。
１．分光器より透過率Ｔ、反射率Ｒを測定する。
２．次式より吸収係数αを算出する。
　　α＝（（－ｌｎ（Ｔ／（１－Ｒ））／ｎ）／（Ｔ／（１－Ｒ））
　　ｎ：膜厚［ｃｍ］　Ｔ，Ｒ：測定データ／１００
３．（α×ｈω）＾（１／２）を算出する。
　　ｈω（光子エネルギー）［ｅＶ］：１２３９．８／波長［ｎｍ］
４．横軸：　ｈω［ｅＶ］，縦軸（α×ｈω）＾（１／２）のグラフより、傾きが最大となる接線とｘ軸の交点をバンドギャップとする。
　図２には、この結果を示す。この結果、バンドギャップが２．７５ｅＶ以上の範囲は、０≦Ｘ≦０．５、０．１≦Ｙ≦１、０≦Ｚ≦０．９であった。ここで、バンドギャップが２．７５ｅＶ以上が好ましいとしたのは、高移動度且つ高バンドギャップを実現するための条件となるためである。
　次に、硫酸・硝酸系エッチャントまたは酢酸系エッチャントに対するエッチングレートが１ｎｍ／ｓｅｃ以上の範囲を測定した。エッチャントは、硫酸（７．６～８．４％）と硝酸（３．８～４．２％）との混酸系エッチャントを用いた。また、酢酸系エッチャントは、酢酸（ＨＯＯＣ-ＣＯＯＨ）を主体とするエッチャントを用いた。エッチングレートの測定には、成膜直後の酸化物半導体薄膜の単膜キャップ層を４０℃に管理したエッチャントに浸漬するＤｉｐ法を採用した。
　図３には、この結果を示す。この結果、エッチングレートが１ｎｍ／ｓｅｃ以上の範囲は、０≦Ｘ≦０．８、０≦Ｙ≦０．３、０．２≦Ｚ≦１であった。
　高移動度且つ高バンドギャップで、且つ硫酸・硝酸系エッチャントまたは酢酸系エッチャントに対する高エッチングレートを実現するための条件となるからである。
　図１～図３の範囲を合わせた結果を図４に示す。この結果、全てを満足する範囲は、ＩｎＸＳｎＹＧｅｗＺｎＺとしたとき、Ｘが０．２４５～０．５、Ｙが０．１～０．３であり、Ｚが０．２～０．６５５で、且つＸ＋Ｙ＋Ｚ＝１となる範囲である。この範囲としたのは、これにＧｅを添加した場合、目標となる高移動度且つ高バンドギャップで、且つ硫酸・硝酸系エッチャントまたは酢酸系エッチャントに対する高エッチングレートを実現できるからである。
　そして、Ｇｅの添加量であるＷ／（Ｗ＋Ｘ＋Ｙ＋Ｚ）が０．０１以上０．０３以下である場合、移動度が１０～２０ｃｍ２／Ｖ・ｓ、バンドギャップが、２．７５ｅＶ以上という、高移動度、高バンドギャップが実現でき、且つ硫酸・硝酸系エッチャントまたは酢酸系エッチャントでエッチングした際のエッチングレートが１ｎｍ／ｓｅｃ以上が実現できることがわかった。
　本発明の酸化物半導体薄膜は、さらに、Ｔｉ、Ｔａ、Ｚｒ、Ｙ、Ａｌ、Ｍｇ、Ｇａ及びＳｂから選択される少なくとも１つの元素であるＡ群元素をさらに含有することができる。
　これらのＡ群元素の添加量は、Ｔｉが４ａｔ％以下、Ｔａが４ａｔ％以下、Ｚｒが６ａｔ％以下、Ｙが７ａｔ％以下、Ａｌが１０ａｔ％以下、Ｍｇが１１ａｔ％以下、Ｇａが１２ａｔ％以下、Ｓｂが１８ａｔ％以下であり、且つＡ群元素の総含有量が、１０ａｔ％未満である範囲であり、この酸化物半導体膜が１０～２０ｃｍ２／Ｖ・ｓの高移動度を有し、バンドギャップが２．７５ｅＶ以上という高バンドギャップが実現できる範囲であることが好ましい。
　［スパッタリングターゲット］
　次に、本実施形態のスパッタリングターゲットについて説明する。
　スパッタリングターゲットは、プレーナ型のターゲットでもよく、円筒状のロータリターゲットでもよい。スパッタリングターゲットは、Ｉｎ、Ｓｎ、Ｇｅ及びＺｎを含む酸化物焼結体からなり、組成比は、上述した酸化物半導体薄膜と同じであり、好ましい組成比も同様であるので、重複する説明は省略する。
　本発明のスパッタリングターゲットの酸化物焼結体の組成範囲は、含有元素の元素比が下記式で表され、下記式のＸが０．２４５～０．５、Ｙが０．１～０．３であり、Ｚが０．２～０．６５５で、且つＸ＋Ｙ＋Ｚ＝１となる範囲であり、Ｗ／（Ｗ＋Ｘ＋Ｙ＋Ｚ）が０．０１以上０．０３以下である。
　　ＩｎＸＳｎＹＧｅＷＺｎＺ
　本発明のスパッタリングターゲットを構成する酸化物焼結体は、Ｔｉ、Ｔａ、Ｚｒ、Ｙ、Ａｌ、Ｍｇ、Ｇａ及びＳｂから選択される少なくとも１つの元素であるＡ群元素をさらに含有することができる。
　ここで、これらのＡ群元素において、Ｔｉが４ａｔ％以下、Ｔａが４ａｔ％以下、Ｚｒが６ａｔ％以下、Ｙが７ａｔ％以下、Ａｌが１０ａｔ％以下、Ｍｇが１１ａｔ％以下、Ｇａが１２ａｔ％以下、Ｓｂが１８ａｔ％以下であり、Ａ群元素の総含有量が、１０ａｔ％未満であることが好ましい。また、酸化物半導体焼結体を用いてスパッタリングした酸化物半導体薄膜が１０～２０ｃｍ２／Ｖ・ｓの高移動度を有し、バンドギャップが２．７５ｅＶ以上という高バンドギャップが実現できる範囲であることが好ましい。
　このような本発明のスパッタリングターゲットを用いて形成した酸化物半導体薄膜は、１０～２０ｃｍ２／Ｖ・ｓの高移動度を有し、バンドギャップが２．７５ｅＶ以上という高バンドギャップが実現でき、また、硫酸・硝酸系エッチャントまたは酢酸系エッチャントに対するエッチングレート１ｎｍ／ｓｅｃ以上が実現できる。
（スパッタリングターゲットの製造方法）
　本発明のスパッタリングターゲットの製造方法は、上記組成の酸化物焼結体となる方法であれば、特に制限されないが、例えば、以下の２つの製造方法を例示できる。
　第１の方法は、酸化インジウム粉末、酸化スズ粉末、酸化亜鉛粉末、及び酸化ゲルマニウム粉末を混合して成形体を形成し、１１００℃以上１６５０℃以下で前記成形体を焼成して、酸化物焼結体を有するスパッタリングターゲットを製造する方法である。
　原料粉末の重量比は、目的となる上述した酸化物焼結体の元素比となるように決定する。
　また、第２の方法は、インジウム、スズ、亜鉛、及びゲルマニウムの酸化物、水酸化物または炭酸塩を混合して６００℃～１５００℃で仮焼成した前駆体粉末を成形して成形体とし、１１００℃以上１６５０℃以下で前記成形体を焼成して酸化物焼結体を有するスパッタリングターゲットを製造する方法である。
　なお、原料粉末の重量比は、目的となる上述した酸化物焼結体の元素比となるように決定する。
　以下、さらに、第２の方法を例示して詳細に製造方法を説明する。
　本実施形態では、乾燥と造粒とを一度に行うことが可能なスプレードライ方式で原料粉末が造粒される。バインダー添加によって粉砕性が悪い粉砕作業が不要になること、流動性がよい球形の粉末を使用できること等により、スパッタリングターゲットの組成分布が均一になりやすくなる。
　原料粉末は、インジウム、スズ、亜鉛、及びゲルマニウムの酸化物、水酸化物または炭酸塩を少なくとも含む。これに加えて、Ａ群元素の酸化物から選択される一種類以上の粉末を混合してもよい。また、原料粉末の混合には、分散剤等が添加されてもよい。
　原料粉末の粉砕・混合方法としては、ボールミルを用いればよいが、ボールミル以外にも、例えば、ビーズミル、ロッドミル等のほかの媒体攪拌ミルが使用可能である。撹拌媒体となるボールやビーズの表面に樹脂コート等が施されてもよい。これにより、粉体中への不純物の混入を効果的に抑制される。
　混合された粒粉末は、６００℃以上１５００℃以下の温度で仮焼成される。焼成温度が６００℃未満の場合、仮焼成が不十分で複合酸化物が完全に形成されず、１５００℃を超えると、仮焼成で焼結が進行して一次粒子の粒形が大きくなるので、その後の本焼成で焼結密度が上がらなくなる。
　仮焼成された粉末は、再びボールミル等で分散剤、バインダー等とともに湿式粉砕され、スプレードライによって造粒される。
　造粒粉末の平均粒子径は、５００μｍ以下とされる。造粒粉末の平均粒子径が５００μｍを超えると、成形体のクラックや割れの発生が顕著となるとともに、焼成体の表面に粒状の点が発する。このような焼成体をスパッタリングターゲットに使用すると、異常放電あるいはパーティクル発生の原因となるおそれがある。
　造粒粉末のより好ましい平均粒子径は、２０μｍ以上１００μｍ以下である。これにより、ＣＩＰ（Cold Isostatic Press）成形前後での体積の変化（圧縮率）が小さく、成形体へのクラック発生が抑制され、長尺の成形体を安定して作製される。なお、平均粒子径が２０μｍ未満の場合、粉末が舞い上がりやすくなり、取り扱いが困難になる。
　ここで、「平均粒子径」とは、ふるい分け式粒度分布測定器で測定した粒度分布の積算％が５０％の値を意味する。また、平均粒子径の値としては、株式会社セイシン企業社製「Ｒｏｂｏｔ　Ｓｉｆｔｅｒ　ＲＰＳ－１０５Ｍ」による測定値が用いられる。
　造粒粉末は、１００ＭＰａ／ｃｍ２以上の圧力で成形される。これにより相対密度が９７％以上の焼結体を得ることができる。成形圧力が１００ＭＰａ未満の場合、成形体が壊れやすく、ハンドリングが困難であり、焼結体の相対密度が低下する。
　成形方法としては、ＣＩＰ法が採用される。ＣＩＰの形態は、典型的な垂直ロードタイプの縦型方式でもよく、好ましくは、水平ロードタイプの横型方式が望ましい。これは、長尺の板状の成形体を縦型のＣＩＰで製作すると、型中の粉末のズレによって厚みにばらつきが生じたり、ハンドリング中に自重で割れたりするからである。
　また、成形体は、１１００℃以上１６５０℃以下で焼成して焼結体とされる。
　焼成温度が１１００℃未満の場合には、導電性及び相対密度が低くなり、ターゲット用途に向かなくなる。一方、焼成温度が１６５０℃を超えると、一部成分の蒸発が起き、焼成体の組成ずれが発生したり、結晶粒の粗大化によって焼成体の強度が低下したりする。
　成形体は、大気あるいは酸化性雰囲気で焼成される。これにより目的とする酸化物焼結体が安定して製造される。
　造粒粉末の作製には、一次粒子の平均粒子径がそれぞれ０．３μｍ以上１．５μｍ以下の粉末が用いられる。これにより混合・粉砕時間の短縮が可能となり、造粒粉内の原料粉末の分散性が向上する。
　造粒粉末の安息角は、３２°以下であることが好ましい。これにより造粒粉末の流動性が高まり、成形性及び焼結性が向上する。
（加工工程）
　以上のようにして作製された焼成体は、所望の形状、大きさ、厚みの板形状に機械加工されることで、Ｉｎ－Ｓｎ－Ｇｅ－Ｚｎ－Ｏ系焼結体からなるスパッタリングターゲットが作製される。スパッタリングターゲットは、バッキングプレートへロウ接体化される。
　本実施形態によれば、長手方向の長さが１０００ｍｍを超す長尺のスパッタリングターゲットを作製することができる。これにより分割構造でない大型のスパッタリングターゲットを作製できるため、分割部の隙間（継ぎ目）に侵入したボンディング材（ロウ材）がスパッタされることで発生し得る膜特性の劣化を防止し、安定した成膜が可能となる。また、上記隙間へ堆積したスパッタ粒子の再付着（リデポ）を原因とするパーティクルが発生しにくくなる。
　［スパッタリングターゲットの評価］
　（比抵抗値分布）
　比抵抗値は、ＮＰＳ社製Ｍｏｄｅｌ ｓｉｇｍａ－５＋を用いて、直流４探計法で測定を行った。
　焼結体を加工した後のスパッタ面側の５点の平均比抵抗値を比抵抗値とした。
　（相対密度）
　焼結体の密度は水銀アルキメデス法、あるいは寸法と重量から直接計算によって求めた。
　（結晶構造）
　酸化物焼結体における複合酸化物の生成及び酸化物半導体薄膜がアモルファスかどうかの確認はＸＲＤ：Ｘ線回折にて確認した。
　Ｘ線回折で使用される装置、測定条件の一例は、以下の通りである。
　Ｘ線回折装置：株式会社リガク製ＲＩＮＴ
　走査方法：２θ／θ法
　ターゲット：Ｃｕ
　管電圧：４０ｋＶ
　管電流：２０ｍＡ
　スキャンスピード：２．０００°／分
　サンプリング幅：０．０５０°
　発散スリット：１°
　散乱スリット：１°
　受光スリット：０．３ｍｍ
　（組成）
　酸化物焼結体の組成についてはＳＥＭ－ＥＤＸ：エネルギー分散型Ｘ線分光法にて確認した。
　組成分析で使用される装置、測定条件の一例は、以下の通りである。
　ＳＥＭ－ＥＤＸ：ＴＭ３０３０　株式会社日立ハイテクノロジーズ
　加速電圧：１５ｋＶ
　検出素子タイプ：シリコンドリフト検出器
　素子面積：３０ｍｍ２
　エネルギー分解能：１５４ｅＶ（Ｃｕ―Ｋα）
　検出可能元素：Ｂ６～Ａｍ９５
　定性分析：オート/マニュアル
　定量分析：スタンダードレス法
　［薄膜トランジスタ］
　図５に本発明に係る薄膜トランジスタの一例の概略構成を示す。
　本実施形態の薄膜トランジスタ１００は、基材１０上に、ゲート電極１１と、ゲート絶縁膜１２と、活性層１３と、キャップ層１４と、ソース電極１５Ｓと、ドレイン電極１５Ｄと、保護膜１６とを有する。
　ゲート電極１１は、基材１０の表面に形成された導電膜からなる。基材１０は、典型的には、透明なガラス基板である。ゲート電極１１は、典型的には、モリブデン（Ｍｏ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、銅（Ｃｕ）などの金属単層膜あるいは金属多層膜で構成され、例えばスパッタリング法によって形成される。本実施形態では、ゲート電極１１は、モリブデンで構成される。ゲート電極１１の厚さは特に限定されず、例えば、２００ｎｍである。ゲート電極１１は、例えば、スパッタ法、真空蒸着法等で成膜される。
　活性層１３は、薄膜トランジスタ１００のチャネル層として機能する。活性層１３の膜厚は、例えば１０ｎｍ～２００ｎｍである。活性層１３は、本発明の酸化物半導体薄膜で構成される。活性層１３は、例えば、スパッタ法で成膜される。
　キャップ層１４は、本発明の高移動度で高バンドギャップの酸化物半導体薄膜に最適なキャップ層を用いることができ、エッチングダメージやＣＶＤプロセスによる水素の影響を抑制することができる公知のキャップ層を用いることができる。
　このキャップ層１４と活性層１３は、一緒にパターニングされる。エッチャントは、上述したものを用いることができる。
　ゲート絶縁膜１２は、ゲート電極１１と活性層１３との間に形成される。ゲート絶縁膜１２は、例えば、シリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）又はこれらの積層膜で構成される。成膜方法は特に限定されず、ＣＶＤ法でもよいし、スパッタリング法、蒸着法等であってもよい。ゲート絶縁膜１２の膜厚は特に限定されず、例えば、２００ｎｍ～４００ｎｍである。
　ソース電極１５Ｓ及びドレイン電極１５Ｄは、活性層１３及びキャップ層１４の上に相互に離間して形成される。ソース電極１５Ｓ及びドレイン電極１５Ｄは、例えば、アルミニウム、モリブデン、銅、チタンなどの金属単層膜あるいはこれら金属の多層膜で構成することができる。後述するように、ソース電極１５Ｓ及びドレイン電極１５Ｄは、金属膜をパターニングすることで同時に形成することができる。当該金属膜の厚さは、例えば、１００ｎｍ～２００ｎｍである。ソース電極１５Ｓ及びドレイン電極１５Ｄは、例えば、スパッタ法、真空蒸着法等で成膜される。
　ソース電極１５Ｓ及びドレイン電極１５Ｄは、保護膜１６によって被覆される。保護膜１６は、例えばシリコン酸化膜、シリコン窒化膜、またはこれらの積層膜などの電気絶縁性材料で構成される。保護膜１６は、活性層１３及びキャップ層１４を含む素子部を外気から遮蔽するためのものである。保護膜１６の膜厚は特に限定されず、例えば、１００ｎｍ～３００ｎｍである。保護膜１６は、例えば、ＣＶＤ法で成膜される。
　保護膜１６の形成後、アニール処理が実施される。これにより、活性層１３が活性化される。アニール条件は特に限定されず、本実施形態では、大気中において約３０℃、１時間実施される。このとき、キャップ層１４は、保護膜１６から活性層１３への熱による水素の拡散を抑制する働きがあると考えられる。
　保護膜１６には適宜の位置にソース電極１５Ｓ、ドレイン電極１５Ｄを配線層（図示略）と接続するための層間接続孔１６Ｓ、１６Ｄが設けられている。上記配線層は、薄膜トランジスタ１００を図示しない周辺回路へ接続するためのもので、ＩＴＯ等の透明導電膜で構成されている。
　図６に本発明に係る薄膜トランジスタの他の例の概略構成を示す。
　この例は、図５の薄膜トランジスタのキャップ層１４を具備しない以外は、図５と同一であるため、重複する説明は省略する。
　このように本発明の酸化物半導体薄膜を活性層とした薄膜半導体トランジスタは、図５や図６の何れの構造であっても、高機能ディスプレイ用のＴＦＴとして用いることができ、これにより、ディスプレイの光耐性が向上し、高信頼性が実現される。
（薄膜トランジスタの製造方法）
　本発明の薄膜トランジスタの製造方法の一例を図７及び図８を参照しながら説明する。
　図７（ａ）に示すように、まず、基材１０上にゲート電極材料層１１ａを室温でスパッタリングすることにより形成した後、図７（ｂ）に示すように、湿式でパターニングすることにより、ゲート電極１１を形成する。次に、図７（ｃ）に示すように、ゲート絶縁膜１２をＣＶＤにより成膜する。ここでは、ＳｉＯＸ／ＳｉＮＸの積層体とした。次に、図７（ｄ）に示すように、活性層材料層１３ａと、キャップ層材料層１４ａを基材１０の温度を１００℃としたスパッタリングにより順次形成する。そして、図８（ａ）に示すように、活性層材料層１３ａ及びキャップ層材料層１４ａをエッチングによりパターニングし、活性層１３及びキャップ層１４を形成する。エッチャントとして、例えば硫酸・硝酸系エッチャントまたは酢酸系エッチャントを用いてエッチングし、その後、例えば、大気中で４００℃で１時間アニールする。次いで、図８（ｂ）に示すように、ソース・ドレイン用金属材料層１５ａを室温のスパッタリングで形成し、図８（ｃ）に示すように、ソース電極１５Ｓ及びドレイン電極１５Ｄをパターニングにより形成する。最後に、図８（ｄ）に示すように、保護膜材料層１６ａをＣＶＤにより形成する。保護膜材料層１６ａは、例えば、膜厚３００ｎｍのＳｉＯｘとする。保護膜材料層１６ａは大気中で３００℃でアニールした後、ドライエッチングによりパターニングして、ソース電極１５Ｓ及びドレイン電極１５Ｄへの層間接続孔１６Ｓ、１６Ｄを形成する。
　以上説明した本発明に係る薄膜トランジスタは、キャップ層１４として、上述したインジウム、マグネシウム、及びスズを含む酸化物薄膜を用いると、バンドギャップＥｇが小さい傾向にある高移動度の活性層１３の材料に対して、キャップ層１４との積層時にＴＦＴのＶｔｈのシフトが発生せず、ＴＦＴ作製時の外的要因を抑制する効果を有する。
　具体的には、本発明のキャップ層１４は、ＴＦＴ作製時の水素プロセス、ソース電極１５Ｓ、ドレイン電極１５Ｄのパターニング時の活性層１３へのダメージを抑制する機能を有する。
　図６に示したキャップ層１４を有さない薄膜半導体トランジスタも、キャップ層１４を形成しない以外は同様に製造できる。
　何れにしても、本発明の酸化物半導体薄膜を活性層とした薄膜半導体トランジスタは、図５や図６の何れの構造であっても、高機能ディスプレイ用のＴＦＴとして用いることができ、これにより、ディスプレイの光耐性が向上し、高信頼性が実現される。
（スパッタリングターゲット実施例１－６、比較例１－４）
　下記表２に示す組成となるように、酸化インジウム、酸化スズ、酸化ゲルマニウム、酸化亜鉛を秤量し、ボールミルを用いて混合した。混合された粒粉末を、大気下で焼結することにより、焼結体を得た。
　焼結体について、相対密度と比抵抗値を測定した結果を表２に示す。さらに、混合された粒粉末と酸化物焼結体との焼結前後での組成ずれの有無についてＥＤＸで確認した結果を併せて示す。なお、各組成の複合酸化物の生成はＸＲＤで確認できた。
　実施例において、酸化インジウム、酸化スズ、酸化ゲルマニウム、酸化亜鉛を原料とし、大気中で焼結することで、９０％以上の相対密度を持った焼結体が得られた。この焼結体は、特に、１３００℃以上で焼結すると、９７％以上の相対密度を持ち、比抵抗値が１０ｍΩ・ｃｍ以下であった。
　なお、比較例において、焼結温度を１１００℃未満としたときには焼結が十分に進まず、相対密度が９０％未満であった。また、１６５０℃以上で焼成したとき、酸化亜鉛の昇華により焼結前後で７％程度の重量減があり、組成ずれが発生した。
（酸化物半導体薄膜実施例１１、１２）
　スパッタリングターゲット実施例１、２のスパッタリングターゲットを用いて酸化物半導体薄膜を製造し、上述したとおり、移動度、バンドギャップ、所定のエッチャントに対するエッチングレートを測定した。結果を表３に示す。
（酸化物半導体薄膜比較例１１－１３）
　複数のスパッタリングターゲットを用いて表３に示す組成の酸化物半導体薄膜を製造し、上述したとおり、移動度、バンドギャップ、所定のエッチャントに対するエッチングレートを測定した。また、ＸＲＤでアモルファスかどうかを確認した。結果を表３に示す。
　実施例、比較例の結果、実施例１１、１２の酸化物半導体薄膜は、移動度、バンドギャップ、エッチングレートの全てにおいて、所望の特性が得られたが、比較例１１－１３では、全てにおいて所望の特性を得られなかった。
（薄膜トランジスタ実施例２１、２２）
　図６の構造のようにキャップ層１４を有さない、実施例２１、２２の薄膜トランジスタを製造した。
　活性層１３としては、表３に例示した、実施例１１、１２のＩｎ－Ｓｎ－Ｇｅ－Ｚｎ－Ｏを用いて５０ｎｍの膜厚とした。
　薄膜トランジスタ実施例は、酸化物の元素比をＩｎＸＳｎＹＧｅｗＺｎＺとしたとき、Ｘが０．２４５～０．５、Ｙが０．１～０．３であり、Ｚが０．２～０．６５５で、且つＸ＋Ｙ＋Ｚ＝１となる範囲であり、Ｗ／（Ｗ＋Ｘ＋Ｙ＋Ｚ）が０．０１以上０．０３以下の組成範囲の活性層を有するものであり、これについてＴＦＴ特性を測定した。
（薄膜トランジスタ比較例２１）
　図６の構造のようにキャップ層１４を有さない、比較例２１の薄膜トランジスタを製造した。
　活性層１３としては、市販のＩＴＧＺＯを用いて５０ｎｍの膜厚とした。
　比較例は既存材料ＩＴＧＺＯから得られた活性層を有する薄膜トランジスタであり、ＴＦＴ特性を測定した。
（ＴＦＴ特性比較）
　実施例２１、２２及び比較例２１の薄膜トランジスタについて、初期特性、PBTS(Positive Bias Temperature Stress)、NBTS(Negative Bias Temperature Stress)、及びNBITS(Negative Bias Illustration Temperature Stress)をそれぞれ測定した結果を図９～図１２に示す。図９～図１２において、（ａ）は実施例２１、（ｂ）は実施例２２、（ｃ）は比較例２１に対応する。
　この結果、実施例は比較例と比べ、移動度、信頼性（PBTS,NBTS）共に同等以上であることを確認できた。
　また、これにより本発明の材料コンセプトを加味することで、移動度と信頼性の両立が可能であることがわかった。
１０…基材
１１…ゲート電極
１１ａ…ゲート電極材料層
１２…ゲート絶縁膜
１３…活性層
１３ａ…活性層材料層
１４…キャップ層
１４ａ…キャップ層材料層
１５ａ…ソース・ドレイン用金属材料層
１５Ｄ…ドレイン電極
１５Ｓ…ソース電極
１６…保護膜
１６ａ…保護膜材料層
１６Ｄ、１６Ｓ…層間接続孔
 
 

Claims (16)

  1. 　酸化物半導体薄膜を形成する酸化物半導体薄膜形成用スパッタリングターゲットであって、
    　所定の酸化物を含む酸化物焼結体で構成され、
    　前記所定の酸化物の元素比をＩｎＸＳｎＹＧｅｗＺｎＺとしたとき、Ｘが０．２４５～０．５、Ｙが０．１～０．３であり、Ｚが０．２～０．６５５で、且つＸ＋Ｙ＋Ｚ＝１となる範囲であり、Ｗ／（Ｗ＋Ｘ＋Ｙ＋Ｚ）が０．０１以上０．０３以下である
    　酸化物半導体薄膜形成用スパッタリングターゲット。
  2. 　請求項１に記載の酸化物半導体薄膜形成用スパッタリングターゲットにおいて、
    　前記酸化物焼結体は、Ｔｉ、Ｔａ、Ｚｒ、Ｙ、Ａｌ、Ｍｇ、Ｇａ及びＳｂから選択される少なくとも１つの元素であるＡ群元素をさらに含有する
    　酸化物半導体薄膜形成用スパッタリングターゲット。
  3. 　請求項２に記載の酸化物半導体薄膜形成用スパッタリングターゲットにおいて、
    　Ｔｉが４ａｔ％以下、Ｔａが４ａｔ％以下、Ｚｒが６ａｔ％以下、Ｙが７ａｔ％以下、Ａｌが１０ａｔ％以下、Ｍｇが１１ａｔ％以下、Ｇａが１２ａｔ％以下、Ｓｂが１８ａｔ％以下であり、
    　前記Ａ群元素の含有量が、１０ａｔ％未満である
    　酸化物半導体薄膜形成用スパッタリングターゲット。
  4. 　請求項１～３の何れか１項に記載の酸化物半導体薄膜形成用スパッタリングターゲットにおいて、
    　相対密度が９０％以上である
    　酸化物半導体薄膜形成用スパッタリングターゲット。
  5. 　酸化インジウム粉末、酸化スズ粉末、酸化亜鉛粉末、及び酸化ゲルマニウム粉末を混合して成形体を形成し、１１００℃以上１６５０℃以下で前記成形体を焼成して、請求項１～４の何れか１項に記載の酸化物焼結体を有する酸化物半導体薄膜形成用スパッタリングターゲットを製造する
    　酸化物半導体薄膜形成用スパッタリングターゲットの製造方法。
  6. 　酸化物半導体薄膜を形成する酸化物半導体薄膜形成用スパッタリングターゲットを製造する方法であって、
    　インジウム、スズ、亜鉛、及びゲルマニウムの酸化物、水酸化物または炭酸塩を混合して６００℃以上１５００℃以下で仮焼成した前駆体粉末を成形して成形体とし、１１００℃以上１６５０℃以下で前記成形体を焼成して、請求項１～４の何れか１項に記載の酸化物焼結体を有する酸化物半導体薄膜形成用スパッタリングターゲットを製造する
    　酸化物半導体薄膜形成用スパッタリングターゲットの製造方法。
  7. 　所定の酸化物を含む酸化物半導体で構成され、
    　前記所定の酸化物の元素比をＩｎＸＳｎＹＧｅｗＺｎＺとしたとき、Ｘが０．２４５～０．５、Ｙが０．１～０．３であり、Ｚが０．２～０．６５５で、且つＸ＋Ｙ＋Ｚ＝１となる範囲であり、Ｗ／（Ｗ＋Ｘ＋Ｙ＋Ｚ）が０．０１以上０．０３以下である
    　酸化物半導体薄膜。
  8. 　請求項７に記載の酸化物半導体薄膜において、
    　移動度が１０～２０ｃｍ２／Ｖ・ｓ、バンドギャップが、２．７５ｅＶ以上である
    　酸化物半導体薄膜。
  9. 　請求項７または８に記載の酸化物半導体薄膜において、
    　硫酸・硝酸系エッチャントまたは酢酸系エッチャントでエッチングした際のエッチングレートが１ｎｍ／ｓｅｃ以上である
    　酸化物半導体薄膜。
  10. 　請求項７～９の何れか１項に記載の酸化物半導体薄膜において、
    　Ｔｉ、Ｔａ、Ｚｒ、Ｙ、Ａｌ、Ｍｇ、Ｇａ及びＳｂから選択される少なくとも１つの元素であるＡ群元素をさらに含有する
    　酸化物半導体薄膜。
  11. 　請求項１０に記載の酸化物半導体薄膜において、
    　Ｔｉが４ａｔ％以下、Ｔａが４ａｔ％以下、Ｚｒが６ａｔ％以下、Ｙが７ａｔ％以下、Ａｌが１０ａｔ％以下、Ｍｇが１１ａｔ％以下、Ｇａが１２ａｔ％以下、Ｓｂが１８ａｔ％以下であり、
    　前記Ａ群元素の含有量が、１０ａｔ％未満である
    　酸化物半導体薄膜。
  12. 　ゲート電極と、
    　前記ゲート電極上に設けられたゲート絶縁膜と、
    　前記ゲート絶縁膜上に設けられた、高移動度の酸化物半導体薄膜からなる活性層と、
    　前記活性層に接続するソース電極及びドレイン電極と、
    　を具備し、
    　前記活性層が、請求項７～１１の何れか１項に記載の酸化物半導体薄膜からなる
    　薄膜半導体装置。
  13. 　請求項１２に記載の薄膜半導体装置において、
    　前記活性層を覆うように設けられているキャップ層を具備する
    　薄膜半導体装置。
  14. 　請求項１３に記載の薄膜半導体装置において、
    　前記キャップ層は、前記活性層と共にパターニングする際のエッチング比が適している
    　薄膜半導体装置。
  15. 　請求項１２に記載の薄膜半導体装置の製造方法であって、
    　ゲート電極の上にゲート絶縁膜を形成し、
    　前記ゲート絶縁膜の上に、高移動度の酸化物半導体薄膜からなる前記活性層をスパッタリング法で形成し、
    　前記活性層をパターニングし、
    　パターニングした前記活性層を下地膜とする金属層を形成し、
    　前記金属層をウェットエッチング法でパターニングすることでソース電極及びドレイン電極を形成する
    　薄膜半導体装置の製造方法。
  16. 　請求項１３又は１４に記載の薄膜半導体装置の製造方法であって、
    　ゲート電極の上にゲート絶縁膜を形成し、
    　前記ゲート絶縁膜の上に、高移動度の酸化物半導体薄膜からなる前記活性層をスパッタリング法で形成し、
    　前記活性層上に前記キャップ層をスパッタリング法で形成し、
    　前記活性層及び前記キャップ層の積層膜をパターニングし、
    　パターニングした前記活性層及び前記キャップ層を下地膜とする金属層を形成し、
    　前記金属層をウェットエッチング法でパターニングすることでソース電極及びドレイン電極を形成する
    　薄膜半導体装置の製造方法。
     
     
PCT/JP2023/024259 2022-09-16 2023-06-29 酸化物半導体薄膜形成用スパッタリングターゲット、酸化物半導体薄膜形成用スパッタリングターゲットの製造方法、酸化物半導体薄膜、薄膜半導体装置及びその製造方法 WO2024057671A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023568636A JP7425933B1 (ja) 2022-09-16 2023-06-29 酸化物半導体薄膜形成用スパッタリングターゲット、酸化物半導体薄膜形成用スパッタリングターゲットの製造方法、酸化物半導体薄膜、薄膜半導体装置及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022148520 2022-09-16
JP2022-148520 2022-09-16

Publications (1)

Publication Number Publication Date
WO2024057671A1 true WO2024057671A1 (ja) 2024-03-21

Family

ID=90274549

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/024259 WO2024057671A1 (ja) 2022-09-16 2023-06-29 酸化物半導体薄膜形成用スパッタリングターゲット、酸化物半導体薄膜形成用スパッタリングターゲットの製造方法、酸化物半導体薄膜、薄膜半導体装置及びその製造方法

Country Status (1)

Country Link
WO (1) WO2024057671A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012070676A1 (ja) * 2010-11-26 2012-05-31 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2015030896A (ja) * 2013-08-05 2015-02-16 出光興産株式会社 スパッタリングターゲット及び酸化物透明導電膜
JP2015038027A (ja) * 2008-11-20 2015-02-26 出光興産株式会社 ＺｎＯ−ＳｎＯ２−Ｉｎ２Ｏ３系酸化物焼結体及び非晶質透明導電膜
JP2016132609A (ja) * 2015-01-22 2016-07-25 Ｊｘ金属株式会社 酸化物焼結体、スパッタリングターゲット及び酸化物薄膜
WO2019026954A1 (ja) * 2017-08-01 2019-02-07 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜、薄膜トランジスタおよび電子機器
WO2019221257A1 (ja) * 2018-05-17 2019-11-21 三菱マテリアル株式会社 積層膜、及び、Ａｇ合金スパッタリングターゲット
JP2019203194A (ja) * 2018-05-17 2019-11-28 三菱マテリアル株式会社 積層膜、及び、Ａｇ合金スパッタリングターゲット

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015038027A (ja) * 2008-11-20 2015-02-26 出光興産株式会社 ＺｎＯ−ＳｎＯ２−Ｉｎ２Ｏ３系酸化物焼結体及び非晶質透明導電膜
WO2012070676A1 (ja) * 2010-11-26 2012-05-31 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2015030896A (ja) * 2013-08-05 2015-02-16 出光興産株式会社 スパッタリングターゲット及び酸化物透明導電膜
JP2016132609A (ja) * 2015-01-22 2016-07-25 Ｊｘ金属株式会社 酸化物焼結体、スパッタリングターゲット及び酸化物薄膜
WO2019026954A1 (ja) * 2017-08-01 2019-02-07 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜、薄膜トランジスタおよび電子機器
WO2019221257A1 (ja) * 2018-05-17 2019-11-21 三菱マテリアル株式会社 積層膜、及び、Ａｇ合金スパッタリングターゲット
JP2019203194A (ja) * 2018-05-17 2019-11-28 三菱マテリアル株式会社 積層膜、及び、Ａｇ合金スパッタリングターゲット

Similar Documents

Publication Publication Date Title
US9209257B2 (en) Oxide sintered body and sputtering target
JP5928856B2 (ja) ＩｎＧａＯ３（ＺｎＯ）結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法
TWI480255B (zh) Oxide sintered body and sputtering target
US10196733B2 (en) Sputtering target
WO2011061923A1 (ja) Ｉｎ－Ｇａ－Ｚｎ－Ｏ系スパッタリングターゲット
JPWO2009157535A6 (ja) ＩｎＧａＯ３（ＺｎＯ）結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法
KR101960233B1 (ko) 스퍼터링 타겟
WO2010070944A1 (ja) 酸化インジウム系焼結体及びスパッタリングターゲット
TWI619825B (zh) Sputter target, oxide semiconductor film and method of manufacturing same
WO2013065786A1 (ja) 酸化物焼結体およびスパッタリングターゲット、並びにその製造方法
TWI777078B (zh) 結晶構造化合物、氧化物燒結體、濺鍍靶材、結晶質氧化物薄膜、非晶質氧化物薄膜、薄膜電晶體、及電子機器
JP7425933B1 (ja) 酸化物半導体薄膜形成用スパッタリングターゲット、酸化物半導体薄膜形成用スパッタリングターゲットの製造方法、酸化物半導体薄膜、薄膜半導体装置及びその製造方法
WO2024057671A1 (ja) 酸化物半導体薄膜形成用スパッタリングターゲット、酸化物半導体薄膜形成用スパッタリングターゲットの製造方法、酸化物半導体薄膜、薄膜半導体装置及びその製造方法
WO2024057672A1 (ja) 酸化物半導体薄膜形成用スパッタリングターゲット、酸化物半導体薄膜形成用スパッタリングターゲットの製造方法、酸化物半導体薄膜、薄膜半導体装置及びその製造方法
WO2023162849A1 (ja) スパッタリングターゲット、スパッタリングターゲットの製造方法、酸化物半導体薄膜、薄膜半導体装置及びその製造方法
WO2020261748A1 (ja) スパッタリングターゲット及びスパッタリングターゲットの製造方法
TW202417663A (zh) 氧化物半導體薄膜形成用濺鍍靶材、氧化物半導體薄膜形成用濺鍍靶材之製造方法、氧化物半導體薄膜、薄膜半導體裝置及其製造方法
JP7493666B1 (ja) 酸化物半導体薄膜、薄膜半導体装置及びその製造方法、並びにスパッタリングターゲット及びその製造方法
WO2023199722A1 (ja) 酸化物半導体膜、薄膜トランジスタ、スパッタリングターゲット及び酸化物焼結体
WO2022255266A1 (ja) スパッタリングターゲット及びその製造方法
WO2015052927A1 (ja) スパッタリングターゲット及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23865033

Country of ref document: EP

Kind code of ref document: A1