TWI508227B - Wiring construction and sputtering target - Google Patents

Wiring construction and sputtering target Download PDF

Info

Publication number
TWI508227B
TWI508227B TW100144414A TW100144414A TWI508227B TW I508227 B TWI508227 B TW I508227B TW 100144414 A TW100144414 A TW 100144414A TW 100144414 A TW100144414 A TW 100144414A TW I508227 B TWI508227 B TW I508227B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
oxide semiconductor
group
film
group element
Prior art date
Application number
TW100144414A
Other languages
English (en)
Other versions
TW201248783A (en
Inventor
Shinya Morita
Aya Miki
Satoshi Yasuno
Toshihiro Kugimiya
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of TW201248783A publication Critical patent/TW201248783A/zh
Application granted granted Critical
Publication of TWI508227B publication Critical patent/TWI508227B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

配線構造及濺鍍靶
本發明係關於液晶顯示器或有機EL顯示器等顯示裝置所使用的薄膜電晶體(TFT)的配線構造及濺鍍靶。
非晶質(amorphous)氧化物半導體與廣泛應用的非晶矽(a-Si)相比，具有較高的載體移動率(亦稱為場效移動率。以下有時僅稱之為「移動率」)，由於光學帶隙大、且以低溫即可成膜，因此被期待適用在被要求大型、高解析度、高速驅動的次世代顯示器、或耐熱性低的樹脂基板等。
在氧化物半導體之中，亦尤其由銦、鎵、鋅、及氧所成之非晶質氧化物半導體(In-Ga-Zn-O，以下有時稱為「IGZO」)具有非常高的載體移動率，因此較適於使用。例如在非專利文獻1及2中揭示一種將In：Ga：Zn=1.1：1.1：0.9(原子%比)的氧化物半導體薄膜使用在薄膜電晶體(TFT)的半導體層(活性層)者。此外，在專利文獻1中係揭示一種包含In、Zn、Sn、Ga等元素與Mo，且非晶質氧化物中Mo相對全金屬原子數的原子組成比率為0.1~5原子%的非晶質氧化物，在實施例中揭示使用在IGZO添加有Mo的活性層的TFT。
若使用氧化物半導體作為薄膜電晶體的半導體層，不僅要求載體濃度(移動率)高，亦要求TFT的切換特性 (電晶體特性、TFT特性)優異。具體而言，要求：(1)ON(導通)電流(對閘極電極與汲極電極施加正電壓時的最大汲極電流)高；(2)OFF(關斷)電流(分別對閘極電極施加負電壓、對汲極電壓施加正電壓時的汲極電流)低；(3)S值(Subthreshold Swing，次臨限擺幅，將汲極電流提高1位數所需的閘極電壓)低；(4)臨限值(對汲極電極施加正電壓、對閘極電壓施加正負任何電壓時，汲極電流開始流動的電壓，亦稱為臨限值電壓)不會作時間性改變而呈安定(意指在基板面內呈均一)；而且(5)移動率高等。
此外，使用IGZO等氧化物半導體層的TFT係被要求對電壓施加或光照射等應力的耐性(應力耐性)優異。例如在對閘極電極持續施加電壓時、或持續照射開始光吸收的藍色帶時，在薄膜電晶體的閘極絕緣膜與半導體層界面捕獲電荷，臨限值電壓移位等切換特性會發生變化已被指出。此外，在液晶面板驅動時、或對閘極電極施加負偏壓而使像素亮燈時等，由液晶胞漏洩的光會被照射在TFT，但是該光會對TFT供予應力而造成特性劣化的原因。實際上使用薄膜電晶體時，若因藉由施加電壓所造成的應力而使切換特性改變時，會導致液晶顯示器或有機EL顯示器等顯示裝置本身的可靠性降低。若為例如有機EL顯示器，若切換特性改變時，為了使有機EL元件發光，必須流通數μA以上的電流。因此切盼應力耐性提升(應力施加前後的變化量較少)。
上述因施加電壓或照射光等應力以致TFT特性劣化係因在施加應力中在半導體本身或半導體與閘極絕緣膜的界面形成有缺陷而起。以閘極絕緣膜而言，一般經常使用SiO2 、Si3 N4 、Al2 O3 、HfO2 等絕緣體，但是半導體層與絕緣膜的界面係異種材料所接觸之處，尤其容易形成缺陷。為了使應力耐性提升，尤其該半導體層與絕緣膜的界面的處理乃非常重要。
為了解決上述課題，例如在專利文獻2中揭示一種藉由在閘極絕緣膜使用由In-M-Zn(包含M=Ga、Al、Fe、Sn、Mg、Cu、Ge、Si之中至少1種)所成之非晶質氧化物，來抑制因結晶粒界所造成的缺陷而使安定性提升的方法。但是，若使用該文獻的方法時，由於含有容易在閘極絕緣膜形成氧缺陷的In，因此會有閘極絕緣膜與半導體層的界面缺陷增加、且安定性降低的可能性。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2009-164393號公報
[專利文獻2]日本特開2007-73701號公報
[非專利文獻]
[非專利文獻1]固體物理，VOL44，P621(2009)
[非專利文獻2]Nature，VOL432，P488(2004)
本發明係鑑於上述情形而研創者，其目的在提供一種具備有氧化物半導體層的配線構造的切換特性及應力耐性良好，尤其應力施加前後的臨限值電壓變化量小且安定性優異的配線構造。
本發明之其他目的在提供一種有用於供藉由濺鍍法來將構成上述配線構造的第2氧化物半導體層進行成膜之用的濺鍍靶。
可解決上述課題之本發明之配線構造係具有以下要旨：其在基板上至少具有閘極絕緣膜、及氧化物半導體層的配線構造，其中，前述氧化物半導體層係具有：由選自由In、Ga、Zn及Sn所成群組之至少一種元素(Z群元素)所構成的第1氧化物半導體層；以及包含選自由In、Ga、Zn及Sn所成群組之至少一種元素(X群元素)、及選自由Al、Si、Ti、Hf、Ta、Ge、W及Ni所成群組之至少一種元素(Y群元素)的第2氧化物半導體層的層積體，並且，前述第2氧化物半導體層係形成在前述第1氧化物半導體層與前述閘極絕緣膜之間。
實施本發明時，較佳為構成前述第2氧化物半導體層之Y群元素的合計含量對全金屬的合計含量為0.5~8.0原子%。此外，前述第2氧化物半導體層的厚度為0.5~10nm亦為較佳的實施態樣。
此外，在本發明中，前述第2氧化物半導體層所包含之X群元素的種類及各元素間的比率係與前述第1氧化物半導體層所包含之Z群元素的種類及各元素間的比率相同，此亦為本發明之較佳實施態樣。
此外，本發明之實施態樣中，前述第1氧化物半導體層的厚度為10~200nm亦較佳。
此外，前述第2氧化物半導體層所包含之Y群元素係選自由Si、Hf、及Ni所成群組之至少一種亦較佳。
較佳為前述氧化物半導體層的密度為5.8g/cm3 以上。
在形成上述本發明之第2氧化物半導體層時，可適於使用包含：選自由In、Ga、Zn及Sn所成群組之至少一種元素(X群元素)；及選自由Al、Si、Ti、Hf、Ta、Ge、W及Ni所成群組之至少一種元素(Y群元素)的濺鍍靶。此時，Y群元素為選自由Si、Hf、及Ni所成群組之至少一種，此亦為較佳實施態樣。
本發明之配線構造由於切換特性及應力耐性優異，尤其應力施加前後的臨限值電壓變化小，因此可提升TFT特性及應力耐性優異的配線構造。
此外，藉由本發明之濺鍍靶，可輕易地提供構成上述配線構造的第2氧化物半導體層。
本發明人等為了使當將含有選自由In、Ga、Zn及Sn所成群組之至少一種元素(以下有時稱為Z群元素)的氧化物使用在TFT的活性層(第1氧化物半導體層)時的TFT特性及應力耐性提升，而不斷進行各種研究。結果發現若在第1氧化物半導體層與閘極絕緣膜之間介在含有：選自由In、Ga、Zn及Sn所成群組之至少一種元素(以下有時稱為X群元素)、及選自由Al、Si、Ti、Hf、Ta、Ge、W及Ni所成群組之至少一種元素(以下有時稱為Y群元素)的氧化物半導體層(第2氧化物半導體層)，即可達成所預期的目的，而完成本發明。
詳言之，將包含X群元素與Y群元素的第2氧化物半導體層配備在閘極絕緣膜與第1氧化物半導體層之間的TFT，與專利文獻1所記載之使用Mo、或Y群元素以外的元素的情形相比，可知TFT特性及應力耐性較為優異。
本發明所使用的第1氧化物半導體層若為顯示裝置所使用的氧化物半導體層，則未特別限定，可使用周知者。接著，在本發明中具有：在第1氧化物半導體層與閘極絕緣膜之間介在第2氧化物半導體層，並且特定第2氧化物半導體層之組成的特徵。
首先說明構成本發明中的第1氧化物半導體層之屬於母材成分的金屬(Z群元素：In、Ga、Zn、Sn)。
在氧化物半導體之中亦由選自由In、Ga、Zn、及Sn 所成群組的至少一種所構成的非晶質氧化物半導體，與廣泛應用的非晶矽(a-Si)相比，具有較高的載體移動率，光學帶隙較大，且以低溫即可成膜。上述Z群元素可單獨含有，亦可併用二種以上。
關於上述金屬(In、Ga、Zn、Sn)，各金屬間的比率係若含有該等金屬的氧化物具有非晶質相且為呈現半導體特性的範圍，則並無特別限定。
具體而言，關於Zn，較佳為Zn佔全金屬(In、Ga、Zn、Sn)的比率為80原子%以下。若Zn的比率超過80原子%，氧化物半導體膜會結晶化，且發生粒界陷捕準位，因此會有載體移動率降低、或藉由濕式蝕刻所為之加工困難等在製作電晶體時發生不良影響。較佳為Zn的比率為70原子%以下。此外，Zn佔上述金屬的比率的下限，若考慮到形成為非晶質構造等時，以設為20原子%以上為佳，以30原子%以上為較佳。
Zn以外的上述金屬(In、Ga、Sn)係以Zn控制在上述範圍內，而且各金屬元素的比率(原子%比)滿足後述範圍的方式作適當控制即可。具體而言，In佔全金屬之較佳比率為大約10原子%以上、70原子%以下，更佳為25原子%以上。此外，Ga佔全金屬之較佳比率為大約25原子%以上、70原子%以下，Sn之較佳比率為50原子%以下。
以包含上述金屬(In、Ga、Zn、Sn)的氧化物半導體而言，列舉有例如In-Ga-Zn-O、Zn-Sn-O、In-Zn-Sn-O等 。例如關於In-Ga-Zn-O，可形成非晶質相的各金屬的比率(詳言之為InO、GaO、ZnO的各莫耳比)係已被記載於前述非專利文獻1。關於In-Ga-Zn-O，若大幅偏離第2圖所記載之非晶質相的範圍，ZnO或In2 O3 的比率極端變高而形成結晶相時，會發生藉由濕式蝕刻所為的加工變得較為困難、或未呈現電晶體特性等問題。
以In-Ga-Zn-O的代表性組成而言，列舉In：Ga：Zn的比(原子%比)為例如2：2：1~1：1：1者。此外列舉Zn-Sn-O(Zn：Sn=2：1~1：1)、或In-Zn-Sn-O(In：Zn：sn=1：2：1)等。
如上所述，在本發明中，在閘極絕緣膜與第1氧化物半導體層之間，使用有益於TFT特性及應力提升之含有Y群元素、及X群元素的第2氧化物半導體層，為其最大特徵。關於構成第2氧化物半導體層的X群元素，亦與上述第1氧化物半導體層同樣地，具有高載體移動率，光學帶隙大，且以低溫即可成膜，而較為理想，因此屬於構成第2氧化物半導體層之主要元素的X群元素係設為選自由In、Ga、Zn、及Sn所成群組的至少一種元素。此外關於本發明之構成第2氧化物半導體層之屬於母材成分的各金屬元素間(X群元素：In、Ga、Zn、Sn)的比率，亦與上述第1氧化物半導體層(Z群元素)相同，含有該等金屬的氧化物具有非晶質相，而且若為呈現半導體特性的範圍，則未特別限定，可在與上述Z群元素相同的範圍內作適當設定。
但是，本發明之氧化物半導體層係第1氧化物半導體層與第2氧化物半導體層的層積體，第1氧化物半導體層與第2氧化物半導體層形成為一體而具有半導體功能，因此由確保可靠性的觀點來看，以第1氧化物半導體層與第2氧化物半導體層在載體移動率或光學帶隙等為同等為宜。因此第2氧化物半導體層所包含之X群元素的種類及各元素間的比率較佳為與第1氧化物半導體層所包含之Z群元素的種類及各元素間的比率相同。
本發明中的第2氧化物半導體層係包含：選自由In、Ga、Zn及Sn所成群組之至少一種元素(X群元素)、及選自由Al、Si、Ti、Hf、Ta、Ge、W及Ni所成群組之至少一種元素(Y群元素)。X群元素可單獨添加，亦可併用二種以上。此外，Z群元素可單獨添加，亦可併用二種以上。
在本發明中係藉由在第1氧化物半導體層與閘極絕緣膜之間介在第2氧化物半導體層，而使移動率或應力耐性等提升。推測出藉由使第2氧化物半導體層介在於第1氧化物半導體層與閘極絕緣膜的界面，具有減低界面中的缺陷而將構造安定化的效果。
亦即，構成第1氧化物半導體層的Z群元素(In、Ga、Zn、Sn)由於與氧的鍵結較弱，因此若形成為使第1氧化物半導體層直接與閘極絕緣膜相接觸的構造時，容易在閘極絕緣膜與第1氧化物半導體層界面形成因氧缺陷所造成的陷捕準位。如上所示之陷捕準位係造成使薄膜電晶體 的移動率降低、或使安定性降低的原因。
因此在本發明中係藉由在第1氧化物半導體層與閘極絕緣膜的界面介在含有形成安定氧化物的元素(Y群元素)的第2氧化物半導體層，而使閘極絕緣膜與第1氧化物半導體層界面的缺陷密度減低。但是，即使為可形成上述安定氧化物的元素，亦無法使用使半導體層的塊體移動率或載體密度降低、或使薄膜電晶體特性大幅劣化的元素。藉由本發明人等的實驗，可知例如Mn或Cu等即使以1原子%添加在第2氧化物半導體層中時，亦未呈現切換特性，不適於上述Y群元素。在後述之實施例中，為供參考，顯示出相對於構成第2氧化物半導體層的全金屬的合計量，分別添加Mn2.2原子%、Cu2.5原子%時的結果。
在本發明中，以Y群元素而言，可使用選自由Al、Si、Ti、Hf、Ta、Ge、W及Ni所成群組之至少一種元素。該等元素係氧化物生成自由能量低於In、Ga、Sn、Zn，而且與氧強力鍵結，形成安定氧化物的元素，並且即使添加本發明中較佳規定的範圍(0.5~8.0原子%)亦幾乎不會使移動率降低而在達成安定性提升方面為有效的元素。該等元素可單獨添加，亦可併用二種以上。較佳為選自由Al、Si、Hf、Ta及Ni所成群組的至少一種，較佳為選自由Si、Hf、及Ni所成群組的至少一種。
構成第2氧化物半導體層之Y群元素的較佳合計含量對全金屬(X群元素及Y群元素)的合計含量([Y群元素/(X群元素+Y群元素)])若考慮到載體密度或 半導體的安定性等來決定即可。Y群元素的合計含量的比率(單獨含有時為單獨的比率，含有二種以上時，則為合計的比率)的下限係若Y群元素的合計含量過少時，無法充分獲得氧缺陷的發生抑制效果，因此較佳為以0.5原子%以上為宜。另一方面，若Y群元素的合計含量過多，半導體中的載體密度會降低，以致ON電流會減少，因此以8.0原子%以下為佳，較佳為7.5原子%以下，更佳為5.0原子%以下，另外更佳為3.0原子%以下。
以上述第2氧化物半導體層之較佳組成而言，列舉如以下所示。
(甲)In-Ga-Zn-X群元素-O(以X群元素而言較佳為Si、Hf、Ni)。在此，除了X群元素以外的金屬元素(In、Ga、Zn)中的In、Ga、Zn之較佳的比(原子%比)為例如In：Ga：Zn=2：2：1~1：1：1。
(乙)Zn-Sn-X群元素-O(以X群元素而言較佳為Si、Hf、Ni)。在此，除了X群元素以外的金屬元素(Zn、Sn)中的Zn、Sn之較佳的比(原子%比)為例如Zn：Sn=2：1~1：1。
(丙)In-Zn-Sn-X群元素-O(以X群元素而言較佳為Si、Hf、Ni)。在此，除了X群元素以外的金屬元素(In、Zn、Sn)中的In、Zn、Sn之較佳的比(原子%比)為In：Zn：Sn=1：2：1。
構成本發明之氧化物半導體層之第1氧化物半導體層的厚度並未特別限定，但是若第1氧化物半導體層的厚度 過薄，會有在基板面內的特性(移動率、S值、Vth 等TFT特性)發生不均之虞，因此以10nm以上為佳，較佳為30nm以上。另一方面，若第1氧化物半導體層的厚度過厚，會有成膜耗費時間而使生產成本增加的情形，因此以200nm以下為佳，更佳為80nm以下。
此外，第2氧化物半導體層的厚度亦未特別限定，但是若第2氧化物半導體層的厚度過薄，會有形成上述第2氧化物半導體層的效果未充分發揮的情形，因此以0.5nm以上為佳，更佳為1nm以上。另一方面，若第2氧化物半導體層的厚度過厚，會有移動率降低之虞，因此以10nm以下為佳，更佳為5nm以下。
以上說明本發明所使用的氧化物半導體層。
上述第1氧化物半導體層與第2氧化物半導體層係以利用濺鍍法而使用濺鍍靶(以下有時稱為「靶材」)來進行成膜為佳。藉由濺鍍法，可輕易地形成成分或膜厚的膜面內均一性優異的薄膜。此外，亦可藉由塗佈法等化學成膜法來形成氧化物。
以濺鍍法所使用的靶材而言，包含前述元素，以使用與所希望的氧化物為相同組成的濺鍍靶為佳，藉此，組成偏離少，而可形成所希望成分組成的薄膜。具體而言，以將第1氧化物半導體層進行成膜的靶材而言，使用包含選自由In、Ga、Zn及Sn所成群組之至少一種元素的氧化物靶材。
此外，以將第2氧化物半導體層進行成膜的靶材而言 ，可使用包含：選自由In、Ga、Zn及Sn所成群組之至少一種元素(X群元素)、及選自由Al、Si、Ti、Hf、Ta、Ge、W及Ni所成Y群的至少一種元素(Y群元素)的氧化物靶材。尤其，較佳為Y群的元素為選自由Si、Hf、及Ni所成群組之至少一種。
第1氧化物半導體層與第2氧化物半導體層進行濺鍍成膜時，較佳為在保持真空狀態下連續成膜。若在將第1氧化物半導體層與第2氧化物半導體層進行成膜時暴露在大氣中，空氣中的水分或有機成分會附著在薄膜表面，而形成污染(品質不良)的原因之故。
此外，第2氧化物半導體層係可使用在形成第1氧化物半導體層時所使用的濺鍍靶。亦即，亦可將形成第1氧化物半導體層時所使用的濺鍍靶與Y群元素的濺鍍靶同時濺鍍(例如藉由覆晶所為的共濺鍍)，來形成第2氧化物半導體層。如上所示，藉由利用第1氧化物半導體層所使用的濺鍍靶，可將第2氧化物半導體層所包含之X群元素的種類及各元素間的比率，形成為與第1氧化物半導體層所包含之Z群元素的種類、及各元素間的比率為相同。
上述靶材係可藉由例如粉末燒結法來製造。
在使用上述靶材來進行濺鍍時，較佳為將基板溫度設為室溫，適當控制氧添加量來進行。氧添加量若按照濺鍍裝置的構成或靶材組成等來適當控制即可，較佳為以大約半導體的載體濃度成為1015 ~1016 cm-3 的方式添加氧量為 佳。
此外，當將上述氧化物設為TFT之半導體層時之氧化物半導體層之較佳的密度為5.8g/cm3 以上(後述)，但是為了將如上所示之氧化物進行成膜，較佳為適當控制濺鍍成膜時的氣體壓力、對濺鍍靶的投入功率、T-S間距離(濺鍍靶與基板的距離)、基板溫度等。例如若減低成膜時的氣體壓力時，濺鍍原子彼此的散射會消失而可形成細緻(高密度)的膜，因此成膜時的全氣體壓力係以濺鍍放電呈安定的程度為愈低愈好，以控制在大約0.5~5mTorr的範圍內為佳，以1~3mTorr的範圍內為較佳。此外，投入功率愈高愈好，建議以大約DC或RF設定為2.0W/cm2 以上。成膜時的基板溫度亦愈高愈好，建議控制在大約室溫~200℃的範圍內。
本發明之配線構造若具備有上述氧化物半導體層(第1氧化物半導體層與第2氧化物半導體層的層積構造)即可，包括閘極絕緣膜，關於其他構成，並未特別限定。例如本發明之配線構造係可適於使用在TFT。TFT係在基板上至少具有閘極電極、閘極絕緣膜、上述氧化物半導體層、源極電極、汲極電極即可，其構成若為通常所使用者，則未特別限定。
在此，較佳為上述氧化物半導體層(層積構造)的密度為5.8g/cm3 以上。若氧化物半導體層的密度變高，膜中的缺陷會減少而使膜質提升，而且原子間距離會變小，因此TFT元件的場效移動率會大幅增加，電傳導性亦變 高，對於對光照射的應力的安定性會提升。上述氧化物半導體層的密度愈高愈好，較佳為5.9g/cm3 以上，更佳為6.0g/cm3 以上。其中，氧化物半導體層的密度係藉由後述實施例所記載的方法來進行測定者。
其中，上述密度意指氧化物半導體層全體的密度(亦即，第1氧化物半導體層與第2氧化物半導體層的層積構造的密度)，但是在該氧化物半導體層進行成膜時，第1及第2氧化物半導體層的密度不一定必須形成為相同程度，例如亦可使與閘極絕緣膜相接的第2氧化物半導體層的密度比第1氧化物半導體層的密度為更高。藉此減低閘極絕緣膜與氧化物半導體層的界面的缺陷準位密度，因此尤其對光應力的安定性會更加提升。當然，亦可使第1及第2氧化物半導體層的密度提高為相同程度，提高輸送多數電子的第1氧化物半導體層的密度，藉此尤其場效移動率會更加提升。
以下一面參照第3圖，一面說明上述TFT之製造方法之實施形態。第3圖及以下之製造方法係顯示本發明之較佳實施形態之一例，並非主旨為限定於此。例如在第3圖中係顯示底部閘極型構造的TFT，但是並非限定於此，亦可為在氧化物半導體層之上依序具備有閘極絕緣膜與閘極電極的頂部閘極型TFT。在頂部閘極型TFT中，亦若使第2氧化物半導體層介在於第1氧化物半導體層與閘極絕緣膜之間即可。
如第3圖所示，在基板1上形成有閘極電極2及閘極 絕緣膜3，在其上形成有第2氧化物半導體層4’、第1氧化物半導體層4。在第1氧化物半導體層4上係形成有源極/汲極電極5，在其上形成有保護膜(絕緣膜)6，透過接觸孔7將透明導電膜8與汲極電極5作電性連接。
在基板1上形成閘極電極2及閘極絕緣膜3的方法並未特別限定，可採用通常所使用的方法。此外，閘極電極2及閘極絕緣膜3的種類亦未特別限定，可使用通用者。例如以閘極電極2而言，可較佳使用電阻率低的Al或Cu的金屬、該等合金。此外，以閘極絕緣膜3而言，具代表性例示有氧化矽膜、氮化矽膜、氮氧化矽膜等。此外，亦可使用Al2 O3 或Y2 O3 等氧化物、或將該等層積者。
接著形成氧化物半導體層(第2氧化物半導體層4’與第1氧化物半導體層4)。第2氧化物半導體層4’係可藉由使用與構成第2氧化物半導體層的X群元素與Y群元素為相同組成的濺鍍靶的DC濺鍍法或RF濺鍍法來進行成膜，或者亦可藉由在X群元素的靶材上積載Y群元素的晶片的共濺鍍法來進行成膜。
同樣地，第1氧化物半導體層4亦可藉由使用相同組成的濺鍍靶的DC濺鍍法或RF濺鍍法來進行成膜。較佳為將第2氧化物半導體層4’與第1氧化物半導體層4依序以真空一環來進行連續成膜。
在將第1氧化物半導體層4進行濕式蝕刻後進行圖案化。在圖案化瞬後，較佳為進行熱處理(預退火)，俾以改善第1氧化物半導體層4的膜質，藉此，電晶體特性的 ON電流及場效移動率會上升，且電晶體性能會提升。以預退火條件而言，列舉如溫度：約250~400℃、時間：約10分鐘~1小時等。
在預退火之後，亦可形成蝕刻阻止層9。蝕刻阻止層9一般係使用SiO2 等絕緣膜。亦可未形成蝕刻阻止層9而形成源極/汲極電極5，但是在對源極/汲極電極施行蝕刻時，氧化物半導體層受到損害而有電晶體特性降低之虞，因此在如上所示之情形下，以形成蝕刻阻止層9為宜。
但是，依製造方法，亦會有在進行蝕刻時即使未設有蝕刻阻止層亦不會對氧化物半導體層造成損害的情形，因此視需要來形成蝕刻阻止層即可。例如藉由剝離法來將源極/汲極電極進行加工時，由於不會對半導體層造成損害，因此不需要蝕刻阻止層。
源極/汲極電極5的種類並未特別限定，可使用通用者。例如可與閘極電極同樣地使用Al或Cu等金屬或合金，亦可如後述實施例般使用純Ti。電極的形成係廣泛使用濺鍍法。
之後，在源極/汲極電極5之上，藉由CVD(Chemical Vapor Deposition)法將保護膜6成膜。藉由CVD法所致的保護膜6係使用SiO2 或SiN、SiON等。此外，亦可使用濺鍍法來形成保護膜6。半導體層的表面係因CVD所造成的電漿損害而容易導通化(被推測為恐怕生成在第1氧化物半導體表面的氧缺陷會成為電子供體之故)，因此在後述實施例中，係在保護膜6成膜前進行 N2 O電漿照射。N2 O電漿的照射條件係採用下述文獻所記載的條件。
J.Park等，Appl.Phys.Lett.，1993，053505(2008)
接著，根據常法，透過接觸孔7而將透明導電膜8與汲極電極5作電性連接。透明導電膜及汲極電極的種類並未特別限定，可使用通常使用者。以汲極電極而言，可使用例如由前述之源極/汲極電極所例示者。
[實施例]
以下列舉實施例，更加具體說明本發明，惟本發明並非受到下述實施例所限制，亦可在適於前後述之主旨的範圍內施加變更來予以實施，該等均包含在本發明之技術範圍內。
(實驗1)
根據前述方法，製作第1圖所示之薄膜電晶體(TFT)，評估保護膜(絕緣膜)6形成後的TFT特性(在本實驗中並未形成有蝕刻阻止層9)。
首先，在玻璃基板1(Corning公司製EAGLE 2000，直徑100mm×厚度0.7mm)上，依序成膜Ti薄膜100nm作為閘極電極2，及成膜SiO2 (200nm)作為閘極絕緣膜3。閘極電極2係使用純Ti的濺鍍靶，藉由DC濺鍍法，以成膜溫度：室溫、成膜功率：300W、載體氣體：Ar、氣體壓力：2mTorr進行成膜。此外，閘極絕緣膜3係使 用電漿CVD法，以載體氣體：SiH4 與N2 O的混合氣體、成膜功率：100W、成膜溫度：300℃進行成膜。
接著，將後述各種組成及構造的氧化物半導體層，使用具有與氧化物半導體層的組成相對應的組成的濺鍍靶，藉由下述條件的濺鍍法來進行成膜。以氧化物半導體層而言，製作出由第1氧化物半導體層4與第2氧化物半導體層4’所構成的本發明之半導體層(實施例1)。此外，製作出將習知的氧化物半導體層4(IGZO)成膜者(比較例1)作為比較例(第2氧化物半導體層4’並未形成)。
基板溫度：室溫
氣體壓力：5mTorr
氧分壓：100×O2 /(Ar+O2 )=2%
實施例1的氧化物半導體層係由作為第1氧化物半導體層4的IGZO、及作為第2氧化物半導體層4’之含有Y群元素的IGZO所構成的層積體。首先，在閘極絕緣膜3之上形成第2氧化物半導體層4’。具體而言，在作為X群元素的IGZO(原子比In：Ga：Zn=2：2：1)的濺鍍靶之上使用裝設有Si晶片作為Y群元素的靶材，使用Co-Sputter法，成膜在閘極絕緣膜3上(膜厚：5nm，Si含量係相對構成除了氧以外的第2氧化物半導體層4’的全金屬(In、Ga、Zn、Si)的合計含量為3原子%)。此外在其上，使用IGZO(原子比In：Ga：Zn=2：2：1)的濺鍍靶作為第1氧化物半導體層4，使用DC濺鍍法來進行 成膜(膜厚50nm)。
此時，由第2氧化物半導體層4’的成膜，第1氧化物半導體層4的成膜係在途中將腔室未進行大氣開放，而連續性進行成膜。
如上所示所得之氧化物半導體層中的金屬元素的各含量係藉由XPS(X-ray Photoelectron Spectroscopy)法來進行分析。詳言之，在將由最表面至5nm左右深度為止的範圍以Ar離子進行濺鍍後，以下述條件進行分析(其中，以XPS法進行測定的半導體層係使用在Si基板上將與第1及第2半導體層為相同組成的薄膜分別成膜50nm的試料。)
X線源：Al K α
X線輸出：350W
光電子取出角：20°
如上所述在將氧化物半導體層成膜後，藉由光微影及濕式蝕刻來進行圖案化。以濕式蝕刻液而言，係使用關東科學製「ITO-07N」。在本實施例中，針對已進行實驗的所有半導體層，確認出並沒有因濕式蝕刻所造成的殘渣，可適當進行蝕刻。
在將半導體層圖案化後，為了使膜質提升而進行預退火處理。預退火係在大氣環境下以350℃進行1小時。
接著，使用純Ti，藉由剝離法形成源極/汲極電極5。具體而言，在使用光阻來進行圖案化後，藉由DC濺鍍 法將Ti薄膜成膜(膜厚為100nm)。源極/汲極電極用Ti薄膜的成膜方法係與前述閘極電極2的情形相同。接著，在丙酮液中放在超音波洗淨器去除不需要的光阻，將TFT的通道長形成為10μm，通道寬形成為200μm。
如上所示形成源極/汲極電極5後，在其上形成保護膜6。以保護膜6而言，使用SiO2 (膜厚200nm)與SiN(膜厚200nm)的層積膜(合計膜厚400nm)。上述SiO2 及SiN的形成係使用Samco公司製「PD-220NL」，使用電漿CVD法來進行。在本實施例中，係在藉由N2 O氣體進行電漿處理之後，依序形成SiO2 膜、及SiN膜。在形成SiO2 膜時，係使用N2 O及SiH4 的混合氣體，在形成SiN膜時，係使用SiH4 、N2 、NH3 的混合氣體。任何情形均將成膜功率設為100W、成膜溫度設為150℃。
接著藉由光微影及乾式蝕刻，在保護膜6形成供電晶體特性評估用針探之用的接觸孔7。接著，使用DC濺鍍法，以載體氣體：氬及氧氣的混合氣體、成膜功率：200W、氣體壓力：5mTorr，將ITO膜(膜厚80nm)成膜作為透明導電膜8，製作第1圖的TFT，進行後述試驗。
(比較例1)
藉由濺鍍法，將非晶質IGZO的氧化物半導體層4(原子比In：Ga：Zn=2：2：1，膜厚50nm：單層)成膜作為上述氧化物半導體層(第2氧化物半導體層4’並未成膜)，按照上述製法製作TFT而形成為比較例1。
針對如上所示所得之各TFT，如以下所示，測定出(1)電晶體特性(汲極電流-閘極電壓特性、Id-Vg特性)、(2)臨限值電壓、(3)S值、及(4)場效移動率。
(1)電晶體特性的測定
電晶體特性的測定係使用National Instruments公司製「4156C」的半導體參數分析儀。詳細測定條件如以下所示。
源極電壓：0V
汲極電壓：10V
閘極電壓：-30~30V(測定間隔：0.25V)
(2)臨限值電壓(Vth )
臨限值電壓，若概略言之，係指電晶體由關斷狀態(汲極電流低的狀態)移至導通狀態(汲極電流高的狀態)時的閘極電壓的值。在本實施例中，係將汲極電流在ON電流與OFF電流之間的1nA附近時的電壓定義為臨限值電壓，且測定出每個各TFT的臨限值電壓。
(3)S值
S值係使汲極電流增加一位數所需的閘極電壓的最小值，表示愈低愈為良好的特性。具體而言，將S值為0.60V/decade以下時評估為合格。
(4)場效移動率μ
場效移動率μ係由TFT特性，在Vg >Vd -Vth 的線形領域導出。在線形領域中，將Vg 、Vd 分別設為閘極電壓、汲極電壓，將Id 設為汲極電流，將L、W分別設為TFT元件的通道長、通道寬，將Ci 設為閘極絕緣膜的靜電電容，將μFE 設為場效移動率。μFE 係由下式所導出。在本實施例中係由滿足線形領域的閘極電壓附近的汲極電流-閘極電壓特性(Id -Vg 特性)的斜率來導出場效移動率μ。將後述應力試驗實施後的場效移動率記載於表中。
(應力耐性的評估)
在本實施例中係進行一面對閘極電極2施加負偏壓一面照射光的應力施加試驗。應力施加條件如以下所示。
．閘極電壓：-20V
．基板溫度：60℃
．應力施加時間：1小時
．光強度：0.1μW/cm2
．峰值波長：400nm
針對所製作的TFT元件，實施應力試驗。
在第4A圖與第4B圖中顯示電晶體特性。可知在第 4A圖中顯示比較例1的TFT的電晶體特性，但是若使閘極電壓由-30V增加至30V時，在0V附近，汲極電流開始增加，而呈現切換特性。由電晶體特性所測定出的參數係臨限值電壓Vth 為1V，S值為0.43V/decade，移動率μ為11cm2 /Vs左右，作為薄膜電晶體呈現出良好的特性。
在第4B圖中顯示實施例1的TFT的電晶體特性，但是可知與比較例同樣地，汲極電流在0V附近開始增加而呈現切換特性。此外，由電晶體特性所導出的參數係臨限值電壓Vth 為-1V、S值為0.35V/decade、移動率μ為14.3cm2 /Vs。
由第4A圖與第4B圖的電晶體特性，可知如下情形。若設置本發明之第1氧化物半導體層4與第2氧化物半導體層4’的層積體作為氧化物半導體層時(實施例1)，電晶體特性的上升變得較為急遽，S值會提升(降低)。此外，針對ON電流(Vg=30V時的汲極電流)，確認出若沒有第2氧化物半導體層時，為5.0×10-4 A，相對於此，若設有第2氧化物半導體層時，係增加至1.0×10-3 A，因此若設置第2氧化物半導體層時，移動率(場效移動率μ)亦上升而特性會提升。在IGZO(第1氧化物半導體層4)與閘極絕緣膜3的界面，設置含有在半導體中與不安定的氧安定鍵結的Si般的元素(Y群元素)的第2氧化物半導體層4’，藉此推測出界面的缺陷準位會減低，移動率會增加、S值會降低。
接著顯示使用上述實施例1與比較例1的TFT元件 ，實施施加光照射與負偏壓的應力試驗的結果。
第5圖係顯示TFT的臨限值電壓的變化量△Vth 與應力施加時間的關係。若觀看比較例1，臨限值電壓Vth 連同應力施加時間一起朝向負側移位，1小時的臨限值電壓變化量△Vth 為-6.2V。此係基於藉由光照射所生成的電洞會因施加偏壓而被蓄積在閘極絕緣膜與半導體界面，因此臨限值電壓作移位者。
另一方面，在實施例1中，TFT的臨限值電壓變化量△Vth 若與比較例1相比較，Vth 的變化較小，1小時△Vth 為1.5V。
由該等結果確認出如實施例1所示若採用本發明所規定的氧化物半導體層的構成(第1氧化物半導體層與第2氧化物半導體層(形成在閘極絕緣膜與第1氧化物半導體層之間))，具有抑制因光與負偏壓的應力施加所致的TFT特性變動的效果。此被推測為藉由使添加有Si(Y群元素)的第2氧化物半導體層介在於閘極絕緣膜界面，使閘極絕緣膜與氧化物半導體的界面的結合安定，形成為不易形成缺陷的狀態。
(實驗2)
變更本發明之氧化物半導體層(藉由第1氧化物半導體層(IGZO)與第2氧化物半導體層(IGZO+Y群元素)所致的層積體)中構成第2氧化物半導體層的Y群元素的種類，與上述實驗1同樣地製作各種TFT。其中，第 1氧化物半導體層與第2氧化物半導體層的IGZO(Z群元素、及X群元素)的組成係設為In：Ga：Zn=2：2：1。此外，將第1氧化物半導體層的膜厚設為50nm、第2氧化物半導體層的膜厚設為5nm，使用DC濺鍍法來連續成膜。在表1中顯示進行TFT特性的測定與應力試驗的結果。
在表1中，以上述比較例1(習知的IGZO單層，表1的No.1)藉由應力試驗所致的臨限值電壓變化量△Vth =-6.2V(1小時)為基準，將試驗結果的△Vth 的絕對值小於此(未達6.2V)者評估為合格，等於或大於此的情形(6.2V以上)則評估為不合格。此外，關於移動率(場效移動率μ)，將移動率為比較例1的80%以上(8.8cm2 /Vs以上)的情形評估為合格，低於此的情形(<8.8cm2 /Vs)評估為不合格(表中記載為移動率(cm2 /Vs))。此外，關於S值，係將0.60V/decade以下的情形評估為合格，大於此的情形(>0.60V/decade)評估為不合格。在表1的最右欄設置「判定(綜合判定)」的欄位，將上述結果全部合格者判定為「○」，任一者為不合格者判定為「×」。
由表1可如以下所示進行考察。
首先，No.2~4係以本發明之較佳範圍含有Si作為Y群元素之例，所有特性為良好(判定的欄位=○)。相對於此，Si量超過本發明之較佳上限的No.5係移動率降低、S值增加。
同樣地，No.6~8係以本發明之較佳範圍含有Hf作為Y群元素之例，所有特性為良好(判定的欄位=○)。 相對於此，Hf量超過本發明之較佳上限的No.9係移動率降低、S值增加。
同樣地，No.10~12係以本發明之較佳範圍含有Ni作為Y群元素之例，所有特性為良好(判定的欄位=○)。相對於此，Ni量超過本發明之較佳上限的No.13係移動率降低、S值增加。
此外，No.14~18分別為以本發明之較佳範圍含有Al、Ti、Ta、Ge、W作為Y群元素之例，所有特性為良好(判定的欄位=○)。
由上述實驗結果實證出即使在使用Si以外之Y群元素時，亦若以本發明之較佳範圍含有該Y群元素，即可得兼具所有所希望特性的TFT。
另一方面，No.19及20均為使用本發明所規定的Y群元素以外的元素之例。在No.19(Mn添加例)及No.20(Cu添加例)中由於未呈現切換特性，因此並未測定移動率、S值、及Vth V變化量(各特性的欄位係記載為「-」)。
(實驗3)
接著為了調查移動率(cm2 /Vs)與第2氧化物半導體層的膜厚的關係，與上述實驗1同樣地製作由第1氧化物半導體層(IGZO：50nm)與第2氧化物半導體層(IGZO(X群元素)與2.4原子% Si(Y群元素))所構成的半導體層，來調查TFT特性。此時，第2氧化物半導 體層的膜厚係在0.5~10nm之間改變。
如第6圖所示，可知第2氧化物半導體層的膜厚愈薄，移動率愈高。由該結果可知，若第2氧化物半導體層的膜厚為10nm，即已足夠，而且藉由添加Y群元素所致的缺陷密度減低效果即使依膜厚，亦受到一定程度影響。
其中，添加Si的氧化物係亦良好進行濕式蝕刻加工，因此被推測為非晶質構造。
若綜合酌量以上實驗1~3的結果，實證出添加適量Y群元素，此外將Y群元素與X群元素的比控制在較佳範圍，藉此在保護膜成膜後亦可得高移動率，可得基板面內不均較少的良好TFT。
(實驗4)
在此，以基礎實驗而言，調查濺鍍成膜時的氣體壓力對構成氧化物半導體層的第1或第2氧化物半導體層(單層)的密度所造成的影響。本實驗中，與本發明相對應的層積構造(第1氧化物半導體層及第2氧化物半導體層)的氧化物半導體層並未成膜。
詳言之，使用表2記載的各種組成的氧化物，利用以下方法來測定出將濺鍍成膜時的氣體壓力控制為1mTorr、3mTorr、或5mTorr而得的氧化物膜(膜厚100nm)的密度。表2中的組成比為原子比，No.1~3係與第1氧化物半導體層相對應，No.4及5係與第2氧化物半導體層相對應。在No.4及5中，「5.0at% Si」意指相對構成除 了氧以外的第2氧化物半導體層的全金屬(In、Ga、Zn、Si)的合計含量為5原子%。
(氧化物膜的密度的測定)
氧化物膜的密度係使用XRR(X線反射率法)來進行測定。詳細測定條件如以下所示。
．分析裝置：(株)Rigaku公司製水平型X線繞射裝置SmartLab
．靶材：Cu(線源：K α線)
．靶材輸出：45kV-200mA
．膜密度測定用試料的製作
使用在玻璃基板上以下述濺鍍條件成膜各組成之氧化物(膜厚100nm)後，將前述實驗1的TFT製造過程中的預退火處理進行模擬，來施行與該預退火處理相同的熱處理者。
濺鍍氣體壓力：1mTorr、3mTorr或5mTorr
氧分壓：100×O2 /(Ar+O2 )=2%
成膜功率密度：DC2.55W/cm2
熱處理：在大氣環境下以350℃、1小時
將該等結果併記在表2。
由表2可知，無關於氧化物膜的組成，若將成膜時的氣體壓力由5mTorr降低至1mTorr時，氧化物膜的密度即會增加。此係被推測為藉由使濺鍍成膜時的氣體壓力降低，來抑制所被濺鍍的原子(分子)的散射，可得缺陷少的高密度的膜之故。成膜時的氣體壓力愈低，散射次數會減少，但是相反地，若氣體壓力過低，濺鍍時的放電會變得不安定，因此實際上以一面考慮該等平衡，一面適當調查成膜時的氣體壓力為佳。
其中，在上述實驗中，係超過第2層之較佳的膜厚的上限(10nm)來進行實驗，但是由於膜密度的測定在原理上不會受到膜厚影響，因此與上述同樣的實驗結果在將第2層的膜厚控制在本發明之較佳範圍的情形下亦可得。
(實驗5)
根據上述實驗4的結果，在此調查濺鍍成膜時的氣體壓力對氧化物半導體層(第1氧化物半導體層與第2氧化物半導體層的層積構造)的密度所造成的影響。本實驗所 使用的氧化物半導體層的詳細組成係如表3的No.1~3所示，組成均相同。第1氧化物半導體層與第2氧化物半導體層的IGZO(Z群元素、及X群元素)的組成係設為In：Ga：Zn=2：2：1。
詳言之，在前述實驗1中，除了使以濺鍍法將表3所示之No.1~3的氧化物半導體層(第1氧化物半導體層及第2氧化物半導體層)成膜時的氣體壓力分別如表3之記載所示改變以外，係與上述實驗1同樣地製作第1圖的TFT。關於如上所示所得之TFT，與上述實驗4同樣地測定各氧化物半導體層的密度，並且與上述實驗1同樣地測定應力試驗前的場效移動率及S值、以及應力試驗(光照射+施加負偏壓)前後的臨限值電壓的變化量(Vth 變化量)。
將該等結果併記在表3。
由表3可得若使濺鍍成膜時的氣體壓力由5mTorr降低至1mTorr時，TFT的場效移動率會提升、S值亦降低 、臨限值電壓的變化量(Vth 變化量)亦變小等良好的結果。此係由於藉由提高氧化物半導體層的密度，該半導體層中的缺陷減少、膜質提升之故。
詳言之，若與如No.2般僅降低第2氧化物半導體層成膜時的氣體壓力的情形、及如No.3般同時降低第1及第2氧化物半導體層成膜時的氣體壓力的情形相比，相較於No.2，No.3可得移動率更加提升、S值更加降低、Vth 變化量更加減小等更為優異的特性。因此，為了確保更為優異的特性，將第1及第2氧化物半導體層的密度雙方高密度化乃最有效果。
與上述同樣的結果(藉由氧化物半導體層的高密度化所致的TFT特性的提升)並非限定於表3所示組成的氧化物半導體層，被推測為在使用滿足本發明之要件的其他氧化物半導體層時亦同樣地可發揮者。
(實驗6)
在上述中，以構成氧化物半導體層的X群元素及Z群元素而言，係使用In：Ga：Zn的原子比為2：2：1的IGZO作為基質來進行實驗，但是本發明並非限定於此，調查出即使例如在使用In：Ga：Zn的原子比為約1：1：1者的情形下，滿足本發明之要件者係可得良好的特性。
具體而言，以獲得表4所記載的No.2~4的層積體的方式，在In：Ga：Zn(原子比)≒1：1：1的濺鍍靶上，使用裝設有Si晶片、Hf晶片、Ni晶片作為Y群元素的靶 材來將第2氧化物半導體層進行成膜，而且使用In：Ga：Zn(原子比)≒1：1：1的濺鍍靶來將第1氧化物半導體層進行成膜，除此之外係與前述實驗1同樣地製作TFT。此外，為供比較，製作出不具有第2氧化物半導體層者(No.1)。關於該等TFT，與前述實驗2同樣地測定各種特性。
將該等結果記載於表4。
在表4中，將藉由No.1的比較例(習知的IGZO單層)的應力試驗所得的臨限值電壓變化量△Vth =-5.8V(1小時)作為基準，將試驗結果的△Vth 的絕對值小於此(未達5.8V)者評估為合格，將等於或大於此者(5.8V以上)評估為不合格。此外，關於移動率(場效移動率μ)，將移動率為上述比較例的80%以上(10.8cm2 /Vs以上)的情形評估為合格，將低於此的情形(<10.8cm2 /Vs)評估為不合格。此外，關於S值，將0.60V/decade以下的情形評估為合格，將大於此的情形(>0.60V/decade)評估為不合格。在表4的最右欄設置「判定(綜合判定)」的欄位，將上述結果全部合格者判定為「○」，任一者有不合格者即判定為「×」。
由表4，在第2氧化物半導體層中，以Y群元素而言，分別在本發明之較佳範圍含有Si、Hf、Ni的No.2~4係所有特性均良好(判定的欄位=○)。
由上述結果確認出，藉由本發明，無關於構成氧化物半導體層的IGZO的組成，均可得良好的特性。
其中，在上述實驗中，係以IGZO為基質作為氧化物半導體層來進行實驗，惟本發明並非限定於此，構成氧化物半導體層的X群元素及Z群元素若為本發明中所規定者即可。例如，亦可將含有Zn及Sn作為X群元素及Z群元素的Zn-Sn-O的氧化物、或含有In、Zn、及Sn作為X群元素及Z群元素的In-Zn-Sn-O的氧化物等作為基質來使用，滿足本發明之要件者，藉由實驗確認出無關於該氧化物的組成，均可得良好的特性。
1‧‧‧基板
2‧‧‧閘極電極
3‧‧‧閘極絕緣膜
4‧‧‧氧化物半導體層(第1氧化物半導體層)
4’‧‧‧氧化物半導體層(第2氧化物半導體層)
5‧‧‧源極/汲極電極
6‧‧‧保護膜(絕緣膜)
7‧‧‧接觸孔
8‧‧‧透明導電膜
9‧‧‧蝕刻阻止層
第1圖係用以說明具備有第1氧化物半導體層與第2氧化物半導體層的層積體作為本發明所使用的氧化物半導體層的薄膜電晶體的概略剖面圖。
第2圖係顯示呈現非晶質相的IGZO的構成圖。
第3圖係用以說明具備有第1氧化物半導體層與第2氧化物半導體層的層積體作為本發明所使用的氧化物半導體層的薄膜電晶體的其他概略剖面圖。
第4A圖係顯示使用IGZO作為氧化物半導體層的比較例1中施加應力前後的TFT特性圖。
第4B圖係顯示使用第1氧化物半導體層(IGZO)與第2氧化物半導體層(IGZO+Si)的層積構造作為氧化物半導體層的實施例1中施加應力前後的TFT特性圖。
第5圖係顯示關於實施例1與比較例1，應力施加時間與臨限值電壓的變化量(△Vth )的關係圖。
第6圖係顯示構成氧化物半導體層的第2氧化物半導體層的膜厚與移動率(cm2 /Vs)的關係圖。
1‧‧‧基板
2‧‧‧閘極電極
3‧‧‧閘極絕緣膜
4‧‧‧氧化物半導體層(第1氧化物半導體層)
4’‧‧‧氧化物半導體層(第2氧化物半導體層)
5‧‧‧源極/汲極電極
6‧‧‧保護膜(絕緣膜)
7‧‧‧接觸孔
8‧‧‧透明導電膜

Claims (8)

  1. 一種配線構造，其係在基板上至少具有閘極絕緣膜、及氧化物半導體層的配線構造，其特徵為：前述氧化物半導體層係具有：由選自由In、Ga、Zn及Sn所成群組之至少一種元素(Z群元素)所構成的第1氧化物半導體層作為活性層；以及包含選自由In、Ga、Zn及Sn所成群組之至少一種元素(X群元素)、及選自由Al、Si、Ti、Hf、Ta、Ge、W及Ni所成群組之至少一種元素(Y群元素)的第2氧化物半導體層的層積體，並且，若前述Y群元素不含有Al時，構成前述第2氧化物半導體層之Y群元素的合計含量對全金屬的合計含量為0.5~8.0原子%，若前述Y群元素含有Al時，構成前述第2氧化物半導體層之Y群元素的合計含量對全金屬的合計含量為0.5~3.0原子%，並且，前述第2氧化物半導體層係形成在前述第1氧化物半導體層與前述閘極絕緣膜之間。
  2. 如申請專利範圍第1項之配線構造，其中，前述第2氧化物半導體層的厚度為0.5~10nm。
  3. 如申請專利範圍第1項之配線構造，其中，前述第2氧化物半導體層所包含之X群元素的種類及各元素間的比率係與前述第1氧化物半導體層所包含之Z群元素的 種類及各元素間的比率相同。
  4. 如申請專利範圍第1項之配線構造，其中，前述第1氧化物半導體層的厚度為10~200nm。
  5. 如申請專利範圍第1項之配線構造，其中，前述第2氧化物半導體層所包含之Y群元素為選自由Si、Hf、及Ni所成群組之至少一種。
  6. 如申請專利範圍第1項之配線構造，其中，前述氧化物半導體層的密度為5.8g/cm3 以上。
  7. 一種濺鍍靶，其係用以形成如申請專利範圍第1項至第6項中任一項之第2氧化物半導體層的濺鍍靶，其特徵為包含：選自由In、Ga、Zn及Sn所成群組之至少一種元素(X群元素)；及選自由Al、Si、Ti、Hf、Ta、Ge、W及Ni所成群組之至少一種元素(Y群元素)，若前述Y群元素不含有Al時，濺鍍靶所含有之Y群元素的合計含量對全金屬的合計含量為0.5~8.0原子%，若前述Y群元素含有Al時，濺鍍靶所含有之Y群元素的合計含量對全金屬的合計含量為0.5~3.0原子%。
  8. 如申請專利範圍第7項之濺鍍靶，其中，Y群元素為選自由Si、Hf、及Ni所成群組之至少一種。
TW100144414A 2010-12-02 2011-12-02 Wiring construction and sputtering target TWI508227B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010269518 2010-12-02
JP2011090445 2011-04-14

Publications (2)

Publication Number Publication Date
TW201248783A TW201248783A (en) 2012-12-01
TWI508227B true TWI508227B (zh) 2015-11-11

Family

ID=46171971

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100144414A TWI508227B (zh) 2010-12-02 2011-12-02 Wiring construction and sputtering target

Country Status (6)

Country Link
US (1) US9184298B2 (zh)
JP (1) JP5723262B2 (zh)
KR (1) KR101536491B1 (zh)
CN (1) CN103238217B (zh)
TW (1) TWI508227B (zh)
WO (1) WO2012074046A1 (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124446A (ja) * 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012033854A (ja) 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5718072B2 (ja) 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5651095B2 (ja) 2010-11-16 2015-01-07 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP5723262B2 (ja) 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
WO2013047629A1 (en) 2011-09-29 2013-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103843146B (zh) * 2011-09-29 2016-03-16 株式会社半导体能源研究所 半导体器件
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
KR20130111874A (ko) * 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
KR101621644B1 (ko) 2012-05-09 2016-05-16 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 및 표시 장치
JP6068232B2 (ja) 2012-05-30 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
JP6002088B2 (ja) 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
CN104335353B (zh) 2012-06-06 2017-04-05 株式会社神户制钢所 薄膜晶体管
JP5983163B2 (ja) 2012-08-07 2016-08-31 日立金属株式会社 酸化物半導体ターゲットおよび酸化物半導体材料、並びにそれらを用いた半導体装置の製造方法
JP2014225626A (ja) 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP6134230B2 (ja) 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
KR102227591B1 (ko) * 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5997577B2 (ja) 2012-10-18 2016-09-28 オークマ株式会社 びびり振動抑制方法および工作機械
JP6284710B2 (ja) * 2012-10-18 2018-02-28 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP5722293B2 (ja) 2012-10-19 2015-05-20 株式会社神戸製鋼所 薄膜トランジスタ
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9246011B2 (en) * 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20230023050A (ko) 2012-12-28 2023-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI608523B (zh) * 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
WO2015052858A1 (ja) * 2013-10-10 2015-04-16 パナソニック株式会社 薄膜トランジスタ及びその製造方法
KR20150105527A (ko) 2014-03-06 2015-09-17 삼성디스플레이 주식회사 산화물 스퍼터링 타겟 및 이를 이용한 박막 트랜지스터
US20150318171A1 (en) * 2014-05-02 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide
TWI669761B (zh) * 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
JP2016054171A (ja) * 2014-09-02 2016-04-14 株式会社神戸製鋼所 薄膜トランジスタの酸化物半導体薄膜、薄膜トランジスタ、およびスパッタリングターゲット
JP5688179B1 (ja) * 2014-09-10 2015-03-25 Jx日鉱日石金属株式会社 酸化物焼結体、スパッタリングターゲット及び薄膜並びに酸化物焼結体の製造方法
JP6500202B2 (ja) * 2014-12-08 2019-04-17 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5735190B1 (ja) * 2015-01-22 2015-06-17 Jx日鉱日石金属株式会社 酸化物焼結体、スパッタリングターゲット及び酸化物薄膜
US10312373B2 (en) * 2015-11-17 2019-06-04 Ricoh Company, Ltd. Field-effect transistor (FET) having oxide insulating layer disposed on gate insulating film and between source and drain electrodes, and display element, display and system including said FET, and method of manufacturing said FET
JP6607013B2 (ja) 2015-12-08 2019-11-20 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JPWO2017125796A1 (ja) * 2016-01-18 2018-11-15 株式会社半導体エネルギー研究所 金属酸化物膜、半導体装置、及び表示装置
WO2017134495A1 (ja) 2016-02-05 2017-08-10 株式会社半導体エネルギー研究所 金属酸化物膜、半導体装置、及び半導体装置の作製方法
KR20170126398A (ko) * 2016-05-09 2017-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 갖는 표시 장치
US20170365451A1 (en) * 2016-06-17 2017-12-21 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus and method for forming semiconductor film using sputtering apparatus
JP6706638B2 (ja) * 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法
JP6661000B2 (ja) * 2018-06-07 2020-03-11 株式会社神戸製鋼所 記録層、光情報記録媒体及びスパッタリングターゲット
KR20200079894A (ko) 2018-12-26 2020-07-06 엘지디스플레이 주식회사 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법
US20220359759A1 (en) * 2021-05-05 2022-11-10 Intel Corporation Low defect, high mobility thin film transistors with in-situ doped metal oxide channel material

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030047785A1 (en) * 2001-09-10 2003-03-13 Masahi Kawasaki Thin film transistor and matrix display device
US20060244107A1 (en) * 2003-06-20 2006-11-02 Toshinori Sugihara Semiconductor device, manufacturing method, and electronic device
US20090211903A1 (en) * 2008-02-26 2009-08-27 Samsung Corning Precision Glass Co.,Ltd. Indium zinc oxide based sputtering target, method of manufacturing the same, and indium zinc oxide based thin film
US20090321731A1 (en) * 2008-06-30 2009-12-31 Samsung Mobile Display Co., Ltd. Thin film transistor, method of manufacturing the same and flat panel display device having the same
JP2010074061A (ja) * 2008-09-22 2010-04-02 Fujifilm Corp 薄膜電界効果型トランジスタ

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7929950B1 (en) 1996-12-16 2011-04-19 Ip Holdings, Inc. Dynamically configurable IP based wireless device and wireless networks
US6998070B2 (en) 2001-07-17 2006-02-14 Idemitsu Kosan Co., Ltd. Sputtering target and transparent conductive film
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US8524123B2 (en) 2005-09-01 2013-09-03 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive film and transparent electrode
JP4981283B2 (ja) 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
US8383019B2 (en) 2005-09-20 2013-02-26 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive film and transparent electrode
KR101314946B1 (ko) 2005-09-27 2013-10-04 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 투명 도전막 및 터치 패널용 투명 전극
JP5358891B2 (ja) 2006-08-11 2013-12-04 日立金属株式会社 酸化亜鉛焼結体の製造方法
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP2008277326A (ja) * 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP4578517B2 (ja) 2007-12-26 2010-11-10 Ｓｃｉｖａｘ株式会社 インプリント装置およびインプリント方法
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
KR101468591B1 (ko) * 2008-05-29 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5096250B2 (ja) * 2008-07-18 2012-12-12 出光興産株式会社 酸化物焼結体の製造方法、酸化物焼結体、スパッタリングタ−ゲット、酸化物薄膜、薄膜トランジスタの製造方法及び半導体装置
KR101468594B1 (ko) * 2008-07-31 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5307144B2 (ja) * 2008-08-27 2013-10-02 出光興産株式会社 電界効果型トランジスタ、その製造方法及びスパッタリングターゲット
JP2010070410A (ja) * 2008-09-17 2010-04-02 Idemitsu Kosan Co Ltd 酸化物焼結体の製造方法
WO2010032422A1 (ja) * 2008-09-19 2010-03-25 出光興産株式会社 酸化物焼結体及びスパッタリングターゲット
KR101034686B1 (ko) * 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
WO2010119952A1 (ja) * 2009-04-17 2010-10-21 株式会社ブリヂストン 薄膜トランジスタ、及び薄膜トランジスタの製造方法
US8558382B2 (en) 2009-07-27 2013-10-15 Kobe Steel, Ltd. Interconnection structure and display device including interconnection structure
WO2011013682A1 (ja) 2009-07-27 2011-02-03 株式会社神戸製鋼所 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP2012124446A (ja) 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012033854A (ja) 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5718072B2 (ja) 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012094853A (ja) 2010-09-30 2012-05-17 Kobe Steel Ltd 配線構造
JP2012119664A (ja) 2010-11-12 2012-06-21 Kobe Steel Ltd 配線構造
JP5651095B2 (ja) 2010-11-16 2015-01-07 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP5723262B2 (ja) 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030047785A1 (en) * 2001-09-10 2003-03-13 Masahi Kawasaki Thin film transistor and matrix display device
US20060244107A1 (en) * 2003-06-20 2006-11-02 Toshinori Sugihara Semiconductor device, manufacturing method, and electronic device
US20090211903A1 (en) * 2008-02-26 2009-08-27 Samsung Corning Precision Glass Co.,Ltd. Indium zinc oxide based sputtering target, method of manufacturing the same, and indium zinc oxide based thin film
US20090321731A1 (en) * 2008-06-30 2009-12-31 Samsung Mobile Display Co., Ltd. Thin film transistor, method of manufacturing the same and flat panel display device having the same
JP2010074061A (ja) * 2008-09-22 2010-04-02 Fujifilm Corp 薄膜電界効果型トランジスタ

Also Published As

Publication number Publication date
WO2012074046A1 (ja) 2012-06-07
JP5723262B2 (ja) 2015-05-27
CN103238217B (zh) 2016-11-09
TW201248783A (en) 2012-12-01
CN103238217A (zh) 2013-08-07
JP2012231114A (ja) 2012-11-22
KR20130102628A (ko) 2013-09-17
US9184298B2 (en) 2015-11-10
KR101536491B1 (ko) 2015-07-13
US20130248858A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
TWI508227B (zh) Wiring construction and sputtering target
TWI507554B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
JP6043244B2 (ja) 薄膜トランジスタ
TWI508303B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
TWI453292B (zh) Thin film transistors for semiconductor layers with oxide and sputtering targets, and thin film transistors
JP6002088B2 (ja) 薄膜トランジスタ
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
JP5718072B2 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
KR101621644B1 (ko) 박막 트랜지스터 및 표시 장치
TWI479576B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
TWI580055B (zh) An oxide for a semiconductor layer of a thin film transistor, a semiconductor layer of a thin film transistor having the aforementioned oxide, and a thin film transistor
TWI525838B (zh) Thin film transistor
JP5645737B2 (ja) 薄膜トランジスタ構造および表示装置
JP2013207100A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees