JP2010074061A - 薄膜電界効果型トランジスタ - Google Patents

Abstract

【課題】本発明の目的は、活性層にアモルファス酸化物半導体を用いたＴＦＴであって、駆動耐久性及び駆動安定性に優れたＴＦＴを提供することである。
【解決手段】基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有するＴＦＴであって、
１）前記活性層がアモルファス酸化物半導体層であり、該アモルファス酸化物半導体の金属成分中のＩｎ原子比率が７０％以上であり、Ｇａ原子比率が２５％以下、Ａｌ原子比率が２５％以下であり、
２）前記ゲート絶縁膜と前記活性層との間に第１界面層を有し、該第１界面層はアモルファス酸化物半導体層であり、該アモルファス酸化物半導体の金属成分中のＧａ原子比率が５％以上、又はＡｌ原子比率が５％以上であり、
３）前記第１界面層のアモルファス酸化物半導体のＧａ及びＡｌ原子比率が前記活性層のアモルファス酸化物半導体のＧａ及びＡｌ原子比率より高い。
【選択図】図１

Description

本発明は、活性層にアモルファス酸化物半導体を用いた薄膜電界効果型トランジスタに関する。

近年、液晶やエレクトロルミネッセンス（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）技術等の進歩により、平面薄型画像表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）が実用化されている。特に、電流を通じることによって励起され発光する薄膜材料を用いた有機電界発光素子（以後、「有機ＥＬ素子」と記載する場合がある）は、低電圧で高輝度の発光が得られるために、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶモニター、あるいは一般照明を含む広い分野で、デバイスの薄型化、軽量化、小型化、および省電力の効果などが期待されている。
これらＦＰＤは、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を活性層に用いる電界効果型薄膜トランジスタ（以後の説明で、Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、もしくはＴＦＴと記載する場合がある）のアクティブマトリクス回路により駆動されている。

一方、これらＦＰＤのより一層の薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の替わりに軽量で可撓性のある樹脂基板を用いる試みも行われている。
しかし、上述のシリコン薄膜を用いるトランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。
そこで、低温での成膜が可能なアモルファス酸化物、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物を半導体薄膜に用いるＴＦＴの開発が活発に行われている。アモルファス酸化物半導体を用いたＴＦＴは、室温成膜が可能であり、フイルム上に作製が可能であるので、フイルム（フレキシブル）ＴＦＴの活性層の材料として最近注目を浴びている。

例えば、活性層に薄層（１０ｎｍ）のアモルファスＩｎ−Ｚｎ−Ｏ（ＩＺＯと略記する）を使用したＴＦＴが開示されている（例えば、非特許文献１参照）。

例えば、活性層とゲート絶縁膜との間に、抵抗層として抵抗値が１０^１１Ω・ｃｍ以上であるアモルファス酸化物絶縁膜を配したＴＦＴを開示が開示されている（例えば、特許文献１参照）。抵抗層によりオフ電流及びゲートリーク電流が低減する効果が開示され、該機能を発現する上で、抵抗層の膜厚は、１ｎｍ以上２００ｎｍ以下とすることが開示されている（例えば、特許文献１参照）。

また、第１絶縁体と酸化物半導体を有する活性層及び第２絶縁体とをこの順に有する積層構造を備え、前記活性層の前記第１絶縁体との界面に位置する第１界面層と前記第２絶縁体との界面に位置する第２界面層を有し、該第１界面層と該第２界面層はバルクの前記活性層より酸素空孔密度が小さい薄膜デバイスが開示されている。該構成の実現は、活性層と第１絶縁体、第２絶縁体の成膜の間に、大気に曝すことなく酸化性処理を施すことによってなされていることからして、第１界面層と第２界面層の金属組成は、活性層と同一であって、酸素空孔密度のみに差があるものである。界面の酸素空孔密度を制御することによりドレイン電流のオン／オフ比が改善されることが開示されている（例えば、特許文献２参照）。

また、Ｉｎ_２Ｏ_３等の酸化物半導体層とＧａ_２Ｏ_３を含有する酸化物層間材層が積層されて活性層を構成するＴＦＴが開示されている。該構成では、酸化物層間材層はトンネル効果を生じる程度に薄層で酸化物半導体層と積層され、これらの複数の積層構造体を活性層としたＴＦＴが開示されている。酸化物層間材層を設けることにより、酸化物半導体の酸素欠陥を防止されることが開示されている（例えば、特許文献３参照）。
Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ ８９，０６２１０３（２００６） 特開２００７−７３７０１号公報 特開２００８−４２０８８号公報 特開２００７−１２３７０２号公報

本発明の目的は、活性層にアモルファス酸化物半導体を用いたＴＦＴであって、駆動耐久性及び駆動安定性に優れたＴＦＴを提供することにある。特に、連続駆動時の閾値電圧変動を改善し、駆動耐久性及び駆動安定性に優れたＴＦＴを提供することにある。

本発明の上記課題は下記の手段によって解決された。
＜１＞ 基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、
１）前記活性層がアモルファス酸化物半導体層であり、該アモルファス酸化物半導体の金属成分中のＩｎ原子比率が７０％以上であり、Ｇａ原子比率が２５％以下、Ａｌ原子比率が２５％以下であり、
２）前記ゲート絶縁膜と前記活性層との間に第１界面層を有し、該第１界面層はアモルファス酸化物半導体層であり、該アモルファス酸化物半導体の金属成分中のＧａ原子比率が５％以上、又はＡｌ原子比率が５％以上であり、
３）前記第１界面層のアモルファス酸化物半導体のＧａ及びＡｌ原子比率が前記活性層のアモルファス酸化物半導体のＧａ及びＡｌ原子比率より高いことを特徴とする薄膜電界効果型トランジスタ。
＜２＞ 前記活性層のアモルファス酸化物半導体の金属成分中Ｚｎ原子比率が５％以上であることを特徴とする＜１＞に記載の薄膜電界効果型トランジスタ。
＜３＞ 前記第１界面層の厚みが、０．３ｎｍ以上２．０ｎｍ未満である＜１＞又は＜２＞に記載の薄膜電界効果型トランジスタ。
＜４＞ 基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、
１）前記活性層がアモルファス酸化物半導体層であり、該アモルファス酸化物半導体の金属成分中のＩｎ原子比率が７０％以上であり、Ｇａ原子比率が２５％以下、Ａｌ原子比率が２５％以下であり、
２）前記活性層と前記ソース電極及びドレイン電極の少なくとも一方の間に第２界面層を有し、該第２界面層はアモルファス酸化物半導体層であり、該アモルファス酸化物半導体の金属成分中のＧａ原子比率が５％以上、又はＡｌ原子比率が５％以上であり、
３）前記第２界面層のアモルファス酸化物半導体のＧａ及びＡｌ原子比率が前記活性層のアモルファス酸化物半導体のＧａ及びＡｌ原子比率より高いことを特徴とする薄膜電界効果型トランジスタ。
＜５＞ 前記活性層のアモルファス酸化物半導体の金属成分中Ｚｎ原子比率が５％以上であることを特徴とする＜４＞に記載の薄膜電界効果型トランジスタ。
＜６＞ 前記第２界面層の厚みが、１ｎｍ以上１００ｎｍ未満である＜４＞又は＜５＞に記載の薄膜電界効果型トランジスタ。
＜７＞ 前記活性層の厚みが、１．０ｎｍ以上２０ｎｍ未満である＜１＞〜＜６＞のいずれかに記載の薄膜電界効果型トランジスタ。

非特許文献１は、活性層に薄層（１０ｎｍ）のアモルファスＩｎ−Ｚｎ−Ｏ（ＩＺＯと略記する）を使用したＴＦＴを開示しているが、該構成では、ＴＦＴ伝達特性における閾値がＴＦＴ基板内で大きくバラツキを有する欠点が明らかになった。またＴＦＴを製造後、保管中に、この閾値が変動する問題も明らかになった。更に、２００℃以上に加熱すると、電気特性が大きく変化することも明らかになり、後工程の制約が大きかった。

特許文献１は、活性層とゲート絶縁層の間に抵抗層を有する構成を開示していて、抵抗層は、活性層の比抵抗１０^１０ｃｍ^２／Ｖｓ未満に対して、抵抗層の比抵抗が１０^１１ｃｍ^２／Ｖｓ以上と高い電気抵抗値を有する層であり、また、抵抗層の膜厚は、１ｎｍ以上２００ｎｍ以下である。該構成により活性層と抵抗層がともにチャネルを形成している。しかしながら、該構成では、高い電気抵抗値を有する抵抗層がゲート絶縁膜界面に存在し、かつキャリア輸送経路となるので、電界効果移動度が低下し、長時間駆動時の閾値シフトも大きい。

特許文献２は、活性層の両側にそれぞれ、第１界面層と第２界面層を配した構成を開示しているが、第１界面層と第２界面層の金属組成は、活性層と同一であって、酸素空孔密度のみに差があるものである。第１界面層と第２界面層の酸素空孔密度は、活性層の酸素空孔密度より小さく、高い電気抵抗値を有する層である。該構成では、活性層の酸素空孔密度の経時変動を抑制することができない。

本発明によると、活性層にアモルファス酸化物半導体を用いたＴＦＴであって、駆動耐久性及び駆動安定性に優れたＴＦＴを提供することができる。特に、連続駆動時の閾値電圧変動を改善すること、かつ、マイナス側に偏っていた電圧閾値を正側にシフトさせ、駆動耐久性及び駆動安定性に優れたＴＦＴを提供することができる。さらに、ＴＦＴ製造後の後工程で熱、酸素、紫外線、などに対する耐久性が向上し、ＴＦＴの保存経時や加熱、によってもＴＦＴ電気特性が変化せず安定なＴＦＴを提供することができる。

１．ＴＦＴ
本発明のＴＦＴは、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を順次有し、ゲート電極に電圧を印加して、活性層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有するアクテイブ素子である。ＴＦＴ構造として、スタガ構造及び逆スタガ構造いずれをも形成することができる。

本発明のＴＦＴは、基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、前記活性層がアモルファス酸化物半導体層であり、該アモルファス酸化物半導体の金属成分中のＩｎ原子比率が７０％以上であり、Ｇａ原子比率が２５％以下、Ａｌ原子比率が２５％以下であり、前記ゲート絶縁膜と前記活性層との間に第１界面層を有し、該第１界面層はアモルファス酸化物半導体層であり、該アモルファス酸化物半導体の金属成分中のＧａ原子比率が５％以上、又はＡｌ原子比率が５％以上であり、前記第１界面層のアモルファス酸化物半導体のＧａ及びＡｌ原子比率が前記活性層のアモルファス酸化物半導体のＧａ及びＡｌ原子比率より高い。

本発明のＴＦＴの別の態様は、基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、前記活性層がアモルファス酸化物半導体層であり、該アモルファス酸化物半導体の金属成分中のＩｎ原子比率が７０％以上であり、Ｇａ原子比率が２５％以下、Ａｌ原子比率が２５％以下であり、前記活性層と前記ソース電極及びドレイン電極の少なくとも一方の間に第２界面層を有し、該第２界面層はアモルファス酸化物半導体層であり、該アモルファス酸化物半導体の金属成分中のＧａ原子比率が５％以上、又はＡｌ原子比率が５％以上であり、前記第２界面層のアモルファス酸化物半導体のＧａ及びＡｌ原子比率が前記活性層のアモルファス酸化物半導体のＧａ及びＡｌ原子比率より高い。

好ましくは、活性層のアモルファス酸化物半導体のＩｎ原子比率が８０％以上、より好ましくは８５％以上である。
好ましくは、活性層のアモルファス酸化物半導体のＧａ原子比率が２０％以下、より好ましくは１０％以下である。
好ましくは、活性層のアモルファス酸化物半導体のＡｌ原子比率が２０％以下、より好ましくは１０％以下である。
好ましくは、第１界面層のアモルファス酸化物半導体のＧａ原子比率が１５％以上、より好ましくは、３０％以上である。
好ましくは、第１界面層のアモルファス酸化物半導体のＡｌ原子比率が１５％以上、より好ましくは、３０％以上である。
好ましくは、活性層のアモルファス酸化物半導体の金属成分中Ｚｎ原子比率が５％以上であり、より好ましくは、８％以上、更に好ましくは、１０％以上である。

第１界面層の厚みは、好ましくは、０．３ｎｍ以上２．０ｎｍ未満であり、より好ましくは、０．５ｎｍ以上１．５ｎｍ以下、更に好ましくは、０．７ｎｍ以上１．２ｎｍ以下である。

１）構造
次に、図面を用いて、詳細に本発明におけるＴＦＴの構造を説明する。
図１は、本発明の薄膜電界効果型トランジスタであって、逆スタガ構造の一例を示す模式図である。基板１がプラスチックフィルムなどの可撓性基板の場合、基板１の一方の面に絶縁層７を配し、その上にゲート電極２、ゲート絶縁膜３、第１界面層６、活性層４を積層して有し、その表面にソース電極５−１とドレイン電極５−２が設置される。
活性層は、Ｉｎ原子比率が７０％以上で、Ｇａ及びＡｌ原子比率が２５％以下のアモルファス酸化物半導体層である。
第１界面層は、Ｇａ又はＡｌ原子比率が５％以上のアモルファス酸化物半導体層であり、活性層のアモルファス酸化物半導体よりＧａ及びＡｌを高い含有率で含有する。
好ましくは、第１界面層の厚みは０．３ｎｍ以上２．０ｎｍ以下であり、活性層の厚みより薄い。

本発明における構造によれば、第１界面層は活性層がゲート絶縁膜と直接接触することを防ぎ、ゲート絶縁膜の影響で活性層の酸素空孔密度が変動するのを防止することができる。ゲート電極に電圧が印加された時、第１界面層はキャリア輸送には実質的に寄与しないことが好ましく、厚みが活性層に比較して薄く、第１界面層だけでは十分に電流を流すことはできない程度の厚さに薄くするのが好ましい。活性層は、そのアモルファス酸化物半導体組成が高いホール測定移動度を有し、且つその厚みを十分厚くすることにより、高い電界移動度効果を得ることができる。該構成により、高い電界移動度効果を得るとともに、閾値の基板内のバラツキを抑制し、また閾値電圧をよりプラス側の値にできる。そのメカニズムは明らかではないが、活性層よりＧａ又はＡｌをより多く含有する第１界面層は、ゲート絶縁膜との界面で、安定した深いエネルギー準位を形成し、閾値電圧はその深い界面準位で決定されるためと推測される。

図２は、本発明の薄膜電界効果型トランジスタであって、逆スタガ構造の別の態様例を示す模式図である。
プラスチックフィルム基板１１の一方の面に絶縁層１７を配し、その上にゲート電極１２、ゲート絶縁膜１３、活性層１４、第２界面層１６、ソース電極１５−１及びドレイン電極１５−２が積層して設置される。各層を構成する材料は、図１に示した構成と同様の材料が用いられる。
第２界面層は、活性層のアモルファス酸化物半導体よりＧａ又はＡｌを高い含有率で含有するアモルファス酸化物で構成され、ＴＦＴ形成後の後工程でＴＦＴが熱や紫外線などの外部刺激により活性層の電気特性が変質したり、保存安定性が劣化することを防止する。
第２界面層を活性層よりも厚くすることによりさらにその効果を高めることができる。

図３は、本発明の薄膜電界効果型トランジスタであって、トップゲート構造の一例を示す模式図である。基板がプラスチックフィルムなどの可撓性基板の場合、基板２１の一方の面に絶縁層２７を配し、絶縁層上にソース電極２５−１とドレイン電極２５−２が設置され、活性層２４、及び第１界面層２６を積層した後、ゲート絶縁膜２３、ゲート電極２２を形成する。図１に示す逆スタガ型構成におけると同様の効果が得られる。

図４は、本発明の薄膜電界効果型トランジスタであって、トップゲート構造の別の態様例を示す模式図である。基板がプラスチックフィルムなどの可撓性基板の場合、基板３１の一方の面に絶縁層３７を配し、絶縁層上にソース電極３５−１とドレイン電極３５−２が設置され、第２界面層３６、及び活性層３４を積層した後、ゲート絶縁膜３３、ゲート電極３２を形成する。図２に示す逆スタガ型構成におけると同様の効果が得られる。

図５は、本発明の薄膜電界効果型トランジスタであって、逆スタガ構造の別の態様例を示す模式図である。
プラスチックフィルム基板４１の一方の面に絶縁層４７を配し、その上にゲート電極４２２、ゲート絶縁膜４３、中間層４８、ソース電極４５−１及びドレイン電極４５−２を設置後、第１界面層４６、活性層４４が積層して設置される。各層を構成する材料は、図１に示した構成と同様の材料が用いられる。中間層４８は、ＳｉＯ_２等の無機酸化物よりなる層である。
図１に示す逆スタガ型構成におけると同様の効果が得られる。

２）電気伝導度
本発明における活性層の電気伝導度について説明する。
電気伝導度とは、物質の電気伝導のしやすさを表す物性値であり、物質のキャリア濃度ｎ、電気素量をｅ、キャリア移動度μとすると物質の電気伝導度σは以下の式で表される。
σ＝ｎｅμ
活性層がｎ型半導体である時はキャリアは電子であり、キャリア濃度とは電子キャリア濃度を、キャリア移動度とは電子移動度を示す。同様に、活性層がｐ型半導体ではキャリアは正孔であり、キャリア濃度とは、正孔キャリア濃度を、キャリア移動度とは正孔移動度を示す。尚、物質のキャリア濃度とキャリア移動度とは、ホール測定により求めることができる。

＜電気伝導度の求め方＞
厚みが分かっている膜のシート抵抗を測定することにより、膜の電気伝導度を求めることができる。半導体の電気伝導度は温度により変化するが、本文記載の電気伝導度は、室温（２０℃）での電気伝導度を示す。

３）ゲート絶縁膜
ゲート絶縁膜としては、ＳｉＯ_２、ＳｉＮ_ｘ、ＳｉＯＮ、Ａｌ_２Ｏ_３、Ｙ_２Ｏ_３、Ｔａ_２Ｏ_５、ＨｆＯ_２等の絶縁体、又はそれらの化合物を少なくとも二つ以上含む混晶化合物が用いられる。また、ポリイミドのような高分子絶縁体もゲート絶縁膜として用いることができる。

ゲート絶縁膜の膜厚としては１０ｎｍ〜１０μｍが好ましい。ゲート絶縁膜はリーク電流を減らす、電圧耐性を上げる為に、ある程度膜厚を厚くする必要がある。しかし、ゲート絶縁膜の膜厚を厚くすると、ＴＦＴの駆動電圧の上昇を招く結果となる。その為、ゲート絶縁膜の膜厚は無機絶縁体だと５０ｎｍ〜１０００ｎｍ、高分子絶縁体だと０．５μｍ〜５μｍで用いられることが、より好ましい。特に、ＨｆＯ_２のような高誘電率絶縁体をゲート絶縁膜に用いると、膜厚を厚くしても、低電圧でのＴＦＴ駆動が可能であるので、特に好ましい。

４）活性層
本発明に用いられる活性層は、アモルファス酸化物半導体層であり、該アモルファス酸化物半導体の金属成分中のＩｎ原子比率が７０％以上であり、Ｇａ原子比率が２５％以下、Ａｌ原子比率が２５％以下である。
好ましくは、活性層のアモルファス酸化物半導体のＩｎ原子比率が８０％以上、より好ましくは８５％以上である。
好ましくは、活性層のアモルファス酸化物半導体のＧａ原子比率が２０％以下、より好ましくは１０％以下である。
好ましくは、活性層のアモルファス酸化物半導体のＡｌ原子比率が２０％以下、より好ましくは１０％以下である。
好ましくは、活性層のアモルファス酸化物半導体の金属成分中Ｚｎ原子比率が５％以上であり、より好ましくは、８％以上、更に好ましくは、１０％以上である。

アモルファス酸化物半導体は、低温で成膜可能である為に、プラスティックのような可撓性のある樹脂基板に作製が可能である。本発明に好ましいアモルファス酸化物半導体としては、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ ８９，０６２１０３（２００６）に開示されているような、ＩｎとＺｎを含む酸化物用いることができる。さらに、Ｉｎ、Ｚｎに加え、Ｇａ、Ａｌを含有してもよい。
具体的に本発明に係るアモルファス酸化物半導体は、Ｉｎ−Ｏを結晶構造に含むもの、Ｉｎ−Ｇａ−Ｚｎ−Ｏを結晶構造に含もの（ＩＧＺＯと略記する）が好ましい。この組成のアモルファス酸化物半導体の特徴としては、電気伝導度が増加するにつれ、電子移動度が増加する傾向を示す。また、電気伝導度を制御するには、成膜中の酸素分圧により制御が可能であることが特開２００６−１６５５２９号公報に開示されている。

＜活性層の電気伝導度＞
本発明における活性層は、好ましくは、電気伝導度が１０^−４Ｓｃｍ^−１以上１０^２Ｓｃｍ^−１未満である。より好ましくは１０^−１Ｓｃｍ^−１以上１０^２Ｓｃｍ^−１未満である。
＜活性層の電気伝導度＞
本発明における活性層の酸素空孔密度と第１界面層の酸素空孔密度は、好ましくは等しい。好ましくは、活性層と第２界面層の酸素空孔密度が等しい。
酸素空孔密度は、ホール効果測定法にて測定されたキャリア濃度が酸素空孔密度によって表される。酸素空孔密度は、ホール効果測定法によるキャリア濃度測定により測定される。
−ホール効果測定法によるキャリア濃度測定−
物性測定用サンプルのキャリア濃度の測定には、ＲｅｓｉＴｅｓｔ８３００型（東陽テクニカ社製）を用いてホール効果測定を行うことにより求める。ホール効果測定は２０℃の環境下で行う。キャリア濃度測定用サンプルの膜厚測定には、触針式表面形状測定機ＤｅｋＴａｋ−６Ｍ（ＵＬＢＡＣ社製）を用いることができる。測定用サンプルの膜厚は、活性層と同条件で成膜した１００ｎｍ厚のサンプルを用いることができる。電極はＡｌを用いることができる。

＜電気伝導度の調整手段＞
活性層の電気伝導度の調整手段としては、活性層が酸化物半導体である場合は下記の手段を挙げることが出来る。第１界面層及び第２界面層の電気伝導度を調製する場合も同様に下記の手段を用いることが出来る。
（１）酸素欠陥による調整
酸化物半導体において、酸素欠陥ができると、キャリア電子が発生し、電気伝導度が大きくなることが知られている。よって、酸素欠陥量を調整することにより、酸化物半導体の電気伝導度を制御することが可能である。酸素欠陥量を制御する具体的な方法としては、成膜中の酸素分圧、成膜後の後処理時の酸素濃度と処理時間等がある。ここでいう後処理とは、具体的に１００℃以上の熱処理、酸素プラズマ、ＵＶオゾン処理がある。これらの方法の中でも、生産性の観点から成膜中の酸素分圧を制御する方法が好ましい。成膜中の酸素分圧を調整することにより、酸化物半導体の電気伝導度の制御ができることは、特開２００６−１６５５２９号公報に開示されており、本手法を利用することができる。

（２）組成比による調整
酸化物半導体の金属組成比を変えることにより、電気伝導度が変化することが知られている。例えば、ＩｎＧａＺｎ_１−ＸＭｇ_ＸＯ_４において、Ｍｇの比率が増えていくと、電気伝導度が小さくなることが、特開２００６−１６５５２９号公報に開示されている。また、（Ｉｎ_２Ｏ_３）_１−Ｘ（ＺｎＯ）_Ｘの酸化物系において、Ｚｎ／Ｉｎ比が１０％以上では、Ｚｎ比率が増加するにつれ、電気伝導度が小さくなることが報告されている（「透明導電膜の新展開ＩＩ」シーエムシー出版、Ｐ．３４−３５）。これら組成比を変える具体的な方法としては、例えば、スパッタによる成膜方法においては、組成比が異なるターゲットを用いる。または、多元のターゲットにより、共スパッタし、そのスパッタレートを個別に調整することにより、膜の組成比を変えることが可能である。

（３）不純物による調整
酸化物半導体に、Ｌｉ，Ｎａ，Ｍｎ，Ｎｉ，Ｐｄ，Ｃｕ，Ｃｄ，Ｃ，Ｎ，Ｐ等の元素を不純物として添加することにより、電子キャリア濃度を減少させること、つまり電気伝導度を小さくすることが可能であることが、特開２００６−１６５５２９号公報に開示されている。不純物を添加する方法としては、酸化物半導体と不純物元素とを共蒸着により行う、成膜された酸化物半導体膜に不純物元素のイオンをイオンドープ法により行う等がある。

（４）酸化物半導体材料による調整
上記（１）〜（３）においては、同一酸化物半導体系での電気伝導度の調整方法を述べたが、もちろん酸化物半導体材料を変えることにより、電気伝導度を変えることができる。例えば、一般的にＳｎＯ_２系酸化物半導体は、Ｉｎ_２Ｏ_３系酸化物半導体に比べて電気伝導度が小さいことが知られている。このように酸化物半導体材料を変えることにより、電気伝導度の調整が可能である。特に電気伝導度の小さい酸化物材料としては、Ａｌ_２Ｏ_３、Ｇａ_２Ｏ_３、ＺｒＯ_２、Ｙ_２Ｏ_３、Ｔａ_２Ｏ_３、ＭｇＯ、ＨｆＯ_３等の酸化物絶縁体材料が知られており、これらを用いることも可能である。
電気伝導度を調整する手段としては、上記（１）〜（４）の方法を単独に用いても良いし、組み合わせても良い。

＜活性層の形成方法＞
活性層の成膜方法は、酸化物半導体の多結晶焼結体をターゲットとして、気相成膜法を用いるのが良い。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）が適している。さらに、量産性の観点から、スパッタリング法が好ましい。

例えば、ＲＦマグネトロンスパッタリング蒸着法により、真空度及び酸素流量を制御して成膜される。酸素流量が多いほど電気伝導度を小さくすることができる。
第１界面層及び第２界面層の成膜も同様に上記の手段を用いることが出来る。

成膜した膜は、周知のＸ線回折法によりアモルファス膜であることが確認できる。
また、膜厚は触針式表面形状測定により求めることができる。組成比は、ＲＢＳ（ラザフォード後方散乱）分析法により求めることができる。

５）第１界面層及び第２界面層
本発明の第１界面層は、アモルファス酸化物半導体層であり、該アモルファス酸化物半導体の金属成分中のＧａ原子比率が５％以上、又はＡｌ原子比率が５％以上であり、第１界面層のアモルファス酸化物半導体のＧａ及びＡｌ原子比率が活性層のアモルファス酸化物半導体のＧａ及びＡｌ原子比率より高い。
本発明の第２界面層は、アモルファス酸化物半導体層であり、該アモルファス酸化物半導体の金属成分中のＧａ原子比率が５％以上、又はＡｌ原子比率が５％以上であり、第２界面層のアモルファス酸化物半導体のＧａ及びＡｌ原子比率が活性層のアモルファス酸化物半導体のＧａ及びＡｌ原子比率より高い。
第１界面層及び第２界面層の金属原子比率を上記範囲に制御することにより、活性層の界面における酸素欠陥の経時変化を抑制することができ、閾値電圧の経時安定性が向上すること、及び閾値電圧の面内均一性が増加する利点を生じる。
上記範囲の下限を下まわると、閾値電圧の経時変化が増大したり、閾値電圧のばらつきが増大するので好ましくなく、上限を超えると移動度が低下したり、ヒステレシスが増加するので好ましくない。

本発明に好ましいアモルファス酸化物半導体としては、特開２００６−１６５５２９号公報に開示されているような、Ｉｎ、Ｇａ及びＺｎを含有する酸化物を用いることができる。
好ましくは、Ｉｎ−Ｇａ−Ｚｎ−Ｏを含み、結晶状態における組成がＩｎＧａＯ_３（ＺｎＯ）_ｍ（ｍは６未満の自然数）で表されるアモルファス酸化物半導体が好ましい。特に、ＩｎＧａＺｎＯ_４が好ましい。
Ａｌ含有アモルファス酸化物なども好ましく用いることができる。例えば、Ｉｎ、ＺｎにＡｌを含有させたアモルファス酸化物半導体が好ましい。

本発明に於いては、第１界面層及び第２界面層の電気伝導度は特に限定されるものではないが、活性層と同等若しくはそれより低くても良い。

６）ゲート電極
本発明におけるゲート電極としては、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、またはＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ゲート電極の厚みは、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。

ゲート電極の成膜法は特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。例えば、ＩＴＯを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等に従って行うことができる。またゲート電極の材料として有機導電性化合物を選択する場合には湿式製膜法に従って行うことができる。

７）ソース電極及びドレイン電極
本発明におけるソース電極及びドレイン電極材料として、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、またはＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ソース電極及びドレイン電極の厚みは、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。

ソース電極及びドレイン電極の製膜法は特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。例えば、ＩＴＯを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等に従って行うことができる。またソース電極及びドレイン電極の材料として有機導電性化合物を選択する場合には湿式製膜法に従って行うことができる。

８）中間層
図５に示されるように、ソース・ドレイン電極を形成した後に活性層が成膜されるボトムコンタクト型構成の場合、ゲート絶縁膜２３の上に中間層７を設置した後にソース電極５−２１及びドレイン電極５−２２を設置するのが好ましい。
中間層は、ゲート絶縁膜と酸化物半導体層との界面の密着強度を高める層である。特に
ゲート絶縁膜を有機材料で形成した場合に有効で、該中間層の設置により界面の電気特性が安定化する。
中間層に用いられる材料としては、ＭｇＯ、ＳｉＯ、ＳｉＯ_２、Ａｌ_２Ｏ_３、ＧｅＯ、ＮｉＯ、ＣａＯ、ＢａＯ、Ｆｅ_２Ｏ_３、Ｙ_２Ｏ_３、ＴｉＯ_２等の金属酸化物、ＳｉＮ_ｘ、ＳｉＮ_ｘＯ_ｙ等の金属窒化物、ＭｇＦ_２、ＬｉＦ、ＡｌＦ_３、ＣａＦ_２等の金属フッ化物等が挙げられる。好ましくは、アモルファス膜ＳｉＯ_２膜である。
本発明に於ける中間層の厚みは、好ましくは、１ｎｍ〜５００ｎｍであり、より好ましくは２ｎｍ〜１００ｎｍであり、さらに好ましくは５ｎｍ〜５０ｎｍである。

中間層の形成方法については、特に限定はなく、例えば、真空蒸着法、スパッタリング法、反応性スパッタリング法、ＭＢＥ（分子線エピタキシ）法、クラスターイオンビーム法、イオンプレーティング法、プラズマ重合法（高周波励起イオンプレーティング法）、プラズマＣＶＤ法、レーザーＣＶＤ法、熱ＣＶＤ法、ガスソースＣＶＤ法、コーティング法、印刷法、又は転写法を適用できる。

９）基板
本発明に用いられる基板は特に限定されることはなく、例えばＹＳＺ（ジルコニア安定化イットリウム）、ガラス等の無機材料、ポリエチレンテレフタレ−ト、ポリブチレンテレフタレ−ト、ポリエチレンナフタレ−ト等のポリエステル、ポリスチレン、ポリカ−ボネ−ト、ポリエ−テルスルホン、ポリアリレ−ト、アリルジグリコ−ルカ−ボネ−ト、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等の合成樹脂等の有機材料、などが挙げられる。前記有機材料の場合、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、低吸湿性等に優れていることが好ましい。

本発明においては特に可撓性基板が好ましく用いられる。可撓性基板に用いる材料としては、透過率の高い有機プラスチックフィルムが好ましく、例えばポリエチレンテレフタレート、ポリブチレンフタレート、ポリエチレンナフタレート等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルホン、ポリアリレート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等のプラスティックフィルムを用いることができる。また、フィルム状プラスティック基板には、絶縁性が不十分の場合は絶縁層、水分や酸素の透過を防止するためのガスバリア層、フィルム状プラスティック基板の平坦性や電極や活性層との密着性を向上するためのアンダーコート層等を備えることも好ましい。

ここで、可撓性基板の厚みは、５０μｍ以上５００μｍ以下とすることが好ましい。これは、可撓性基板の厚みを５０μｍ未満とした場合には、基板自体が十分な平坦性を保持することが難しいためである。また、可撓性基板の厚みを５００μｍよりも厚くした場合には、基板自体を自由に曲げることが困難になる、すなわち基板自体の可撓性が乏しくなるためである。

１０）保護絶縁膜
必要によって、ＴＦＴ上に保護絶縁膜を設けても良い。保護絶縁膜は、半導体層を大気による劣化から保護する目的や、ＴＦＴ上に作製される電子デバイスとを絶縁する目的がある。

その具体例としては、ＭｇＯ、ＳｉＯ、ＳｉＯ_２、Ａｌ_２Ｏ_３、ＧｅＯ、ＮｉＯ、ＣａＯ、ＢａＯ、Ｆｅ_２Ｏ_３、Ｙ_２Ｏ_３、ＴｉＯ_２等の金属酸化物、ＳｉＮ_ｘ、ＳｉＮ_ｘＯ_ｙ等の金属窒化物、ＭｇＦ_２、ＬｉＦ、ＡｌＦ_３、ＣａＦ_２等の金属フッ化物、ポリエチレン、ポリプロピレン、ポリメチルメタクリレート、ポリイミド、ポリウレア、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、ポリジクロロジフルオロエチレン、クロロトリフルオロエチレンとジクロロジフルオロエチレンとの共重合体、テトラフルオロエチレンと少なくとも１種のコモノマーとを含むモノマー混合物を共重合させて得られる共重合体、共重合主鎖に環状構造を有する含フッ素共重合体、吸水率１％以上の吸水性物質、吸水率０．１％以下の防湿性物質等が挙げられる。

保護絶縁膜の形成方法については、特に限定はなく、例えば、真空蒸着法、スパッタリング法、反応性スパッタリング法、ＭＢＥ（分子線エピタキシ）法、クラスターイオンビーム法、イオンプレーティング法、プラズマ重合法（高周波励起イオンプレーティング法）、プラズマＣＶＤ法、レーザーＣＶＤ法、熱ＣＶＤ法、ガスソースＣＶＤ法、コーティング法、印刷法、転写法を適用できる。

１１）後処理
必要によって、ＴＦＴの後処理として、熱処理を行っても良い。熱処理としては、温度１００℃以上で、大気下または窒素雰囲気下で行う。熱処理を行う工程としては、半導体層を成膜後でも良いし、ＴＦＴ作製工程の最後に行っても良い。熱処理を行うことにより、ＴＦＴの特性の面内バラつきが抑制される、駆動安定性が向上する等の効果がある。

（応用）
本発明の電界効果型薄膜トランジスタは、液晶やＥＬ素子を用いた画像表示装置、特にＦＰＤのスイッチング素子、駆動素子として用いることができる。特に、フレキシブルＦＰＤ装置のスイッチング素子、駆動素子として用いるのが適している。
また、本発明の電界効果型薄膜トランジスタは、表示装置以外にも、有機プラスチックフィルムのような可撓性基板上に本発明の電界効果型薄膜トランジスタを形成し、ＩＣカードやＩＤタグなどに幅広く応用が可能である。

以下に、本発明の薄膜電界効果型トランジスタについて、実施例により説明するが、本発明はこれら実施例により何ら限定されるものではない。

実施例１
１．ＴＦＴ素子の作製
１）本発明のＴＦＴ素子１の作製
下記により図５の構成のＴＦＴ素子１を作製した。
・基板４１：厚さ１２５μｍのポリエチレンナフタレート（ＰＥＮ）フィルムを用いた。
・絶縁層４７：ＳｉＯＮを５００ｎｍの厚みにスパッタリング蒸着法により蒸着した。
・ゲート電極４２：厚さ４０ｎｍのモリブデン層をスパッタリング蒸着法により成膜し、フォトリソグラフィー法およびエッチングによりストライプ状のゲート電極を形成した。
・ゲート絶縁膜４３：アクリル樹脂をスピンコートした後、焼成して０．５μｍ厚のゲート絶縁膜４３を形成した。

・中間層４８：ゲート絶縁膜２３上に、ＳｉＯ_２を、メタルマスクを介して室温でスパッタリング蒸着法により成膜し、厚さ２０ｎｍの中間層７を形成した。

・ソース電極４５−１、ドレイン電極４５−２：中間層４８の上に、酸化亜鉛インジウム（出光興産）をターゲットとして、室温でＲＦスパッタリング法によって、厚さ２００ｎｍでベタ状に成膜し、次にフォトリソグラフィー法およびエッチングにより、ゲート電極と直交するストライプ状酸化亜鉛インジウム電極に加工した（この段階ではソースドレイン電極は分離されていない）。次に、前記ストライプ状酸化亜鉛インジウム電極の上にネガレジストを塗布し、基板側から露光してレジストを固め、シュウ酸をエッチング液として、エッチングを行った。この結果、ソース電極４５−１とドレイン電極４５−２が、ゲート電極に対して自己整合的に形成された。

・第１界面層４６：中間層４８上および、ソース電極４５−１、ドレイン電極４５−２の上に、ＩｎＧａＺｎＯ_４（ＩＧＺＯと略記する）の組成を有するターゲットを使い、酸素導入ＲＦマグネトロンスパッタ法により、ＩＧＺＯを、メタルマスクを介して室温成膜し、厚さ１．０ｎｍの第１界面層４６を形成した。

・活性層４４：第１界面層４６の上に、１０質量％ＺｎＯを含有するＩｎ_３Ｏ_２（ＩＺＯと略記する）の組成を有するターゲットを使い、酸素導入ＲＦマグネトロンスパッタ法により、ＩＺＯを、メタルマスクを介して室温成膜し、厚さ１０ｎｍの活性層４４を形成した。

２）本発明のＴＦＴ素子２の作製
本発明のＴＦＴ素子１の作製に於いて、第１界面層４６を除いて、下記の第２界面層５６を導入して、本発明のＴＦＴ素子２を作製した。
・第２界面層５６：活性層４４を成膜した後、活性層４４の上に、ＩＧＺＯの組成を有するターゲットを使い、酸素導入ＲＦマグネトロンスパッタ法により、ＩＧＺＯを、メタルマスクを介して室温成膜し、厚さ４０ｎｍの第２界面層５６を形成した。

３）比較のＴＦＴ素子１の作製
本発明のＴＦＴ素子１の作製において、第１界面層４６を除いた他は本発明のＴＦＴ素子１の作製と同様にして、比較のＴＦＴ素子１を作製した。

４）比較のＴＦＴ素子２の作製
本発明のＴＦＴ素子１において、活性層４４としてＩＺＯの替わりにＩＧＺＯを用いた以外は本発明のＴＦＴ素子１の作製と同様にして比較のＴＦＴ素子２を作製した。

５） 比較のＴＦＴ素子３の作製
本発明のＴＦＴ素子２において、活性層４４としてＩＺＯの替わりにＩＧＺＯを用いた以外は本発明のＴＦＴ素子１の作製と同様にして比較のＴＦＴ素子３を作製した。

２．性能評価
得られた本発明のＴＦＴ素子、及び比較のＴＦＴ素子について下記の評価を行った。
１）評価方法
＜電界効果移動度の測定＞
図４に模式的に示すように、ドレイン−ソース間電流（Ｉ_ＤＳ）をゲート−ソース間電圧（Ｖ_ＧＳ）の関数とし取得し、得られた曲線より閾値電圧（Ｖｔｈ）を求める。この場合ドレイン−ソース間電圧（Ｖ_ＤＳ）は１０Ｖに固定し、Ｖ_ＧＳは−１０Ｖから＋１５Ｖまで変化させた。（Ｉ_ＤＳ）^１／２ｖｓ．（Ｖ_ＧＳ）カーブから、閾値電圧と電界効果移動度を下記式を使って抽出した。
Ｉ_ＤＳ＝μ_ＦＥ・Ｃ_{ｄｉｅｌｅｃｔｒｉｃ}・（Ｗ／２Ｌ）・（Ｖ_ＧＳ−Ｖ_ｔｈ）^２
ここで、μ_ＦＥは電界効果移動度、Ｖ_ｔｈは閾値電圧、Ｗはチャネル巾、Ｌはチャネル長、そしてＣ_{ｄｉｅｌｅｃｔｒｉｃ}はゲート絶縁膜誘電容量（中間層を含む）である。

＜閾値バラツキ＞
上記の電界効果移動度の測定を、２５ｍｍ^２における９ケのＴＦＴ素子に対して実施し、その中での閾値電圧のバラツキ（標準偏差値：σ）を閾値バラツキとした。

＜保存安定性＞
得られた本発明のＴＦＴ素子１、及び比較のＴＦＴ素子１〜３について、それぞれの素子製造後１ヶ月後と３ヶ月後に上記測定を行い、その間の閾値電圧の変化を測定した。

２）評価結果
結果を表１に示した。
その結果、本発明の素子１と素子２は、移動度が高く、しきい値バラツキが小さく、保存安定性も高い。一方、比較の素子１は、界面層がないので保存安定性に劣り、しきい値バラツキも大きい。また、比較用の素子２と３は、移動度に劣った。

実施例２
１）本発明のＴＦＴ素子３、４の作製
実施例１の本発明のＴＦＴ素子１、２において、第１界面層を下記に変更し、その他は同様にして、それぞれ、本発明のＴＦＴ素子３、４を作製した。

・第１界面層：（活性層より、Ａｌ含有量の多い酸化物半導体の例）
中間層４８上および、ソース電極４５−１、ドレイン電極４５−２の上に、ＩｎＡｌＺｎＯ_４（ＩＡｌＺＯと略記する）の組成を有するターゲットを使い、酸素導入ＲＦマグネトロンスパッタ法により、ＩＡｌＺＯを、メタルマスクを介して室温成膜し、厚さ１．０ｎｍの第１界面層４６を形成した。

２）性能評価結果
実施例１と同様に評価した結果を表２に示す。
その結果、本発明のＴＦＴ素子３、４は、実施例１と同様に、移動度が高く、且つ、閾値バラツキが小さく、保存安定性に優れていた。

本発明の逆スタガ構造のＴＦＴ素子構造を示す模式図である。 本発明の別の態様の逆スタガ構造のＴＦＴ素子構造を示す模式図である。 本発明のトップゲート構造のＴＦＴ素子構造を示す模式図である。 本発明の別の態様のトップゲート構造のＴＦＴ素子構造を示す模式図である。 本発明の別の態様の逆スタガ構造のＴＦＴ素子構造を示す模式図である。 性能評価におけるＴＦＴの閾値電圧（Ｖｔｈ）の求め方を示すグラフの模式図である。横軸はゲート電圧（Ｖ_ＧＳ）を表し、縦軸はＩ_ＤＳ（ソース・ドレイン間電流）の１／２乗（Ｉ_ＤＳ ^１／２）を表す。

符号の説明

１，１１，２１，３１，４１：基板
２，１２，２２，３２，４２：ゲート電極
３，１３，２３，３３，４３：ゲート絶縁膜
４，１４，２４，３４，４４：活性層
５−１，１５−１，２５−１，３５−１，４５−１：ソース電極
５−２，１５−２，２５−２，３５−２，４５−２：ドレイン電極
６，２６，４６：第１界面層
１６，３６：第２界面層
４８：中間層

Claims (7)

1. 基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、
   １）前記活性層がアモルファス酸化物半導体層であり、該アモルファス酸化物半導体の金属成分中のＩｎ原子比率が７０％以上であり、Ｇａ原子比率が２５％以下、Ａｌ原子比率が２５％以下であり、
   ２）前記ゲート絶縁膜と前記活性層との間に第１界面層を有し、該第１界面層はアモルファス酸化物半導体層であり、該アモルファス酸化物半導体の金属成分中のＧａ原子比率が５％以上、又はＡｌ原子比率が５％以上であり、
   ３）前記第１界面層のアモルファス酸化物半導体のＧａ及びＡｌ原子比率が前記活性層のアモルファス酸化物半導体のＧａ及びＡｌ原子比率より高いことを特徴とする薄膜電界効果型トランジスタ。
2. 前記活性層のアモルファス酸化物半導体の金属成分中Ｚｎ原子比率が５％以上であることを特徴とする請求項１に記載の薄膜電界効果型トランジスタ。
3. 前記第１界面層の厚みが、０．３ｎｍ以上２．０ｎｍ未満である請求項１又は請求項２に記載の薄膜電界効果型トランジスタ。
4. 基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、
   １）前記活性層がアモルファス酸化物半導体層であり、該アモルファス酸化物半導体の金属成分中のＩｎ原子比率が７０％以上であり、Ｇａ原子比率が２５％以下、Ａｌ原子比率が２５％以下であり、
   ２）前記活性層と前記ソース電極及びドレイン電極の少なくとも一方の間に第２界面層を有し、該第２界面層はアモルファス酸化物半導体層であり、該アモルファス酸化物半導体の金属成分中のＧａ原子比率が５％以上、又はＡｌ原子比率が５％以上であり、
   ３）前記第２界面層のアモルファス酸化物半導体のＧａ及びＡｌ原子比率が前記活性層のアモルファス酸化物半導体のＧａ及びＡｌ原子比率より高いことを特徴とする薄膜電界効果型トランジスタ。
5. 前記活性層のアモルファス酸化物半導体の金属成分中Ｚｎ原子比率が５％以上であることを特徴とする請求項４に記載の薄膜電界効果型トランジスタ。
6. 前記第２界面層の厚みが、１ｎｍ以上１００ｎｍ未満である請求項４又は請求項５に記載の薄膜電界効果型トランジスタ。
7. 前記活性層の厚みが、１．０ｎｍ以上２０ｎｍ未満である請求項１〜請求項６のいずれか１項に記載の薄膜電界効果型トランジスタ。