JP2016157959A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2016157959A
JP2016157959A JP2016065102A JP2016065102A JP2016157959A JP 2016157959 A JP2016157959 A JP 2016157959A JP 2016065102 A JP2016065102 A JP 2016065102A JP 2016065102 A JP2016065102 A JP 2016065102A JP 2016157959 A JP2016157959 A JP 2016157959A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
film
insulating film
transistor
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016065102A
Other languages
English (en)
Other versions
JP6239022B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016157959A publication Critical patent/JP2016157959A/ja
Application granted granted Critical
Publication of JP6239022B2 publication Critical patent/JP6239022B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、高信頼性化す
ることを目的の一とする。
【解決手段】ゲート電極を形成し、ゲート電極上に第１の絶縁膜を形成し、第１の絶縁膜
にハロゲンドープ処理を行って、第１の絶縁膜にハロゲン原子を供給し、第１の絶縁膜上
に、ゲート電極と重畳して酸化物半導体膜を形成し、酸化物半導体膜に熱処理を行って、
酸化物半導体膜中の水素原子を除去し、水素原子が除去された酸化物半導体膜に酸素ドー
プ処理を行って、酸化物半導体膜中に酸素原子を供給し、酸素原子が供給された酸化物半
導体膜に熱処理を行い、酸化物半導体膜上に接して、ソース電極およびドレイン電極を形
成し、第２の絶縁膜を形成する半導体装置の作製方法である。
【選択図】図２

Description

半導体装置及び半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が
注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のよう
な電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリ
コン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されて
いる。
例えば、トランジスタの活性層として、電子キャリア濃度が１０１８／ｃｍ３未満である
インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用いた
トランジスタが開示されている（特許文献１参照。）。
特開２００６−１６５５２８号公報
しかし、酸化物半導体はデバイス作製工程において、電子供与体を形成する水素や水の混
入などが生じると、その電気伝導度が変化する恐れがある。このような現象は、酸化物半
導体を用いたトランジスタにとって電気的特性の変動要因となる。
上述の問題に鑑み、酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、高
信頼性化することを目的の一とする。
酸化物半導体膜を有するトランジスタの作製工程において、熱処理による脱水化または脱
水素化処理、ハロゲンドープ処理及び酸素ドープ処理を行う。
開示する発明の一態様は、ゲート電極を形成し、ゲート電極上に第１の絶縁膜を形成し、
第１の絶縁膜にハロゲンドープ処理を行って、第１の絶縁膜にハロゲン原子を供給し、第
１の絶縁膜上に、ゲート電極と重畳して酸化物半導体膜を形成し、酸化物半導体膜に第１
の熱処理を行って、酸化物半導体膜中の水素原子を除去し、水素原子が除去された酸化物
半導体膜に酸素ドープ処理を行って、酸化物半導体膜中に酸素原子を供給し、酸素原子が
供給された酸化物半導体膜に第２の熱処理を行い、酸化物半導体膜上に接して、ソース電
極およびドレイン電極を形成し、酸化物半導体膜上に接して、第２の絶縁膜を形成する半
導体装置の作製方法である。また、上記において、第２の絶縁膜を覆うように、窒素を含
有する第３の絶縁膜を形成する場合がある。
開示する発明の別の一態様は第１の絶縁膜を形成し、第１の絶縁膜にハロゲンドープ処理
を行って、第１の絶縁膜にハロゲン原子を供給し、第１の絶縁膜上に酸化物半導体膜を形
成し、酸化物半導体膜に熱処理を行って、酸化物半導体膜中の水素原子を除去し、水素原
子が除去された酸化物半導体膜に酸素ドープ処理を行って、酸化物半導体膜中に酸素原子
を供給し、酸素原子が供給された酸化物半導体膜に熱処理を行い、酸化物半導体膜上に接
して、ソース電極およびドレイン電極を形成し、酸化物半導体膜上に接して、第２の絶縁
膜を形成し、第２の絶縁膜上の酸化物半導体膜と重畳する領域にゲート電極を形成する半
導体装置の作製方法である。また、上記において、ゲート電極を覆うように、窒素を含有
する第３の絶縁膜を形成する場合がある。
また、上記において、酸化物半導体膜を形成した後、酸化物半導体膜を島状に加工する場
合がある。また、酸化物半導体膜を島状に加工する工程において、少なくとも第１の絶縁
膜の一部も島状に加工する場合がある。また、第１の絶縁膜と接するように第２の絶縁膜
を形成する場合がある。
また、第１の絶縁膜または第２の絶縁膜として、酸化物半導体膜の構成元素を含む絶縁膜
を形成する場合がある。また、第１の絶縁膜または第２の絶縁膜として、酸化物半導体膜
の構成元素を含む絶縁膜と、酸化物半導体膜の構成元素とは異なる元素を含む絶縁膜を積
層して形成する場合がある。また、第１の絶縁膜を形成し、第１の絶縁膜にハロゲンドー
プ処理を行って、第１の絶縁膜にハロゲン原子を供給する工程に代えて、第１の絶縁膜と
して、酸化物半導体膜の構成元素とは異なる元素を含む絶縁膜を形成し、酸化物半導体膜
の構成元素とは異なる元素を含む絶縁膜にハロゲンドープ処理を行って、酸化物半導体膜
の構成元素とは異なる元素を含む絶縁膜にハロゲン原子を供給し、第１の絶縁膜として、
酸化物半導体膜の構成元素とは異なる元素を含む絶縁膜上に酸化物半導体膜の構成元素を
含む絶縁膜を形成する場合がある。
また、第１の絶縁膜または第２の絶縁膜として、ガリウムを含む絶縁膜を形成する場合が
ある。また、第１の絶縁膜または第２の絶縁膜として、ガリウムを含む絶縁膜と、ガリウ
ムとは異なる材料を含む絶縁膜を形成する場合がある。また、第１の絶縁膜を形成し、第
１の絶縁膜にハロゲンドープ処理を行って、第１の絶縁膜にハロゲン原子を供給する工程
に代えて、第１の絶縁膜として、ガリウムとは異なる材料を含む絶縁膜を形成し、ガリウ
ムとは異なる材料を含む絶縁膜にハロゲンドープ処理を行って、ガリウムとは異なる材料
を含む絶縁膜にハロゲン原子を供給し、第１の絶縁膜として、ガリウムとは異なる材料を
含む絶縁膜上にガリウムを含む絶縁膜を形成する場合がある。
また、上記のハロゲンドープ処理において、塩素を用いることが好ましい。
なお、本明細書において、「酸化ガリウム」の用語は、特に言及しない限り、構成元素と
しての酸素とガリウムを意味するものであって、酸化ガリウムの態様に限る趣旨で用いな
い。例えば、「酸化ガリウムを含む絶縁膜」という場合には、「酸素とガリウムを含む絶
縁膜」のように読み替えることが可能である。
また、上記において、ゲート電極を覆うように、窒素を含有する絶縁膜を形成する場合が
ある。このように、上方に、水素の含有がない、または極めて少ない窒化シリコンなどを
用いた絶縁膜を形成する場合には、添加された酸素が外部に放出されることを防ぎ、加え
て、外部からの水素や水の混入を防ぐことが可能である。この点において、当該絶縁膜の
重要性は高いといえる。
なお、上記の「ハロゲンドープ」とは、塩素やフッ素に代表されるハロゲンをバルクに添
加することを言う。例えば、ハロゲンとして塩素を用いる場合、少なくとも、塩素ラジカ
ル、塩素原子、塩素イオン、のいずれかをバルクに添加する。なお、当該「バルク」の用
語は、ハロゲンを、薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用い
ている。また、「ハロゲンドープ」には、プラズマ化したハロゲンをバルクに添加する「
ハロゲンプラズマドープ」が含まれる。
なお、上記の「酸素ドープ」とは、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イ
オン、のいずれかを含む）をバルクに添加することを言う。なお、当該「バルク」の用語
は、酸素を、薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている
。また、「酸素ドープ」には、プラズマ化した酸素をバルクに添加する「酸素プラズマド
ープ」が含まれる。
上記の酸素ドープ処理によって、酸化物半導体膜の膜中（バルク中）、絶縁膜の膜中（バ
ルク中）、酸化物半導体膜と絶縁膜の界面、のいずれかには少なくとも化学量論比をこえ
る量の酸素が存在する。酸素の量は、好ましくは化学量論比の１倍を超えて４倍まで（４
倍未満）、より好ましくは、１倍を超えて２倍まで（２倍未満）である。ここで、化学量
論比を超える酸素過剰な酸化物とは、それが、例えば、ＩｎａＧａｂＺｎｃＳｉｄＡｌｅ
ＭｇｆＯｇ（ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ≧０）で表されるとき、２ｇ＞３ａ＋３ｂ＋２
ｃ＋４ｄ＋３ｅ＋２ｆ、を満たす酸化物をいう。なお、酸素ドープ処理によって添加され
た酸素は、酸化物半導体の格子間に存在する場合もある。
また、少なくとも脱水化、脱水素化した後の酸化物半導体膜中の水素よりも添加される酸
素の量が多くなるようにする。少なくとも上記構成のいずれかにおいて酸素の量が多けれ
ば、それが拡散し、他の不安定性の原因の水素と反応することにより水素を固定化（非可
動イオン化）することができる。すなわち、信頼性上の不安定性を減らす、または十分減
らすことができる。また、酸素を過剰とすることで酸素欠損に起因するしきい値電圧Ｖｔ
ｈのばらつきを低減すると共に、しきい値電圧のシフト量ΔＶｔｈを低減することができ
る。
なお、酸化物半導体膜の膜中（バルク中）、絶縁膜の膜中（バルク中）、酸化物半導体膜
と絶縁膜の界面、の２カ所以上に上述した量の酸素が存在するとより好ましい。
なお、欠陥（酸素欠損）のない酸化物半導体であれば、化学量論比に一致した量の酸素が
含まれていれば良いが、トランジスタのしきい値電圧の変動を抑えるなどの信頼性を確保
するためには、酸化物半導体には、化学量論比を超える量の酸素が含まれていることが好
ましい。同様に、欠陥（酸素欠損）のない酸化物半導体であれば、下地膜を酸素過剰の絶
縁膜とする必要はないが、トランジスタのしきい値電圧の変動を抑えるなどの信頼性を確
保するためには、酸化物半導体層に酸素欠損の状態が生じ得ることを考慮して、下地膜を
酸素過剰の絶縁膜とすることが好ましい。
ここで、上述の「酸素プラズマドープ」処理によって、バルク中に酸素が添加される様子
を示す。なお、酸素を一成分として含む酸化物半導体膜中に酸素ドープ処理を行う場合、
一般に、酸素濃度の増減を確認することは困難である。よって、ここでは、シリコンウエ
ハを用いて、酸素ドープ処理の効果を確認した。
酸素ドープ処理は、誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅ
ｄ Ｐｌａｓｍａ）方式を用いて行った。その条件は、ＩＣＰ電力８００Ｗ、ＲＦバイア
ス電力３００Ｗまたは０Ｗ、圧力１．５Ｐａ、ガス流量７５ｓｃｃｍ、基板温度７０℃で
ある。図１５に、ＳＩＭＳ（ＳＩＭＳ、Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅ
ｃｔｒｏｍｅｔｒｙ）分析によるシリコンウエハの深さ方向の酸素濃度プロファイルを示
す。図１５において、縦軸は酸素濃度を示し、横軸はシリコンウエハ表面からの深さを示
す。
図１５より、ＲＦバイアス電力が０Ｗの場合および３００Ｗの場合のいずれにおいても、
酸素が添加されていることが確認できる。それと比較して、プラズマ処理を行わない場合
は酸素の添加量が少なくなっている。また、ＲＦバイアス３００Ｗの場合は、ＲＦバイア
ス０Ｗの場合と比較して、酸素がより深く添加されることが確認できる。
次に、酸素ドープ処理を行う前と、酸素ドープを行った後のシリコンウエハの断面をＳＴ
ＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓ
ｃｏｐｙ）で観察した結果を図１６に示す。図１６（Ａ）は、酸素ドープ処理を行う前の
ＳＴＥＭ像であり、図１６（Ｂ）は、上述のＲＦバイアス電力３００Ｗの条件で酸素ドー
プ処理を行った後のＳＴＥＭ像である。図１６（Ｂ）に示すように、酸素ドープを行うこ
とによって、シリコンウエハに酸素高ドープ領域が形成されていることが確認できる。
以上のように、シリコンウエハに対して酸素ドープを行うことで、シリコンウエハに酸素
が添加されることが示された。この結果により、酸化物半導体膜に対して酸素ドープを行
うことによっても、酸化物半導体膜に酸素を当然に添加できることが理解できる。
開示する発明の一態様である上述の構成の効果は、次のように考えると理解が容易である
。ただし、以下の説明は、あくまでも一考察に過ぎないことを付記する。
ゲート電極にプラスの電圧を印加すると、酸化物半導体膜のゲート電極側からバックチャ
ネル側（ゲート絶縁膜と反対側）へ電界が発生するため、酸化物半導体膜中に存在するプ
ラスの電荷を有する水素イオンがバックチャネル側へ移動して、酸化物半導体膜と絶縁膜
との界面のうち酸化物半導体膜側へと蓄積する。蓄積した水素イオンから絶縁膜中の電荷
捕獲中心（水素原子、水、あるいは汚染物等）へプラスの電荷が移動することによって、
酸化物半導体膜のバックチャネル側にはマイナスの電荷が蓄積される。すなわち、トラン
ジスタのバックチャネル側に寄生チャネルが発生して、しきい値電圧がマイナス側にシフ
トし、トランジスタがノーマリーオンの傾向を示す。
上記の通り、絶縁膜中の水素または水等の電荷捕獲中心がプラスの電荷を捕獲し、絶縁膜
中へプラスの電荷が移動することによってトランジスタの電気的特性が変動するため、ト
ランジスタの電気的特性の変動を抑制するためには、絶縁膜中にこれらの電荷捕獲中心が
存在しない、またはその含有量が少ないことが重要である。したがって、絶縁膜の成膜に
は、成膜時に水素含有量が少ないスパッタ法を用いるのが望ましい。スパッタ法により成
膜された絶縁膜は、その膜中に電荷捕獲中心が存在しない、または少なく、ＣＶＤ法等に
よって成膜した場合と比較してプラスの電荷の移動が起こりにくい。よって、トランジス
タのしきい値電圧のシフトを抑制し、トランジスタをノーマリーオフとすることができる
。
なお、トップゲート型のトランジスタにおいては、下地となる絶縁膜上に酸化物半導体膜
を形成した後、熱処理を行うことで、酸化物半導体膜に含まれる水または水素を除去する
と同時に、絶縁膜中に含まれる水または水素をも除去することができる。よって、絶縁膜
中には、酸化物半導体膜中を移動してきたプラスの電荷を捕獲するための電荷捕獲中心が
少ない。このように、酸化物半導体膜への脱水化または脱水素化のための熱処理は、酸化
物半導体膜に加えて、酸化物半導体膜の下層に存在する絶縁膜に対しても行われるため、
トップゲート型のトランジスタにおいては、下地となる絶縁膜はプラズマＣＶＤ法等のＣ
ＶＤ法を用いて成膜されていても構わない。
また、ボトムゲート型のトランジスタにおいては、ゲート絶縁膜上に酸化物半導体膜を形
成した後、熱処理を行うことで、酸化物半導体膜に含まれる水または水素を除去すると同
時に、ゲート絶縁膜中に含まれる水または水素をも除去することができる。よって、ゲー
ト絶縁膜中には、酸化物半導体膜中を移動してきたプラスの電荷を捕獲するための電荷捕
獲中心が少ない。このように、酸化物半導体膜への脱水化または脱水素化のための熱処理
は、酸化物半導体膜に加えて、酸化物半導体膜の下層に存在するゲート絶縁膜に対しても
行われるため、ボトムゲート型のトランジスタにおいては、ゲート絶縁膜はプラズマＣＶ
Ｄ法等のＣＶＤ法を用いて形成されていても構わない。
また、ゲート電極にマイナスの電圧を印加すると、バックチャネル側からゲート電極側へ
電界が発生するため、酸化物半導体膜中に存在する水素イオンがゲート絶縁膜側へ移動し
て、酸化物半導体膜とゲート絶縁膜との界面のうち酸化物半導体膜側へと蓄積する。また
、これによりトランジスタのしきい値電圧はマイナス側へシフトする。
なお、ゲート電圧を０として放置すると、電荷捕獲中心からプラスの電荷が解放され、ト
ランジスタのしきい値電圧がプラス側へシフトして、初期状態に戻る、または、場合によ
っては初期状態よりもプラス側へシフトする。この現象は、酸化物半導体膜中に移動しや
すいイオンが存在していることを示唆しており、最も移動しやすいイオンは、最も小さい
原子である水素がイオン化した水素イオンであると考察することができる。
また、酸化物半導体膜が光を吸収することによって、光エネルギーによって酸化物半導体
膜中の金属元素（Ｍ）と水素原子（Ｈ）との結合（Ｍ−Ｈ結合とも表記する）が切れる。
なお、波長が４００ｎｍ前後の光エネルギーと、金属元素及び水素原子の結合エネルギー
と、は概略一致している。酸化物半導体膜中の金属元素と水素原子との結合が切れたトラ
ンジスタに負のゲートバイアスを加えると、金属元素から脱離した水素イオンがゲート電
極側に引き寄せられるため電荷の分布が変化し、トランジスタのしきい値電圧はマイナス
側にシフトして、ノーマリーオンの傾向を示す。
なお、トランジスタへの光照射と負のゲートバイアスの印加によってゲート絶縁膜界面に
移動した水素イオンは、電圧の印加を停止すると元に戻る。これは、酸化物半導体膜中の
イオンの移動の代表的な例として理解できる。
このような、電圧印加による電気的特性の変動（ＢＴ劣化）または光照射による電気的特
性の変動（光劣化）への対策は、酸化物半導体膜から水素原子または水などの水素原子を
含む不純物を徹底的に排除し、酸化物半導体膜を高純度化することが最も重要である。電
荷密度が１０１５ｃｍ−３、つまり、単位面積あたりの電荷が１０１０ｃｍ−２の場合、
その電荷はトランジスタ特性に影響しないまたは影響するとしてもごく僅かである。よっ
て、電荷密度は１０１５ｃｍ−３以下であることが望ましい。仮に、酸化物半導体膜に含
まれる水素のうち、１０％の水素が酸化物半導体膜中で移動する場合、酸化物半導体膜に
含まれる水素の濃度は１０１６ｃｍ−３以下であることが望ましい。さらに、デバイス完
成後に水素が外部より侵入するのを防ぐために、スパッタ法によって成膜した窒化シリコ
ン膜をパッシベーション膜として用い、トランジスタを覆うのが好ましい。
さらに、酸化物半導体膜中に含まれる水素に対して、過剰な酸素をドープする（（水素原
子の数）＜＜（酸素ラジカルの数）または、（酸素イオンの数）とする）ことで、酸化物
半導体膜から水素または水を排除することができる。具体的には、高周波（ＲＦ）を用い
て酸素をプラズマ化し、基板バイアスを大きくして、酸素ラジカル、酸素イオンを基板上
の酸化物半導体膜へドープまたは添加し、酸化物半導体膜中では残存する水素よりも酸素
を多くする。酸素の電気陰性度は３．０と、電気陰性度が約２．０である酸化物半導体膜
中の金属（Ｚｎ、Ｇａ、Ｉｎ）よりも大きいため、水素に対して酸素を過剰に含有させる
ことで、Ｍ−Ｈ結合より水素原子を奪い、ＯＨ基を形成する。なお、このＯＨ基は、Ｍと
結合してＭ−Ｏ−Ｈ基を形成しうる。
なお、酸化物半導体膜の酸素の含有量が、化学量論比よりも過剰となるように酸素をドー
プするのがより好ましい。例えば、酸化物半導体膜としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物
半導体膜を用いる場合、酸素のドープなどによって酸素の比率を化学量論比の１倍を超え
て２倍まで（２倍未満）とするのがより好ましい。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化
物半導体の単結晶の化学量論比をＩｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４とすると、組成
がＩｎＧａＺｎＯｘで表される酸化物半導体薄膜において、Ｘは４を超えて８未満とする
のがより好ましい。よって、酸化物半導体膜において酸素の含有量は水素の含有量より大
きくなる。
光エネルギーやＢＴストレスによって、Ｍ−Ｈ結合から水素イオンが脱離して劣化の原因
となるが、上述のドープによって酸素を注入する場合、注入された酸素が水素イオンと結
合してＯＨ基となる。ＯＨ基は、結合エネルギーが大きいため、トランジスタに光照射や
ＢＴストレスが加えられても水素イオンを放出せず、また、水素イオンより質量も大きい
ため、酸化物半導体膜中を移動しにくい。よって、酸素のドープに起因して形成されるＯ
Ｈ基は、トランジスタの劣化の原因にならないか、または劣化の原因を減らすことができ
る。
なお、酸化物半導体膜の膜厚を大きくする程、トランジスタのしきい値電圧のばらつきが
大きくなる傾向が確認されている。これは、酸化物半導体膜中の酸素欠陥がしきい値電圧
の変動の一因であり、膜厚が大きくなるほど該酸素欠陥が増加するためと推測できる。開
示する発明の一態様に係るトランジスタにおいて酸化物半導体膜に酸素をドープする工程
は、酸化物半導体膜からの水素または水の排除のみでなく、膜中の酸素欠陥の補填に対し
ても有効である。よって、本発明の一態様に係るトランジスタは、しきい値電圧のばらつ
きも制御することができる。
また、酸化物半導体膜を挟んで、酸化物半導体膜と同種の成分でなる金属酸化物膜を設け
る構成も、電気的特性の変動防止に効果的である。酸化物半導体膜と同種の成分でなる金
属酸化物膜として、具体的には、酸化物半導体膜の構成元素から選択される一または複数
の金属元素の酸化物を含む膜を用いるのが好ましい。このような材料は酸化物半導体膜と
の相性が良く、酸化物半導体膜を挟んで該金属酸化物膜を設けることで、酸化物半導体膜
との界面の状態を良好に保つことができる。つまり、上述の材料を用いた金属酸化物膜を
、酸化物半導体膜と接する絶縁膜として設けることで、該金属酸化物膜と酸化物半導体膜
との界面及びその近傍への水素イオンの蓄積を抑制または防止することができる。したが
って、酸化物半導体膜を挟んで、例えば酸化シリコン膜等の酸化物半導体膜とは異なる成
分でなる絶縁膜を設けた場合と比較して、トランジスタのしきい値電圧に影響を与える酸
化物半導体膜界面の水素濃度を十分に低減することができる。
なお、該金属酸化物膜としては、酸化ガリウム膜を用いるのが好ましい。酸化ガリウムは
、バンドギャップ（Ｅｇ）が大きいので、酸化ガリウム膜によって酸化物半導体膜を挟む
ことで、酸化物半導体膜と金属酸化物膜との界面において、エネルギー障壁が形成され、
その界面においてキャリアの移動は妨げられる。したがって、キャリアは酸化物半導体か
ら金属酸化物に移動することなく、酸化物半導体膜中を移動する。一方、水素イオンは、
酸化物半導体と金属酸化物との界面を通過して、金属酸化物と絶縁膜との界面付近に蓄積
する。仮に、絶縁膜との界面近傍に水素イオンが蓄積されたとしても、金属酸化物膜とし
ての酸化ガリウム膜にはキャリアが流れうる寄生チャネルが形成されないため、トランジ
スタのしきい値電圧への影響を与えない、またはその影響が極めて少ない。なお、酸化ガ
リウムとＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料を接触させた場合のエネルギー障壁は、伝導帯側
で約０．８ｅＶとなり、価電子帯側で約０．９ｅＶとなる。
開示する発明の一態様に係るトランジスタは、酸素ドープ処理によって、酸化物半導体膜
に接する絶縁膜中、酸化物半導体膜中、またはこれらの界面近傍の少なくともいずれか一
に酸素の含有量を増大させることを技術思想とするものである。
さらに、酸化物半導体膜の形成前に、酸化物半導体膜が上に形成される絶縁膜に対して、
ハロゲンドープ処理を行うことにより、当酸化物半導体膜からさらに水素を排除すること
ができる。例えば、ハロゲンとして塩素を用いる場合、高周波（ＲＦ）を用いて塩素をプ
ラズマ化し、塩素ラジカル、塩素イオンを基板上の絶縁膜へ添加する。この時、絶縁膜が
形成される基板にバイアスを印加すると好ましい。基板に印加するバイアスを大きくする
ことで、より深くまで塩素を添加することができる。また、電界で加速したハロゲンイオ
ンを照射して、ハロゲンを添加してもよい。また、ハロゲンと同時に酸素を添加してもよ
い。
塩素やフッ素などのハロゲンは、酸化物半導体膜中の金属（Ｚｎ、Ｇａ、Ｉｎ）よりも電
気陰性度が大きいため、酸化物半導体膜中のＭ−Ｈ結合から水素原子を奪うことができる
。このようにして、酸化物半導体膜と絶縁膜の界面に添加された塩素やフッ素などのハロ
ゲンは、トランジスタの劣化の原因となる酸化物半導体膜中のＭ−Ｈ結合から脱離した水
素イオンを、捕獲することができる。さらに、絶縁膜中の塩素やフッ素などのハロゲンは
、該絶縁膜中の水素を固定化し、該絶縁膜中から酸化物半導体膜中への水素の拡散を防ぐ
ことができる。よって、トランジスタに光照射が行われ、またはＢＴストレスが与えられ
ても、トランジスタ特性の劣化は抑制され、または低減される。
開示する発明の一態様に係るトランジスタは、ハロゲンドープ処理によって、酸化物半導
体膜に接する絶縁膜中、または当該絶縁膜と酸化物半導体膜との界面近傍の少なくともい
ずれか一に塩素に代表されるハロゲンを添加することを技術思想とするものである。
熱処理による脱水化または脱水素化処理、ハロゲンドープ処理、および、酸素ドープ処理
された酸化物半導体膜を有するトランジスタは、バイアス−熱ストレス（ＢＴ）試験前後
においてもトランジスタのしきい値電圧の変化量が低減できており、安定した電気特性を
有する信頼性の高いトランジスタが実現できる。
また、開示する発明の一態様により、電気特性が良好で信頼性の高いトランジスタを有す
る様々な半導体装置を作製することができる。
半導体装置の一形態を説明する図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の断面図、上面図及び回路図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一態様を説明する図。 電子機器を示す図。 電子機器を示す図。 ＳＩＭＳの測定結果を示す図である。 断面ＳＴＥＭ像を説明する図である。 プラズマ装置の上面図及び断面図である。
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。
ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様々
に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明
は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、本明細書等における「第１」、「第２」、「第３」などの序数詞は、構成要素の混
同を避けるために付すものであり、数的に限定するものではないことを付記する。
（実施の形態１）
本実施の形態では、半導体装置および半導体装置の作製方法について、図１乃至図３を用
いて説明する。
〈半導体装置の構成例〉
図１には、トランジスタ１２０の構成例を示す。ここで、図１（Ａ）は平面図であり、図
１（Ｂ）および図１（Ｃ）はそれぞれ、図１（Ａ）におけるＡ−Ｂ断面およびＣ−Ｄ断面
に係る断面図である。なお、図１（Ａ）では煩雑になることを避けるため、トランジスタ
１２０の構成要素の一部（例えば、絶縁膜１１０ａ、絶縁膜１１０ｂなど）を省略してい
る。
図１に示すトランジスタ１２０は、基板１００上のゲート電極１１２、ゲート絶縁膜１０
２ａ、ゲート絶縁膜１０２ｂ、酸化物半導体膜１０８、ソース電極１０４ａ、ドレイン電
極１０４ｂ、絶縁膜１１０ａ、絶縁膜１１０ｂを含む。
図１に示すトランジスタ１２０において、酸化物半導体膜１０８は、酸素ドープ処理が行
われた酸化物半導体膜である。酸素ドープ処理が行われることにより、信頼性が高められ
たトランジスタ１２０が実現する。
さらに、図１に示すトランジスタ１２０においては、ゲート絶縁膜１０２ａに対してハロ
ゲンドープ処理が行われている。このようなハロゲンドープ処理によって、さらに信頼性
が高められたトランジスタ１２０が実現する。
〈半導体装置の作製工程例〉
以下、図２を用いて、図１に示す半導体装置の作製工程の一例を説明する。
まず、絶縁表面を有する基板１００上に導電膜を形成した後、フォトリソグラフィ工程に
よりゲート電極１１２を形成する（図２（Ａ）参照）。なお、レジストマスクをインクジ
ェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマス
クを使用しないため、製造コストを低減できる。
基板１００の材質等に大きな制限はないが、少なくとも、後の熱処理に耐える程度の耐熱
性を有していることが必要となる。例えば、ガラス基板、セラミック基板、石英基板、サ
ファイア基板などを、基板１００として用いることができる。また、シリコンや炭化シリ
コンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半
導体基板、ＳＯＩ基板などを適用することも可能であり、これらの基板上に半導体素子が
設けられたものを、基板１００として用いてもよい。
また、基板１００として、可撓性基板を用いてもよい。可撓性基板上にトランジスタを設
ける場合、可撓性基板上に直接的にトランジスタを作り込むことができる。また、他の基
板にトランジスタを形成した後、これを剥離し、可撓性基板に転置しても良い。なお、ト
ランジスタを剥離し、可撓性基板に転置するためには、上記他の基板とトランジスタとの
間に剥離層を形成すると良い。
下地膜となる絶縁膜を基板１００とゲート電極１１２との間に設けてもよい。下地膜は、
基板１００からの不純物元素の拡散を防止する機能を有し、窒化シリコン膜、酸化シリコ
ン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による
積層構造により形成することができる。
また、ゲート電極１１２は、プラズマＣＶＤ法又はスパッタリング法等により、モリブデ
ン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の
金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成すること
ができる。
次いで、ゲート電極１１２上にゲート絶縁膜１０２ａを形成する（図２（Ａ）参照）。
ゲート絶縁膜１０２ａには、後に形成される酸化物半導体膜とは異なる材料を含む絶縁材
料を用いることが好ましい。ゲート絶縁膜１０２ａは、プラズマＣＶＤ法又はスパッタリ
ング法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、
酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、
酸化ハフニウム、又はこれらの混合材料を用いて単層で又は積層して形成することができ
る。ただし、トランジスタのゲート絶縁膜として機能することを考慮して、酸化ハフニウ
ム、酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０
、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、窒素が
添加されたハフニウムシリケート、窒素が添加されたハフニウムアルミネート、などの比
誘電率が高い材料を採用しても良い。なお、水素や水などが混入しにくいという点では、
スパッタリング法が好適である。
次に、ゲート絶縁膜１０２ａに対して、ハロゲン１８０による処理（ハロゲンドープ処理
や、ハロゲンプラズマドープ処理ともいう）を行い、ゲート絶縁膜１０２ａ中にハロゲン
を含有させる（図２（Ｂ）参照）。ハロゲン１８０は、塩素やフッ素などを用いることが
できる。塩素やフッ素などのハロゲンは電気陰性度が大きいため、トランジスタの劣化の
原因となる水素イオンを、捕獲することができる。また、酸化物半導体膜１０８が上に形
成されるゲート絶縁膜１０２ａに塩素などのハロゲンを含有させることで、ゲート絶縁膜
１０２ａ中の水素を固定化し、ゲート絶縁膜１０２ａ中から酸化物半導体膜１０８中への
水素の拡散を防ぐことができる。よって、トランジスタに光照射が行われ、またはＢＴス
トレスが与えられても、トランジスタ特性の劣化は抑制され、または低減される。
ここで、塩素は、フッ素に比べて原子半径が大きく、拡散係数が小さいので、水素イオン
をゲート絶縁膜１０２ａ中に固定しやすい。特に後に行う加熱処理の際に、塩素の方がフ
ッ素より動きにくいので、より効果的に水素イオンを捕獲しておくことができる。よって
、ハロゲン１８０としては、塩素を用いるのが好ましい。本実施の形態においてはハロゲ
ン１８０として塩素を用いる。ハロゲン１８０として塩素を用いる場合、ハロゲン１８０
には、少なくとも、塩素ラジカル、塩素原子、塩素イオン、のいずれかが含まれている。
上述のハロゲン１８０は、プラズマ発生装置やオゾン発生装置によって発生させることが
できる。より具体的には、例えば、半導体装置に対してエッチング処理を行うことができ
る装置や、レジストマスクに対してアッシングを行うことができる装置などを用いてハロ
ゲン１８０を発生させ、ゲート絶縁膜１０２ａを処理することができる。なお、ハロゲン
の添加は、ゲート絶縁膜１０２ａの表面に与えるダメージが最小限となる条件で行うこと
が好ましい。
なお、ハロゲンの添加をより好適に行うためには、基板には電気的なバイアスを加えてお
くことが望ましい。基板に印加するバイアスを大きくすることで、より深くまでハロゲン
を添加することができる。
ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ
）装置を用いて塩素を添加する場合、プラズマ発生源であるＩＣＰコイルに１ｋＷ以上１
０ｋＷ以下の高周波電源を印加し、プラズマを発生させた状態を一定時間（３０秒以上６
００秒以下）維持することが好ましい。例えば、ＩＣＰパワー６０００Ｗ、バイアスパワ
ー２５０Ｗ、塩素ガス流量を５００ｓｃｃｍ、処理室内の圧力を１．３Ｐａ、処理時間６
０秒、という条件で塩素ドープ処理を行えばよい。
また、電界で加速したハロゲンイオンを照射して、ハロゲンを添加してもよい。
また、塩素に代表されるハロゲンと同時に酸素を添加しても良い。
次いで、ゲート絶縁膜１０２ａ上にゲート絶縁膜１０２ｂを形成する（図２（Ｃ）参照）
。
ゲート絶縁膜１０２ｂには、後に形成される酸化物半導体膜と同種の成分でなる絶縁材料
を用いると特に好ましい。このような材料は酸化物半導体膜との相性が良く、これをゲー
ト絶縁膜１０２ｂに用いることで、酸化物半導体膜との界面の状態を良好に保つことがで
きるからである。ここで、「酸化物半導体膜と同種の成分」とは、酸化物半導体膜の構成
金属元素から選択される一または複数の元素を含むことを意味する。例えば、酸化物半導
体膜がＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料によって構成される場合、同種の成分
でなる絶縁材料としては酸化ガリウムなどがある。
また、図２（Ｃ）で示すように、ゲート絶縁膜を、酸化物半導体膜とは異なる材料を含む
ゲート絶縁膜１０２ａと、酸化物半導体膜と同種の成分でなる絶縁材料でなるゲート絶縁
膜１０２ｂとの積層構造とすることがより好ましい。ゲート絶縁膜１０２ａ、ゲート絶縁
膜１０２ｂおよび酸化物半導体膜の順に積層した構造とすることで、電荷はゲート絶縁膜
１０２ａとゲート絶縁膜１０２ｂとの界面の電荷捕獲中心に優先的に捕獲される（酸化物
半導体膜とゲート絶縁膜１０２ｂとの界面との比較）ため、酸化物半導体膜の界面での電
荷捕獲を十分に抑制することができるようになり、半導体装置の信頼性が向上するためで
ある。また、ゲート絶縁膜１０２ａに上述のハロゲンドープ処理を行うことによって、電
荷をゲート絶縁膜１０２ａとゲート絶縁膜１０２ｂとの界面の電荷捕獲中心にさらに優先
的に捕獲することができる。
なお、このようなゲート絶縁膜１０２ａとゲート絶縁膜１０２ｂの積層構造としては、酸
化ガリウム膜と酸化シリコン膜の積層構造や、酸化ガリウム膜と窒化シリコン膜との積層
構造などを適用することができる。
なお、図１に示すトランジスタ１２０では、ゲート絶縁膜を、酸化物半導体膜とは異なる
材料を含むゲート絶縁膜１０２ａと酸化物半導体膜と同種の成分でなる絶縁材料からなる
ゲート絶縁膜１０２ｂとの積層構造としているが、これに限られるものではない。例えば
、ゲート絶縁膜を、酸化物半導体膜とは異なる材料を含むゲート絶縁膜１０２ａと酸化物
半導体膜と同種の成分でなる絶縁材料からなるゲート絶縁膜１０２ｂのいずれかで形成す
る構造としても良い。
また、μ波（例えば周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶
縁耐圧の高い高品質な絶縁層を形成できるので、ゲート絶縁膜１０２ａ、ゲート絶縁膜１
０２ｂの形成に用いると好ましい。高純度化された酸化物半導体と高品質ゲート絶縁膜と
が密接することにより、界面準位を低減して界面特性を良好なものとすることができるか
らである。
次に、ゲート絶縁膜１０２ｂ上に、ゲート電極１１２と重畳するように酸化物半導体膜１
０８を形成する（図２（Ｃ）参照）。
酸化物半導体膜は、水素や水などが混入しにくい方法で作製するのが望ましい。例えば、
スパッタリング法などを用いて作製することができる。また、酸化物半導体膜の厚さは、
３ｎｍ以上３０ｎｍ以下とするのが望ましい。酸化物半導体膜を厚くしすぎると（例えば
、膜厚を５０ｎｍ以上）、トランジスタがノーマリーオンとなってしまうおそれがあるた
めである。
酸化物半導体膜に用いる材料としては、例えば、インジウムを含有する酸化物半導体材料
や、インジウムおよびガリウムを含有する酸化物半導体材料などがある。
また、酸化物半導体膜に用いる材料としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ
−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−
Ｓｎ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材
料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、二元系金属酸化
物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、
Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｇ
ａ−Ｏ系の材料や、一元系金属の酸化物であるＩｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚ
ｎ−Ｏ系の材料などがある。また、上記の材料にＳｉＯ２を含ませてもよい。ここで、例
えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜
鉛（Ｚｎ）を有する酸化物膜、という意味であり、その組成比は特に問わない。また、Ｉ
ｎとＧａとＺｎ以外の元素を含んでいてもよい。
また、酸化物半導体膜は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を
用いた薄膜とすることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれ
た一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、ＧａおよびＡｌ、Ｇａおよ
びＭｎ、またはＧａおよびＣｏなどを用いることができる。
本実施の形態では、酸化物半導体膜を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体成膜用タ
ーゲットを用いたスパッタリング法により形成する。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体成膜用ターゲットとしては、例えば、組成比とし
て、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物半導体成膜用
ターゲットを用いることができる。なお、ターゲットの材料および組成を上述に限定する
必要はない。例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組
成比の酸化物半導体成膜用ターゲットを用いることもできる。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組
成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３
：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に
換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１
５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）と
する。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比が
Ｉｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
酸化物半導体成膜用ターゲットの充填率は、９０％以上１００％以下、好ましくは９５％
以上９９．９％以下とする。充填率の高い酸化物半導体成膜用ターゲットを用いることに
より、成膜した酸化物半導体膜は緻密な膜とすることができるためである。
成膜の雰囲気は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または、希ガ
スと酸素の混合雰囲気下などとすればよい。また、酸化物半導体膜への水素、水、水酸基
、水素化物などの混入を防ぐために、水素、水、水酸基、水素化物などの水素原子を含む
不純物が十分に除去された高純度ガスを用いた雰囲気とすることが望ましい。
より具体的には、例えば、酸化物半導体膜は次のように形成することができる。
まず、減圧状態に保持された成膜室内に基板１００を保持し、基板温度を１００℃以上６
００℃以下好ましくは２００℃以上４００℃以下とする。基板１００が加熱された状態で
成膜を行うことで、酸化物半導体膜に含まれる不純物濃度を低減することができるためで
ある。また、スパッタリングによる損傷を軽減することができるためである。
次に、成膜室内の残留水分を除去しつつ、水素および水などの水素原子を含む不純物が十
分に除去された高純度ガスを導入し、上記ターゲットを用いて基板１００上に酸化物半導
体膜を成膜する。成膜室内の残留水分を除去するためには、排気手段として、クライオポ
ンプ、イオンポンプ、チタンサブリメーションポンプなどの吸着型の真空ポンプを用いる
ことが望ましい。また、排気手段は、ターボ分子ポンプにコールドトラップを加えたもの
であってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素分子や、水（
Ｈ２Ｏ）などの水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）などが
除去されているため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低
減できる。
成膜条件の一例として、基板とターゲットの間との距離を１００ｍｍ、圧力を０．６Ｐａ
、直流（ＤＣ）電源を０．５ｋＷ、成膜雰囲気を酸素（酸素流量比率１００％）雰囲気と
することができる。なお、パルス直流電源を用いると、成膜時の粉状物質（パーティクル
、ごみともいう）の発生を軽減でき、膜厚分布も均一となるため好ましい。
その後、酸化物半導体膜１０８に対して熱処理を行う。この熱処理によって酸化物半導体
膜１０８中の、過剰な水素（水や水酸基を含む）を除去し、酸化物半導体膜の構造を整え
、エネルギーギャップ中の欠陥準位を低減することができる。上記熱処理の温度は、２５
０℃以上６５０℃以下、好ましくは４５０℃以上６００℃以下、または基板の歪み点未満
とする。
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、
４５０℃、１時間の条件で行うことができる。この間、酸化物半導体膜１０８は大気に触
れさせず、水や水素の混入が生じないようにする。
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射
によって、被処理物を加熱する装置を用いても良い。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐ
ｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅ
ｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ
）装置を用いることができる。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置で
ある。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処
理物と反応しない不活性気体が用いられる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハ
ライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、
高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する
装置である。
例えば、上記熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分間
熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい。
ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温度
を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素を
含むガスに切り替えても良い。酸素を含む雰囲気において熱処理を行うことで、酸素欠損
に起因するエネルギーギャップ中の欠陥準位を低減することができるためである。
なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等
）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ま
しい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの
純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（
すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
ところで、上述の熱処理には水素や水などを除去する効果があるから、当該熱処理を、脱
水化処理や、脱水素化処理などと呼ぶこともできる。当該脱水化処理や、脱水素化処理は
、例えば、酸化物半導体膜を島状に加工する前などのタイミングにおいて行うことも可能
である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても良
い。また、上述のハロゲンドープ処理において、ゲート絶縁膜１０２ａなどに混入した水
素なども当該熱処理で除去することができる。
次に、当該酸化物半導体膜１０８を加工して島状の酸化物半導体膜１０８を形成する（図
２（Ｄ）参照）。
酸化物半導体膜１０８の加工は、所望の形状のマスクを酸化物半導体膜上に形成した後、
当該酸化物半導体膜をエッチングすることによって行うことができる。上述のマスクは、
フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット
法などの方法を用いてマスクを形成しても良い。
また、このとき酸化物半導体膜１０８と共に、酸化物半導体膜１０８と同種の成分でなる
絶縁材料を用いているゲート絶縁膜１０２ｂをエッチングし、ゲート絶縁膜１０２ｂを島
状に加工しても良い。
なお、酸化物半導体膜１０８およびゲート絶縁膜１０２ｂのエッチングは、ドライエッチ
ングでもウェットエッチングでもよい。もちろん、これらを組み合わせて用いてもよい。
なお、酸化物半導体膜１０８は必ずしも島状に加工しなくてもよい。
次に、酸化物半導体膜１０８に対して、酸素１８２による処理（酸素ドープ処理や、酸素
プラズマドープ処理ともいう）を行う（図２（Ｅ）参照）。ここで、酸素１８２には、少
なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかが含まれている。酸化物半
導体膜１０８に酸素ドープ処理を行うことにより、酸化物半導体膜１０８中、酸化物半導
体膜１０８界面近傍、または、酸化物半導体膜１０８中および該界面近傍に酸素を含有さ
せることができる。この場合、酸素の含有量は、酸化物半導体膜１０８の化学量論比を超
える程度、好ましくは、化学量論比の１倍を超えて２倍まで（１倍より大きく２倍未満）
、とする。あるいは、酸素の含有量は、単結晶の場合の酸素の量をＹとして、Ｙを超える
程度、好ましくは、Ｙを超えて２Ｙまでとすることもできる。あるいは、酸素の含有量は
、酸素ドープ処理を行わない場合の酸化物半導体膜中の酸素の量Ｚを基準として、Ｚを超
える程度、好ましくは、Ｚを超えて２Ｚまでとすることもできる。なお、上述の好ましい
範囲に上限が存在するのは、酸素の含有量を多くしすぎると、水素吸蔵合金（水素貯蔵合
金）のように、酸化物半導体膜１０８が水素を取り込んでしまう恐れがあるためである。
なお、酸化物半導体膜において酸素の含有量は水素の含有量より大きくなる。
結晶構造がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ＞０）で表現される材料の場合、例えば、ｍ＝
１（ＩｎＧａＺｎＯ４）の結晶構造を基準にすれば、ＩｎＧａＺｎＯｘにおいてｘは４を
越えて８まで、また、ｍ＝２（ＩｎＧａＺｎ２Ｏ５）の結晶構造を基準にすれば、ＩｎＧ
ａＺｎ２Ｏｘにおいてｘは５を越えて１０まで、が許容される。なお、このような酸素過
剰領域は、酸化物半導体の一部（界面を含む）に存在していればよい。
なお、酸化物半導体膜において、酸素は主たる成分材料の一つである。このため、酸化物
半導体膜中の酸素濃度を、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃ
ｔｒｏｓｃｏｐｙ）などの方法を用いて、正確に見積もることは難しい。つまり、酸化物
半導体膜に酸素が意図的に添加されたか否かを判別することは困難であるといえる。
ところで、酸素には１７Ｏや１８Ｏといった同位体が存在し、自然界におけるこれらの存
在比率はそれぞれ酸素原子全体の０．０３７％、０．２０４％程度であることが知られて
いる。つまり、酸化物半導体膜中におけるこれら同位体の濃度は、ＳＩＭＳなどの方法に
よって見積もることができる程度になるから、これらの濃度を測定することで、酸化物半
導体膜中の酸素濃度をより正確に見積もることが可能な場合がある。よって、これらの濃
度を測定することで、酸化物半導体膜に意図的に酸素が添加されたか否かを判別しても良
い。
例えば、１８Ｏの濃度を基準に用いると、酸化物半導体膜において、酸素が添加された領
域における酸素の同位体の濃度Ｄ１（１８Ｏ）と、酸素が添加されていない領域における
酸素の同位体の濃度Ｄ２（１８Ｏ）との間には、Ｄ１（１８Ｏ）＞Ｄ２（１８Ｏ）が成立
するといえる。
また、酸化物半導体膜に添加される酸素１８２の少なくとも一部は、酸化物半導体中にお
いて不対結合手を有することが好ましい。不対結合手を有することにより、膜中に残存す
る水素と結合して、水素を固定化（非可動イオン化）することができるためである。
上述の酸素１８２は、プラズマ発生装置やオゾン発生装置によって発生させることができ
る。より具体的には、例えば、半導体装置に対してエッチング処理を行うことができる装
置や、レジストマスクに対してアッシングを行うことができる装置などを用いて酸素１８
２を発生させ、酸化物半導体膜１０８を処理することができる。また、電界で加速した酸
素イオンを照射して、酸素を添加してもよい。
なお、酸素の添加をより好適に行うためには、基板には電気的なバイアスを加えておくこ
とが望ましい。
なお、酸素ドープ処理を行った後の酸化物半導体膜１０８に熱処理を行うのが望ましい。
当該熱処理の温度は、２５０℃以上７００℃以下、好ましくは４００℃以上６００℃以下
、または基板の歪み点未満とする。
当該熱処理により、水素と酸化物半導体材料との反応によって生成された水、水酸化物（
ＯＨ）などを酸化物半導体膜から除去することができる。また、上述の酸素ドープ処理に
おいて、酸化物半導体膜１０８などに混入した水素なども当該熱処理で除去することがで
きる。熱処理は、水、水素などが十分に低減された窒素、酸素、超乾燥空気（ＣＲＤＳ（
キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が
２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐ
ｂ以下の空気）、希ガス（アルゴン、ヘリウムなど）などの雰囲気下で行えばよく、特に
酸素を含む雰囲気で行うことが好ましい。また、熱処理装置に導入する窒素、酸素、また
は希ガスの純度は、６Ｎ（９９．９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下）と
するのが好ましく、７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を０．１ｐｐｍ以
下）とすると、より好ましい。
また、酸素ドープ処理と熱処理を繰り返して行っても良い。当該処理を繰り返して行うこ
とにより、トランジスタの信頼性をさらに高めることができる。なお、繰り返しの回数は
適宜設定することができる。
本実施の形態に係る上記の熱処理においては、酸素を含む雰囲気下で酸化物半導体膜１０
８を加熱するのが望ましい。したがって、上述の脱水化（または脱水素化）処理によって
減少してしまう可能性のある酸素を、酸化物半導体膜１０８へ供給することも可能である
。この意味において、当該熱処理を、加酸化（加酸素化）と呼ぶこともできる。
なお、加酸化を目的とする熱処理のタイミングは、酸化物半導体膜１０８の形成後であれ
ば特に限定されない。例えば、後述する絶縁膜１１０ａの形成後に加酸化を目的とする熱
処理を行っても良い。または、ゲート電極の形成後に加酸化を目的とする熱処理を行って
も良い。または、脱水化等を目的とする熱処理に続けて加酸化を目的とする熱処理を行っ
ても良いし、脱水化等を目的とする熱処理に加酸化を目的とする熱処理を兼ねさせても良
いし、加酸化を目的とする熱処理に脱水化等を目的とする熱処理を兼ねさせても良い。
上述のように、脱水化等を目的とする熱処理と、酸素ドープ処理または加酸化を目的とす
る熱処理とを適用することで、酸化物半導体膜１０８を、その主成分以外の不純物が極力
含まれないように高純度化することができる。高純度化された酸化物半導体膜１０８中に
はドナーに由来するキャリアが極めて少ない（ゼロに近い）。このような熱処理によって
不純物を低減し、ｉ型（真性半導体）またはｉ型に限りなく近い酸化物半導体膜を形成す
ることで、極めて優れた特性のトランジスタを実現することができる。
なお、本実施の形態においては、脱水化等を目的とする熱処理を行い、酸化物半導体膜１
０８を島状に加工し、酸素ドープ処理を行い、加酸化を目的とする熱処理を行ったが、こ
れらの工程はこの順番に限られるものではない。
次いで、ゲート絶縁膜１０２ａ、ゲート絶縁膜１０２ｂおよび酸化物半導体膜１０８上に
、ソース電極およびドレイン電極（これと同じ層で形成される配線を含む）を形成するた
めの導電膜を形成し、当該導電膜を加工して、ソース電極１０４ａおよびドレイン電極１
０４ｂを形成する（図２（Ｆ）参照）。なお、ここで形成されるソース電極１０４ａの端
部とドレイン電極１０４ｂの端部との間隔によって、トランジスタのチャネル長Ｌが決定
されることになる。
ソース電極１０４ａおよびドレイン電極１０４ｂに用いる導電膜としては、例えば、Ａｌ
、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元
素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）
等がある。また、Ａｌ、Ｃｕなどの金属膜の下側または上側の一方または双方にＴｉ、Ｍ
ｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン
膜、窒化タングステン膜）を積層させた導電膜を用いても良い。
また、ソース電極１０４ａおよびドレイン電極１０４ｂに用いる導電膜は、導電性の金属
酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、
酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３
―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）
またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
導電膜の加工は、レジストマスクを用いたエッチングによって行うことができる。当該エ
ッチングに用いるレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレ
ーザ光などを用いるとよい。
なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、例えば、数ｎｍ〜数１０ｎｍ
と極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて、レ
ジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度
も大きい。したがって、後に形成されるトランジスタのチャネル長Ｌを微細化することが
可能であり、回路の動作速度を高めることができる。
また、いわゆる多階調マスクによって形成されたレジストマスクを用いてエッチング工程
を行ってもよい。多階調マスクを用いて形成されたレジストマスクは、複数の膜厚を有す
る形状となり、アッシングによってさらに形状を変形させることができるため、異なるパ
ターンに加工する複数のエッチング工程に用いることが可能である。このため、一枚の多
階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスク
を形成することができる。つまり、工程の簡略化が可能となる。
次に、酸化物半導体膜１０８の一部と接し、かつ、ソース電極１０４ａおよびドレイン電
極１０４ｂを覆う絶縁膜１１０ａ、絶縁膜１１０ｂを形成する（図２（Ｆ）参照）。
絶縁膜１１０ａは、ゲート絶縁膜１０２ｂと同様に形成することができる。すなわち、絶
縁膜１１０ａは、酸化物半導体膜１０８と同種の成分でなる絶縁材料を用いると特に好ま
しい。このような材料は酸化物半導体膜との相性が良く、これを絶縁膜１１０ａに用いる
ことで、酸化物半導体膜１０８との界面の状態を良好に保つことができるからである。例
えば、酸化物半導体膜１０８がＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料によって構成
される場合、同種の成分でなる絶縁材料としては酸化ガリウムなどがある。
また、絶縁膜１１０ａは酸素を含有していることが好ましく、化学量論比を超える程度、
好ましくは、化学量論比の１倍を超えて２倍まで（１倍より大きく２倍未満）酸素を含有
していることが好ましい。このように絶縁膜１１０ａが過剰な酸素を有することにより、
酸化物半導体膜１０８および酸化物半導体膜１０８との界面に酸素を供給し、酸素の欠損
を低減することができる。
また、絶縁膜１１０ｂは、ゲート絶縁膜１０２ａと同様に形成することができる。すなわ
ち、絶縁膜１１０ｂは、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリ
コン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニ
ウム、酸化ハフニウム、又はこれらの混合材料を用いて単層で又は積層して形成すること
ができる。
また、絶縁膜１１０ｂは酸素を含有していることが好ましく、化学量論比を超える程度、
好ましくは、化学量論比の１倍を超えて２倍まで（１倍より大きく２倍未満）酸素を含有
していることが好ましい。このように絶縁膜１１０ｂが過剰な酸素を有することにより、
酸化物半導体膜１０８および酸化物半導体膜１０８との界面に酸素を供給し、酸素の欠損
を低減することができる。
ここで、酸化物半導体膜と同種の成分でなる絶縁材料でなる絶縁膜１１０ａと、酸化物半
導体膜とは異なる材料を含む絶縁膜１１０ｂとの積層構造とすることがより好ましい。酸
化物半導体膜１０８、絶縁膜１１０ｂ、および絶縁膜１１０ａの順に積層した構造とする
ことで、電荷は絶縁膜１１０ａと絶縁膜１１０ｂとの界面の電荷捕獲中心に優先的に捕獲
される（酸化物半導体膜と絶縁膜１１０ａとの界面との比較）ため、酸化物半導体膜の界
面での電荷捕獲を十分に抑制することができるようになり、半導体装置の信頼性が向上す
るためである。
なお、このような絶縁膜１１０ａと絶縁膜１１０ｂの積層構造としては、酸化ガリウム膜
と酸化シリコン膜の積層構造や、酸化ガリウム膜と窒化シリコン膜との積層構造などを適
用することができる。
なお、図１に示すトランジスタ１２０では、絶縁膜を、酸化物半導体膜と同種の成分でな
る絶縁材料でなる絶縁膜１１０ａと、酸化物半導体膜とは異なる材料を含む絶縁膜１１０
ｂとの積層構造としているが、これに限られるものではない。例えば、絶縁膜を、酸化物
半導体膜と同種の成分でなる絶縁材料でなる絶縁膜１１０ａと、酸化物半導体膜とは異な
る材料を含む絶縁膜１１０ｂのいずれかで形成する構造としても良い。
なお絶縁膜１１０ａまたは絶縁膜１１０ｂは、ゲート絶縁膜１０２ａまたはゲート絶縁膜
１０２ｂと接するように形成することが好ましい。このように絶縁膜１１０ａまたは絶縁
膜１１０ｂを形成することにより、酸化物半導体膜１０８全体を覆うことができるので、
酸化物半導体膜１０８および酸化物半導体膜１０８との界面により効果的に酸素を供給し
、酸素の欠損を低減することができる。
以上の工程でトランジスタ１２０が形成される。
なお、上述の説明は、島状に加工され高純度化された酸化物半導体膜１０８に対して酸素
ドープ処理を行う例についてのものだが、開示する発明の一態様はこれに限定されない。
例えば、高純度化および酸素ドープ処理を行った後に、酸化物半導体膜を島状に加工して
も良いし、ソース電極１０４ａおよびドレイン電極１０４ｂを形成した後に酸素ドープ処
理を行っても良い。
〈半導体装置の変形例〉
図３（Ａ）乃至図３（Ｆ）には、図１に示すトランジスタ１２０の変形例として、トラン
ジスタ１３０、トランジスタ１４０、トランジスタ１５０、トランジスタ１２５、トラン
ジスタ１３５およびトランジスタ１４５の断面図を示す。
図３（Ａ）に示すトランジスタ１３０は、基板１００上のゲート電極１１２、ゲート絶縁
膜１０２ａ、ゲート絶縁膜１０２ｂ、酸化物半導体膜１０８、ソース電極１０４ａ、ドレ
イン電極１０４ｂ、絶縁膜１１０ａ、絶縁膜１１０ｂを含む点で、トランジスタ１２０と
共通している。トランジスタ１３０とトランジスタ１２０との相違は、上述の構成要素を
覆う絶縁膜１１４の有無である。すなわち、トランジスタ１３０は、絶縁膜１１４を有し
ている。その他の構成要素については図１のトランジスタ１２０と同様であるから、詳細
は、図１に関する記載を参酌することができる。
なお、絶縁膜１１４は、例えば、酸化シリコン、窒化シリコン、酸化アルミニウム、窒化
アルミニウム、酸化ガリウム、これらの混合材料、などを用いて形成することができる。
特に、絶縁膜１１４として窒化シリコン膜を用いる場合には、添加された酸素の外部への
放出を防ぐことができると共に、酸化物半導体膜１０８への外部からの水素等の混入を効
果的に抑制することができるため好適である。特に絶縁膜１１４において、水素の含有量
は、窒素の含有量の１０分の１以下とし、好ましくは１×１０２０ｃｍ−３未満とし、さ
らに好ましくは５×１０１８ｃｍ−３未満とする。なお、絶縁膜１１４はソース電極１０
４ａやドレイン電極１０４ｂ、ゲート電極１１２などと接続される配線を形成しても良い
。
図３（Ｂ）に示すトランジスタ１４０は、基板１００上のゲート電極１１２、ゲート絶縁
膜１０２ｂ、酸化物半導体膜１０８、ソース電極１０４ａ、ドレイン電極１０４ｂ、絶縁
膜１１０ａを含む点で、トランジスタ１２０と共通している。トランジスタ１４０とトラ
ンジスタ１２０との相違は、ゲート絶縁膜および、酸化物半導体膜１０８上の絶縁膜にあ
る。すなわち、トランジスタ１４０は、ゲート絶縁膜が酸化物半導体膜と同種の成分でな
る絶縁材料でなるゲート絶縁膜１０２ｂのみで形成され、酸化物半導体膜１０８上の絶縁
膜が酸化物半導体膜と同種の成分でなる絶縁材料でなる絶縁膜１１０ａのみで形成されて
いる。その他の構成要素については図１のトランジスタ１２０と同様であるから、詳細は
、図１に関する記載を参酌することができる。
なお、トランジスタ１４０を形成する際には、図２（Ａ）、図２（Ｂ）に示す工程とは異
なり、ゲート電極１１２上にゲート絶縁膜１０２ｂを形成してから、ゲート絶縁膜１０２
ｂにハロゲンドープ処理を行い、ゲート絶縁膜１０２ｂにハロゲンを含有させる。ゲート
絶縁膜１０２ｂにハロゲンを含有させることにより、塩素やフッ素などのハロゲンは、酸
化物半導体膜１０８中の金属（Ｚｎ、Ｇａ、Ｉｎ）よりも電気陰性度が大きいので、酸化
物半導体膜１０８中のＭ−Ｈ結合から水素原子を奪うことができる。このようにして、酸
化物半導体膜１０８とゲート絶縁膜１０２ｂの界面に添加された塩素やフッ素などのハロ
ゲンは、トランジスタの劣化の原因となる酸化物半導体膜１０８中のＭ−Ｈ結合から脱離
した水素イオンを、捕獲することができる。
図３（Ｃ）に示すトランジスタ１５０は、上述の各構成要素を含む点で、図１に示すトラ
ンジスタ１２０と共通している。トランジスタ１５０とトランジスタ１２０との相違は、
ゲート絶縁膜１０２ｂが島状に加工されているか否かである。つまり、トランジスタ１２
０では、ゲート絶縁膜１０２ｂが島状に加工されているのに対して、トランジスタ１４０
では、ゲート絶縁膜１０２ｂが島状に加工されていない。なお、酸化物半導体膜１０８と
ゲート絶縁膜１０２ｂのエッチングの選択比によっては、ゲート絶縁膜１０２ｂの酸化物
半導体膜１０８と重畳しない領域の膜厚が、ゲート絶縁膜１０２ｂの酸化物半導体膜１０
８と重畳する領域の膜厚より薄くなる場合がある。その他の構成要素については、図１と
同様である。
図３（Ｄ）に示すトランジスタ１２５は、上述の各構成要素を含む点で、図１に示すトラ
ンジスタ１２０と共通している。トランジスタ１２５とトランジスタ１２０との相違は、
ソース電極１０４ａおよびドレイン電極１０４ｂと、酸化物半導体膜１０８との積層順序
である。つまり、トランジスタ１２０では、酸化物半導体膜１０８が先に形成されるのに
対して、トランジスタ１２５では、ソース電極１０４ａおよびドレイン電極１０４ｂが先
に形成される。その他の構成要素については、図１と同様である。
図３（Ｅ）に示すトランジスタ１３５は、図３（Ｄ）に示すトランジスタ１２５において
、トランジスタ１３０のように、絶縁膜１１４を有する構成としたものである。
図３（Ｆ）に示すトランジスタ１４５は、図３（Ｄ）に示すトランジスタ１２５において
、トランジスタ１４０のように、ゲート絶縁膜が酸化物半導体膜と同種の成分でなる絶縁
材料でなるゲート絶縁膜１０２ｂのみで形成され、酸化物半導体膜１０８上の絶縁膜が酸
化物半導体膜と同種の成分でなる絶縁材料でなる絶縁膜１１０ａのみで形成されたもので
ある。
なお、上述の各トランジスタの構成は、おのおの適宜組み合わせて用いることが可能であ
る。
本実施の形態に係るトランジスタは、熱処理によって、水素、水、水酸基又は水素化物（
水素化合物ともいう）などの水素原子を含む不純物を酸化物半導体より排除し、かつ、不
純物の排除工程において減少するおそれのある酸素を供給することによって、高純度化お
よびｉ型（真性）化を図った酸化物半導体膜を用いている。このように高純度化された酸
化物半導体膜を含むトランジスタは、しきい値電圧などの電気的特性変動が抑制されてお
り、電気的に安定である。
特に、酸素ドープ処理によって酸化物半導体膜中の酸素の含有量を増大させることで、電
気的バイアスストレスや熱ストレスに起因する劣化を抑制し、光による劣化を低減するこ
とができる。
さらに、ハロゲンドープ処理によって酸化物半導体膜が形成されるゲート絶縁膜に塩素に
代表されるハロゲンを添加することで、電気的バイアスストレスや熱ストレスに起因する
劣化をより抑制し、光による劣化をより低減することができる。
このように、開示する発明の一態様によって、信頼性に優れたトランジスタを提供するこ
とが可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、半導体装置および半導体装置の作製方法について、図４乃至図６を用
いて説明する。
〈半導体装置の構成例〉
図４には、トランジスタ３２０の構成例を示す。ここで、図４（Ａ）は平面図であり、図
４（Ｂ）および図４（Ｃ）はそれぞれ、図４（Ａ）におけるＡ−Ｂ断面およびＣ−Ｄ断面
に係る断面図である。なお、図４（Ａ）では煩雑になることを避けるため、トランジスタ
３２０の構成要素の一部（例えば、ゲート絶縁膜３１０ａ、ゲート絶縁膜３１０ｂなど）
を省略している。
図４に示すトランジスタ３２０は、基板３００上の絶縁膜３０２ａ、絶縁膜３０２ｂ、酸
化物半導体膜３０８、ソース電極３０４ａ、ドレイン電極３０４ｂ、ゲート絶縁膜３１０
ａ、ゲート絶縁膜３１０ｂ、ゲート電極３１２を含む。
図４に示すトランジスタ３２０において、酸化物半導体膜３０８は、酸素ドープ処理が行
われた酸化物半導体膜である。酸素ドープ処理が行われることにより、信頼性が高められ
たトランジスタ３２０が実現する。
さらに、図４に示すトランジスタ３２０においては、絶縁膜３０２ａに対してハロゲンド
ープ処理が行われている。このようなハロゲンドープ処理によって、さらに信頼性が高め
られたトランジスタ３２０が実現する。
〈半導体装置の作製工程例〉
以下、図５を用いて、図４に示す半導体装置の作製工程の一例を説明する。
まず、基板３００上に絶縁膜３０２ａを形成する（図５（Ａ）参照）。
基板３００の材質等に大きな制限はないが、少なくとも、後の熱処理に耐える程度の耐熱
性を有していることが必要となる。例えば、ガラス基板、セラミック基板、石英基板、サ
ファイア基板などを、基板３００として用いることができる。また、シリコンや炭化シリ
コンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半
導体基板、ＳＯＩ基板などを適用することも可能であり、これらの基板上に半導体素子が
設けられたものを、基板３００として用いてもよい。
また、基板３００として、可撓性基板を用いてもよい。可撓性基板上にトランジスタを設
ける場合、可撓性基板上に直接的にトランジスタを作り込むことができる。また、他の基
板にトランジスタを形成した後、これを剥離し、可撓性基板に転置しても良い。なお、ト
ランジスタを剥離し、可撓性基板に転置するためには、上記他の基板とトランジスタとの
間に剥離層を形成すると良い。
絶縁膜３０２ａは、下地として機能する絶縁膜であり、後に形成される酸化物半導体膜と
は異なる材料を含む絶縁材料を用いることが好ましい。絶縁膜３０２ａは、プラズマＣＶ
Ｄ法又はスパッタリング法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、
窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化
酸化アルミニウム、酸化ハフニウム、又はこれらの混合材料を用いて単層で又は積層して
形成することができる。なお、水素や水などが混入しにくいという点では、スパッタリン
グ法が好適である。
次に、絶縁膜３０２ａに対して、ハロゲン３８０による処理（ハロゲンドープ処理や、ハ
ロゲンプラズマドープ処理ともいう）を行い、絶縁膜３０２ａ中にハロゲンを含有させる
（図５（Ｂ）参照）。ハロゲン３８０は、塩素やフッ素などを用いることができる。塩素
やフッ素などのハロゲンは電気陰性度が大きいため、トランジスタの劣化の原因となる水
素イオンを、捕獲することができる。また、酸化物半導体膜３０８が上に形成される絶縁
膜３０２ａに塩素などのハロゲンを含有させることで、絶縁膜３０２ａ中の水素を固定化
し、絶縁膜３０２ａ中から酸化物半導体膜３０８中への水素の拡散を防ぐことができる。
よって、トランジスタに光照射が行われ、またはＢＴストレスが与えられても、トランジ
スタ特性の劣化は抑制され、または低減される。
ここで、塩素は、フッ素に比べて原子半径が大きく、拡散係数が小さいので、水素イオン
を絶縁膜３０２ａ中に固定しやすい。特に後に行う加熱処理の際に、塩素の方がフッ素よ
り動きにくいので、より効果的に水素イオンを捕獲しておくことができる。よって、ハロ
ゲン３８０としては、塩素を用いるのが好ましい。本実施の形態においてはハロゲン３８
０として塩素を用いる。ハロゲン３８０として塩素を用いる場合、ハロゲン３８０には、
少なくとも、塩素ラジカル、塩素原子、塩素イオン、のいずれかが含まれている。
上述のハロゲン３８０は、プラズマ発生装置やオゾン発生装置によって発生させることが
できる。より具体的には、例えば、半導体装置に対してエッチング処理を行うことができ
る装置や、レジストマスクに対してアッシングを行うことができる装置などを用いてハロ
ゲン３８０を発生させ、絶縁膜３０２ａを処理することができる。なお、ハロゲンの添加
は、絶縁膜３０２ａの表面に与えるダメージが最小限となる条件で行うことが好ましい。
なお、ハロゲンの添加をより好適に行うためには、基板には電気的なバイアスを加えてお
くことが望ましい。基板に印加するバイアスを大きくすることで、より深くまでハロゲン
を添加することができる。
ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ
）装置を用いて塩素を添加する場合、プラズマ発生源であるＩＣＰコイルに１ｋＷ以上１
０ｋＷ以下の高周波電源を印加し、プラズマを発生させた状態を一定時間（３０秒以上６
００秒以下）維持することが好ましい。例えば、ＩＣＰパワー６０００Ｗ、バイアスパワ
ー２５０Ｗ、塩素ガス流量を５００ｓｃｃｍ、処理室内の圧力を１．３Ｐａ、処理時間６
０秒、という条件で塩素ドープ処理を行えばよい。
また、電界で加速したハロゲンイオンを照射して、ハロゲンを添加してもよい。
また、塩素に代表されるハロゲンと同時に酸素を添加しても良い。
次いで、絶縁膜３０２ａ上に、下地として機能する絶縁膜３０２ｂを形成する（図５（Ｃ
）参照）。
絶縁膜３０２ｂには、後に形成される酸化物半導体膜と同種の成分でなる絶縁材料を用い
ると特に好ましい。このような材料は酸化物半導体膜との相性が良く、これを絶縁膜３０
２ｂに用いることで、酸化物半導体膜との界面の状態を良好に保つことができるからであ
る。ここで、「酸化物半導体膜と同種の成分」とは、酸化物半導体膜の構成金属元素から
選択される一または複数の元素を含むことを意味する。例えば、酸化物半導体膜がＩｎ−
Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料によって構成される場合、同種の成分でなる絶縁材
料としては酸化ガリウムなどがある。
また、図５（Ｃ）で示すように、下地として機能する絶縁膜を、酸化物半導体膜とは異な
る材料を含む絶縁膜３０２ａと、酸化物半導体膜と同種の成分でなる絶縁材料でなる絶縁
膜３０２ｂとの積層構造とすることがより好ましい。絶縁膜３０２ａ、絶縁膜３０２ｂお
よび酸化物半導体膜の順に積層した構造とすることで、電荷は絶縁膜３０２ａと絶縁膜３
０２ｂとの界面の電荷捕獲中心に優先的に捕獲される（酸化物半導体膜と絶縁膜３０２ｂ
との界面との比較）ため、酸化物半導体膜の界面での電荷捕獲を十分に抑制することがで
きるようになり、半導体装置の信頼性が向上するためである。また、絶縁膜３０２ａに上
述のハロゲンドープ処理を行うことによって、電荷を絶縁膜３０２ａと絶縁膜３０２ｂと
の界面の電荷捕獲中心にさらに優先的に捕獲することができる。
なお、このような絶縁膜３０２ａと絶縁膜３０２ｂの積層構造としては、酸化ガリウム膜
と酸化シリコン膜の積層構造や、酸化ガリウム膜と窒化シリコン膜との積層構造などを適
用することができる。
なお、図４に示すトランジスタ３２０では、下地として機能する絶縁膜を、酸化物半導体
膜とは異なる材料を含む絶縁膜３０２ａと酸化物半導体膜と同種の成分でなる絶縁材料か
らなる絶縁膜３０２ｂとの積層構造としているが、これに限られるものではない。例えば
、下地として機能する絶縁膜を、酸化物半導体膜とは異なる材料を含む絶縁膜３０２ａと
酸化物半導体膜と同種の成分でなる絶縁材料からなる絶縁膜３０２ｂのいずれかで形成す
る構造としても良い。
次に、絶縁膜３０２ｂ上に酸化物半導体膜３０８を形成する（図５（Ｃ）参照）。
酸化物半導体膜は、水素や水などが混入しにくい方法で作製するのが望ましい。例えば、
スパッタリング法などを用いて作製することができる。また、酸化物半導体膜の厚さは、
３ｎｍ以上３０ｎｍ以下とするのが望ましい。酸化物半導体膜を厚くしすぎると（例えば
、膜厚を５０ｎｍ以上）、トランジスタがノーマリーオンとなってしまうおそれがあるた
めである。
酸化物半導体膜に用いる材料としては、例えば、インジウムを含有する酸化物半導体材料
や、インジウムおよびガリウムを含有する酸化物半導体材料などがある。
また、酸化物半導体膜に用いる材料としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ
−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−
Ｓｎ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材
料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、二元系金属酸化
物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、
Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｇ
ａ−Ｏ系の材料や、一元系金属の酸化物であるＩｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚ
ｎ−Ｏ系の材料などがある。また、上記の材料にＳｉＯ２を含ませてもよい。ここで、例
えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜
鉛（Ｚｎ）を有する酸化物膜、という意味であり、その組成比は特に問わない。また、Ｉ
ｎとＧａとＺｎ以外の元素を含んでいてもよい。
また、酸化物半導体膜は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を
用いた薄膜とすることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれ
た一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、ＧａおよびＡｌ、Ｇａおよ
びＭｎ、またはＧａおよびＣｏなどを用いることができる。
本実施の形態では、酸化物半導体膜を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体成膜用タ
ーゲットを用いたスパッタリング法により形成する。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体成膜用ターゲットとしては、例えば、組成比とし
て、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物半導体成膜用
ターゲットを用いることができる。なお、ターゲットの材料および組成を上述に限定する
必要はない。例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組
成比の酸化物半導体成膜用ターゲットを用いることもできる。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組
成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３
：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に
換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１
５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）と
する。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比が
Ｉｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
酸化物半導体成膜用ターゲットの充填率は、９０％以上１００％以下、好ましくは９５％
以上９９．９％以下とする。充填率の高い酸化物半導体成膜用ターゲットを用いることに
より、成膜した酸化物半導体膜は緻密な膜とすることができるためである。
成膜の雰囲気は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または、希ガ
スと酸素の混合雰囲気下などとすればよい。また、酸化物半導体膜への水素、水、水酸基
、水素化物などの混入を防ぐために、水素、水、水酸基、水素化物などの水素原子を含む
不純物が十分に除去された高純度ガスを用いた雰囲気とすることが望ましい。
より具体的には、例えば、酸化物半導体膜は次のように形成することができる。
まず、減圧状態に保持された成膜室内に基板３００を保持し、基板温度を１００℃以上６
００℃以下好ましくは２００℃以上４００℃以下とする。基板３００が加熱された状態で
成膜を行うことで、酸化物半導体膜に含まれる不純物濃度を低減することができるためで
ある。また、スパッタリングによる損傷を軽減することができるためである。
次に、成膜室内の残留水分を除去しつつ、水素および水などの水素原子を含む不純物が十
分に除去された高純度ガスを導入し、上記ターゲットを用いて基板３００上に酸化物半導
体膜を成膜する。成膜室内の残留水分を除去するためには、排気手段として、クライオポ
ンプ、イオンポンプ、チタンサブリメーションポンプなどの吸着型の真空ポンプを用いる
ことが望ましい。また、排気手段は、ターボ分子ポンプにコールドトラップを加えたもの
であってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素分子や、水（
Ｈ２Ｏ）などの水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）などが
除去されているため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低
減できる。
成膜条件の一例として、基板とターゲットの間との距離を１００ｍｍ、圧力を０．６Ｐａ
、直流（ＤＣ）電源を０．５ｋＷ、成膜雰囲気を酸素（酸素流量比率１００％）雰囲気と
することができる。なお、パルス直流電源を用いると、成膜時の粉状物質（パーティクル
、ごみともいう）の発生を軽減でき、膜厚分布も均一となるため好ましい。
その後、酸化物半導体膜３０８に対して熱処理を行う。この熱処理によって酸化物半導体
膜３０８中の、過剰な水素（水や水酸基を含む）を除去し、酸化物半導体膜の構造を整え
、エネルギーギャップ中の欠陥準位を低減することができる。上記熱処理の温度は、２５
０℃以上６５０℃以下、好ましくは４５０℃以上６００℃以下、または基板の歪み点未満
とする。
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、
４５０℃、１時間の条件で行うことができる。この間、酸化物半導体膜３０８は大気に触
れさせず、水や水素の混入が生じないようにする。
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射
によって、被処理物を加熱する装置を用いても良い。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐ
ｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅ
ｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ
）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ
、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ラン
プなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。
ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴン
などの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が
用いられる。
例えば、上記熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分間
熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい。
ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温度
を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素を
含むガスに切り替えても良い。酸素を含む雰囲気において熱処理を行うことで、酸素欠損
に起因するエネルギーギャップ中の欠陥準位を低減することができるためである。
なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等
）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ま
しい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの
純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（
すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
ところで、上述の熱処理には水素や水などを除去する効果があるから、当該熱処理を、脱
水化処理や、脱水素化処理などと呼ぶこともできる。当該脱水化処理や、脱水素化処理は
、例えば、酸化物半導体膜を島状に加工する前などのタイミングにおいて行うことも可能
である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても良
い。また、上述のハロゲンドープ処理において、絶縁膜３０２ａなどに混入した水素など
も当該熱処理で除去することができる。
次に、当該酸化物半導体膜３０８を加工して島状の酸化物半導体膜３０８を形成する（図
５（Ｄ）参照）。
酸化物半導体膜３０８の加工は、所望の形状のマスクを酸化物半導体膜上に形成した後、
当該酸化物半導体膜をエッチングすることによって行うことができる。上述のマスクは、
フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット
法などの方法を用いてマスクを形成しても良い。
また、このとき酸化物半導体膜３０８と共に、酸化物半導体膜３０８と同種の成分でなる
絶縁材料を用いた絶縁膜３０２ｂをエッチングし、絶縁膜３０２ｂを島状に加工しても良
い。
なお、酸化物半導体膜３０８および絶縁膜３０２ｂのエッチングは、ドライエッチングで
もウェットエッチングでもよい。もちろん、これらを組み合わせて用いてもよい。
なお、酸化物半導体膜３０８は必ずしも島状に加工しなくてもよい。
次に、酸化物半導体膜３０８に対して、酸素３８２による処理（酸素ドープ処理や、酸素
プラズマドープ処理ともいう）を行う（図５（Ｅ）参照）。ここで、酸素３８２には、少
なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかが含まれている。酸化物半
導体膜３０８に酸素ドープ処理を行うことにより、酸化物半導体膜３０８中、酸化物半導
体膜３０８界面近傍、または、酸化物半導体膜３０８中および該界面近傍に酸素を含有さ
せることができる。この場合、酸素の含有量は、酸化物半導体膜３０８の化学量論比を超
える程度、好ましくは、化学量論比の１倍を超えて２倍まで（１倍より大きく２倍未満）
、とする。あるいは、酸素の含有量は、単結晶の場合の酸素の量をＹとして、Ｙを超える
程度、好ましくは、Ｙを超えて２Ｙまでとすることもできる。あるいは、酸素の含有量は
、酸素ドープ処理を行わない場合の酸化物半導体膜中の酸素の量Ｚを基準として、Ｚを超
える程度、好ましくは、Ｚを超えて２Ｚまでとすることもできる。なお、上述の好ましい
範囲に上限が存在するのは、酸素の含有量を多くしすぎると、水素吸蔵合金（水素貯蔵合
金）のように、酸化物半導体膜３０８が水素を取り込んでしまう恐れがあるためである。
なお、酸化物半導体膜において酸素の含有量は水素の含有量より大きくなる。
結晶構造がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ＞０）で表現される材料の場合、例えば、ｍ＝
１（ＩｎＧａＺｎＯ４）の結晶構造を基準にすれば、ＩｎＧａＺｎＯｘにおいてｘは４を
越えて８まで、また、ｍ＝２（ＩｎＧａＺｎ２Ｏ５）の結晶構造を基準にすれば、ＩｎＧ
ａＺｎ２Ｏｘにおいてｘは５を越えて１０まで、が許容される。なお、このような酸素過
剰領域は、酸化物半導体の一部（界面を含む）に存在していればよい。
なお、酸化物半導体膜において、酸素は主たる成分材料の一つである。このため、酸化物
半導体膜中の酸素濃度を、ＳＩＭＳなどの方法を用いて、正確に見積もることは難しい。
つまり、酸化物半導体膜に酸素が意図的に添加されたか否かを判別することは困難である
といえる。
ところで、酸素には１７Ｏや１８Ｏといった同位体が存在し、自然界におけるこれらの存
在比率はそれぞれ酸素原子全体の０．０３７％、０．２０４％程度であることが知られて
いる。つまり、酸化物半導体膜中におけるこれら同位体の濃度は、ＳＩＭＳなどの方法に
よって見積もることができる程度になるから、これらの濃度を測定することで、酸化物半
導体膜中の酸素濃度をより正確に見積もることが可能な場合がある。よって、これらの濃
度を測定することで、酸化物半導体膜に意図的に酸素が添加されたか否かを判別しても良
い。
例えば、１８Ｏの濃度を基準に用いると、酸化物半導体膜において、酸素が添加された領
域における酸素の同位体の濃度Ｄ１（１８Ｏ）と、酸素が添加されていない領域における
酸素の同位体の濃度Ｄ２（１８Ｏ）との間には、Ｄ１（１８Ｏ）＞Ｄ２（１８Ｏ）が成立
するといえる。
また、酸化物半導体膜に添加される酸素３８２の少なくとも一部は、酸化物半導体中にお
いて不対結合手を有することが好ましい。不対結合手を有することにより、膜中に残存す
る水素と結合して、水素を固定化（非可動イオン化）することができるためである。
上述の酸素３８２は、プラズマ発生装置やオゾン発生装置によって発生させることができ
る。より具体的には、例えば、半導体装置に対してエッチング処理を行うことができる装
置や、レジストマスクに対してアッシングを行うことができる装置などを用いて酸素３８
２を発生させ、酸化物半導体膜３０８を処理することができる。また、電界で加速した酸
素イオンを照射して、酸素を添加してもよい。
なお、酸素の添加をより好適に行うためには、基板には電気的なバイアスを加えておくこ
とが望ましい。
なお、酸素ドープ処理を行った後の酸化物半導体膜３０８に熱処理を行うのが望ましい。
当該熱処理の温度は、２５０℃以上７００℃以下、好ましくは４００℃以上６００℃以下
、または基板の歪み点未満とする。
当該熱処理により、酸素と酸化物半導体材料との反応によって生成された水、水酸化物（
ＯＨ）などを酸化物半導体膜から除去することができる。また、上述の酸素ドープ処理に
おいて、酸化物半導体膜３０８などに混入した水素なども当該熱処理で除去することがで
きる。熱処理は、水、水素などが十分に低減された窒素、酸素、超乾燥空気（ＣＲＤＳ（
キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が
２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐ
ｂ以下の空気）、希ガス（アルゴン、ヘリウムなど）などの雰囲気下で行えばよく、特に
酸素を含む雰囲気で行うことが好ましい。また、熱処理装置に導入する窒素、酸素、また
は希ガスの純度は、６Ｎ（９９．９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下）と
するのが好ましく、７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を０．１ｐｐｍ以
下）とすると、より好ましい。
また、酸素ドープ処理と熱処理を繰り返して行っても良い。当該処理を繰り返して行うこ
とにより、トランジスタの信頼性をさらに高めることができる。なお、繰り返しの回数は
適宜設定することができる。
本実施の形態に係る上記の熱処理においては、酸素を含む雰囲気下で酸化物半導体膜３０
８を加熱するのが望ましい。したがって、上述の脱水化（または脱水素化）処理によって
減少してしまう可能性のある酸素を、酸化物半導体膜３０８へ供給することも可能である
。この意味において、当該熱処理を、加酸化（加酸素化）と呼ぶこともできる。
なお、加酸化を目的とする熱処理のタイミングは、酸化物半導体膜３０８の形成後であれ
ば特に限定されない。例えば、後述するゲート絶縁膜３１０ａの形成後に加酸化を目的と
する熱処理を行っても良い。または、ゲート電極の形成後に加酸化を目的とする熱処理を
行っても良い。または、脱水化等を目的とする熱処理に続けて加酸化を目的とする熱処理
を行っても良いし、脱水化等を目的とする熱処理に加酸化を目的とする熱処理を兼ねさせ
ても良いし、加酸化を目的とする熱処理に脱水化等を目的とする熱処理を兼ねさせても良
い。
上述のように、脱水化等を目的とする熱処理と、酸素ドープ処理または加酸化を目的とす
る熱処理とを適用することで、酸化物半導体膜３０８を、その主成分以外の不純物が極力
含まれないように高純度化することができる。高純度化された酸化物半導体膜３０８中に
はドナーに由来するキャリアが極めて少ない（ゼロに近い）。このような熱処理によって
不純物を低減し、ｉ型（真性半導体）またはｉ型に限りなく近い酸化物半導体膜を形成す
ることで、極めて優れた特性のトランジスタを実現することができる。
なお、本実施の形態においては、脱水化等を目的とする熱処理を行い、酸化物半導体膜３
０８を島状に加工し、酸素ドープ処理を行い、加酸化を目的とする熱処理を行ったが、こ
れらの工程はこの順番に限られるものではない。
次いで、絶縁膜３０２ａ、絶縁膜３０２ｂおよび酸化物半導体膜３０８上に、ソース電極
およびドレイン電極（これと同じ層で形成される配線を含む）を形成するための導電膜を
形成し、当該導電膜を加工して、ソース電極３０４ａおよびドレイン電極３０４ｂを形成
する（図５（Ｆ）参照）。なお、ここで形成されるソース電極３０４ａの端部とドレイン
電極３０４ｂの端部との間隔によって、トランジスタのチャネル長Ｌが決定されることに
なる。
ソース電極３０４ａおよびドレイン電極３０４ｂに用いる導電膜としては、例えば、Ａｌ
、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元
素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）
等がある。また、Ａｌ、Ｃｕなどの金属膜の下側または上側の一方または双方にＴｉ、Ｍ
ｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン
膜、窒化タングステン膜）を積層させた導電膜を用いても良い。
また、ソース電極３０４ａおよびドレイン電極３０４ｂに用いる導電膜は、導電性の金属
酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、
酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３
―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）
またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
導電膜の加工は、レジストマスクを用いたエッチングによって行うことができる。当該エ
ッチングに用いるレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレ
ーザ光などを用いるとよい。
なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、例えば、数ｎｍ〜数１０ｎｍ
と極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて、レ
ジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度
も大きい。したがって、後に形成されるトランジスタのチャネル長Ｌを微細化することが
可能であり、回路の動作速度を高めることができる。
また、いわゆる多階調マスクによって形成されたレジストマスクを用いてエッチング工程
を行ってもよい。多階調マスクを用いて形成されたレジストマスクは、複数の膜厚を有す
る形状となり、アッシングによってさらに形状を変形させることができるため、異なるパ
ターンに加工する複数のエッチング工程に用いることが可能である。このため、一枚の多
階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスク
を形成することができる。つまり、工程の簡略化が可能となる。
次に、酸化物半導体膜３０８の一部と接し、かつ、ソース電極３０４ａおよびドレイン電
極３０４ｂを覆うゲート絶縁膜３１０ａ、ゲート絶縁膜３１０ｂを形成する（図５（Ｆ）
参照）。
ゲート絶縁膜３１０ａは、絶縁膜３０２ｂと同様に形成することができる。すなわち、ゲ
ート絶縁膜３１０ａは、酸化物半導体膜３０８と同種の成分でなる絶縁材料を用いると特
に好ましい。このような材料は酸化物半導体膜との相性が良く、これをゲート絶縁膜３１
０ａに用いることで、酸化物半導体膜３０８との界面の状態を良好に保つことができるか
らである。例えば、酸化物半導体膜３０８がＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料
によって構成される場合、同種の成分でなる絶縁材料としては酸化ガリウムなどがある。
また、ゲート絶縁膜３１０ａは酸素を含有していることが好ましく、化学量論比を超える
程度、好ましくは、化学量論比の１倍を超えて２倍まで（１倍より大きく２倍未満）酸素
を含有していることが好ましい。このようにゲート絶縁膜３１０ａが過剰な酸素を有する
ことにより、酸化物半導体膜３０８および酸化物半導体膜３０８との界面に酸素を供給し
、酸素の欠損を低減することができる。
また、ゲート絶縁膜３１０ｂは、絶縁膜３０２ａと同様に形成することができる。すなわ
ち、ゲート絶縁膜３１０ｂは、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸
化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化ア
ルミニウム、酸化ハフニウム、又はこれらの混合材料を用いて単層で又は積層して形成す
ることができる。ただし、トランジスタのゲート絶縁膜として機能することを考慮して、
酸化ハフニウム、酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘ
Ｏｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０
））、窒素が添加されたハフニウムシリケート、窒素が添加されたハフニウムアルミネー
ト、などの比誘電率が高い材料を採用しても良い。
また、ゲート絶縁膜３１０ｂは酸素を含有していることが好ましく、化学量論比を超える
程度、好ましくは、化学量論比の１倍を超えて２倍まで（１倍より大きく２倍未満）酸素
を含有していることが好ましい。このようにゲート絶縁膜３１０ｂが過剰な酸素を有する
ことにより、酸化物半導体膜３０８および酸化物半導体膜３０８との界面に酸素を供給し
、酸素の欠損を低減することができる。
ここで、酸化物半導体膜と同種の成分でなる絶縁材料でなるゲート絶縁膜３１０ａと、酸
化物半導体膜とは異なる材料を含むゲート絶縁膜３１０ｂとの積層構造とすることがより
好ましい。酸化物半導体膜３０８、ゲート絶縁膜３１０ｂ、およびゲート絶縁膜３１０ａ
の順に積層した構造とすることで、電荷はゲート絶縁膜３１０ａとゲート絶縁膜３１０ｂ
との界面の電荷捕獲中心に優先的に捕獲される（酸化物半導体膜とゲート絶縁膜３１０ａ
との界面との比較）ため、酸化物半導体膜の界面での電荷捕獲を十分に抑制することがで
きるようになり、半導体装置の信頼性が向上するためである。
なお、このようなゲート絶縁膜３１０ａとゲート絶縁膜３１０ｂの積層構造としては、酸
化ガリウム膜と酸化シリコン膜の積層構造や、酸化ガリウム膜と窒化シリコン膜との積層
構造などを適用することができる。
なお、図４に示すトランジスタ３２０では、絶縁膜を、酸化物半導体膜と同種の成分でな
る絶縁材料でなるゲート絶縁膜３１０ａと、酸化物半導体膜とは異なる材料を含むゲート
絶縁膜３１０ｂとの積層構造としているが、これに限られるものではない。例えば、絶縁
膜を、酸化物半導体膜と同種の成分でなる絶縁材料でなるゲート絶縁膜３１０ａと、酸化
物半導体膜とは異なる材料を含むゲート絶縁膜３１０ｂのいずれかで形成する構造として
も良い。
なおゲート絶縁膜３１０ａまたはゲート絶縁膜３１０ｂは、絶縁膜３０２ａまたは絶縁膜
３０２ｂと接するように形成することが好ましい。このようにゲート絶縁膜３１０ａまた
はゲート絶縁膜３１０ｂを形成することにより、酸化物半導体膜３０８全体を覆うことが
できるので、酸化物半導体膜３０８および酸化物半導体膜３０８との界面により効果的に
酸素を供給し、酸素の欠損を低減することができる。
また、μ波（例えば周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶
縁耐圧の高い高品質な絶縁層を形成できるので、ゲート絶縁膜３１０ａ、ゲート絶縁膜３
１０ｂの形成に用いると好ましい。高純度化された酸化物半導体と高品質ゲート絶縁膜と
が密接することにより、界面準位を低減して界面特性を良好なものとすることができるか
らである。
その後、ゲート絶縁膜３１０ｂ上の酸化物半導体膜３０８と重畳する領域にゲート電極３
１２を形成する（図５（Ｆ）参照）。ゲート電極３１２は、プラズマＣＶＤ法又はスパッ
タリング法等により、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅
、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形
成することができる。なお、ゲート電極３１２は、単層構造としても良いし、積層構造と
しても良い。
以上の工程でトランジスタ３２０が形成される。
なお、上述の説明は、島状に加工され高純度化された酸化物半導体膜３０８に対して酸素
ドープ処理を行う例についてのものだが、開示する発明の一態様はこれに限定されない。
例えば、高純度化および酸素ドープ処理を行った後に、酸化物半導体膜を島状に加工して
も良いし、ソース電極３０４ａおよびドレイン電極３０４ｂを形成した後に酸素ドープ処
理を行っても良い。
〈半導体装置の変形例〉
図６（Ａ）乃至図６（Ｆ）には、図４に示すトランジスタ３２０の変形例として、トラン
ジスタ３３０、トランジスタ３４０、トランジスタ３５０、トランジスタ３２５、トラン
ジスタ３３５およびトランジスタ３４５の断面図を示す。
図６（Ａ）に示すトランジスタ３３０は、基板３００上の絶縁膜３０２ａ、絶縁膜３０２
ｂ、酸化物半導体膜３０８、ソース電極３０４ａ、ドレイン電極３０４ｂ、ゲート絶縁膜
３１０ａ、ゲート絶縁膜３１０ｂ、ゲート電極３１２を含む点で、トランジスタ３２０と
共通している。トランジスタ３３０とトランジスタ３２０との相違は、上述の構成要素を
覆う絶縁膜３１４の有無である。すなわち、トランジスタ３３０は、絶縁膜３１４を有し
ている。その他の構成要素については図４のトランジスタ３２０と同様であるから、詳細
は、図４に関する記載を参酌することができる。
なお、絶縁膜３１４は、例えば、酸化シリコン、窒化シリコン、酸化アルミニウム、窒化
アルミニウム、酸化ガリウム、これらの混合材料、などを用いて形成することができる。
特に、絶縁膜３１４として窒化シリコン膜を用いる場合には、添加された酸素の外部への
放出を防ぐことができると共に、酸化物半導体膜３０８への外部からの水素等の混入を効
果的に抑制することができるため好適である。特に絶縁膜３１４において、水素の含有量
は、窒素の含有量の１０分の１以下とし、好ましくは１×１０２０ｃｍ−３未満とし、さ
らに好ましくは５×１０１８ｃｍ−３未満とする。なお、絶縁膜３１４はソース電極３０
４ａやドレイン電極３０４ｂ、ゲート電極３１２などと接続される配線を形成しても良い
。
図６（Ｂ）に示すトランジスタ３４０は、基板３００上の絶縁膜３０２ｂ、酸化物半導体
膜３０８、ソース電極３０４ａ、ドレイン電極３０４ｂ、ゲート絶縁膜３１０ａ、ゲート
電極３１２を含む点で、トランジスタ３２０と共通している。トランジスタ３４０とトラ
ンジスタ３２０との相違は、下地として機能する絶縁膜およびゲート絶縁膜にある。すな
わち、トランジスタ３４０は、下地として機能する絶縁膜が酸化物半導体膜と同種の成分
でなる絶縁材料でなる絶縁膜３０２ｂのみで形成され、ゲート絶縁膜が酸化物半導体膜と
同種の成分でなる絶縁材料でなるゲート絶縁膜３１０ａのみで形成されている。その他の
構成要素については図４のトランジスタ３２０と同様であるから、詳細は、図４に関する
記載を参酌することができる。
なお、トランジスタ３４０を形成する際には、図５（Ａ）、図５（Ｂ）に示す工程とは異
なり、基板３００上に絶縁膜３０２ｂを形成してから、絶縁膜３０２ｂにハロゲンドープ
処理を行い、絶縁膜３０２ｂにハロゲンを含有させる。絶縁膜３０２ｂにハロゲンを含有
させることにより、塩素やフッ素などのハロゲンは、酸化物半導体膜３０８中の金属（Ｚ
ｎ、Ｇａ、Ｉｎ）よりも電気陰性度が大きいので、酸化物半導体膜３０８中のＭ−Ｈ結合
から水素原子を奪うことができる。このようにして、酸化物半導体膜３０８と絶縁膜３０
２ｂの界面に添加された塩素やフッ素などのハロゲンは、トランジスタの劣化の原因とな
る酸化物半導体膜３０８中のＭ−Ｈ結合から脱離した水素イオンを、捕獲することができ
る。
図６（Ｃ）に示すトランジスタ３５０は、上述の各構成要素を含む点で、図４に示すトラ
ンジスタ３２０と共通している。トランジスタ３５０とトランジスタ３２０との相違は、
絶縁膜３０２ｂが島状に加工されているか否かである。つまり、トランジスタ３２０では
、絶縁膜３０２ｂが島状に加工されているのに対して、トランジスタ３４０では、絶縁膜
３０２ｂが島状に加工されていない。なお、酸化物半導体膜３０８と絶縁膜３０２ｂのエ
ッチングの選択比によっては、絶縁膜３０２ｂの酸化物半導体膜３０８と重畳しない領域
の膜厚が、絶縁膜３０２ｂの酸化物半導体膜３０８と重畳する領域の膜厚より薄くなる場
合がある。その他の構成要素については、図４と同様である。
図６（Ｄ）に示すトランジスタ３２５は、上述の各構成要素を含む点で、図４に示すトラ
ンジスタ３２０と共通している。トランジスタ３２５とトランジスタ３２０との相違は、
ソース電極３０４ａおよびドレイン電極３０４ｂと、酸化物半導体膜３０８との積層順序
である。つまり、トランジスタ３２０では、酸化物半導体膜３０８が先に形成されるのに
対して、トランジスタ３２５では、ソース電極３０４ａおよびドレイン電極３０４ｂが先
に形成される。その他の構成要素については、図４と同様である。
図６（Ｅ）に示すトランジスタ３３５は、図６（Ｄ）に示すトランジスタ３２５において
、トランジスタ３３０のように、絶縁膜３１４を有する構成としたものである。
図６（Ｆ）に示すトランジスタ３４５は、図６（Ｄ）に示すトランジスタ３２５において
、トランジスタ３４０のように、下地として機能する絶縁膜が酸化物半導体膜と同種の成
分でなる絶縁材料でなる絶縁膜３０２ｂのみで形成され、ゲート絶縁膜が酸化物半導体膜
と同種の成分でなる絶縁材料でなるゲート絶縁膜３１０ａのみで形成されたものである。
なお、上述の各トランジスタの構成は、おのおの適宜組み合わせて用いることが可能であ
る。
本実施の形態に係るトランジスタは、熱処理によって、水素、水、水酸基又は水素化物（
水素化合物ともいう）などの水素原子を含む不純物を酸化物半導体より排除し、かつ、不
純物の排除工程において減少するおそれのある酸素を供給することによって、高純度化お
よびｉ型（真性）化を図った酸化物半導体膜を用いている。このように高純度化された酸
化物半導体膜を含むトランジスタは、しきい値電圧などの電気的特性変動が抑制されてお
り、電気的に安定である。
特に、酸素ドープ処理によって酸化物半導体膜中の酸素の含有量を増大させることで、電
気的バイアスストレスや熱ストレスに起因する劣化を抑制し、光による劣化を低減するこ
とができる。
さらに、ハロゲンドープ処理によって酸化物半導体膜が形成される絶縁膜に塩素に代表さ
れるハロゲンを添加することで、電気的バイアスストレスや熱ストレスに起因する劣化を
より抑制し、光による劣化をより低減することができる。
このように、開示する発明の一態様によって、信頼性に優れたトランジスタを提供するこ
とが可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、酸素ドープ処理またはハロゲンドープ処理に用いることができるプラ
ズマ装置（アッシング装置とも呼ぶ）の例を説明する。なお、この装置は、例えば第５世
代以降の大型のガラス基板などに対応することができる点で、イオン注入装置などよりも
工業的に適している。
図１７（Ａ）は、枚葉式マルチチャンバー設備の上面図の一例を示す。図１７（Ｂ）は、
酸素プラズマドープを行うプラズマ装置（アッシング装置とも呼ぶ）の断面図の一例を示
す。
図１７（Ａ）に示す枚葉式マルチチャンバー設備は、図１７（Ｂ）に示すプラズマ装置１
０を３つ有し、被処理基板を収容するカセットポート１４を３つ有する基板供給室１１や
、ロードロック室１２や、搬送室１３などを有している。基板供給室に供給された基板は
、ロードロック室１２と搬送室１３を介してプラズマ装置内の真空チャンバー１５に搬送
されて酸素プラズマドープが行われる。酸素プラズマドープが終了した基板は、プラズマ
装置からロードロック室と搬送室を介して基板供給室に搬送される。なお、基板供給室１
１及び搬送室１３には、被処理基板を搬送するための搬送ロボットがそれぞれ配置されて
いる。
図１７（Ｂ）を参照すると、プラズマ装置１０は、真空チャンバー１５を備える。真空チ
ャンバー１５の上部には、複数のガス吹き出し口と、プラズマ発生源であるＩＣＰコイル
１６（誘導結合プラズマコイル）が配置されている。
ガス吹き出し口は、プラズマ装置１０の上面から見て中央部分に１２個配置されている。
それぞれのガス吹き出し口は、酸素ガスを供給するためのガス供給源とガス流路１７を介
して接続されており、ガス供給源は、マスフローコントローラ等を備え、所望の流量（０
より多く１０００ｓｃｃｍ以下）でガス流路１７に対して酸素ガスを供給することができ
る。ガス供給源から供給される酸素ガスは、ガス流路１７から１２個のガス吹き出し口を
介して真空チャンバー１５内に供給される。
ＩＣＰコイル１６は、複数本の帯状の導体を螺旋状に配置してなる。各導体の一端は、イ
ンピーダンス調整のためのマッチング回路を介して第１の高周波電源１８（１３．５６Ｍ
Ｈｚ）に電気的に接続され、他端は接地されている。
真空チャンバーの下部には、下部電極として機能する基板ステージ１９が配置されている
。基板ステージ１９に設けられた静電チャックなどにより、基板ステージ上に被処理基板
２０が着脱可能に保持される。基板ステージ１９には、加熱機構としてヒータ、冷却機構
としてＨｅガス流路を備えている。基板ステージは、基板バイアス電圧印加用の第２の高
周波電源２１（３．２ＭＨｚ）に接続されている。
また、真空チャンバー１５には、排気口が設けられ、自動圧力制御弁２２（Ａｕｔｏｍａ
ｔｉｃ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌ ｖａｌｖｅ、ＡＰＣとも呼ぶ。）が備えら
れる。ＡＰＣはターボ分子ポンプ２３に接続され、さらにターボ分子ポンプ２３を介して
ドライポンプ２４に接続される。ＡＰＣは真空チャンバー内の圧力制御を行い、ターボ分
子ポンプ２３及びドライポンプ２４は、真空チャンバー１５内を減圧する。
次に、図１７（Ｂ）に示す真空チャンバー１５内にプラズマを発生させ、被処理基板２０
に設けられている酸化物半導体膜、下地絶縁膜またはゲート絶縁膜に酸素プラズマドープ
を行う一例を示す。
まず、ターボ分子ポンプ２３及びドライポンプ２４などを作動させて、真空チャンバー１
５内を所望の圧力に保持した後、被処理基板２０を真空チャンバー１５内の基板ステージ
に設置する。なお、基板ステージに保持する被処理基板２０には少なくとも酸化物半導体
膜または下地絶縁膜を備えるものとする。本実施の形態では、真空チャンバー１５内の圧
力を１．３３Ｐａに保持する。なお、酸素ガスをガス吹き出し口から真空チャンバー１５
内に供給する流量を２５０ｓｃｃｍに設定する。
次いで、第１の高周波電源１８からＩＣＰコイル１６に高周波電力を印加し、プラズマを
発生させる。そして、プラズマを発生させた状態を一定時間（３０秒以上６００秒以下）
維持する。なお、ＩＣＰコイル１６に印加する高周波電力は、１ｋＷ以上１０ｋＷ以下と
する。本実施の形態では、６０００Ｗとする。この際、第２の高周波電源２１から基板ス
テージに基板バイアス電圧を印加してもよい。本実施の形態では基板バイアス電圧印加に
用いる電力を１０００Ｗとする。
本実施の形態では、プラズマを発生させた状態を６０秒維持した後、被処理基板２０を真
空チャンバー１５から搬出する。こうして、被処理基板２０に設けられている酸化物半導
体膜、下地絶縁膜またはゲート絶縁膜に酸素プラズマドープを行うことができる。
なお、同様の装置を用いて、塩素ガスやフッ素ガスなどのハロゲンガスを用いることで、
ハロゲンドープ処理を行うこともできる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、半導体装置の一例として、記憶媒体（メモリ素子）を示す。本実施の
形態では、実施の形態１または２などにおいて示す酸化物半導体を用いたトランジスタと
、酸化物半導体以外の材料を用いたトランジスタとを同一基板上に形成する。
図７は、半導体装置の構成の一例である。図７（Ａ）には、半導体装置の断面を、図７（
Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図７（Ａ）は、図７（Ｂ）のＣ
１−Ｃ２およびＤ１−Ｄ２における断面に相当する。また、図７（Ｃ）には、上記半導体
装置をメモリ素子として用いる場合の回路図の一例を示す。図７（Ａ）および図７（Ｂ）
に示される半導体装置は、下部に第１の半導体材料を用いたトランジスタ２４０を有し、
上部に実施の形態２で示したトランジスタ３４５を有する。なお、トランジスタ３４５は
、第２の半導体材料として酸化物半導体を用いている。本実施の形態では、第１の半導体
材料を酸化物半導体以外の半導体材料とする。酸化物半導体以外の半導体材料としては、
例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウ
ムヒ素等を用いることができ、単結晶半導体を用いるのが好ましい。他に、有機半導体材
料などを用いてもよい。このような半導体材料を用いたトランジスタは、高速動作が容易
である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保
持を可能とする。
なお、本実施の形態においては、トランジスタ３４５を用いて記憶媒体を構成する例を示
すが、トランジスタ３４５に代えて、実施の形態１または２で示したトランジスタを適用
可能であることは、いうまでもない。
図７におけるトランジスタ２４０は、半導体材料（例えば、シリコンなど）を含む基板２
００に設けられたチャネル形成領域２１６と、チャネル形成領域２１６を挟むように設け
られた不純物領域２２０と、不純物領域２２０に接する金属化合物領域２２４と、チャネ
ル形成領域２１６上に設けられたゲート絶縁膜２０８と、ゲート絶縁膜２０８上に設けら
れたゲート電極２１０と、を有する。
半導体材料を含む基板２００は、シリコンや炭化シリコンなどの単結晶半導体基板、多結
晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用す
ることができる。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体膜が設け
られた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料か
らなる半導体膜が設けられた構成の基板も含む。つまり、「ＳＯＩ基板」が有する半導体
膜は、シリコン半導体膜に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁
基板上に絶縁膜を介して半導体膜が設けられた構成のものが含まれるものとする。
基板２００上にはトランジスタ２４０を囲むように素子分離絶縁膜２０６が設けられてお
り、トランジスタ２４０を覆うように絶縁膜２２８および絶縁膜２３０が設けられている
。なお、高集積化を実現するためには、図７（Ａ）に示すようにトランジスタ２４０がサ
イドウォール絶縁膜を有しない構成とすることが望ましい。一方で、トランジスタ２４０
の特性を重視する場合には、ゲート電極２１０の側面にサイドウォール絶縁膜を設け、不
純物濃度が異なる領域を含む不純物領域２２０を設けても良い。
トランジスタ２４０はシリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、
またはガリウムヒ素等を用いて作製することができる。このようなトランジスタ２４０は
、高速動作が可能であるという特徴を有する。このため、当該トランジスタを読み出し用
のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。
トランジスタ２４０を形成した後、トランジスタ３４５および容量素子１６４の形成前の
処理として、絶縁膜２２８や絶縁膜２３０にＣＭＰ処理を施して、ゲート電極２１０の上
面を露出させる。ゲート電極２１０の上面を露出させる処理としては、ＣＭＰ処理の他に
エッチング処理などを適用することも可能であるが、トランジスタ３４５の特性を向上さ
せるために、絶縁膜２２８や絶縁膜２３０の表面は可能な限り平坦にしておくことが望ま
しい。
次に、酸化物半導体膜３０８に接し、下地として機能する絶縁膜３０２を形成する。絶縁
膜３０２は、実施の形態２で示した絶縁膜３０２ａまたは絶縁膜３０２ｂ、もしくはそれ
らの積層構造を用いて、実施の形態２に示す材料及び形成プロセスを用いて形成すること
ができる。
次に、ゲート電極２１０、絶縁膜２２８、絶縁膜２３０などの上に導電膜を形成し、該導
電膜を選択的にエッチングして、ソース電極３０４ａ、ドレイン電極３０４ｂを形成する
。
導電膜は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用
いて形成することができる。また、導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔ
ｉ、Ｍｏ、Ｗからから選ばれた元素や、上述した元素を成分とする合金等を用いることが
できる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わ
せた材料を用いてもよい。
導電膜は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、チタ
ン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウ
ム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層構
造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。な
お、導電膜を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパー形状を有す
るソース電極３０４ａ、およびドレイン電極３０４ｂへの加工が容易であるというメリッ
トがある。
上部のトランジスタ３４５のチャネル長（Ｌ）は、ソース電極３０４ａ、およびドレイン
電極３０４ｂの下端部の間隔によって決定される。なお、チャネル長（Ｌ）が２５ｎｍ未
満のトランジスタを形成する場合に用いるマスク形成の露光を行う際には、数ｎｍ〜数１
０ｎｍと波長の短い超紫外線を用いるのが望ましい。
次に、ソース電極３０４ａ、およびドレイン電極３０４ｂを覆うように酸化物半導体膜を
形成した後、当該酸化物半導体膜を選択的にエッチングして酸化物半導体膜３０８を形成
する。酸化物半導体膜は、実施の形態２に示す材料及び形成プロセスを用いる。
次に、酸化物半導体膜３０８に接するゲート絶縁膜３１０を形成する。ゲート絶縁膜３１
０は、実施の形態２で示したゲート絶縁膜３１０ａまたはゲート絶縁膜３１０ｂ、もしく
はそれらの積層構造を用いて、実施の形態２に示す材料及び形成プロセスを用いて形成す
ることができる。
次に、ゲート絶縁膜３１０上において酸化物半導体膜３０８と重畳する領域にゲート電極
３１２ａを形成し、ソース電極３０４ａと重畳する領域に電極３１２ｂを形成する。
ゲート絶縁膜３１０の形成後には、不活性ガス雰囲気下、または酸素雰囲気下で熱処理（
加酸化などとも呼ぶ）を行うのが望ましい。熱処理の温度は、２００℃以上４５０℃以下
、望ましくは２５０℃以上３５０℃以下である。例えば、窒素雰囲気下で２５０℃、１時
間の熱処理を行えばよい。熱処理を行うことによって、トランジスタの電気的特性のばら
つきを軽減することができる。
なお、加酸化を目的とする熱処理のタイミングはこれに限定されない。例えば、ゲート電
極の形成後に加酸化を目的とする熱処理を行っても良い。また、脱水化等を目的とする熱
処理に続けて加酸化を目的とする熱処理を行っても良いし、脱水化等を目的とする熱処理
に加酸化を目的とする熱処理を兼ねさせても良いし、加酸化を目的とする熱処理に脱水化
等を目的とする熱処理を兼ねさせても良い。
上述のように、脱水化等を目的とする熱処理と、酸素ドープ処理または加酸化を目的とす
る熱処理とを適用することで、酸化物半導体膜３０８を、その主成分以外の不純物が極力
含まれないように高純度化することができる。
ゲート電極３１２ａおよび電極３１２ｂは、ゲート絶縁膜３１０上に導電膜を形成した後
に、当該導電膜を選択的にエッチングすることによって形成することができる。
次に、ゲート絶縁膜３１０、ゲート電極３１２ａ、および電極３１２ｂ上に、絶縁膜１５
１および絶縁膜１５２を形成する。絶縁膜１５１および絶縁膜１５２は、スパッタ法やＣ
ＶＤ法などを用いて形成することができる。また、酸化シリコン、酸窒化シリコン、窒化
シリコン、酸化ハフニウム、酸化アルミニウム、酸化ガリウム等の無機絶縁材料を含む材
料を用いて形成することができる。
次に、ゲート絶縁膜３１０、絶縁膜１５１、及び絶縁膜１５２に、ドレイン電極３０４ｂ
にまで達する開口を形成する。当該開口の形成は、マスクなどを用いた選択的なエッチン
グにより行われる。
その後、上記開口に電極１５４を形成し、絶縁膜１５２上に電極１５４に接する配線１５
６を形成する。
電極１５４は、例えば、開口を含む領域にＰＶＤ法やＣＶＤ法などを用いて導電膜を形成
した後、エッチング処理やＣＭＰといった方法を用いて、上記導電膜の一部を除去するこ
とにより形成することができる。
配線１５６は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法
を用いて導電膜を形成した後、当該導電膜をパターニングすることによって形成される。
また、導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元
素や、上述した元素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ
、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。詳細は
、ソース電極３０４ａまたはドレイン電極３０４ｂなどと同様である。
以上により、高純度化された酸化物半導体膜３０８を用いたトランジスタ３４５、および
容量素子１６４が完成する。容量素子１６４は、ソース電極３０４ａ、酸化物半導体膜３
０８、ゲート絶縁膜３１０、および電極３１２ｂ、で構成される。
なお、図７の容量素子１６４では、酸化物半導体膜３０８とゲート絶縁膜３１０を積層さ
せることにより、ソース電極３０４ａと、電極３１２ｂとの間の絶縁性を十分に確保する
ことができる。もちろん、十分な容量を確保するために、酸化物半導体膜３０８を有しな
い構成の容量素子１６４を採用しても良い。さらに、容量が不要の場合は、容量素子１６
４を設けない構成とすることも可能である。
図７（Ｃ）には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。
図７（Ｃ）において、トランジスタ３４５のソース電極またはドレイン電極の一方と、容
量素子１６４の電極の一方と、トランジスタ２４０のゲート電極と、は電気的に接続され
ている。また、第１の配線（１ｓｔ Ｌｉｎｅ：ソース線とも呼ぶ）とトランジスタ２４
０のソース電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ：ビット線とも
呼ぶ）とトランジスタ２４０のドレイン電極とは、電気的に接続されている。また、第３
の配線（３ｒｄ Ｌｉｎｅ：第１の信号線とも呼ぶ）とトランジスタ３４５のソース電極
またはドレイン電極の他方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ：第
２の信号線とも呼ぶ）と、トランジスタ３４５のゲート電極とは、電気的に接続されてい
る。そして、第５の配線（５ｔｈ Ｌｉｎｅ：ワード線とも呼ぶ）と、容量素子１６４の
電極の他方は電気的に接続されている。
酸化物半導体を用いたトランジスタ３４５は、オフ電流が極めて小さいという特徴を有し
ているため、トランジスタ３４５をオフ状態とすることで、トランジスタ３４５のソース
電極またはドレイン電極の一方と、容量素子１６４の電極の一方と、トランジスタ２４０
のゲート電極とが電気的に接続されたノード（以下、ノードＦＧ）の電位を極めて長時間
にわたって保持することが可能である。そして、容量素子１６４を有することにより、ノ
ードＦＧに与えられた電荷の保持が容易になり、また、保持された情報の読み出しが容易
になる。
半導体装置に情報を記憶させる場合（書き込み）は、まず、第４の配線の電位を、トラン
ジスタ３４５がオン状態となる電位にして、トランジスタ３４５をオン状態とする。これ
により、第３の配線の電位が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄積
される。ここでは、異なる二つの電位レベルを与える電荷（以下、ロー（Ｌｏｗ）レベル
電荷、ハイ（Ｈｉｇｈ）レベル電荷という）のいずれかが与えられるものとする。その後
、第４の配線の電位を、トランジスタ３４５がオフ状態となる電位にして、トランジスタ
３４５をオフ状態とすることにより、ノードＦＧが浮遊状態となるため、ノードＦＧには
所定の電荷が保持されたままの状態となる。以上のように、ノードＦＧに所定量の電荷を
蓄積及び保持させることで、メモリセルに情報を記憶させることができる。
トランジスタ３４５のオフ電流は極めて小さいため、ノードＦＧに供給された電荷は長時
間にわたって保持される。したがって、リフレッシュ動作が不要となるか、または、リフ
レッシュ動作の頻度を極めて低くすることが可能となり、消費電力を十分に低減すること
ができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持する
ことが可能である。
記憶された情報を読み出す場合（読み出し）は、第１の配線に所定の電位（定電位）を与
えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、ノードＦＧに保持さ
れた電荷量に応じて、トランジスタ２４０は異なる状態をとる。一般に、トランジスタ２
４０をｎチャネル型とすると、ノードＦＧにＨｉｇｈレベル電荷が保持されている場合の
トランジスタ２４０の見かけのしきい値Ｖｔｈ＿Ｈは、ノードＦＧにＬｏｗレベル電荷が
保持されている場合のトランジスタ２４０の見かけのしきい値Ｖｔｈ＿Ｌより低くなるた
めである。ここで、見かけのしきい値とは、トランジスタ２４０を「オン状態」とするた
めに必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ
＿ＨとＶｔｈ＿Ｌの中間の電位Ｖ０とすることにより、ノードＦＧに保持された電荷を判
別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、
第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ２４０は「オン状態」
となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔ
ｈ＿Ｌ）となっても、トランジスタ２４０は「オフ状態」のままである。このため、第５
の配線の電位を制御して、トランジスタ２４０のオン状態またはオフ状態を読み出す（第
２の配線の電位を読み出す）ことで、記憶された情報を読み出すことができる。
また、記憶させた情報を書き換える場合においては、上記の書き込みによって所定量の電
荷を保持したノードＦＧに、新たな電位を供給することで、ノードＦＧに新たな情報に係
る電荷を保持させる。具体的には、第４の配線の電位を、トランジスタ３４５がオン状態
となる電位にして、トランジスタ３４５をオン状態とする。これにより、第３の配線の電
位（新たな情報に係る電位）が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄
積される。その後、第４の配線の電位をトランジスタ３４５がオフ状態となる電位にして
、トランジスタ３４５をオフ状態とすることにより、ノードＦＧには、新たな情報に係る
電荷が保持された状態となる。すなわち、ノードＦＧに第１の書き込みによって所定量の
電荷が保持された状態で、第１の書き込みと同様の動作（第２の書き込み）を行うことで
、記憶させた情報を上書きすることが可能である。
本実施の形態で示すトランジスタ３４５は、高純度化され、真性化された酸化物半導体膜
３０８を用いることで、トランジスタ３４５のオフ電流を十分に低減することができる。
また、酸化物半導体膜３０８を酸素過剰な層とすることで、トランジスタ３４５の電気的
特性変動が抑制されており、電気的に安定なトランジスタとすることができる。さらに、
ハロゲンドープ処理によって酸化物半導体膜が形成されるゲート絶縁膜に塩素に代表され
るハロゲンを添加することで、電気的バイアスストレスや熱ストレスに起因する劣化をよ
り抑制し、光による劣化をより低減することができる。そして、このようなトランジスタ
を用いることで、極めて長期にわたり記憶内容を保持することが可能で、信頼性の高い半
導体装置が得られる。また、多値のデータを記憶する半導体装置には、しきい値の変動が
小さいことが求められるが、トランジスタ３４５は、そのような目的に適している。
また、本実施の形態において示す半導体装置では、トランジスタ２４０とトランジスタ３
４５を重畳させることで、集積度が十分に高められた半導体装置が実現される。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態５）
実施の形態１または２で例示したトランジスタを用いて表示機能を有する半導体装置（表
示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部ま
たは全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することがで
きる。
図８（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにし
て、シール材４００５が設けられ、第２の基板４００６によって封止されている。図８（
Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成さ
れた信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えら
れる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ
）４０１８ａ、４０１８ｂから供給されている。
図８（Ｂ）（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走査
線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素
部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よ
って画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４
００５と第２の基板４００６とによって、表示素子と共に封止されている。図８（Ｂ）（
Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た信号線駆動回路４００３が実装されている。図８（Ｂ）（Ｃ）においては、別途形成さ
れた信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えら
れる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
また図８（Ｂ）（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板４
００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別
途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを
別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図８（Ａ）は、Ｃ
ＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、
図８（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図８（Ｃ
）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもし
くはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が
設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装
されたモジュールも全て表示装置に含むものとする。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有して
おり、実施の形態１または２で例示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（
発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ
Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作
用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一形態について、図９乃至図１１を用いて説明する。図９乃至図１１は、図
８（Ｂ）のＭ−Ｎにおける断面図に相当する。
図９乃至図１１で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６
を有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端
子と異方性導電膜４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４
０１６は、トランジスタ４０１０、４０１１のソース電極及びドレイン電極と同じ導電膜
で形成されている。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、図９乃至図１１では、画素部４００２に含まれるトラン
ジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示し
ている。図１０及び図１１では、トランジスタ４０１０、４０１１上に、絶縁層４０２１
が設けられている。
本実施の形態では、トランジスタ４０１０、トランジスタ４０１１として、実施の形態１
または２で示したトランジスタを適用することができる。トランジスタ４０１０、トラン
ジスタ４０１１は、電気的特性変動が抑制されており、電気的に安定である。よって、図
９乃至図１１で示す本実施の形態の半導体装置として信頼性の高い半導体装置を提供する
ことができる。
また、本実施の形態では、絶縁層上において駆動回路用のトランジスタ４０１１の酸化物
半導体膜のチャネル形成領域と重なる位置には導電層を設けてもよい。導電層を酸化物半
導体膜のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後におけるト
ランジスタ４０１１のしきい値電圧の変化量をさらに低減することができる。また、導電
層は、電位がトランジスタ４０１１のゲート電極と同じでもよいし、異なっていても良く
、第２のゲート電極として機能させることもできる。また、導電層の電位がＧＮＤ、０Ｖ
、或いはフローティング状態であってもよい。
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部（トランジスタを含
む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。
導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な
特性が変動することを防止することができる。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パ
ネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子
を用いることができる。
図９に表示素子として液晶素子を用いた液晶表示装置の例を示す。図９において、表示素
子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶
層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁膜
４０３２、４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に
設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８を介して積
層する構成となっている。
またスペーサ４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサ
であり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお
スペーサ４０３５の形状は、柱状に限定されるものではなく、例えば、球状のスペーサを
用いていても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー
相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光
学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設け
なくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる
静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減すること
ができる。よって液晶表示装置の生産性を向上させることが可能となる。
また、液晶材料の固有抵抗率は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１
１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明
細書における固有抵抗率の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。高純度の酸化
物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して
１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分であ
る。
本実施の形態で用いる高純度化された酸化物半導体膜を用いたトランジスタは、オフ状態
における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号
の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よ
って、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果
を奏する。
また、本実施の形態で用いる高純度化された酸化物半導体膜を用いたトランジスタは、比
較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装置
の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。ま
た、上記トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製するこ
とができるため、液晶表示装置の部品点数を削減することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐ
ｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液
晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対
して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられ
るが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅ
ｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることが
できる。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別
の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計と
いわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
また、バックライトとして複数の発光ダイオード（ＬＥＤ）を用いて、時間分割表示方式
（フィールドシーケンシャル駆動方式）を行うことも可能である。フィールドシーケンシ
ャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行うこ
とができる。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラ
ー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することも
できる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機Ｅ
Ｌ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そし
て、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す
上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面
から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用する
ことができる。
図１０に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子
４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している
。なお発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第２の
電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３から
取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
電流励起型発光では、発光強度をトランジスタのドレイン電流で制御するが、トランジス
タのしきい値が変動すると、ドレイン電流が大きく変動してしまうので、しきい値の変動
が小さいトランジスタが求められる。実施の形態１や２で示したトランジスタは、この目
的にかなっている。
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂
材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した曲
率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４０３１及び隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリコン
膜、窒化酸化シリコン膜、ＤＬＣ（Ｄｉａｍｏｎｄ−Ｌｉｋｅ Ｃａｒｂｏｎ）膜等を形
成することができる。また、第１の基板４００１、第２の基板４００６、及びシール材４
００５によって封止された空間には充填材４５１４が設けられ密封されている。このよう
に外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィ
ルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ま
しい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイ
ミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エ
チレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよ
い。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能であ
る。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙
と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能と
いう利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と
、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数
分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプ
セル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するも
のである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移
動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む
）とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわ
ゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することが
できる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用
いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の
電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法で
ある。
図１１に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。図
１１の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。
トランジスタ４０１０と接続する第１の電極層４０３０と、第２の基板４００６に設けら
れた第２の電極層４０３１との間には黒色領域４６１５ａ及び白色領域４６１５ｂを有し
、周りに液体で満たされているキャビティ４６１２を含む球形粒子４６１３が設けられて
おり、球形粒子４６１３の周囲は樹脂等の充填材４６１４で充填されている。第２の電極
層４０３１が共通電極（対向電極）に相当する。第２の電極層４０３１は、共通電位線と
電気的に接続される。
なお、図９乃至図１１において、第１の基板４００１、第２の基板４００６としては、ガ
ラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチ
ック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａ
ｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド
）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。
また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシー
トを用いることもできる。
絶縁層４０２１は、無機絶縁材料又は有機絶縁材料を用いて形成することができる。なお
、アクリル樹脂、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等
の、耐熱性を有する有機絶縁材料を用いると、平坦化絶縁膜として好適である。また上記
有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リ
ンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材
料で形成される絶縁膜を複数積層させることで、絶縁層を形成してもよい。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ス
ピンコート法、ディッピング法、スプレー塗布、液滴吐出法（インクジェット法、スクリ
ーン印刷、オフセット印刷等）、ロールコーティング、カーテンコーティング、ナイフコ
ーティング等を用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素
部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して
透光性とする。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対
向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び
電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。
）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有
する導電性材料を用いることができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン
（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタ
ン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、
又はその合金、若しくはその窒化物から一つ、又は複数種を用いて形成することができる
。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように、実施の形態１または２で例示したトランジスタを適用することで、信頼性
の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態６）
実施の形態１または２のいずれかで一例を示したトランジスタを用いて、対象物の情報を
読み取るイメージセンサ機能を有する半導体装置を作製することができる。
図１２（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図１２（Ａ）は
フォトセンサの等価回路であり、図１２（Ｂ）はフォトセンサの一部を示す断面図である
。
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他
方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０
は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレイン
の他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。ト
ランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォ
トセンサ出力信号線６７１に電気的に接続されている。
なお、本明細書における回路図において、酸化物半導体膜を用いるトランジスタと明確に
判明できるように、酸化物半導体膜を用いるトランジスタの記号には「ＯＳ」と記載して
いる。図１２（Ａ）において、トランジスタ６４０、トランジスタ６５６は酸化物半導体
膜を用いるトランジスタである。
図１２（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０
に示す断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサとして機
能するフォトダイオード６０２及びトランジスタ６４０が設けられている。フォトダイオ
ード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられて
いる。また、トランジスタ６４０上には、第１の層間絶縁層６３３、第２の層間絶縁層６
３４が設けられている。
フォトダイオード６０２は、第１の層間絶縁層６３３上に設けられ、第１の層間絶縁層６
３３上に形成した電極層６４１と、第２の層間絶縁層６３４上に設けられた電極層６４２
との間に、第１の層間絶縁層６３３側から順に第１半導体層６０６ａ、第２半導体層６０
６ｂ、及び第３半導体層６０６ｃを積層した構造を有している。
また、トランジスタ６４０のゲート電極と電気的に接続されるように、該ゲート電極と同
じ層にゲート電極６４５が設けられている。ゲート電極６４５は、第１の層間絶縁層６３
３、トランジスタ６４０の保護絶縁膜およびトランジスタ６４０のゲート絶縁膜とに設け
られた開口を介して、第１の層間絶縁層６３３に形成された電極層６４４と電気的に接続
している。第３の半導体層６０６ｃと電気的に接続された電極層６４２は、電極層６４４
を介してゲート電極６４５と電気的に接続しているため、フォトダイオード６０２はトラ
ンジスタ６４０と電気的に接続している。また、第１の半導体層６０６ａと電気的に接続
された電極層６４１は、第２の層間絶縁層６３４に形成された導電層６４３と電気的に接
続している。
本実施の形態では、トランジスタ６４０として、実施の形態１または２のいずれかで示し
たトランジスタを適用することができる。トランジスタ６４０、トランジスタ６５６は、
電気的特性変動が抑制されており、電気的に安定であるため、図１２で示す本実施の形態
の半導体装置として信頼性の高い半導体装置を提供することができる。
ここでは、第１半導体層６０６ａとしてｐ型の導電型を有する半導体層と、第２半導体層
６０６ｂとして高抵抗な半導体層（ｉ型半導体層）、第３半導体層６０６ｃとしてｎ型の
導電型を有する半導体層を積層するｐｉｎ型のフォトダイオードを例示している。
第１半導体層６０６ａはｐ型半導体層であり、ｐ型を付与する不純物元素を含むアモルフ
ァスシリコン膜により形成することができる。第１半導体層６０６ａの形成には１３族の
不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法に
より形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓ
ｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。ま
た、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入
法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等に
より不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。こ
の場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、
又はスパッタリング法等を用いればよい。第１半導体層６０６ａの膜厚は１０ｎｍ以上５
０ｎｍ以下となるよう形成することが好ましい。
第２半導体層６０６ｂは、ｉ型半導体層（真性半導体層）であり、アモルファスシリコン
膜により形成する。第２半導体層６０６ｂの形成には、半導体材料ガスを用いて、アモル
ファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン
（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、Ｓ
ｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体層６０６ｂの形成は、ＬＰＣＶＤ法、
気相成長法、スパッタリング法等により行っても良い。第２半導体層６０６ｂの膜厚は２
００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３半導体層６０６ｃは、ｎ型半導体層であり、ｎ型を付与する不純物元素を含むアモル
ファスシリコン膜により形成する。第３半導体層６０６ｃの形成には、１５族の不純物元
素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成す
る。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、
ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物
元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて
該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物
元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にア
モルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッ
タリング法等を用いればよい。第３半導体層６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以
下となるよう形成することが好ましい。
また、第１半導体層６０６ａ、第２半導体層６０６ｂ、及び第３半導体層６０６ｃは、ア
モルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶半導体（セ
ミアモルファス半導体（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：
ＳＡＳ）を用いて形成してもよい。
微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定
状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導
体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対し
て法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマン
スペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。
即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−
１の間に微結晶シリコンのラマンスペクトルのピークがある。また、ダングリングボンド
を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。
さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪み
をさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、ま
たは周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる
。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、Ｓ
ｉＦ４などのシリコンを含む気体を水素で希釈して形成することができる。また、水素化
珪素及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または
複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの
水素化珪素に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０
倍以下、更に好ましくは１００倍とする。さらには、シリコンを含む気体中に、ＣＨ４、
Ｃ２Ｈ６等の炭化物気体、ＧｅＨ４、ＧｅＦ４等のゲルマニウムを含む気体、Ｆ２等を混
入させてもよい。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型の
フォトダイオードはｐ型の半導体層側を受光面とする方がよい特性を示す。ここでは、ｐ
ｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２
が受ける光６２２を電気信号に変換する例を示す。また、受光面とした半導体層側とは逆
の導電型を有する半導体層側からの光は外乱光となるため、電極層は遮光性を有する導電
膜を用いるとよい。また、ｎ型の半導体層側を受光面として用いることもできる。
第１の層間絶縁層６３３、第２の層間絶縁層６３４としては、表面凹凸を低減するため平
坦化絶縁膜として機能する絶縁層が好ましい。第１の層間絶縁層６３３、第２の層間絶縁
層６３４としては、例えばポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリ
アミド、エポキシ樹脂等の有機絶縁材料を用いることができる。また上記有機絶縁材料の
他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、Ｂ
ＰＳＧ（リンボロンガラス）等の単層、又は積層を用いることができる。
第１の層間絶縁層６３３、第２の層間絶縁層６３４としては、絶縁性材料を用いて、その
材料に応じて、スパッタリング法、スピンコート法、ディッピング法、スプレー塗布、液
滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ロールコーティン
グ、カーテンコーティング、ナイフコーティング等を用いて形成することができる。
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取
ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いる
ことができる。
トランジスタ６４０として、実施の形態１または２で一例を示したトランジスタを用いる
ことができる。水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を
意図的に排除することで高純度化され、また、酸素ドープ処理により酸素を過剰に含有す
る酸化物半導体膜を含むトランジスタは、トランジスタの電気的特性変動が抑制されてお
り、電気的に安定である。よって、信頼性の高い半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態７）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう
）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機など
が挙げられる。上記実施の形態で説明した液晶表示装置を具備する電子機器の例について
説明する。
図１３（Ａ）は電子書籍（Ｅ−ｂｏｏｋともいう）であり、筐体９６３０、表示部９６３
１、操作キー９６３２、太陽電池９６３３、充放電制御回路９６３４を有することができ
る。図１３（Ａ）に示した電子書籍は、様々な情報（静止画、動画、テキスト画像など）
を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示
した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制
御する機能、等を有することができる。なお、図１３（Ａ）では充放電制御回路９６３４
の一例としてバッテリー９６３５、ＤＣＤＣコンバータ（以下、コンバータと略記）９６
３６を有する構成について示している。先の実施の形態で示した半導体装置を表示部９６
３１に適用することにより、信頼性の高い電子書籍とすることができる。
図１３（Ａ）に示す構成とすることにより、表示部９６３１として半透過型、又は反射型
の液晶表示装置を用いる場合、比較的明るい状況下での使用も予想され、太陽電池９６３
３による発電、及びバッテリー９６３５での充電を効率よく行うことができ、好適である
。なお太陽電池９６３３は、筐体９６３０の空きスペース（表面や裏面）に適宜設けるこ
とができるため、効率的なバッテリー９６３５の充電を行う構成とすることができるため
好適である。なおバッテリー９６３５としては、リチウムイオン電池を用いると、小型化
を図れる等の利点がある。
また図１３（Ａ）に示す充放電制御回路９６３４の構成、及び動作について図１３（Ｂ）
にブロック図を示し説明する。図１３（Ｂ）には、太陽電池９６３３、バッテリー９６３
５、コンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、表示部９６
３１について示しており、バッテリー９６３５、コンバータ９６３６、コンバータ９６３
７、スイッチＳＷ１乃至ＳＷ３が充放電制御回路９６３４に対応する箇所となる。
まず外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。
太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようコンバ
ータ９６３６で昇圧または降圧がなされる。そして、表示部９６３１の動作に太陽電池９
６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６３７で
表示部９６３１に必要な電圧に昇圧または降圧をすることとなる。また、表示部９６３１
での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６３５
の充電を行う構成とすればよい。
次いで外光により太陽電池９６３３により発電がされない場合の動作の例について説明す
る。バッテリー９６３５に蓄電された電力は、スイッチＳＷ３をオンにすることでコンバ
ータ９６３７により昇圧または降圧がなされる。そして、表示部９６３１の動作にバッテ
リー９６３５からの電力が用いられることとなる。
なお太陽電池９６３３については、充電手段の一例として示したが、他の手段によるバッ
テリー９６３５の充電を行う構成であってもよい。また他の充電手段を組み合わせて行う
構成としてもよい。
図１４（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００
２、表示部３００３、キーボード３００４などによって構成されている。先の実施の形態
で示した半導体装置を表示部３００３に適用することにより、信頼性の高いノート型のパ
ーソナルコンピュータとすることができる。
図１４（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、
外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用
の付属品としてスタイラス３０２２がある。先の実施の形態で示した半導体装置を表示部
３０２３に適用することにより、より信頼性の高い携帯情報端末（ＰＤＡ）とすることが
できる。
図１４（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７
０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０
３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行う
ことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図１４（Ｃ）では表示部２７０５）に文章を表示し、左側の
表示部（図１４（Ｃ）では表示部２７０７）に画像を表示することができる。先の実施の
形態で示した半導体装置を表示部２７０５、表示部２７０７に適用することにより、信頼
性の高い電子書籍２７００とすることができる。
また、図１４（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、
筐体２７０１において、電源２７２１、操作キー２７２３、スピーカー２７２５などを備
えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一
面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の
裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部など
を備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持た
せた構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
図１４（Ｄ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成さ
れている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォ
ン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子
２８０８などを備えている。また、筐体２８００には、携帯電話の充電を行う太陽電池セ
ル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８
０１内部に内蔵されている。先の実施の形態で示した半導体装置を表示パネル２８０２に
適用することにより、信頼性の高い携帯電話とすることができる。
また、表示パネル２８０２はタッチパネルを備えており、図１４（Ｄ）には映像表示され
ている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力
される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能であ
る。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図
１４（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適
した小型化が可能である。
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
図１４（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、
接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６な
どによって構成されている。先の実施の形態で示した半導体装置を表示部（Ａ）３０５７
、表示部（Ｂ）３０５５に適用することにより、信頼性の高いデジタルビデオカメラとす
ることができる。
図１４（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、
筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示
することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持し
た構成を示している。先の実施の形態で示した半導体装置を表示部９６０３に適用するこ
とにより、信頼性の高いテレビジョン装置９６００とすることができる。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から
出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
１０ プラズマ装置
１１ 基板供給室
１２ ロードロック室
１３ 搬送室
１４ カセットポート
１５ 真空チャンバー
１６ ＩＣＰコイル
１７ ガス流路
１８ 第１の高周波電源
１９ 基板ステージ
２０ 被処理基板
２１ 第２の高周波電源
２２ 自動圧力制御弁
２３ ターボ分子ポンプ
２４ ドライポンプ
１００ 基板
１０２ａ ゲート絶縁膜
１０２ｂ ゲート絶縁膜
１０４ａ ソース電極
１０４ｂ ドレイン電極
１０６ 酸化物半導体膜
１０８ 酸化物半導体膜
１１０ａ 絶縁膜
１１０ｂ 絶縁膜
１１２ ゲート電極
１１２ａ ゲート電極
１１２ｂ 電極
１１４ 絶縁膜
１２０ トランジスタ
１２５ トランジスタ
１３０ トランジスタ
１３５ トランジスタ
１４０ トランジスタ
１４５ トランジスタ
１５０ トランジスタ
１５１ 絶縁膜
１５２ 絶縁膜
１５４ 電極
１５６ 配線
１６０ トランジスタ
１６４ 容量素子
１８０ ハロゲン
１８２ 酸素
２００ 基板
２０６ 素子分離絶縁膜
２０８ ゲート絶縁膜
２１０ ゲート電極
２１６ チャネル形成領域
２２０ 不純物領域
２２４ 金属化合物領域
２２８ 絶縁膜
２３０ 絶縁膜
２４０ トランジスタ
３００ 基板
３０２ 絶縁膜
３０２ａ 絶縁膜
３０２ｂ 絶縁膜
３０４ａ ソース電極
３０４ｂ ドレイン電極
３０８ 酸化物半導体膜
３１０ ゲート絶縁膜
３１０ａ ゲート絶縁膜
３１０ｂ ゲート絶縁膜
３１２ ゲート電極
３１２ａ ゲート電極
３１２ｂ 電極
３１４ 絶縁膜
３２０ トランジスタ
３２５ トランジスタ
３３０ トランジスタ
３３５ トランジスタ
３４０ トランジスタ
３４５ トランジスタ
３５０ トランジスタ
３８０ ハロゲン
３８２ 酸素
６０１ 基板
６０２ フォトダイオード
６０６ａ 半導体層
６０６ｂ 半導体層
６０６ｃ 半導体層
６０８ 接着層
６１３ 基板
６２２ 光
６３１ 絶縁膜
６３３ 層間絶縁層
６３４ 層間絶縁層
６４０ トランジスタ
６４１ 電極層
６４２ 電極層
６４３ 導電層
６４４ 電極層
６４５ ゲート電極
６５６ トランジスタ
６５８ フォトダイオードリセット信号線
６５９ ゲート信号線
６７１ フォトセンサ出力信号線
６７２ フォトセンサ基準信号線
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカー
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５５ 表示部（Ｂ）
３０５６ バッテリー
３０５７ 表示部（Ａ）
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２１ 絶縁層
４０３０ 電極層
４０３１ 電極層
４０３２ 絶縁膜
４０３５ スペーサ
４５１０ 隔壁
４５１１ 電界発光層
４５１３ 発光素子
４５１４ 充填材
４６１２ キャビティ
４６１３ 球形粒子
４６１４ 充填材
４６１５ａ 黒色領域
４６１５ｂ 白色領域
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６３０ 筐体
９６３１ 表示部
９６３２ 操作キー
９６３３ 太陽電池
９６３４ 充放電制御回路
９６３５ バッテリー
９６３６ コンバータ
９６３７ コンバータ

Claims (1)

  1. ハロゲン原子を有する第１の膜を形成し、
    前記第１の膜上に、第２の膜を形成し、
    前記第２の膜上に、酸化物半導体膜を形成し、
    前記第１の膜は、酸素または窒素を有し、
    前記第２の膜は、前記酸化物半導体膜に含まれる金属元素から選択される一または複数の元素を有し、
    前記酸化物半導体膜に第１の熱処理を行って、前記酸化物半導体膜中の水素原子を除去し、
    前記水素原子が除去された酸化物半導体膜に酸素ドープ処理を行って、前記酸化物半導体膜中に酸素原子を供給し、
    前記酸素原子が供給された前記酸化物半導体膜に第２の熱処理を行い、
    前記酸化物半導体膜をチャネルとするトランジスタを形成する半導体装置の作製方法。
JP2016065102A 2010-05-14 2016-03-29 半導体装置の作製方法 Expired - Fee Related JP6239022B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010112037 2010-05-14
JP2010112037 2010-05-14

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011105570A Division JP2011258939A (ja) 2010-05-14 2011-05-10 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2016157959A true JP2016157959A (ja) 2016-09-01
JP6239022B2 JP6239022B2 (ja) 2017-11-29

Family

ID=44912141

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011105570A Withdrawn JP2011258939A (ja) 2010-05-14 2011-05-10 半導体装置の作製方法
JP2016065102A Expired - Fee Related JP6239022B2 (ja) 2010-05-14 2016-03-29 半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011105570A Withdrawn JP2011258939A (ja) 2010-05-14 2011-05-10 半導体装置の作製方法

Country Status (5)

Country Link
US (1) US8440510B2 (ja)
JP (2) JP2011258939A (ja)
KR (1) KR101806271B1 (ja)
TW (1) TWI525709B (ja)
WO (1) WO2011142467A1 (ja)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101291395B1 (ko) * 2009-06-30 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR102228220B1 (ko) 2009-07-03 2021-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
EP2494601A4 (en) * 2009-10-30 2016-09-07 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
DE112011101395B4 (de) 2010-04-23 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
KR20130055607A (ko) 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101806271B1 (ko) * 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN107195686B (zh) 2010-07-02 2021-02-09 株式会社半导体能源研究所 半导体装置
US8883555B2 (en) 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
US8841664B2 (en) * 2011-03-04 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
CN105931967B (zh) 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102108572B1 (ko) 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8951899B2 (en) 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device
KR102072244B1 (ko) * 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US20130137232A1 (en) 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US8981367B2 (en) * 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102295888B1 (ko) * 2012-01-25 2021-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TW201901972A (zh) 2012-01-26 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR20130089419A (ko) * 2012-02-02 2013-08-12 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
US9112037B2 (en) 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130221345A1 (en) 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6174334B2 (ja) * 2012-02-29 2017-08-02 株式会社半導体エネルギー研究所 半導体装置
CN103367458B (zh) * 2012-04-03 2017-03-01 元太科技工业股份有限公司 薄膜晶体管及其制造方法
US8999773B2 (en) 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
US9219164B2 (en) * 2012-04-20 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor channel
CN104170068B (zh) 2012-04-24 2019-05-10 应用材料公司 用于低蚀刻速率硬模膜的具有氧掺杂的pvd氮化铝膜
WO2013168624A1 (en) 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013239531A (ja) * 2012-05-14 2013-11-28 Fujifilm Corp 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
CN104380444A (zh) 2012-06-29 2015-02-25 株式会社半导体能源研究所 半导体装置
TWI596778B (zh) * 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP6224931B2 (ja) 2012-07-27 2017-11-01 株式会社半導体エネルギー研究所 半導体装置
JP6220597B2 (ja) * 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
KR102279459B1 (ko) 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6300489B2 (ja) * 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI637517B (zh) 2012-10-24 2018-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
TWI809225B (zh) * 2013-05-16 2023-07-21 日商半導體能源研究所股份有限公司 半導體裝置
US9666697B2 (en) * 2013-07-08 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device including an electron trap layer
JP6203566B2 (ja) * 2013-08-06 2017-09-27 常陽工学株式会社 封止装置および封止方法
JP6345023B2 (ja) 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR102232133B1 (ko) 2013-08-22 2021-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103500711B (zh) * 2013-10-15 2017-06-06 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
JP6440457B2 (ja) 2013-11-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置
JP6444714B2 (ja) 2013-12-20 2018-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10096489B2 (en) 2014-03-06 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN113540130A (zh) 2014-10-28 2021-10-22 株式会社半导体能源研究所 显示装置、显示装置的制造方法及电子设备
JP6647846B2 (ja) * 2014-12-08 2020-02-14 株式会社半導体エネルギー研究所 半導体装置
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US10147823B2 (en) * 2015-03-19 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10056497B2 (en) 2015-04-15 2018-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102549926B1 (ko) 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
JP6004459B1 (ja) * 2015-12-08 2016-10-05 国立大学法人 奈良先端科学技術大学院大学 薄膜トランジスタとその製造方法および前記薄膜トランジスタを有する半導体装置
KR102320483B1 (ko) 2016-04-08 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6968567B2 (ja) * 2016-04-22 2021-11-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10475869B2 (en) 2016-08-23 2019-11-12 Semiconductor Energy Laboratory Co., Ltd. Display device including display element and transistor
US10910407B2 (en) * 2017-01-30 2021-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPWO2019107046A1 (ja) * 2017-11-28 2020-12-17 Ａｇｃ株式会社 半導体化合物、半導体化合物の層を有する半導体素子、積層体、およびターゲット
WO2023189489A1 (ja) * 2022-03-30 2023-10-05 株式会社ジャパンディスプレイ 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201366A (ja) * 2006-01-30 2007-08-09 Canon Inc 電界効果型トランジスタ
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
JP2009099944A (ja) * 2007-09-28 2009-05-07 Canon Inc 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2010045263A (ja) * 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
JP2010074061A (ja) * 2008-09-22 2010-04-02 Fujifilm Corp 薄膜電界効果型トランジスタ
JP2010080947A (ja) * 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
WO2010047077A1 (ja) * 2008-10-23 2010-04-29 出光興産株式会社 薄膜トランジスタ及びその製造方法
JP2011258939A (ja) * 2010-05-14 2011-12-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2721157B2 (ja) * 1987-03-26 1998-03-04 株式会社東芝 半導体装置
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10303128A (ja) * 1997-04-30 1998-11-13 Fujitsu Ltd 成膜方法
JPH10335325A (ja) * 1997-05-29 1998-12-18 Seiko Epson Corp 酸化硅素膜形成方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP5430248B2 (ja) 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI518800B (zh) * 2008-08-08 2016-01-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
KR20100023151A (ko) 2008-08-21 2010-03-04 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그 제조방법
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5339825B2 (ja) 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101847656B1 (ko) 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
WO2011108381A1 (en) 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20130055607A (ko) 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101324760B1 (ko) 2010-04-23 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132548A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20180054919A (ko) 2010-04-23 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
DE112011101395B4 (de) 2010-04-23 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
WO2011135987A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201366A (ja) * 2006-01-30 2007-08-09 Canon Inc 電界効果型トランジスタ
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
JP2009099944A (ja) * 2007-09-28 2009-05-07 Canon Inc 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2010045263A (ja) * 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
JP2010080947A (ja) * 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010074061A (ja) * 2008-09-22 2010-04-02 Fujifilm Corp 薄膜電界効果型トランジスタ
WO2010047077A1 (ja) * 2008-10-23 2010-04-29 出光興産株式会社 薄膜トランジスタ及びその製造方法
JP2011258939A (ja) * 2010-05-14 2011-12-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
JP2011258939A (ja) 2011-12-22
TWI525709B (zh) 2016-03-11
TW201203392A (en) 2012-01-16
US20110281394A1 (en) 2011-11-17
KR101806271B1 (ko) 2017-12-07
US8440510B2 (en) 2013-05-14
WO2011142467A1 (en) 2011-11-17
JP6239022B2 (ja) 2017-11-29
KR20130058021A (ko) 2013-06-03

Similar Documents

Publication Publication Date Title
JP7267364B2 (ja) 半導体装置
JP6342053B2 (ja) 半導体装置の作製方法
JP6239022B2 (ja) 半導体装置の作製方法
JP6306674B2 (ja) 半導体装置の作製方法
JP6370981B2 (ja) 半導体装置
JP2016119488A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171031

R150 Certificate of patent or registration of utility model

Ref document number: 6239022

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees