JPWO2019107046A1 - 半導体化合物、半導体化合物の層を有する半導体素子、積層体、およびターゲット - Google Patents

半導体化合物、半導体化合物の層を有する半導体素子、積層体、およびターゲット Download PDF

Info

Publication number
JPWO2019107046A1
JPWO2019107046A1 JP2019557079A JP2019557079A JPWO2019107046A1 JP WO2019107046 A1 JPWO2019107046 A1 JP WO2019107046A1 JP 2019557079 A JP2019557079 A JP 2019557079A JP 2019557079 A JP2019557079 A JP 2019557079A JP WO2019107046 A1 JPWO2019107046 A1 JP WO2019107046A1
Authority
JP
Japan
Prior art keywords
film
semiconductor
semiconductor compound
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019557079A
Other languages
English (en)
Inventor
細野　秀雄
秀雄 細野
正煥 金
正煥 金
俊皓 方
俊皓 方
日出也 雲見
日出也 雲見
暁 渡邉
暁 渡邉
雄斗 大越
雄斗 大越
宮川　直通
直通 宮川
奈央 石橋
奈央 石橋
邦雄 増茂
邦雄 増茂
中村　伸宏
伸宏 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Institute of Technology NUC
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd, Tokyo Institute of Technology NUC filed Critical Asahi Glass Co Ltd
Publication of JPWO2019107046A1 publication Critical patent/JPWO2019107046A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G15/00—Compounds of gallium, indium or thallium
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G19/00—Compounds of tin
    • C01G19/006—Compounds containing, besides tin, two or more other elements, with the exception of oxygen or hydrogen
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/553—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on fluorides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/02—Amorphous compounds
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/50—Solid solutions
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/50—Solid solutions
    • C01P2002/52—Solid solutions containing elements as dopants
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/60—Compounds characterised by their crystallite size
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/70—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data
    • C01P2002/72—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data by d-values or two theta-values, e.g. as X-ray diagram
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/40—Electric properties
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3205—Alkaline earth oxides or oxide forming salts thereof, e.g. beryllium oxide
    • C04B2235/3208—Calcium oxide or oxide-forming salts thereof, e.g. lime
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3217—Aluminum oxide or oxide forming salts thereof, e.g. bauxite, alpha-alumina
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3231—Refractory metal oxides, their mixed metal oxides, or oxide-forming salts thereof
    • C04B2235/3232—Titanium oxides or titanates, e.g. rutile or anatase
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284—Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3293—Tin oxides, stannates or oxide forming salts thereof, e.g. indium tin oxide [ITO]
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/72—Products characterised by the absence or the low content of specific components, e.g. alkali metal free alumina ceramics
    • C04B2235/724—Halogenide content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Structural Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Photovoltaic Devices (AREA)

Abstract

金属カチオンおよび酸素を含む酸化物系の半導体化合物であって、前記金属カチオンと結合していた水素負イオンＨ−がフッ素イオンＦ−で置換されており、１個〜３個の金属カチオンと結合しているフッ素イオンＦ−を有する、酸化物系の半導体化合物。

Description

本発明は、半導体化合物、そのような半導体化合物の層を有する半導体素子および積層体、ならびにそのような半導体化合物で構成された成膜用のターゲットに関する。
従来より、例えば薄膜トランジスタ（ＴＦＴ）などの半導体素子における半導体材料として、シリコンが広く使用されてきた。
最近では、金属カチオンを含む酸化物半導体の中には、光学バンドギャップが比較的広く、移動度が比較的大きい化合物が存在することが知られるようになり、そのような酸化物半導体を半導体素子に適用する試みがなされている。
中でも、ＺｎＯおよびＩｎ−Ｇａ−Ｚｎ−Ｏなどの酸化物半導体は、透明である上、アモルファスシリコンや低温ポリシリコンに匹敵する特性を有し、次世代のＴＦＴへの適用が注目されている（例えば特許文献１）。
特許第５５８９０３０号明細書 特開２００７−１１５９０２号公報
前述のように、酸化物半導体化合物は、シリコンに代わる材料として、半導体素子への適用が期待されている。
ただし、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物などの酸化物半導体化合物は、光照射環境下において、特性が変動することが知られている。このような特性変動の問題は、酸化物半導体化合物を各種半導体素子に適用する際に問題となる。
例えば、従来の酸化物半導体化合物を液晶パネルの駆動素子として用いた場合、バックライトからの可視光、および／または紫外線を含んだ外光が、酸化物半導体化合物に照射され得る。また、従来の酸化物半導体化合物をＯＬＥＤ（有機発光ダイオード）パネルの駆動素子として用いた場合、酸化物半導体化合物には、発光により生じた光が照射され得る。このような光照射環境では、例えば、酸化物半導体化合物におけるリーク電流の増大が生じ得る。また、これにより、液晶パネルおよびＯＬＥＤパネルのコントラストの低下などの不具合が生じ得る。
そこで、このような問題に対処するため、従来の酸化物半導体化合物は、遮光層により遮光されるようにして、半導体素子内に適用される（例えば、特許文献２）。
光照射環境下での酸化物半導体化合物のそのような特性変動を抑制することができれば、遮光層を設ける必要がなくなり、その結果、半導体素子の構成自由度が飛躍的に高まることが予想される。
本発明は、このような背景に鑑みなされたものであり、本発明では、前述のような光照射環境下における特性変動を有意に抑制できる半導体化合物を提供することを目的とする。また、本発明では、そのような半導体化合物の層を有する半導体素子および積層体を提供することを目的とする。さらに、本発明では、そのような半導体化合物で構成された成膜用のターゲットを提供することを目的とする。
本発明では、
金属カチオンおよび酸素を含む酸化物系の半導体化合物であって、
前記金属カチオンと結合した水素負イオンＨ−がフッ素イオンＦ−で置換されており、
１個〜３個の金属カチオンと結合したフッ素イオンＦ−を有する、酸化物系の半導体化合物が提供される。
また、本発明では、
半導体化合物であって、
ガリウム、亜鉛、および酸素と、
スズ、アルミニウム、チタンおよびインジウムの少なくとも一つと
を含み、
さらにフッ素を含む、酸化物系の半導体化合物が提供される。
また、本発明では、
半導体化合物の層を含む半導体素子であって、
前記半導体素子は、ＴＦＴ（薄膜トランジスタ）、太陽電池、またはＯＬＥＤ（有機発光ダイオード）のいずれかであり、
前記層は、前述の特徴を有する半導体化合物で構成される、半導体素子が提供される。
また、本発明では、
積層体であって、
基板と、
該基板の上部に設置された半導体化合物の層と、
を有し、
前記層は、前述の特徴を有する半導体化合物で構成される、積層体が提供される。
さらに、本発明では、
成膜用のターゲットであって、
前述の特徴を有する半導体化合物で構成された、ターゲットが提供される。
また、本発明では、
半導体化合物であって、
ガリウム、亜鉛、および酸素と、
スズ、アルミニウム、チタンおよびインジウムの少なくとも一つと
を含み、
全カチオン原子に対するガリウム原子の原子比は、１０％〜４０％の範囲である、半導体化合物が提供される。
本発明では、光照射環境下における特性変動を有意に抑制できる半導体化合物を提供することができる。また、本発明では、そのような半導体化合物の層を有する半導体素子および積層体を提供することができる。さらに、本発明では、そのような半導体化合物で構成された成膜用のターゲットを提供することができる。
本発明の一実施形態による薄膜トランジスタの断面を模式的に示した図である。 本発明の一実施形態による別の薄膜トランジスタの断面を模式的に示した図である。 本発明の一実施形態による薄膜トランジスタを製造する際の一工程を模式的に示した図である。 本発明の一実施形態による薄膜トランジスタを製造する際の一工程を模式的に示した図である。 本発明の一実施形態による薄膜トランジスタを製造する際の一工程を模式的に示した図である。 本発明の一実施形態による薄膜トランジスタを製造する際の一工程を模式的に示した図である。 本発明の一実施形態による薄膜トランジスタを製造する際の一工程を模式的に示した図である。 本発明の一実施形態による薄膜トランジスタを製造する際の一工程を模式的に示した図である。 本発明の一実施形態による太陽電池の断面を模式的に示した図である。 本発明の一実施形態による有機発光ダイオードの断面を模式的に示した図である。 第１のガラス基板サンプルにおいて得られたＸ線回折測定結果を示したチャートである。 第１のＴＦＴサンプルの構成を概略的に示した断面図である。 第１のＴＦＴサンプルにおいて得られた、白色ＬＥＤ光源による照射下での特性評価結果を示した図である。 従来の構成のＴＦＴサンプルにおいて得られた、白色ＬＥＤ光源による照射下での特性評価結果を示した図である。 各ＴＦＴサンプルにおいて得られた閾値電圧差ΔＶｔｈを、半導体層に含まれるＧａの量（原子％）の関数として示したグラフである。 例７において作製された２種類の膜における水素負イオンＨ−濃度評価（ＦＴＩＲ）の結果を示したグラフである。 例７において作製された２種類の膜におけるＯＨ濃度評価（ＦＴＩＲ）の結果を示したグラフである。 例７において作製された２種類の膜における光吸収特性をまとめて示したグラフである。 第７のＴＦＴサンプルにおいて得られた、白色ＬＥＤ光源による照射下での特性評価結果を示した図である。 比較例に係るＴＦＴサンプにおいて得られた、白色ＬＥＤ光源による照射下での特性評価結果を示した図である。 例８において作製された２種類の膜におけるＦＴＩＲの結果を示したグラフである。 第８−１のＴＦＴサンプルにおいて得られた、白色ＬＥＤ光源による照射下での特性評価結果を示した図である。 第８−２のＴＦＴサンプルにおいて得られた、白色ＬＥＤ光源による照射下での特性評価結果を示した図である。 例９において作製された各膜の光吸収スペクトルをまとめて示したグラフである。 第９−１のＴＦＴサンプルにおいて得られた、白色ＬＥＤ光源による照射下での特性評価結果を示した図である。
以下、本発明の一実施形態について説明する。
（本発明の一実施形態による半導体化合物）
本発明の一実施形態では、
金属カチオンおよび酸素を含む酸化物系の半導体化合物であって、
前記金属カチオンと結合した水素負イオンＨ−がフッ素イオンＦ−で置換されており、
１個〜３個の金属カチオンと結合したフッ素イオンＦ−を有する、酸化物系の半導体化合物が提供される。
また、本発明の一実施形態では
半導体化合物であって、
ガリウム、亜鉛、および酸素と、
スズ、アルミニウム、チタンおよびインジウムの少なくとも一つと
を含み、
さらにフッ素を含む、酸化物系の半導体化合物が提供される。
このような半導体化合物を、例えば、ＴＦＴのような半導体素子に適用した場合、以降に詳しく示すように、光照射の有無による特性変化を有意に抑制することができる。例えば、光照射環境下でのリーク電流を有意に抑制することができる。
また、本発明の一実施形態による半導体化合物を備える半導体素子に対して、光照射環境下で負の電圧を印加させても（以下、そのような環境を「負電圧印加光照射環境（ｎｅｇａｔｉｖｅ ｂｉａｓ ｉｌｌｕｍｉｎａｔｉｏｎ ｓｔｒｅｓｓ：ＮＢＩＳ）」と称する）、半導体素子の電圧−電流特性に、変動が生じ難くなる。従って、本発明の一実施形態による半導体化合物を半導体素子に適用した場合、従来の遮光層のような追加の層が不要となり、構成の自由度を有意に高めることが可能となる。
ＮＢＩＳ下で閾値電圧が負にシフトする現象は、従来の酸化物半導体において、結晶および非晶質の何れにも広く観察される。例として、結晶ＺｎＯ、非晶質Ｉｎ−Ｚｎ−Ｏ、Ｚｎ−Ｓｎ−Ｏ、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ、Ｈｆ−Ｉｎ−Ｚｎ−Ｏがあげられる。
これらの酸化物半導体におけるＮＢＩＳにおける不安定性のメカニズムは、以下の通りである：
（ｉ）バンドギャップ内の価電子帯近傍へのサブギャップ状態の形成。
（ｉｉ）光照射によりサブギャップ状態が励起され、生成した電子が伝導帯へ、正孔はサブギャップ状態に残る。
（ｉｉｉ）負のゲート電圧下で、ゲート絶縁膜と酸化物半導体の界面へ向けて、生成した正孔が移動し、閾値電圧を負にシフトさせる。
本願発明者らは、上記のサブギャップ状態は、酸化物半導体中で、金属カチオンと結合した水素負イオンＨ−により形成された準位であることを報告している（詳細は、Ｊ．Ｂａｎｇ，Ｓ．Ｍａｔｓｕｉｓｈｉ，Ｈ．Ｈｏｓｏｎｏ ｅｔｃ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，ｖｏｌ．１１０，２３２１０５（２０１７）参照）。この金属カチオンと水素負イオンＨ−の結合による準位は、価電子帯上端を０ｅＶとすると、０．４ｅＶのエネルギーで最大の状態密度を有し、バンドギャップ内に形成される。非晶質ＩＧＺＯの場合、この水素負イオンと結合した金属イオンの数（配位数）は、１〜３である。
また、本願発明者らは、非晶質ＩＧＺＯにおいて、水素の化学状態として、部分的に水素が正に荷電したＯＨ−と、負に荷電した水素負イオンＨ−が存在し、それらの濃度は、それぞれ、およそ１．５×１０２０ｃｍ−３（約０．２原子％）、およそ７．６×１０１９ｃｍ−３（約０．１原子％）であることを報告している。このうち、ＯＨ−は６００℃以上に加熱処理することにより除去することができるものの、このような処理を行っても、ＮＢＩＳ下での不安定性は大きくは改善されない。一方、サブギャップ状態を形成するＨ−は、結晶化が開始する６００℃以上に加熱処理を行っても、３０％程度減少するものの、７０％は残存する。
水素負イオン（Ｈ−、ハイドライドイオン）を取り除く方法としては、真空チャンバー内に含まれる水分や水素ガスを取り除くことが考えられるが、これらのガスは真空中に残存し易く、実用的には取り除くことが非常に困難である。また、Ｈ−の濃度を低減させた場合、酸化物半導体中に新たに酸素欠陥が生成し、１．１ｅＶのエネルギーを持つ、新たなサブギャップ状態が生じる。この酸素欠陥は、例えば、ポストアニールなどのプロセス中の水分と反応し、金属カチオンと水素負イオンとの結合を再度形成して、ＮＢＩＳ下の不安定性の原因となる。また、Ｈ−の濃度を低減させた場合、酸化物半導体中に新たに金属-金属結合が生成し、バンドギャップ内に新たな欠陥準位を形成する。
本発明では、水素負イオン（Ｈ−、ハイドライドイオン）を取り除き、かつ、酸素欠陥を生成しない方法として、水素負イオンがフッ素イオンＦ−で置換された酸化物半導体を提供する。本発明では、金属カチオンＭとＦ−の結合を有する酸化物半導体が提供される。また、本発明では、この水素負イオンと結合した金属カチオンＭの数（配位数）は、１〜３である。
本発明では、フッ素イオンの濃度が１×１０１７ｃｍ−３以上、水素負イオンの濃度が５×１０１９ｃｍ−３以下である酸化物系（酸フッ化物）半導体化合物が提供される。
以上の結合を構成する金属は、ガリウム、亜鉛、スズ、インジウムが好ましい。この金属カチオンとフッ素イオンＦ−の結合による準位は、価電子帯上端を０ｅＶとすると、負のエネルギーを有するので、バンドギャップ内には形成されず、サブギャップ状態を生じない。
また、金属カチオンＭとＦ−の結合は、金属カチオンと水素負イオンＨ−の結合と比べて、さらに熱的に安定であるので、成膜中、加熱処理、プラズマ処理、あるいは電極形成中などの、ＴＦＴの作製工程において、酸素欠陥や金属−金属結合が生じにくい。
また、半導体化合物にフッ素を導入する方法としては、以下が挙げられる：
（ｉ）スパッタターゲットにフッ素化合物を混合させる方法。
（ｉｉ）成膜ガス中にフッ素ガスを導入する方法。
（ｉｉｉ）ゲート絶縁膜中に予めフッ素を導入し、ＴＦＴ作製後の再加熱による半導体化合物中に熱拡散させる方法。
（ｉｖ）イオン注入による方法。
このうち、（ｉ）および（ｉｉ）の方法を用いると、迅速に、かつ、深さ方向および面内方向で均質性の高い半導体化合物を得ることができるため、好ましい。これらの方法を用いると、成膜中にフッ素化合物あるいはフッ素ガスが活性化され、前述の金属カチオンと結合したフッ素イオンを有する半導体化合物が得られる。また、成膜雰囲気中の水分および水素濃度を低減させることができ、好ましい。上記のフッ素化合物としては、ＣａＦ２、ＭｇＦ２、ＧａＦ３、ＺｎＦ２、ＳｎＦ４、ＩｎＦ３およびＬａＦ３などを用いることができる。特に、ＣａＦ２またはＭｇＦ２を用いると、ターゲット作製中にフッ素化合物が分解し難く、焼結密度を向上させ、また、フッ素含有量を制御しやすく、好ましい。さらに、ＬａＦ３を用いると、ターゲット作製中にフッ素化合物が分解し難くなり、焼結密度が向上する。また、フッ素含有量を制御することが容易になる。
上記のうち、（ｉｉｉ）および（ｉｖ）の方法は、ＴＦＴ作製を迅速に行えず、また、フッ素の濃度を制御することが難しく、不均一となる。
なお、本発明の一実施形態による半導体化合物において、光照射環境下での特性変化が抑制される理由は、以下の通りである：
１．金属カチオンとフッ素イオン間の結合形成による、水素負イオンの低減。
２．水素負イオンの低減による、サブギャップ状態の抑制。
３．金属カチオンとフッ素イオン間の結合が熱的に安定であることによる、酸素欠陥あるいは金属−金属結合の生成の抑制。
（本発明の一実施形態による半導体化合物の組成）
次に、本発明の一実施形態による半導体化合物の組成の一例について説明する。
本発明の一実施形態による半導体化合物（以下、単に「第１の化合物」と称する）は、
（ｉ）ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および酸素（Ｏ）と、
（ｉｉ）スズ（Ｓｎ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、およびインジウム（Ｉｎ）の少なくとも一つと、
（ｉｉｉ）フッ素（Ｆ）と、
を含む酸化物系の化合物で構成される。
以下、第１の化合物において、前述の（ｉ）に含まれる元素を、特に「必須元素」と称し、（ｉｉ）に含まれる元素を、特に「選択性元素」と称する。
ここで、「酸化物系」と言う用語は、本願における第１の化合物が、酸化物を主体としながらも、フッ素をさらに含むために使用されている。すなわち、「酸化物系」とは、アニオンの大部分が酸素で構成されるものの、酸素以外のアニオンが少量含まれる化合物を意味する。
第１の化合物において、ガリウムは、全カチオン種に対して、１０原子％〜４０原子％の範囲で含まれることが好ましい。ガリウムは、全カチオン種に対して、１０原子％〜３５原子％の範囲で含まれることがより好ましい。ガリウムは、全カチオン種に対して、１３原子％〜２７原子％の範囲であることがさらに好ましい。
一方、第１の化合物において、亜鉛は、全カチオン種に対して、２０原子％〜６２原子％の範囲で含まれることが好ましい。亜鉛は、全カチオン種に対して、４９原子％〜６２原子％の範囲で含まれることがより好ましい。亜鉛は、全カチオン種に対して、５４原子％〜６０原子％の範囲であることがさらに好ましい。
第１の化合物において、フッ素は、０．００１ｍｏｌ％〜２ｍｏｌ％の範囲で含まれることが好ましい。
また、第１の化合物は、「選択性元素」として、スズまたはインジウムを含むことが好ましい。第１の化合物が「選択性元素」として、スズを含む場合、スズは、全カチオン種に対して、１０原子％〜３５原子％の範囲で含まれることが好ましい。スズは、全カチオン種に対して、１５原子％〜２９原子％の範囲で含まれることがより好ましい。
一方、第１の化合物が「選択性元素」として、インジウムを含む場合、インジウムは、全カチオン種に対して、１０原子％〜４０原子％の範囲で含まれることが好ましい。
第１の化合物は、実質的に、前記（ｉ）〜（ｉｉｉ）の元素で構成されることが好ましい。
ただし、実際には、第１の化合物には、前記（ｉ）〜（ｉｉｉ）には示されていない、不可避的材料（金属、半導体、および／または化合物）が含まれ得る。そのような不可避的材料の大部分は、第１の化合物の製造プロセス中に混入されるものと考えられる。「実質的に、〜で構成される」とは、そのような不可避的材料が含まれても良いことを意味する。
第１の化合物は、負の水素イオン（Ｈ−）をできるだけ含まないことが好ましい。第１の化合物に含まれる負の水素イオン（Ｈ−）は、第１の化合物のサブギャップ状態に影響を及ぼし得るからである（詳細は、Ｊ．Ｂａｎｇ，Ｓ．Ｍａｔｓｕｉｓｈｉ，Ｈ．Ｈｏｓｏｎｏ ｅｔｃ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，ｖｏｌ．１１０，２３２１０５（２０１７）参照）。
例えば、負の水素イオン（Ｈ−）の濃度は、５×１０１９ｃｍ−３以下であることが好ましい。なお、負の水素イオン（Ｈ−）の濃度は、赤外線分光分析法により測定することができる。
また、第１の化合物において、ＯＨ濃度は１×１０２１ｃｍ−３以下であることが好ましい。ＯＨ−イオンはサブギャップ状態の形成には直接は関わらないが、ＯＨ濃度が１×１０２１ｃｍ−３超であると、膜の密度が低下して、半導体特性が低下することがある。ＯＨ濃度は１×１０２０ｃｍ−３以下であることがより好ましい。
第１の化合物は、非晶質または非晶質の状態が支配的であっても良い。
ここで、非晶質とは、Ｘ線回折測定において鋭いピークが生じない物質を意味する。具体的には、下記（１）式で表されるシェラーの式で求められる結晶子径（シェラー径）が、６．０ｎｍ以下である物質を意味する。シェラー径Ｌは、シェラー定数をＫ、Ｘ線波長をλ、半値幅をβ、ピーク位置をθとすると、

Ｌ＝Ｋλ／（βｃｏｓθ） （１）式
で与えられる。例えば、Ｘ線波長λが０．１５４ｎｍのとき、シェラー定数Ｋは０．９となる。
また、「非晶質の状態が支配的である」とは、非晶質が体積割合で５０％より多く存在している状態を意味する。
第１の化合物において、非晶質または非晶質の状態が支配的であれば、粒界の欠陥準位の影響が少なく、電気的特性のバラツキが小さくなる。第１の化合物は、微結晶であっても、非晶質と微結晶が混在する形態であっても良い。
ここで微結晶とは、シェラー径が６．０ｎｍより大きく、１００ｎｍより小さい結晶である。第１の化合物が微結晶であれば、導電性が向上するため好ましい。第１の化合物が非晶質と微結晶が混在する形態であれば、平滑性と導電性とがともに向上するため好ましい。
（本発明のその他の実施形態による半導体化合物の組成）
本発明のその他の実施形態は、半導体化合物であって、ガリウム、亜鉛、および酸素と、スズ、アルミニウム、チタンおよびインジウムの少なくとも一つとを含み、全カチオン原子に対するガリウム原子の原子比は、１０％〜４０％の範囲である、半導体化合物として提供される。
ガリウムは、全カチオン種に対して、１０原子％〜３５原子％の範囲で含まれることがより好ましい。ガリウムは、全カチオン種に対して、１３原子％〜２７原子％の範囲であることがさらに好ましい。
一方、亜鉛は、全カチオン種に対して、２０原子％〜６２原子％の範囲で含まれることが好ましい。亜鉛は、全カチオン種に対して、４９原子％〜６２原子％の範囲で含まれることがより好ましい。亜鉛は、全カチオン種に対して、５４原子％〜６０原子％の範囲であることがさらに好ましい。
また、上記半導体化合物は、スズまたはインジウムを含むことが好ましく、「選択性元素」として、スズを含む場合、スズは、全カチオン種に対して、１０原子％〜３５原子％の範囲で含まれることが好ましい。スズは、全カチオン種に対して、１５原子％〜２９原子％の範囲で含まれることがより好ましい。
一方、「選択性元素」として、インジウムを含む場合、インジウムは、全カチオン種に対して、１０原子％〜４０原子％の範囲で含まれることが好ましい。
（本発明の一実施形態による半導体化合物の適用例）
前述のような特徴を有する第１の化合物は、例えば、薄膜トランジスタ（ＴＦＴ）、太陽電池、および有機発光ダイオード（ＯＬＥＤ）など、各種半導体素子に適用することができる。以下、図面を参照して、そのような半導体素子の一例について、具体的に説明する。
（薄膜トランジスタ）
図１には、本発明の一実施形態による薄膜トランジスタ（以下、「第１の半導体素子」と称する）の断面を模式的に示す。
図１に示すように、第１の半導体素子１００は、基板１１０の上に、バリア膜１２０、半導体層１３０、ゲート絶縁膜１４０、層間絶縁膜１５０、第１の電極（ソースまたはドレイン）１６０、第２の電極（ドレインまたはソース）１６２、ゲート電極１７０、およびパッシベーション膜１８０の各層が配置されて構成される。
基板１１０は、例えば、ガラス基板、セラミック基板、プラスチック基板、または樹脂基板などの絶縁基板である。また、基板１１０は、透明な基板であっても良い。
バリア膜１２０は、基板１１０と半導体層１３０の間に配置され、基板１１０と半導体層１３０のバックチャネル界面を形成する役割を有する。バリア膜１２０は、例えば、酸化ケイ素、酸窒化ケイ素、窒化ケイ素、およびアルミナなどで構成される。なお、バリア膜１２０は必須の構成ではなく、不要な場合、省略しても良い。
ゲート絶縁膜１４０は、例えば、酸化ケイ素、酸窒化ケイ素、窒化ケイ素、およびアルミナなどの無機絶縁材料で構成される。層間絶縁膜１５０も同様である。
第１および第２の電極１６０、１６２、ならびにゲート電極１７０は、例えばアルミニウム、銅および銀のような金属、または他の導電性材料で構成される。
パッシベーション膜１８０は、素子を保護する役割を有し、例えば、酸化ケイ素、酸窒化ケイ素、窒化ケイ素、およびアルミナなどで構成される。
ここで、第１の半導体素子１００において、半導体層１３０は、前述の特徴を有する第１の化合物で構成される。
従来のＴＦＴでは、半導体層として、例えばＩｎ−Ｇａ−Ｚｎ−Ｏなどの半導体化合物（以下、「ＩＧＺＯ化合物」と称する）が使用されてきた。
しかしながら、ＩＧＺＯ化合物は、前述のように、光照射の有無により、特性が変化する挙動を示す。このため、例えば、ＩＧＺＯ化合物を半導体層として含む従来のＴＦＴは、光照射下では、光非照射下に比べてリーク電流が増大する。また、そのようなＴＦＴは、負電圧印加光照射環境下では、リーク電流の増大のみならず、閾値電圧のマイナス方向へのシフトも生じる場合があり、このためオフ動作ができなくなる場合がある。
このような問題のため、ＩＧＺＯ化合物を半導体層として含む従来のＴＦＴでは、図１に示した構成において、基板１１０が透明な場合、半導体層１３０に光が照射されないよう、半導体層１３０の下側、例えば基板１１０とバリア膜１２０の間に、遮光層を設置する必要がある。また、ゲート電極１７０のサイズによっては、半導体層１３０の上側にも、半導体層１３０に光が照射されないよう、別の遮光層を設置する必要がある。ここで、遮光層とは、金属または樹脂で構成されるパターン層であって、半導体素子の電極と電気的に接続されておらず、入射光を遮る層を意味する。
このような遮光層の設置は、半導体素子の構造を複雑にし、半導体素子の製造プロセスを煩雑にするだけでなく、半導体素子の構成の自由度を著しく制約するという問題がある。
これに対して、第１の半導体素子１００では、半導体層１３０として、前述の特徴を有する第１の化合物が適用される。この場合、光照射の有無による特性変化を有意に抑制することができる。例えば、第１の半導体素子１００を負電圧印加光照射環境下で使用しても、特性の変動を有意に抑制することができる。
従って、第１の半導体素子１００では、従来のような遮光層を追加する必要がなくなり、半導体素子の構造、および製造プロセスを単純化することができる。また、これにより、第１の半導体素子１００では、構成の自由度を有意に高めることが可能になる。
半導体層１３０は、パルスレーザーデポジション法やスパッタリング法によって作製され得る。これらの製法を用いることにより、欠陥の少ない膜が得られ、深いドナー準位においてもキャリア生成が可能となる。一方で、光照射環境または負電圧印加光照射環境において、欠陥準位起因のキャリア生成が抑制されることなどにより、リーク電流の増大や閾値電圧のマイナス方向へのシフトを抑制することができる。
なお、図１に示した第１の半導体素子１００の例では、半導体層１３０は、基板１１０とゲート電極１７０の間に配置される。
しかしながら、本発明の一実施形態による薄膜トランジスタの別の例として、図２に示すような、いわゆる逆スタガー型の構成も考えられる。
図２に示すように、この薄膜トランジスタ１００Ａは、基板１１０Ａの上に、バリア膜１２０Ａ、ゲート電極１７０Ａ、ゲート絶縁膜１４０Ａ、半導体層１３０Ａ、第１の電極（ソースまたはドレイン）１６０Ａ、第２の電極（ドレインまたはソース）１６２Ａ、およびパッシベーション膜１８０Ａの各層が配置されて構成される。
このような構成においても、半導体層１３０Ａとして、前述の第１の化合物を適用した場合、半導体層１３０Ａの第１の電極１６０Ａおよび第２の電極１６２Ａによって被覆されていない部分に対して、遮光層を設置する必要性を回避することができる。
（薄膜トランジスタの製造方法）
次に、図３〜図８を参照して、図１に示したような第１の半導体素子１００の製造方法について説明する。
第１の半導体素子１００を製造する際には、まず、基板１１０が準備される。
前述のように、基板１１０は、例えば、ガラス基板、セラミック基板、プラスチック（例えば、ポリカーボネートまたはポリエチレンテレフタレート）基板、または樹脂基板などの透明絶縁基板であっても良い。基板１１０は、十分に洗浄してから使用される。
次に、必要な場合、基板１１０の一方の表面に、バリア膜１２０が形成される。
バリア膜１２０は、前述のように、酸化ケイ素、酸窒化ケイ素、窒化ケイ素、およびアルミナなどで構成されても良い。あるいは、バリア膜１２０として、酸化亜鉛のような、紫外線吸収機能を有する材料を使用しても良い。この場合、第１の半導体素子１００に進入する紫外光を吸収することができる。
バリア膜１２０の形成方法は、特に限られない。バリア膜１２０は、例えば、スパッタリング法、パルスレーザーデポジション法、常圧ＣＶＤ法、減圧ＣＶＤ法、およびプラズマＣＶＤ法など、各種成膜技術を用いて成膜しても良い。バリア膜１２０の厚さは、例えば、１０ｎｍから５００ｎｍの範囲である。
なお、前述のように、バリア膜１２０は、必要な際に設置される層であり、省略されても良い。
次に、バリア膜１２０（またはバリア膜１２０が存在しない場合、基板１１０）の上に、半導体層１３０が形成される。
半導体層１３０は、前述の第１の化合物で構成される。半導体層１３０は、例えば、スパッタリング法、パルスレーザーデポジション法、常圧ＣＶＤ法、減圧ＣＶＤ法、およびプラズマＣＶＤ法などの成膜技術を用いて成膜される。
半導体層１３０をスパッタリング法により成膜する場合、例えば、ターゲットとして、前述の第１の化合物で構成されたターゲットが使用される。この場合、成膜環境は、低酸素分圧環境（例えば減圧環境）であっても良い。
あるいは、半導体層１３０は、フッ素を含む雰囲気（例えば、Ｆ２ガス含有雰囲気）でのスパッタリング法により、成膜されても良い。この場合、ターゲットには、フッ素を含まない化合物、すなわち前述の必須元素（ｉ）および選択性元素（ｉｉ）を含むターゲットが使用されても良い。
なお、半導体層１３０の成膜は、バリア膜１２０の成膜に使用される装置を用いて、バリア膜１２０の成膜と連続して実施しても良い。
半導体層１３０の厚さは、１０ｎｍから９０ｎｍの範囲が好ましい。厚さが１０ｎｍ以上であれば、十分な蓄積電子層が形成できる。半導体層１３０の厚さは、２０ｎｍ以上がより好ましく、３０ｎｍ以上がさらに好ましい。半導体層１３０の厚さが９０ｎｍ以下であれば、厚さ方向の電圧消費が無視できる。半導体層１３０の厚さは、８０ｎｍ以下がより好ましく、６０ｎｍ以下がさらに好ましい。
次に、半導体層１３０がパターン処理され、所望のパターンが形成される。
半導体層１３０のパターン処理の方法としては、一般的な方法、例えば、マスク成膜法およびリフトオフ法などが挙げられる。また、半導体層１３０を成膜した後に、上部に島状のレジストパターンを配置し、これをマスクとして半導体層１３０をエッチングする方法も考えられる。
半導体層１３０をエッチングする場合、エッチャントとして、塩酸水溶液、ＥＤＴA（エチレンジアミン４酢酸）水溶液、およびＴＭＡＨ（テトラメチルアンモニウムハイドライド）水溶液などが適用できる。
半導体層１３０は、パターン処理後、アニールすることが好ましい。アニール雰囲気は、大気、減圧、酸素、水素、窒素、アルゴン、ヘリウム、およびネオンのような不活性ガス、ならびに水蒸気などから選択される。アニール温度は、１００℃から４００℃が好ましい。アニール温度が４００℃以下であれば、半導体層１３０の電界効果移動度が均一になる。アニール温度は、３５０℃以下がより好ましく、３００℃以下がさらに好ましい。
図３には、基板１１０の上に、バリア膜１２０と、パターン化された半導体層１３０とが配置された状態を、模式的に示す。
なお、図３に示したような途中段階の部材、すなわち基板１１０の上に半導体層１３０を有する積層体は、第１の半導体素子１００の他にも、様々な分野において、各種装置および素子用の中間体として、利用することができる。
そのような積層体は、バリア膜１２０を有しても有さなくても良く、半導体層１３０がパターン化されていてもされていなくても良い。
次に、図４に示すように、半導体層１３０の上に、絶縁膜１３８と、導電膜１６８とが順次設置される。
絶縁膜１３８は、後にゲート絶縁膜１４０となる材料で構成される。例えば、絶縁膜１３８は、酸化ケイ素、酸窒化ケイ素、窒化ケイ素、およびアルミナなどで構成されても良い。絶縁膜１３８は、例えば、スパッタリング法、パルスレーザーデポジション法、常圧ＣＶＤ法、減圧ＣＶＤ法、およびプラズマＣＶＤ法などの成膜技術を用いて成膜されても良い。
絶縁膜１３８の厚さは、３０ｎｍから６００ｎｍが好ましい。絶縁膜１３８の厚さが３０ｎｍ以上であれば、ゲート電極１７０と半導体層１３０との間、ゲート電極１７０と第１の電極（ソースまたはドレイン）１６０との間、またはゲート電極１７０と第２の電極（ドレインまたはソース）１６２との間の短絡が抑制される。絶縁膜１３８の厚さが６００ｎｍ以下であれば、高いオン電流が得られる。絶縁膜１３８の厚さは、５０ｎｍ以上がより好ましく、１５０ｎｍ以上がさらに好ましい。また、絶縁膜１３８の厚さは、５００ｎｍ以下がより好ましく、４００ｎｍ以下がさらに好ましい。
一方、導電膜１６８は、後にゲート電極１７０となる材料で構成される。例えば、導電膜１６８は、クロム（Ｃｒ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、タンタル（Ｔａ）、チタン（Ｔｉ）またはそれらを含む複合材料および／または合金で構成されても良い。導電膜１６８は、積層膜であっても良い。
なお、第１の半導体素子１００では、前述のように、半導体層１３０を遮光する必要がないため、導電膜１６８として、透明導電膜を使用しても良い。そのような透明導電膜としては、例えば、ＩＴＯ（Ｉｎ−Ｓｎ−Ｏ）、ＺｎＯ、ＡＺＯ（Ａｌ−Ｚｎ−Ｏ）、ＧＺＯ（Ｇａ−Ｚｎ−Ｏ）、ＩＺＯ（Ｉｎ−Ｚｎ−Ｏ）、およびＳｎＯ２が挙げられる。
導電膜１６８は、スパッタリング法および蒸着法など、従来の成膜方法により成膜されても良い。また、絶縁膜１３８と導電膜１６８は、同一成膜装置で連続的に成膜されても良い。
導電膜１６８の厚さは、３０ｎｍから６００ｎｍが好ましい。導電膜１６８の厚さが３０ｎｍ以上であれば、低抵抗が得られ、厚さが６００ｎｍ以下であれば、導電膜１６８と第１の電極（ソースまたはドレイン）１６０との間、または導電膜１６８と第２の電極（ドレインまたはソース）１６２との間の短絡が抑制される。導電膜１６８の厚さは、５０ｎｍ以上がより好ましく、１５０ｎｍ以上がさらに好ましい。導電膜１６８の厚さは、５００ｎｍ以下がより好ましく、４００ｎｍ以下がさらに好ましい。
次に、図５に示すように、絶縁膜１３８および導電膜１６８がパターン処理され、これにより、ゲート絶縁膜１４０およびゲート電極１７０がそれぞれ形成される。
絶縁膜１３８および導電膜１６８のパターン処理には、一般的なＴＦＴアレイプロセスで用いられる方法、すなわちフォトリソグラフィプロセス／エッチングプロセスの組み合わせが使用されても良い。
両層のパターン処理が完了した後、上面視、半導体層１３０のゲート電極１７０から突出している突出部分１３２（図５参照）に対して、電気抵抗を低下させる処理、すなわち低抵抗化処理を実施しても良い。そのような低抵抗化処理は、例えば、突出部分１３２に水素プラズマ処理を行う方法、または突出部分１３２に水素イオン注入を行う方法などにより、実施することができる。
突出部分１３２の低抵抗化処理により、ＴＦＴのオン抵抗を低減することが可能になる。
次に、積層膜の上に層間絶縁膜１５０が形成される。層間絶縁膜１５０は、前述のように、酸化ケイ素、酸窒化ケイ素、窒化ケイ素、およびアルミナなどで構成されても良い。層間絶縁膜１５０は、例えば、スパッタリング法、パルスレーザーデポジション法、常圧ＣＶＤ法、減圧ＣＶＤ法、およびプラズマＣＶＤ法などの一般的な成膜技術により成膜される。
なお、図６に示すように、層間絶縁膜１５０は、ゲート電極１７０の両側において、半導体層１３０の突出部分１３２の一部が露出するように、パターン処理される。そのような層間絶縁膜のパターン処理には、一般的なフォトリソグラフィプロセス／エッチングプロセスの組み合わせが使用されても良い。
次に、図７に示すように、第１の電極１６０および第２の電極１６２が設置、パターン化される。第１および第２の電極１６０、１６２は、それぞれ、例えばドレイン電極およびソース電極であり、あるいはその逆である。
第１の電極１６０および第２の電極１６２は、半導体層１３０の前記突出部分１３２の少なくとも一部とオーミック接触するように設置、パターン化される。第１の電極１６０および第２の電極１６２のパターン処理には、一般的なフォトリソグラフィプロセス／エッチングプロセスの組み合わせが使用されても良い。
第１の電極１６０および第２の電極１６２は、クロム、モリブデン、アルミニウム、銅、銀、タンタル、チタン、またはそれらを含む複合材料および／または合金であっても良い。また、第１の電極１６０および第２の電極１６２は、積層膜であっても良い。あるいは、第１の電極１６０および第２の電極１６２は、ゲート電極１７０と同様、透明導電膜とすることも可能である。
次に、図８に示すように、積層膜を覆うように、パッシベーション膜１８０が形成される。パッシベーション膜１８０は、酸化ケイ素、酸窒化ケイ素、窒化ケイ素などで構成されても良い。
パッシベーション膜１８０は、スパッタリング法、パルスレーザーデポジション法、常圧ＣＶＤ法、減圧ＣＶＤ法、またはプラズマＣＶＤ法などの成膜技術を用いて成膜しても良い。
パッシベーション膜１８０の厚さは、３０ｎｍから６００ｎｍが好ましい。パッシベーション膜１８０の厚さが３０ｎｍ以上であれば、露出している電極を被覆でき、６００ｎｍ以下であれば、膜応力による基板１１０のたわみが小さい。パッシベーション膜１８０の厚さは、５０ｎｍ以上がより好ましく、１５０ｎｍ以上がさらに好ましい。また、パッシベーション膜１８０の厚さは５００ｎｍ以下がより好ましく、４００ｎｍ以下がさらに好ましい。
以上の工程を経て、第１の半導体素子１００を製造することができる。
なお、上記製造方法は、単なる一例であって、第１の半導体素子１００は、その他の方法で製造されても良いことは当業者には明らかである。例えば、第１の半導体素子１００により、液晶または有機エレクトロルミネッセントアレイを駆動する際には、上記膜の他に、補助容量配線、端子、および／または電流補償回路などが形成される場合がある。
（太陽電池）
次に、図９を参照して、本発明の一実施形態による太陽電池の構成について説明する。
図９には、本発明の一実施形態による太陽電池（以下、「第２の半導体素子」と称する）の断面を模式的に示す。
図９に示すように、第２の半導体素子２００は、支持体２１０の上に、シリコン層２２０、半導体層２３０、および電極層２４０の各層が配置されて構成される。
支持体２１０は、上部に各層を支持する役割を有する。支持体２１０は、例えば、ガラス基板、セラミック基板、プラスチック（例えば、ポリカーボネートまたはポリエチレンテレフタレート）基板、または樹脂基板などの透明絶縁基板で構成されても良い。
電極層２４０は、金属などの導電性材料で構成される。
なお、第２の半導体素子２００の製造方法は、前述の第１の半導体素子１００の製造方法を参照することにより、容易に把握することができる。従って、ここでは、第２の半導体素子２００の製造方法の記載を省略する。
ここで、第２の半導体素子２００において、半導体層２３０は、前述の第１の化合物で構成される。
従って、第２の半導体素子２００においても、前述のような効果、すなわち、光照射の有無による特性変化を有意に抑制することができるという効果を得ることができる。例えば、第２の半導体素子２００を負電圧印加光照射環境下で使用しても、特性の変動を有意に抑制することができる。
（有機発光ダイオード）
次に、図１０を参照して、本発明の一実施形態による有機発光ダイオード（ＯＬＥＤ）の構成について説明する。
図１０には、本発明の一実施形態によるＯＬＥＤ（以下、「第３の半導体素子」と称する）の断面を模式的に示す。
図１０に示すように、第３の半導体素子３００は、基板３１０の上に、第１の電極（陰極）３２０、半導体層３３０、有機層３４０、および第２の電極（陽極）３５０の各層がこの順に配置されて構成される。
基板３１０は、上部に各層を支持する役割を有する。基板３１０は、例えば、ガラス基板、セラミック基板、プラスチック（例えば、ポリカーボネートまたはポリエチレンテレフタレート）基板、または樹脂基板などの透明絶縁基板で構成されても良い。
半導体層３３０は、電子注入層または電子輸送層としての機能を有する。
有機層３４０は、有機発光層の他、電子注入層、電子輸送層、有機発光層、ホール輸送層、およびホール注入層などを含んでも良い。ただし、有機発光層以外の各層は不要な場合、省略しても良い。
なお、図１０の例では、基板３１０の側が光取り出し面となっている。従って、基板３１０は透明基板であり、第１の電極３２０は透明電極であり、半導体層３３０は透明層である。
このような第３の半導体素子３００の製造方法は、前述の第１の半導体素子１００の製造方法を参照することにより、容易に把握することができる。従って、ここでは、第３の半導体素子３００の製造方法の記載を省略する。
ここで、第３の半導体素子３００において、半導体層３３０は、前述の第１の化合物で構成される。
従って、第３の半導体素子３００においても、前述のような効果、すなわち、光照射の有無による特性変化を有意に抑制することができるという効果を得ることができる。例えば、第３の半導体素子３００を負電圧印加光照射環境下で使用しても、特性の変動を有意に抑制することができる。
（成膜用のターゲット）
本発明の一実施形態による半導体化合物は、成膜用のターゲットにも適用することができる。
すなわち、本発明の一実施形態では、
成膜用のターゲットであって、
酸化物系の半導体化合物を含み、
該酸化物系の半導体化合物は、
ガリウム、亜鉛、および酸素と、
スズ、アルミニウム、チタンおよびインジウムの少なくとも一つと、
フッ素と、
を含む、ターゲットが提供される。
ターゲット中に含まれるガリウムは、全カチオン種に対して、１０原子％〜４０原子％の範囲であることが好ましい。ガリウムは、全カチオン種に対して、１０原子％〜３５原子％の範囲であることがより好ましい。ガリウムは、全カチオン種に対して、１３原子％〜２７原子％の範囲であることがさらに好ましい。
一方、ターゲット中に含まれる亜鉛は、全カチオン種に対して、２０原子％〜６２原子％の範囲であることが好ましい。亜鉛は、全カチオン種に対して、４９原子％〜６２原子％の範囲であることがより好ましい。亜鉛は、全カチオン種に対して、５４原子％〜６０原子％の範囲であることがさらに好ましい。
ターゲット中に含まれるフッ素は、０．００１ｍｏｌ％〜２ｍｏｌ％の範囲であることが好ましい。
また、ターゲットは、「選択性元素」として、スズまたはインジウムを含むことが好ましい。ターゲットが「選択性元素」として、スズを含む場合、スズは、全カチオン種に対して、１０原子％〜３５原子％の範囲で含まれることが好ましい。スズは、全カチオン種に対して、１５原子％〜２９原子％の範囲で含まれることがより好ましい。
一方、ターゲットが「選択性元素」として、インジウムを含む場合、インジウムは、全カチオン種に対して、１０原子％〜４０原子％の範囲で含まれることが好ましい。
なお、ターゲットには、前述のような不可避的材料（金属、半導体、および／または化合物）が含まれ得る。
このようなターゲットを使用して、スパッタリング法により、基板に膜を形成した場合、前述のような特徴を有する半導体化合物の薄膜を得ることができる。
以上、ＴＦＴ、太陽電池、ＯＬＥＤ、および成膜用のターゲットを例に、第１の化合物の適用形態について説明した。
しかしながら、これらは単なる一例であって、第１の化合物が、その他の装置または素子に適用され得ることは当業者には明らかである。そのような素子としては、例えば、バイオＦＥＴ（電界効果トランジスタ）センサなどが挙げられる。
次に、本発明の実施例について説明する。
（例１）
（半導体化合物膜の評価）
以下の方法で、Ｇａ、Ｚｎ、Ｓｎ、およびＦを含む酸化物系の半導体化合物を成膜し、その特性を評価した。
まず、スパッタリング成膜用のターゲットを作製した。
ターゲットは、以下のように作製した：
Ｇａ２Ｏ３粉末と、ＺｎＯ粉末と、ＳｎＯ２粉末とを、カチオン原子％比率でＧａ：Ｚｎ：Ｓｎ＝１３．３：６０：２６．７となるよう秤量、混合し、混合粉末を調製した。さらに、この粉末に対して、１ｍｏｌ％のフッ化カルシウム（ＣａＦ２粉末）を加え、混合粉末を調製した。
次に、得られた混合粉末から、圧粉体を形成した。さらに、この圧粉体を焼成して、直径５０．８ｍｍ、高さ５ｍｍの焼結体（以下、「第１の焼結体」という）を得た。
第１の焼結体をターゲットとして用いて、スパッタリング法により、基板に薄膜を成膜した。基板には、石英ガラス基板を使用した。
成膜条件は、以下の通りである：
成膜雰囲気：ＡｒとＯ２の混合ガス、Ｏ２の濃度は０．３５％
成膜ガスの圧力：１Ｐａ
印加電力：ＲＦ２００Ｗ
基板とターゲットの距離：１０ｃｍ。
これにより、基板上に、厚さ約１６８ｎｍのＧａ、Ｚｎ、Ｓｎ、およびＦを含む酸化物系の膜が形成された。以下、得られた積層体を「第１のガラス基板サンプル」と称する。
また、上記成膜方法で得られた膜を、「第１の膜」と称する。
次に、第１の膜の結晶性の評価を行った。
結晶性の評価は、第１のガラス基板サンプルのＸ線回折測定により実施した。測定装置には、Ｂｒｕｋｅｒ社製のＤ２ Ｐｈａｓｅｒを使用した。
図１１には、第１のガラス基板サンプルにおいて得られたＸ線回折測定結果を示す。この結果から、第１のガラス基板サンプルでは、ブロードなハローパターンのみが認められることがわかる。以上のことから、第１の膜は、非晶質であることが確認された。
（ＴＦＴサンプルの作製）
次に、以下の方法により、ＴＦＴ素子（以下、「第１のＴＦＴサンプル」という）を作製した。
図１２には、第１のＴＦＴサンプルの断面構成を模式的に示す。
図１２に示すように、第１のＴＦＴサンプル４００は、シリコン基板４１０と、熱酸化膜４２０と、半導体層４３０と、ドレイン電極４４０およびソース電極４５０とを有する。
このような第１のＴＦＴサンプル４００を作製するため、まず、熱酸化膜４２０付きシリコン基板４１０（１３ｍｍ×１３ｍｍ）を用意した。シリコン基板４１０は、ｎ型であり、０．００１Ωｃｍの比抵抗を有する。熱酸化膜４２０は、シリコン基板４１０を酸化させることにより形成した。熱酸化膜４２０の厚さは、１５０ｎｍである。
なお、シリコン基板４１０は、第１のＴＦＴサンプル４００のゲート電極として用い、熱酸化膜４２０は、第１のＴＦＴサンプル４００のゲート絶縁膜として用いた。
次に、熱酸化膜４２０上にフォトレジストを設置した。また、一般的なフォトリソグラフィ法により、このフォトレジストをパターン処理した。フォトレジストのパターンは、中央部に、縦９００μｍ×横（図１２のＸ方向の長さ）３００μｍの矩形状の抜け領域を有する形状とした。
次に、フォトレジストをマスクとして、スパッタリング法により、熱酸化膜４２０上に半導体層を形成した。
半導体層は、前述の第１の膜の成膜条件と同様の条件で成膜した。ただし、半導体層の厚さは、５０ｎｍとした。
その後、シリコン基板４１０をアセトン中に浸漬し、５分間超音波洗浄を実施した。さらに、エタノール中で５分間超音波洗浄を行った。これにより、フォトレジストおよび該フォトレジスト上に成膜された半導体層が除去された。その結果、熱酸化膜４２０の中央部に、島状の半導体層４３０が形成された。
次に、シリコン基板４１０を、大気雰囲気下、４００℃で１時間アニールした。
次に、熱酸化膜４２０および半導体層４３０の上に、図１２に示すような形態のドレイン電極４４０およびソース電極４５０を形成した。
これらの電極４４０、４５０は、金属アルミニウムとし、前述のようなフォトレジストパターンをマスクとして利用した、一般的なスパッタリング法により形成した。
上面視、ドレイン電極４４０およびソース電極４５０の寸法は、縦３００μｍ×横（図１２のＸ方向の長さ）２００μｍ×厚さ（最大部分）５０ｎｍとした。また、ドレイン電極４４０とソース電極４５０の間の距離Ｌｔ（図１２参照）は、５０μｍとした。
最後に、シリコン基板４１０の端面を研磨し、導電性の表面を露出させ、この露出表面を通電部とした。
以上の工程により、第１のＴＦＴサンプル４００が作製された。なお、上記記載から、第１のＴＦＴサンプル４００の半導体層４３０が、前述の「第１の膜」に相当することは明らかである。
（第１のＴＦＴサンプルの評価）
前述のように作製された第１のＴＦＴサンプル４００を用いて、負電圧印加光照射環境下での特性評価を行った。
具体的には、第１のＴＦＴサンプル４００に、シリコン基板４１０とは反対の側から光を照射し、さらにゲート電極（シリコン基板４１０）にマイナス電圧を印加した状態で、第１のＴＦＴサンプル４００に生じる特性の変化を測定した。
特性変化の測定には、半導体パラメータアナライザ（４１５５Ｃ：Ａｇｉｌｅｎｔ社製）を用いた。光源には、白色ＬＥＤ光源を用いた。白色ＬＥＤ光源の照度は、１１０００Ｌｕｘであった。
特性評価の際には、前記光源の光照射下で、ゲート電極を−１０Ｖに設定し、ドレイン電極４４０およびソース電極４５０を０Ｖに設定して、一定時間保持した後、測定を実施した。
図１３には、第１のＴＦＴサンプル４００において得られた評価結果を示す。
また、図１４には、参考のため、第１のＴＦＴサンプル４００と同様の方法で作製した、従来の構成のＴＦＴサンプルにおける評価結果を示す。従来の構成のＴＦＴサンプルでは、半導体層として、ＩＧＺＯ化合物を使用した。ＩＧＺＯ化合物の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４０：３６：２４（原子比）である。
なお、図１３および図１４において、「初期」の線は、暗状態、すなわち光照射をしない状態での測定結果である。
図１４から、半導体層としてＩＧＺＯ化合物を使用したＴＦＴサンプルの場合、負電圧印加光照射環境下では、特性が大きく変化することがわかる。例えば、このＴＦＴサンプルを負電圧印加光照射環境下で３６００秒間保持した場合、初期に比べて、ドレイン電流が立ち上がるゲート電圧が、大きく負側にシフトすることがわかる。
図１４から、負電圧印加光照射環境下で１秒間保持した際の閾値電圧Ｖｔｈ（１）と、３６００秒間保持した際の閾値電圧Ｖｔｈ（２）との差ΔＶｔｈ（＝Ｖｔｈ（２）−Ｖｔｈ（１））は、−１０．４Ｖであった。ΔＶｔｈを、以下、「閾値電圧差」と称する。
なお、閾値電圧Ｖｔｈ（１）は、第１のＴＦＴサンプル４００の飽和領域において、次の（２）式から求められる：

Ｉｄ＝α×μＣｏｘ×１／２（Ｖｇｓ−Ｖｔｈ（１））２ （２）式

ここで、Ｉｄはドレイン電流、μは電界効果移動度、Ｃｏｘはゲート電極と半導体層４３０で形成される単位面積当たりの静電容量、Ｖｇｓはゲート電極とソース電極４５０との間の電圧を表す。αは、例えば半導体層４３０の長さをＬｔ、幅をＷとしたとき、Ｗ／Ｌｔで表すことができる。
Ｖｔｈ（２）についても同様である。
一方、図１３から、半導体層４３０として第１の膜を有する第１のＴＦＴサンプル４００の場合、負電圧印加光照射環境下で３６００秒間保持した後でも、特性がほとんど変化しないことがわかる。
第１のＴＦＴサンプル４００では、閾値電圧差ΔＶｔｈは、−０．７５Ｖであった。
このように、第１の膜は、負電圧印加光照射環境下においても、特性変動が有意に抑制されることがわかった。なお、暗状態における、第１のＴＦＴサンプルの飽和領域特性から算出した、第１の膜の電界効果移動度は、１８．８ｃｍ２Ｖ−１ｓ−１であった。
（例２）
（半導体化合物膜の評価）
例１と同様の方法により、半導体化合物膜を形成し、その評価を行った。
ただし、この例２では、スパッタリング成膜用のターゲットは、以下のように作製した。
Ｇａ２Ｏ３粉末と、ＺｎＯ粉末と、ＳｎＯ２粉末とを、カチオン原子％比率で、Ｇａ：Ｚｎ：Ｓｎ＝２０：５６．７：２３．３となるよう秤量、混合し、混合粉末を調製した。さらに、この粉末に対して、１ｍｏｌ％のフッ化カルシウム（ＣａＦ２）粉末を加え、混合粉末を調製した。また、得られた混合粉末から、圧粉体を形成した。この圧粉体を焼成して、直径５０．８ｍｍ、高さ５ｍｍの焼結体（以下、「第２の焼結体」という）を作製した。
この第２の焼結体をターゲットとして用いて、スパッタリング法により、基板に薄膜を成膜した。基板には、石英ガラス基板を使用した。
その後は、例１と同様の方法により、半導体化合物膜を有するガラス基板（以下、「第２のガラス基板サンプル」と称する）を作製した。
第２のガラス基板サンプルを用いて、膜（以下、「第２の膜」と称する）のＸ線回折測定を実施した結果、第２の膜は、非晶質であった。
（ＴＦＴサンプルの作製および評価）
次に、前述の例１における第１のＴＦＴサンプルと同様の方法により、ＴＦＴ素子（以下、「第２のＴＦＴサンプル」という）を作製した。ただし、ここでは、半導体層は、第２の膜とした。
得られた第２のＴＦＴサンプルを用いて、例１の場合と同様の方法で、負電圧印加光照射環境下での特性評価を行った。
その結果、第２のＴＦＴサンプルでは、負電圧印加光照射環境下で３６００秒間保持した後でも、特性がほとんど変化しないことがわかった。
なお、前述の方法で閾値電圧差ΔＶｔｈを求めたところ、閾値電圧差ΔＶｔｈは、−０．７５Ｖとなった。
このように、第２の膜は、負電圧印加光照射環境下においても、特性変動が有意に抑制されることがわかった。なお、暗状態における、第２のＴＦＴサンプルの飽和領域特性から算出した、第２の膜の電界効果移動度は、１４．０ｃｍ２Ｖ−１ｓ−１であった。
（例３）
（半導体化合物膜の評価）
例１と同様の方法により、半導体化合物膜を形成し、その評価を行った。
ただし、この例３では、スパッタリング成膜用のターゲットは、以下のように作製した。
Ｇａ２Ｏ３粉末と、ＺｎＯ粉末と、ＳｎＯ２粉末とを、カチオン原子％比率で、Ｇａ：Ｚｎ：Ｓｎ＝２６．７：５３．３：２０となるよう秤量、混合し、混合粉末を調製した。さらに、この粉末に対して、１ｍｏｌ％のフッ化カルシウム（ＣａＦ２）粉末を加え、混合粉末を調製した。また、得られた混合粉末から、圧粉体を形成した。さらに、この圧粉体を焼成して、直径５０．８ｍｍ、高さ５ｍｍの焼結体（以下、「第３の焼結体」という）を得た。
この第３の焼結体をターゲットとして用いて、スパッタリング法により、基板に薄膜を成膜した。基板には、石英ガラス基板を使用した。
その後は、例１と同様の方法により、半導体化合物膜を有するガラス基板（以下、「第３のガラス基板サンプル」と称する）を作製した。
第３のガラス基板サンプルを用いて、膜（以下、「第３の膜」と称する）のＸ線回折測定を実施した結果、第３の膜は、非晶質であった。
（ＴＦＴサンプルの作製および評価）
次に、前述の例１における第１のＴＦＴサンプルと同様の方法により、ＴＦＴ素子（以下、「第３のＴＦＴサンプル」という）を作製した。ただし、ここでは、半導体層は、第３の膜とした。
得られた第３のＴＦＴサンプルを用いて、例１の場合と同様の方法で、負電圧印加光照射環境下での特性評価を行った。
その結果、第３のＴＦＴサンプルでは、負電圧印加光照射環境下で３６００秒間保持した後でも、特性がほとんど変化しないことがわかった。
なお、前述の方法で閾値電圧差ΔＶｔｈを求めたところ、閾値電圧差ΔＶｔｈは、−０．５３Ｖとなった。
このように、第３の膜は、負電圧印加光照射環境下においても、特性変動が有意に抑制されることがわかった。なお、暗状態における、第３のＴＦＴサンプルの飽和領域特性から算出した、第３の膜の電界効果移動度は、１１．８ｃｍ２Ｖ−１ｓ−１であった。
（例４）
（半導体化合物膜の評価）
例１と同様の方法により、半導体化合物膜を形成し、その評価を行った。
ただし、この例４では、スパッタリング成膜用のターゲットは、以下のように作製した。
Ｇａ２Ｏ３粉末と、ＺｎＯ粉末と、ＳｎＯ２粉末とを、カチオン原子％比率で、Ｇａ：Ｚｎ：Ｓｎ＝３３．３：５０：１６．７となるよう秤量、混合し、混合粉末を調製した。さらに、この粉末に対して、１ｍｏｌ％のフッ化カルシウム（ＣａＦ２）粉末を加え、混合粉末を調製した。また、得られた混合粉末から、圧粉体を形成した。さらに、この圧粉体を焼成して、直径５０．８ｍｍ、高さ５ｍｍの焼結体（以下、「第４の焼結体」という）を得た。
この第４の焼結体をターゲットとして用いて、スパッタリング法により、基板に薄膜を成膜した。基板には、石英ガラス基板を使用した。
その後は、例１と同様の方法により、半導体化合物膜を有するガラス基板（以下、「第４のガラス基板サンプル」と称する）を作製した。
第４のガラス基板サンプルを用いて、膜（以下、「第４の膜」と称する）のＸ線回折測定を実施した結果、第４の膜は、非晶質であった。
（ＴＦＴサンプルの作製および評価）
次に、前述の例１における第１のＴＦＴサンプルと同様の方法により、ＴＦＴ素子（以下、「第４のＴＦＴサンプル」という）を作製した。ただし、ここでは、半導体層は、第４の膜とした。
得られた第４のＴＦＴサンプルを用いて、例１の場合と同様の方法で、負電圧印加光照射環境下での特性評価を行った。
その結果、第４のＴＦＴサンプルでは、負電圧印加光照射環境下で３６００秒間保持した後でも、特性がほとんど変化しないことがわかった。
なお、前述の方法で閾値電圧差ΔＶｔｈを求めたところ、閾値電圧差ΔＶｔｈは、−０．３７Ｖとなった。
このように、第４の膜は、負電圧印加光照射環境下においても、特性変動が有意に抑制されることがわかった。なお、暗状態における、第４のＴＦＴサンプルの飽和領域特性から算出した、第４の膜の電界効果移動度は、９．７ｃｍ２Ｖ−１ｓ−１であった。
（例５）
（半導体化合物膜の評価）
例１と同様の方法により、半導体化合物膜を形成し、その評価を行った。
ただし、この例５では、スパッタリング成膜用のターゲットは、以下のように作製した。
Ｇａ２Ｏ３粉末と、ＺｎＯ粉末と、ＳｎＯ２粉末とを、カチオン原子％比率で、Ｇａ：Ｚｎ：Ｓｎ＝１３．３：６０：２６．７となるよう秤量、混合し、混合粉末を調製した。さらに、この粉末に対して、１ｍｏｌ％のフッ化マグネシウム（ＭｇＦ２）粉末を加え、混合粉末を調製した。また、得られた混合粉末から、圧粉体を形成した。さらに、この圧粉体を焼成して、直径５０．８ｍｍ、高さ５ｍｍの焼結体（以下、「第５の焼結体」という）を得た。
この第５の焼結体をターゲットとして用いて、スパッタリング法により、基板に薄膜を成膜した。基板には、石英ガラス基板を使用した。
その後は、例１と同様の方法により、半導体化合物膜を有するガラス基板（以下、「第５のガラス基板サンプル」と称する）を作製した。
第５のガラス基板サンプルを用いて、膜（以下、「第５の膜」と称する）のＸ線回折測定を実施した結果、第５の膜は、非晶質であった。
（ＴＦＴサンプルの作製および評価）
次に、前述の例１における第１のＴＦＴサンプルと同様の方法により、ＴＦＴ素子（以下、「第５のＴＦＴサンプル」という）を作製した。ただし、ここでは、半導体層は、第５の膜とした。
得られた第５のＴＦＴサンプルを用いて、例１の場合と同様の方法で、負電圧印加光照射環境下での特性評価を行った。
その結果、第５のＴＦＴサンプルでは、負電圧印加光照射環境下で３６００秒間保持した後でも、特性がほとんど変化しないことがわかった。
なお、前述の方法で閾値電圧差ΔＶｔｈを求めたところ、閾値電圧差ΔＶｔｈは、−１．２１Ｖとなった。
このように、第５の膜は、負電圧印加光照射環境下においても、特性変動が有意に抑制されることがわかった。なお、暗状態における、第５のＴＦＴサンプルの飽和領域特性から算出した、第５の膜の電界効果移動度は、１８．５ｃｍ２Ｖ−１ｓ−１であった。
（例６）
（半導体化合物膜の評価）
例１と同様の方法により、半導体化合物膜を形成し、その評価を行った。
ただし、この例６では、スパッタリング成膜用のターゲットは、以下のように作製した。
Ｇａ２Ｏ３粉末と、ＺｎＯ粉末と、ＳｎＯ２粉末とを、カチオン原子％比率で、Ｇａ：Ｚｎ：Ｓｎ＝３３．３：５０：１６．７となるよう秤量、混合し、混合粉末を調製した。さらに、この粉末に対して、１ｍｏｌ％のフッ化マグネシウム（ＭｇＦ２）粉末を加え、混合粉末を調製した。また、得られた混合粉末から、圧粉体を形成した。さらに、この圧粉体を焼成して、直径５０．８ｍｍ、高さ５ｍｍの焼結体（以下、「第６の焼結体」という）を得た。
この第６の焼結体をターゲットとして用いて、スパッタリング法により、基板に薄膜を成膜した。基板には、石英ガラス基板を使用した。
その後は、例１と同様の方法により、半導体化合物膜を有するガラス基板（以下、「第６のガラス基板サンプル」と称する）を作製した。
第６のガラス基板サンプルを用いて、膜（以下、「第６の膜」と称する）のＸ線回折測定を実施した結果、第６の膜は、非晶質であった。
（ＴＦＴサンプルの作製および評価）
次に、前述の例１における第１のＴＦＴサンプルと同様の方法により、ＴＦＴ素子（以下、「第６のＴＦＴサンプル」という）を作製した。ただし、ここでは、半導体層は、第６の膜とした。
得られた第６のＴＦＴサンプルを用いて、例１の場合と同様の方法で、負電圧印加光照射環境下での特性評価を行った。
その結果、第６のＴＦＴサンプルでは、負電圧印加光照射環境下で３６００秒間保持した後でも、特性がほとんど変化しないことがわかった。
なお、前述の方法で閾値電圧差ΔＶｔｈを求めたところ、閾値電圧差ΔＶｔｈは、−０．３２Ｖとなった。
このように、第６の膜は、負電圧印加光照射環境下においても、特性変動が有意に抑制されることがわかった。なお、暗状態における、第６のＴＦＴサンプルの飽和領域特性から算出した、第６の膜の電界効果移動度は、１１．１ｃｍ２Ｖ−１ｓ−１であった。
図１５には、各ＴＦＴサンプルにおいて得られた閾値電圧差ΔＶｔｈをまとめて示す。図１５において、横軸は、ＴＦＴサンプルの半導体層に含まれるＧａの量（原子％）を表しており、縦軸は、閾値電圧差ΔＶｔｈである。
図１５から、第１〜第６のＴＦＴサンプルにおいて得られた閾値電圧差ΔＶｔｈの絶対値は、最大でも１．５Ｖ未満であり、従来のＴＦＴサンプルにおける閾値電圧差ΔＶｔｈの絶対値（１０．４Ｖ）に比べて有意に小さくなっていることがわかる。
このように、本発明の一実施形態による半導体化合物を含む、第１〜第６のＴＦＴサンプルでは、負電圧印加光照射環境下においても、特性変動が有意に抑制されることが確認された。さらに、第１〜第６のＴＦＴサンプルでは、特性変動が有意に抑制された状態であっても、高い電界効果移動度を示すことが確認された。
（例７）
（半導体化合物膜の作製）
Ｉｎ２Ｏ３粉末と、Ｇａ２Ｏ３粉末と、ＺｎＯ粉末とを、カチオン原子％比率で、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１となるよう秤量、混合し、混合粉末を調製した。得られた混合粉末から、圧粉体を形成した。さらに、この圧粉体を焼成して、焼結体（以下、「第７の焼結体」という）を得た。
第７の焼結体をターゲットとして、パルスレーザーデポジション（ＰＬＤ）法により、基板に膜を成膜した。
レーザー光源には、ＫｒＦエキシマレーザー（λ＝２４８ｎｍ、ＣＯＨＥＲＥＮＴ社製）を使用した。ＫｒＦレーザーのパワーは９５ｍＪ、基板−ターゲット間距離は約３０ｍｍとした。真空チャンバーの背圧は、６．０×１０−５Ｐａであった。
真空チャンバーには３本のガス供給ラインを設け、それぞれのガス供給ラインから、真空チャンバに反応ガスを供給した。第１のガス供給ラインには、酸素ガスを供給し、第２のガス供給ラインには、アルゴンガスを供給し、第３のガス供給ラインには、アルゴンとフッ素ガスの混合ガス（Ａｒ／Ｆ２ガス）を供給した。
真空チャンバー内の圧力は５Ｐａとした。酸素ガスの濃度は９７％とし、フッ素ガスの濃度は４０ｐｐｍとした。
成膜後に、酸素ガス中で基板を熱処理した。熱処理温度は３００℃とし、熱処理時間は１時間とした。
これにより、基板上に膜が作製された。以下、得られた膜を、「第７の膜」と称する。
なお、比較のため、成膜の際に真空チャンバ内にＦ２ガスを導入しないで（すなわちフッ素ガスの濃度はほぼゼロ）、同様の方法により膜を作製した。得られた膜を、「第１のフッ素非含有膜」と称する。
（半導体化合物膜の評価）
（フッ素濃度）
得られた膜についてＥＰＭＡ測定を行い、膜中のフッ素濃度を評価した。
その結果、第７の膜では、ＣＦ／（ＣＯ＋ＣＦ）値は、８．９％であった。ここで、ＣＦは、膜に含まれるフッ素の濃度（ｃｍ−３）を表し、ＣＯは、膜に含まれる酸素の濃度（ｃｍ−３）を表す。
また、第１のフッ素非含有膜では、膜中にＦは検出されず、ＣＦ／（ＣＯ＋ＣＦ）値はゼロであった。
（Ｈ−濃度）
得られた膜についてＦＴＩＲ測定を行い、水素負イオンＨ−濃度を評価した。
その結果、第７の膜では、Ｈ−濃度は、１．１×１０１９ｃｍ−３であった。一方、第１のフッ素非含有膜では、Ｈ−濃度は、６．９×１０１９ｃｍ−３であった。
図１６には、両膜において得られたＦＴＩＲ測定の結果を示す。
このように、ＩＧＺＯ化合物中にフッ素を導入することにより、水素負イオンＨ−濃度を低減できることがわかった。
（ＯＨ濃度および密度）
得られた膜についてＦＴＩＲ測定を行い、ＯＨ濃度を測定した。
その結果、第７の膜では、ＯＨ濃度は、６．０×１０２０ｃｍ−３であった。一方、第１のフッ素非含有膜では、ＯＨ濃度は、８．６×１０２０ｃｍ−３であった。
図１７には、ＦＴＩＲ測定の結果を示す。いずれの膜においても、密度は６．０ｇｃｍ−３以上であった。
（光吸収特性）
得られた膜について光吸収特性を評価した。
図１８には、第７の膜および第１のフッ素非含有膜の光吸収特性をまとめて示す。
第１のフッ素非含有膜の光学バンドギャップは、３．１ｅＶと見積もられた。一方、第７の膜の光学バンドギャップは、３．３ｅＶとなり、第１のフッ素非含有膜と比べて、有意に増大していることがわかった。
（ＴＦＴサンプルの作製および評価）
次に、前述の例１における第１のＴＦＴサンプルと同様の方法により、ＴＦＴ素子（以下、「第７のＴＦＴサンプル」という）を作製した。
ただし、ここでは、半導体層は第７の膜とした。また、半導体層の厚みは４０ｎｍとし、ソースドレイン電極はＴｉとした。さらに、シリコン基板のアニール条件は、３００℃、１時間とした。
得られた第７のＴＦＴサンプルを用いて、例１の場合と同様の方法で、負電圧印加光照射環境下での特性評価を行った。ただし、ここでは、ゲート電極に印加する電圧を−４０Ｖとした。
図１９には、第７のＴＦＴサンプルにおいて得られた評価結果を示す。
この図に示すように、第７のＴＦＴサンプルでは、負電圧印加光照射環境下で２９００秒間保持した後でも、特性がほとんど変化しないことがわかった。
なお、前述の方法で閾値電圧差ΔＶｔｈを求めたところ、閾値電圧差ΔＶｔｈは、＋１．１６Ｖとなった。
比較のため、半導体層を前述の第１のフッ素非含有膜として、同様の方法により、ＴＦＴサンプルを作製した。以下、このＴＦＴサンプルを「比較例に係るＴＦＴサンプル」と称する。この比較例に係るＴＦＴサンプルを用いて、負電圧印加光照射環境下での特性評価を行った。
図２０には、比較例に係るＴＦＴサンプルにおいて得られた評価結果を示す。
この結果から、半導体層としてＩＧＺＯ化合物を使用した、比較例に係るＴＦＴサンプルの場合、負電圧印加光照射環境下では、特性が大きく変化することがわかった。
このように、第７の膜は、負電圧印加光照射環境下においても、特性変動が有意に抑制されることがわかった。なお、暗状態における、第７のＴＦＴサンプルの飽和領域特性から算出した、第７の膜の電界効果移動度は、０．６ｃｍ２Ｖ−１ｓ−１であった。
（例８）
（半導体化合物膜の作製）
例１と同様の方法により、半導体化合物膜を作製した。
ただし、この例８では、スパッタリング成膜用のターゲットは、以下のように作製した。
Ｉｎ２Ｏ３粉末と、Ｇａ２Ｏ３粉末と、ＺｎＯ粉末とを、カチオン原子％比率で、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１となるよう秤量、混合した。さらに、この粉末に対して、フッ化カルシウム（ＣａＦ２）粉末を加え、混合粉末を調製した。フッ化カルシウムは、仕込み組成において、ＣＦ／（ＣＯ＋ＣＦ）値が０．５％となるよう添加した。
次に、得られた混合粉末から、圧粉体を形成した。さらに、この圧粉体を焼成して、直径５０．８ｍｍ、高さ５ｍｍの焼結体（以下、「第８−１の焼結体」と称する）を得た。
また、同様の方法により、混合粉末から焼結体（以下、「第８−２の焼結体」と称する）を得た。ただし、この第８−２の焼結体の場合、混合粉末中におけるフッ化カルシウムは、仕込み組成において、ＣＦ／（ＣＯ＋ＣＦ）値が１．５％となるよう添加した。
これらの焼結体をターゲットとして用いて、スパッタリング法により、基板に膜を成膜した。基板には、ガラス基板を使用した。
スパッタ装置には、ＭｉｎｉＬａｂ０６０Ａ（Ｍｏｏｒｅ Ｆｉｅｌｄ社製）を用い、基板を２３ｒｐｍで回転させた状態で、成膜を行った。電源はＲＦ１５０Ｗとし、真空チャンバの背圧は２×１０−５Ｐａとした。
真空チャンバ内の圧力は０．５Ｐａとした。Ａｒ／Ｏ２混合ガスを用いて、酸素濃度を３％に調整した。
これにより、基板上に膜が形成された。第８−１の焼結体をーゲットとして得られた膜を「第８−１の膜」と称し、第８−２の焼結体をーゲットとして得られた膜を「第８−２の膜」と称する。
得られた両膜に対して、Ｘ線回折測定を実施した。その結果、第８−１の膜および第８−２の膜は、いずれも非晶質であることがわかった。
（半導体化合物膜の評価）
得られた両膜について、以下の評価を行った。
（Ｆ濃度、Ｈ−濃度、およびＯＨ濃度）
ＥＰＭＡ法により、両膜中のＦ濃度を測定した。分析の結果、第８−１の膜におけるＣＦ／（ＣＯ＋ＣＦ）値は、０．２７％であった。一方、第８−２の膜におけるＣＦ／（ＣＯ＋ＣＦ）値は、１．５％であった。なお。いずれの膜においても、膜中のフッ素の分布は、ほぼ均一であった。
また、ＦＴＩＲ測定により、両膜中の水素負イオンＨ−濃度を評価した。その結果、水素負イオンＨ−濃度は、いずれの膜においても、５×１０１９ｃｍ−３以下と見積もられた。
ＦＴＩＲ測定により、両膜中のＯＨ濃度を評価した。その結果、ＯＨ濃度は、いずれの膜においても、１×１０２１ｃｍ−３以下と見積もられた。
図２１には、両膜において得られたＦＴＩＲの測定結果を示す。
（ＴＦＴサンプルの作製および評価）
次に、前述の例１における第１のＴＦＴサンプルと同様の方法により、ＴＦＴ素子を作製した。
ただし、ここでは、半導体層は、「第８−１の膜」および「第８−２の膜」とした。以下、半導体層として第８−１の膜を有するＴＦＴ素子を、「第８−１のＴＦＴサンプル」と称し、半導体層として第８−２の膜を有するＴＦＴ素子を、「第８−２のＴＦＴサンプル」と称する。
また、半導体層の成膜の際の酸素濃度は、３％とした。
得られた第８−１のＴＦＴサンプルおよび第８−２のＴＦＴサンプルを用いて、例１の場合と同様の方法で、負電圧印加光照射環境下での特性評価を行った。ただし、ここでは、ゲート電極に印加する電圧を−３０Ｖとした。
図２２には、第８−１のＴＦＴサンプルにおいて得られた評価結果を示す。また、図２３には、第８−２のＴＦＴサンプルにおいて得られた評価結果を示す。
図２２および図２３と、前述の図２０との比較から、第８−１のＴＦＴサンプルおよび第８−２のＴＦＴサンプルでは、負電圧印加光照射環境下で３６００秒間保持した後でも、特性があまり変化しないことがわかった。
なお、前述の方法で閾値電圧差ΔＶｔｈを求めたところ、第８−１のＴＦＴサンプルにおける閾値電圧差ΔＶｔｈは、−５．０Ｖとなった。また、第８−２のＴＦＴサンプルにおける閾値電圧差ΔＶｔｈは、−５．０Ｖとなった。
このように、第８−１の膜および第８−２の膜は、負電圧印加光照射環境下においても、特性変動が有意に抑制されることがわかった。なお、暗状態における、第８−１のＴＦＴサンプルの飽和領域特性から算出した、第８−１の膜の電界効果移動度は、１２．２ｃｍ２Ｖ−１ｓ−１であった。また、第８−２のＴＦＴサンプルの飽和領域特性から算出した、第８−２の膜の電界効果移動度は、１１．６ｃｍ２Ｖ−１ｓ−１であった。
（例９）
（半導体化合物膜の作製）
ＩＧＺＯ化合物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）の焼結体のターゲット（以下、「ターゲットＡ」と称する）、およびＬａＦ３焼結体のターゲット（以下、「ターゲットＢ」と称する）を用いて、共スパッタリング法により、半導体化合物膜を有するガラス基板を作製した。
スパッタ装置には、ＭｉｎｉＬａｂ０６０Ａ（Ｍｏｏｒｅ Ｆｉｅｌｄ社製）を用い、基板を２３ｒｐｍで回転させた状態で、成膜を行った。
ターゲットＡに対する印加パワーは、ＲＦ１５０Ｗとした。一方、ターゲットＢに対する印加パワーは、ターゲットＡに対する印加パワーの０．０８倍、０．２５倍、および０．５倍の３種類から選定した。
真空チャンバの背圧は２×１０−５Ｐａとした。
真空チャンバ内の圧力は０．５Ｐａとした。Ａｒ／Ｏ２混合ガスを用いて、酸素濃度を３％に調整した。
これにより、基板上に膜が形成された。ターゲットＢへの印加パワーがターゲットＡへの印加パワーの０．０８倍の条件で得られた膜を「第９−１の膜」と称する。ターゲットＢへの印加パワーがターゲットＡへの印加パワーの０．２５倍の条件で得られた膜を「第９−２の膜」と称する。また、ターゲットＢへの印加パワーがターゲットＡへの印加パワーの０．５倍の条件で得られた膜を「第９−３の膜」と称する。
得られた３種類の膜に対して、Ｘ線回折測定を実施した。その結果、第９−１の膜、第９−２の膜、および第９−３の膜は、いずれも非晶質であることがわかった。
（半導体化合物膜の評価）
得られた３種類の膜について、以下の評価を行った。
（Ｆ濃度および光吸収特性）
ＥＤＳ法により、各膜中のＦ濃度を測定した。分析の結果、第９−１の膜におけるＣＦ／（ＣＯ＋ＣＦ）値は、２．４％であった。また、第９−２の膜におけるＣＦ／（ＣＯ＋ＣＦ）値は、５．７％であった。さらに、第９−３の膜におけるＣＦ／（ＣＯ＋ＣＦ）値は、９．７％であった。
また、第９−１の膜〜第９−３の膜における光学バンドギャップは、それぞれ、３．２ｅＶ、３．３ｅＶ、および３．５ｅＶであることがわかった。
図２４には、各膜において得られた光吸収スペクトルをまとめて示す。なお、この図には、比較のため、ＩＧＺＯ化合物の光吸収スペクトルも示されている。
（ＴＦＴサンプルの作製および評価）
次に、前述の例１における第１のＴＦＴサンプルと同様の方法により、ＴＦＴ素子を作製した。
ただし、ここでは、半導体層は、第９−１の膜、第９−２の膜、または第９−３の膜とした。以下、半導体層として第９−１の膜を有するＴＦＴ素子を、「第９−１のＴＦＴサンプル」と称し、半導体層として第９−２の膜を有するＴＦＴ素子を、「第９−２のＴＦＴサンプル」と称し、半導体層として第９−３の膜を有するＴＦＴ素子を、「第９−３のＴＦＴサンプル」と称する。
また、半導体層の成膜の際の酸素濃度は、３％とした。
得られた第９−１〜第９−３のＴＦＴサンプルを用いて、例１の場合と同様の方法で、負電圧印加光照射環境下での特性評価を行った。ただし、ここでは、ゲート電極に印加する電圧を−３０Ｖとした。
図２５には、第９−１のＴＦＴサンプルにおいて得られた評価結果を示す。
測定の結果、第９−１〜第９−３のＴＦＴサンプルでは、いずれも、負電圧印加光照射環境下で３６００秒間保持した後でも、特性があまり変化しないことがわかった。
前述の方法で閾値電圧差ΔＶｔｈを求めたところ、第９−１のＴＦＴサンプルにおける閾値電圧差ΔＶｔｈは、−３．７Ｖとなった。また、第９−２のＴＦＴサンプルにおける閾値電圧差ΔＶｔｈは、−３．０Ｖとなった。さらに、第９−３のＴＦＴサンプルにおける閾値電圧差ΔＶｔｈは、＋０．０７Ｖとなった。
このように、第９−１の膜〜第９−３の膜は、負電圧印加光照射環境下においても、特性変動が有意に抑制されることがわかった。なお、暗状態における、第９−１のＴＦＴサンプルの飽和領域特性から算出した、第９−１の膜の電界効果移動度は、１２．２ｃｍ２Ｖ−１ｓ−１であった。また、第９−２のＴＦＴサンプルの飽和領域特性から算出した、第９−２の膜の電界効果移動度は、６．２ｃｍ２Ｖ−１ｓ−１であった。さらに、第９−３のＴＦＴサンプルの飽和領域特性から算出した、第９−２の膜の電界効果移動度は、１．９ｃｍ２Ｖ−１ｓ−１であった。
本願は、２０１７年１１月２８日に出願した日本国特許出願２０１７−２２８０２２号に基づく優先権を主張するものであり、同日本国出願の全内容を本願に参照により援用する。
１００ 第１の半導体素子（薄膜トランジスタ）
１００Ａ 別の薄膜トランジスタ
１１０、１１０Ａ 基板
１２０、１２０Ａ バリア膜
１３０、１３０Ａ 半導体層
１３２ 突出部分
１３８ 絶縁膜
１４０、１４０Ａ ゲート絶縁膜
１５０ 層間絶縁膜
１６０、１６０Ａ 第１の電極
１６２、１６２Ａ 第２の電極
１６８ 導電膜
１７０、１７０Ａ ゲート電極
１８０、１８０Ａ パッシベーション膜
２００ 第２の半導体素子（太陽電池）
２１０ 支持体
２２０ シリコン層
２３０ 半導体層
２４０ 電極層
３００ 第３の半導体素子（ＯＬＥＤ）
３１０ 基板
３２０ 第１の電極（陰極）
３３０ 半導体層
３４０ 有機層
３５０ 第２の電極（陽極）
４００ 第１のＴＦＴサンプル
４１０ シリコン基板
４２０ 熱酸化膜
４３０ 半導体層
４４０ ドレイン電極
４５０ ソース電極

Claims (19)

  1. 金属カチオンおよび酸素を含む酸化物系の半導体化合物であって、
    前記金属カチオンと結合していた水素負イオンＨ−がフッ素イオンＦ−で置換されており、
    １個〜３個の金属カチオンと結合しているフッ素イオンＦ−を有する、酸化物系の半導体化合物。
  2. フッ素イオンＦ−の濃度が１×１０１７ｃｍ−３以上であり、
    水素負イオンＨ−の濃度が５×１０１９ｃｍ−３以下である、請求項１に記載の酸化物系の半導体化合物。
  3. ＣＦをフッ素濃度（ｃｍ−３）とし、ＣＯを酸素濃度（ｃｍ−３）としたとき、
    ＣＦ／（ＣＯ＋ＣＦ）値が１％〜１０％の範囲である、請求項１または２に記載の半導体化合物。
  4. ＯＨ濃度が１×１０２１ｃｍ−３以下である、請求項１乃至３のいずれか一つに記載の半導体化合物。
  5. 半導体化合物であって、
    ガリウム、亜鉛、および酸素と、
    スズ、アルミニウム、チタンおよびインジウムの少なくとも一つと
    を含み、
    さらにフッ素を含む、半導体化合物。
  6. フッ素の含有量は、０．００１ｍｏｌ％〜２ｍｏｌ％の範囲である、請求項５に記載の半導体化合物。
  7. 全カチオン原子に対するガリウム原子の原子比は、１０％〜４０％の範囲である、請求項５または６に記載の半導体化合物。
  8. スズを含む、請求項５乃至７のいずれか一つに記載の半導体化合物。
  9. 全カチオン原子に対するスズ原子の原子比は、１０％〜３５％の範囲である、請求項８に記載の半導体化合物。
  10. インジウムを含む、請求項５乃至７のいずれか一つに記載の半導体化合物。
  11. 全カチオン原子に対するインジウム原子の原子比は、１０％〜４０％の範囲である、請求項１０に記載の半導体化合物。
  12. 非晶質である、請求項５乃至１１のいずれか一つに記載の半導体化合物。
  13. 半導体化合物の層を含む半導体素子であって、
    前記半導体素子は、ＴＦＴ（薄膜トランジスタ）、太陽電池、またはＯＬＥＤ（有機発光ダイオード）のいずれかであり、
    前記層は、請求項５乃至１２のいずれか一つに記載の半導体化合物で構成される、半導体素子。
  14. 前記半導体素子は、基板と、該基板の上部に配置された前記層と、該層の上部に配置されたゲート電極と、前記層と接触するソース電極およびドレイン電極とを有する、請求項１３に記載の半導体素子。
  15. 前記半導体素子は、基板と、該基板の上部に配置されたゲート電極と、該ゲート電極の上部に配置された前記層と、該層と接触するソース電極およびドレイン電極とを有する、請求項１３に記載の半導体素子。
  16. 積層体であって、
    基板と、
    該基板の上部に設置された半導体化合物の層と、
    を有し、
    前記層は、請求項５乃至１２のいずれか一つに記載の半導体化合物で構成される、積層体。
  17. 成膜用のターゲットであって、
    請求項５乃至１２のいずれか一つに記載の半導体化合物で構成される、ターゲット。
  18. 半導体化合物であって、
    ガリウム、亜鉛、および酸素と、
    スズ、アルミニウム、チタンおよびインジウムの少なくとも一つと
    を含み、
    全カチオン原子に対するガリウム原子の原子比は、１０％〜４０％の範囲である、半導体化合物。
  19. 水素負イオンＨ−の濃度が１０１９ｃｍ−３以下である、請求項１８に記載の半導体化合物。
JP2019557079A 2017-11-28 2018-10-30 半導体化合物、半導体化合物の層を有する半導体素子、積層体、およびターゲット Pending JPWO2019107046A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017228022 2017-11-28
JP2017228022 2017-11-28
PCT/JP2018/040343 WO2019107046A1 (ja) 2017-11-28 2018-10-30 半導体化合物、半導体化合物の層を有する半導体素子、積層体、およびターゲット

Publications (1)

Publication Number Publication Date
JPWO2019107046A1 true JPWO2019107046A1 (ja) 2020-12-17

Family

ID=66664973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019557079A Pending JPWO2019107046A1 (ja) 2017-11-28 2018-10-30 半導体化合物、半導体化合物の層を有する半導体素子、積層体、およびターゲット

Country Status (5)

Country Link
US (1) US20200287002A1 (ja)
JP (1) JPWO2019107046A1 (ja)
KR (1) KR20200088335A (ja)
CN (1) CN111406324A (ja)
WO (1) WO2019107046A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019135137A1 (ja) 2018-01-05 2019-07-11 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101800854B1 (ko) * 2009-11-20 2017-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR20120099475A (ko) * 2009-12-04 2012-09-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011142467A1 (en) * 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2015082575A (ja) * 2013-10-22 2015-04-27 株式会社神戸製鋼所 バックチャネル型薄膜トランジスタおよび表示装置
JP6311901B2 (ja) * 2014-06-26 2018-04-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び有機ｅｌ表示装置

Also Published As

Publication number Publication date
WO2019107046A1 (ja) 2019-06-06
US20200287002A1 (en) 2020-09-10
KR20200088335A (ko) 2020-07-22
CN111406324A (zh) 2020-07-10

Similar Documents

Publication Publication Date Title
JP6231880B2 (ja) 薄膜トランジスタ
US8129718B2 (en) Amorphous oxide semiconductor and thin film transistor using the same
KR101568631B1 (ko) 박막 트랜지스터
RU2358355C2 (ru) Полевой транзистор
KR101648661B1 (ko) 박막 트랜지스터
KR101459983B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃 및 박막 트랜지스터
KR101224943B1 (ko) 전계효과형 트랜지스터 및 그 제조방법
KR20110028385A (ko) 고 성능 금속 산화물 및 금속 산질화물 박막 트랜지스터들을 제조하기 위한 게이트 유전체의 처리
KR101624695B1 (ko) 박막 트랜지스터 제조 방법 및 박막 트랜지스터
US20200287002A1 (en) Semiconductor compound, semiconductor device and laminate having layer of semiconductor compound, and target
TWI732828B (zh) 氧化物半導體化合物、具備氧化物半導體化合物層之半導體元件、及積層體
JPWO2019106896A1 (ja) 薄膜トランジスタ
JP7070130B2 (ja) 酸化物半導体層、酸化物半導体層形成用スパッタリングターゲット、および薄膜トランジスタ