WO2019107046A1 - 半導体化合物、半導体化合物の層を有する半導体素子、積層体、およびターゲット - Google Patents

半導体化合物、半導体化合物の層を有する半導体素子、積層体、およびターゲット Download PDF

Info

Publication number
WO2019107046A1
WO2019107046A1 PCT/JP2018/040343 JP2018040343W WO2019107046A1 WO 2019107046 A1 WO2019107046 A1 WO 2019107046A1 JP 2018040343 W JP2018040343 W JP 2018040343W WO 2019107046 A1 WO2019107046 A1 WO 2019107046A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
semiconductor
semiconductor compound
substrate
layer
Prior art date
Application number
PCT/JP2018/040343
Other languages
English (en)
French (fr)
Inventor
細野　秀雄
正煥 金
俊皓 方
日出也 雲見
暁 渡邉
雄斗 大越
宮川　直通
奈央 石橋
邦雄 増茂
中村　伸宏
Original Assignee
Ａｇｃ株式会社
国立大学法人東京工業大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ａｇｃ株式会社, 国立大学法人東京工業大学 filed Critical Ａｇｃ株式会社
Priority to KR1020207014389A priority Critical patent/KR20200088335A/ko
Priority to CN201880076573.9A priority patent/CN111406324A/zh
Priority to JP2019557079A priority patent/JPWO2019107046A1/ja
Publication of WO2019107046A1 publication Critical patent/WO2019107046A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G15/00—Compounds of gallium, indium or thallium
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G19/00—Compounds of tin
    • C01G19/006—Compounds containing, besides tin, two or more other elements, with the exception of oxygen or hydrogen
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/553—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on fluorides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/02—Amorphous compounds
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/50—Solid solutions
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/50—Solid solutions
    • C01P2002/52—Solid solutions containing elements as dopants
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/60—Compounds characterised by their crystallite size
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/70—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data
    • C01P2002/72—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data by d-values or two theta-values, e.g. as X-ray diagram
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/40—Electric properties
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3205—Alkaline earth oxides or oxide forming salts thereof, e.g. beryllium oxide
    • C04B2235/3208—Calcium oxide or oxide-forming salts thereof, e.g. lime
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3217—Aluminum oxide or oxide forming salts thereof, e.g. bauxite, alpha-alumina
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3231—Refractory metal oxides, their mixed metal oxides, or oxide-forming salts thereof
    • C04B2235/3232—Titanium oxides or titanates, e.g. rutile or anatase
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284—Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3293—Tin oxides, stannates or oxide forming salts thereof, e.g. indium tin oxide [ITO]
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/72—Products characterised by the absence or the low content of specific components, e.g. alkali metal free alumina ceramics
    • C04B2235/724—Halogenide content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous

Definitions

  • the present invention relates to a semiconductor compound, a semiconductor element and a laminate having a layer of such a semiconductor compound, and a target for film formation comprising such a semiconductor compound.
  • TFT thin film transistor
  • oxide semiconductors such as ZnO and In-Ga-Zn-O are transparent and have characteristics comparable to amorphous silicon and low-temperature polysilicon, and their application to the next generation of TFTs is attracting attention (for example, Patent Document 1).
  • Patent No. 5589030 Specification Japanese Patent Application Publication No. 2007-115902
  • oxide semiconductor compounds are expected to be applied to semiconductor devices as materials to replace silicon.
  • the oxide semiconductor compound when a conventional oxide semiconductor compound is used as a driving element of a liquid crystal panel, the oxide semiconductor compound can be irradiated with external light including visible light and / or ultraviolet light from a backlight.
  • the oxide semiconductor compound when a conventional oxide semiconductor compound is used as a driving element of an OLED (organic light emitting diode) panel, the oxide semiconductor compound can be irradiated with light generated by light emission. In such a light irradiation environment, for example, an increase in leak current in the oxide semiconductor compound may occur. Also, this may cause problems such as a decrease in the contrast of the liquid crystal panel and the OLED panel.
  • the conventional oxide semiconductor compound is applied to the inside of the semiconductor element as it is shielded from light by the light shielding layer (for example, Patent Document 2).
  • the present invention has been made in view of such background, and an object of the present invention is to provide a semiconductor compound capable of significantly suppressing the characteristic fluctuation under the light irradiation environment as described above. Another object of the present invention is to provide a semiconductor device and a laminate having a layer of such a semiconductor compound. Another object of the present invention is to provide a target for film formation comprising such a semiconductor compound.
  • An oxide-based semiconductor compound containing metal cation and oxygen The hydrogen negative ion H ⁇ bonded to the metal cation is replaced by a fluorine ion F ⁇ .
  • Fluoride ion F conjugated with one to three metal cation - with a semiconductor compound oxide system is provided.
  • a semiconductor compound With gallium, zinc and oxygen Containing at least one of tin, aluminum, titanium and indium; Furthermore, an oxide-based semiconductor compound containing fluorine is provided.
  • a semiconductor device comprising a layer of a semiconductor compound
  • the semiconductor device is any of a TFT (thin film transistor), a solar cell, or an OLED (organic light emitting diode),
  • a semiconductor device is provided, wherein the layer is comprised of a semiconductor compound having the features described above.
  • a laminate A substrate, A layer of a semiconductor compound disposed on top of the substrate; Have The layer is provided with a laminate comprising a semiconductor compound having the features described above.
  • a target for film formation is provided, which is comprised of a semiconductor compound having the features described above.
  • a semiconductor compound With gallium, zinc and oxygen Containing at least one of tin, aluminum, titanium and indium; Semiconductor compounds are provided wherein the atomic ratio of gallium atoms to total cation atoms is in the range of 10% to 40%.
  • the present invention can provide a semiconductor compound capable of significantly suppressing characteristic fluctuation under a light irradiation environment.
  • the present invention can provide a semiconductor element and a laminate having a layer of such a semiconductor compound.
  • the present invention can provide a target for film formation made of such a semiconductor compound.
  • FIG. 1 schematically shows a cross section of a thin film transistor according to an embodiment of the present invention.
  • FIG. 7 schematically illustrates a cross section of another thin film transistor according to an embodiment of the present invention.
  • FIG. 5 schematically shows a process of manufacturing a thin film transistor according to an embodiment of the present invention.
  • FIG. 5 schematically shows a process of manufacturing a thin film transistor according to an embodiment of the present invention.
  • FIG. 5 schematically shows a process of manufacturing a thin film transistor according to an embodiment of the present invention.
  • FIG. 5 schematically shows a process of manufacturing a thin film transistor according to an embodiment of the present invention.
  • FIG. 5 schematically shows a process of manufacturing a thin film transistor according to an embodiment of the present invention.
  • FIG. 5 schematically shows a process of manufacturing a thin film transistor according to an embodiment of the present invention.
  • FIG. 5 schematically shows a process of manufacturing a thin film transistor according to an embodiment of the present invention.
  • FIG. 2 schematically shows a cross section of a solar cell according to an embodiment of the present invention.
  • FIG. 1 schematically illustrates a cross section of an organic light emitting diode according to an embodiment of the present invention. It is the chart which showed the X-ray-diffraction measurement result obtained in the 1st glass substrate sample. It is sectional drawing which showed the structure of the 1st TFT sample roughly. It is the figure which showed the characteristic evaluation result under irradiation by the white LED light source obtained in the 1st TFT sample. It is the figure which showed the characteristic evaluation result under irradiation by the white LED light source obtained in the TFT sample of the conventional structure.
  • FIG. 16 is a graph showing the results of FTIR of the two types of films produced in Example 8.
  • FIG. It is the figure which showed the characteristic evaluation result under irradiation by the white LED light source obtained in the 8-1st TFT sample.
  • FIG. 16 is a graph showing the light absorption spectra of the films produced in Example 9.
  • FIG. It is the figure which showed the characteristic evaluation result under the illumination by the white LED light source obtained in the 9-1st TFT sample.
  • An oxide-based semiconductor compound containing metal cation and oxygen The hydrogen negative ion H ⁇ bonded to the metal cation is replaced by a fluorine ion F ⁇ .
  • Fluoride ion F conjugated with one to three metal cation - with a semiconductor compound oxide system is provided.
  • the semiconductor compound is With gallium, zinc and oxygen Containing at least one of tin, aluminum, titanium and indium; Furthermore, an oxide-based semiconductor compound containing fluorine is provided.
  • the characteristic change due to the presence or absence of light irradiation can be significantly suppressed.
  • the leak current under the light irradiation environment can be significantly suppressed.
  • the phenomenon in which the threshold voltage is negatively shifted under NBIS is widely observed in both crystalline and amorphous in conventional oxide semiconductors.
  • Examples include crystalline ZnO, amorphous In-Zn-O, Zn-Sn-O, In-Ga-Zn-O, In-Sn-Zn-O, and Hf-In-Zn-O.
  • the mechanism of instability in NBIS in these oxide semiconductors is as follows: (I) Formation of a subgap state near the valence band in the band gap. (Ii) The subgap state is excited by light irradiation, and the generated electrons remain in the conduction band, and the holes remain in the subgap state. (Iii) The generated holes move toward the interface between the gate insulating film and the oxide semiconductor under a negative gate voltage, and the threshold voltage is negatively shifted.
  • the present inventors have reported that the above-mentioned subgap state is a level formed by hydrogen negative ion H ⁇ bonded to a metal cation in an oxide semiconductor (for details, see J. Bang). , S. Matsuishi, H. Hosono etc., Appl. Phys. Lett., Vol. 110, 232105 (2017)). Assuming that the upper end of the valence band is 0 eV, the level due to the bond of the metal cation and the hydrogen negative ion H ⁇ has a maximum density of states at an energy of 0.4 eV and is formed in the band gap. In the case of amorphous IGZO, the number (coordination number) of metal ions bound to this hydrogen negative ion is 1 to 3.
  • Negative hydrogen ions as a method of removing is conceivable to remove moisture and hydrogen gas contained in the vacuum chamber, these gases tend to remain in a vacuum, practical remove It is very difficult.
  • concentration of H ⁇ when the concentration of H ⁇ is reduced, oxygen defects are newly generated in the oxide semiconductor, and a new subgap state having an energy of 1.1 eV is generated. The oxygen defects react with moisture in processes such as post-annealing, for example, and form bonds between metal cations and hydrogen negative ions again to cause instability under NBIS.
  • the concentration of H ⁇ is reduced, a metal-metal bond is newly generated in the oxide semiconductor, and a new defect level is formed in the band gap.
  • an oxide semiconductor in which hydrogen negative ions are substituted with fluorine ions F ⁇ is provided.
  • an oxide semiconductor having a bond of metal cation M and F ⁇ is provided.
  • the number (coordination number) of the metal cation M bound to the hydrogen negative ion is 1 to 3.
  • the present invention provides an oxide (acid fluoride) semiconductor compound having a fluorine ion concentration of 1 ⁇ 10 17 cm ⁇ 3 or more and a hydrogen negative ion concentration of 5 ⁇ 10 19 cm ⁇ 3 or less.
  • the metal constituting the above bond is preferably gallium, zinc, tin or indium.
  • the level due to the bond of the metal cation and the fluorine ion F ⁇ has negative energy when the upper end of the valence band is 0 eV, so it is not formed in the band gap and does not generate a subgap state.
  • the bond of metal cation M and F ⁇ is more thermally stable than the bond of metal cation and hydrogen negative ion H ⁇ , it is possible to form a film during heat treatment, plasma treatment, or electrode formation, etc. In the process of manufacturing a TFT, oxygen defects and metal-metal bonding are less likely to occur.
  • a method of introducing fluorine into the semiconductor compound the following may be mentioned: (I) A method of mixing a fluorine compound with a sputter target. (Ii) A method of introducing a fluorine gas into a film forming gas. (Iii) A method of introducing fluorine into the gate insulating film in advance and thermally diffusing it into the semiconductor compound by reheating after the TFT is manufactured. (Iv) Method by ion implantation.
  • the methods (i) and (ii) because a semiconductor compound having high homogeneity in the depth direction and in the in-plane direction can be obtained quickly.
  • a fluorine compound or fluorine gas is activated during film formation, and a semiconductor compound having a fluorine ion bonded to the above-mentioned metal cation can be obtained. Further, the concentration of water and hydrogen in the deposition atmosphere can be reduced, which is preferable.
  • the above-mentioned fluorine compound CaF 2 , MgF 2 , GaF 3 , ZnF 2, SnF 4 , InF 3 and LaF 3 can be used.
  • CaF 2 or MgF 2 because the fluorine compound is not easily decomposed during target preparation, the sintering density is improved, and the fluorine content is easily controlled. Furthermore, when LaF 3 is used, the fluorine compound is less likely to be decomposed during target production, and the sintering density is improved. Moreover, it becomes easy to control the fluorine content.
  • the reason why the characteristic change under the light irradiation environment is suppressed is as follows: 1. Reduction of hydrogen negative ions by bond formation between metal cations and fluorine ions. 2. Suppression of subgap state by reducing hydrogen negative ions. 3. Suppression of the formation of oxygen defects or metal-metal bonds due to the thermal stability of the bond between the metal cation and the fluoride ion.
  • composition of a semiconductor compound according to one embodiment of the present invention (Composition of a semiconductor compound according to one embodiment of the present invention) Next, an example of the composition of the semiconductor compound according to an embodiment of the present invention will be described.
  • a semiconductor compound according to an embodiment of the present invention (hereinafter simply referred to as “first compound”) is (I) gallium (Ga), zinc (Zn), and oxygen (O), (Ii) at least one of tin (Sn), aluminum (Al), titanium (Ti), and indium (In); (Iii) fluorine (F), It is composed of an oxide compound containing
  • the element contained in the above (i) is particularly referred to as an “essential element”, and the element contained in the (ii) is particularly referred to as a “selective element”.
  • oxide type is used because the first compound in the present application is mainly oxide but further contains fluorine. That is, the "oxide type” means a compound in which most of anions are composed of oxygen, but a small amount of anions other than oxygen is contained.
  • gallium is preferably contained in the range of 10 atomic% to 40 atomic% with respect to the total cationic species. It is more preferable that gallium be contained in the range of 10 atomic% to 35 atomic% with respect to the total cationic species. More preferably, gallium is in the range of 13 atomic percent to 27 atomic percent with respect to the total cationic species.
  • zinc is preferably contained in the range of 20 atomic% to 62 atomic% with respect to all cationic species.
  • Zinc is more preferably contained in the range of 49 atomic% to 62 atomic% with respect to the total cationic species.
  • Zinc is more preferably in the range of 54 atomic% to 60 atomic% with respect to the total cationic species.
  • fluorine is preferably contained in the range of 0.001 mol% to 2 mol%.
  • the first compound preferably contains tin or indium as the “selectivity element”.
  • tin is preferably contained in the range of 10 atomic% to 35 atomic% with respect to all cationic species. More preferably, tin is contained in the range of 15 atomic% to 29 atomic% with respect to the total cationic species.
  • indium is preferably contained in the range of 10 atomic% to 40 atomic% with respect to all cation species.
  • the first compound is preferably substantially composed of the elements (i) to (iii).
  • the first compound may include unavoidable materials (metals, semiconductors, and / or compounds) not shown in the above (i) to (iii). Most of such unavoidable materials are considered to be incorporated during the manufacturing process of the first compound. “Consisting essentially of” means that such unavoidable materials may be included.
  • the first compound, a negative hydrogen ion - preferably does not contain as much as possible (H). Negative hydrogen ions contained in the first compound (H -) is because may affect sub-gap state of the first compounds (for details, J.Bang, S.Matsuishi, H.Hosono etc. Appl. Phys. Lett., Vol. 110, 232105 (2017)).
  • the concentration of negative hydrogen ions (H ⁇ ) is preferably 5 ⁇ 10 19 cm ⁇ 3 or less.
  • the negative hydrogen ions (H -) concentration can be measured by infrared spectroscopy.
  • the OH concentration is preferably 1 ⁇ 10 21 cm ⁇ 3 or less.
  • OH - ions are not involved in the direct formation of the sub-gap states, the OH concentration is 1 ⁇ 10 21 cm -3, greater than the density of the film is lowered, the semiconductor characteristics may be lowered.
  • the OH concentration is more preferably 1 ⁇ 10 20 cm ⁇ 3 or less.
  • the first compound may be in an amorphous state or in an amorphous state.
  • amorphous means a substance which does not produce sharp peaks in X-ray diffraction measurement. Specifically, it means a substance having a crystallite diameter (Sheller diameter) of 6.0 nm or less, which is determined by the Scherrer formula represented by the following formula (1).
  • the Scherrer diameter L is assumed to have a Scherrer constant K, an X-ray wavelength ⁇ , a half width ⁇ , and a peak position ⁇ .
  • K K ⁇ / ( ⁇ cos ⁇ ) (1)
  • the Scherrer constant K is 0.9.
  • amorphous state is dominant means that amorphous is present in a volume ratio of more than 50%.
  • the first compound when the amorphous state or the amorphous state is dominant, the influence of defect levels at grain boundaries is small, and the variation in electrical characteristics is reduced.
  • the first compound may be microcrystalline or may be in the form of a mixture of amorphous and microcrystalline.
  • a microcrystalline is a crystal having a Scherrer diameter of more than 6.0 nm and less than 100 nm. If the first compound is microcrystalline, it is preferable because the conductivity is improved. If the first compound is in a form in which amorphous and microcrystals are mixed, it is preferable because both the smoothness and the conductivity are improved.
  • composition of a semiconductor compound according to another embodiment of the present invention is a semiconductor compound, which comprises gallium, zinc and oxygen and at least one of tin, aluminum, titanium and indium, and the atomic ratio of gallium atoms to all cation atoms is 10%.
  • a semiconducting compound which is in the range of ⁇ 40%.
  • gallium be contained in the range of 10 atomic% to 35 atomic% with respect to the total cationic species. More preferably, gallium is in the range of 13 atomic percent to 27 atomic percent with respect to the total cationic species.
  • zinc is preferably contained in the range of 20 atomic% to 62 atomic% with respect to all the cationic species.
  • Zinc is more preferably contained in the range of 49 atomic% to 62 atomic% with respect to the total cationic species.
  • Zinc is more preferably in the range of 54 atomic% to 60 atomic% with respect to the total cationic species.
  • the above semiconductor compound preferably contains tin or indium, and when “tinting element” is tin, tin is contained in a range of 10 atomic% to 35 atomic% with respect to all cationic species. Is preferred. More preferably, tin is contained in the range of 15 atomic% to 29 atomic% with respect to the total cationic species.
  • indium when indium is included as the “selectivity element”, it is preferable that indium be contained in a range of 10 atomic% to 40 atomic% with respect to all cation species.
  • the first compound having the characteristics as described above can be applied to various semiconductor elements such as thin film transistors (TFTs), solar cells, and organic light emitting diodes (OLEDs), for example.
  • TFTs thin film transistors
  • OLEDs organic light emitting diodes
  • FIG. 1 schematically shows a cross section of a thin film transistor (hereinafter, referred to as “first semiconductor device”) according to an embodiment of the present invention.
  • the first semiconductor element 100 includes a barrier film 120, a semiconductor layer 130, a gate insulating film 140, an interlayer insulating film 150, and a first electrode (source or drain) 160 on a substrate 110.
  • Each layer of the second electrode (drain or source) 162, the gate electrode 170, and the passivation film 180 is disposed and configured.
  • the substrate 110 is, for example, an insulating substrate such as a glass substrate, a ceramic substrate, a plastic substrate, or a resin substrate. Also, the substrate 110 may be a transparent substrate.
  • the barrier film 120 is disposed between the substrate 110 and the semiconductor layer 130, and has a role of forming a back channel interface between the substrate 110 and the semiconductor layer 130.
  • the barrier film 120 is made of, for example, silicon oxide, silicon oxynitride, silicon nitride, and alumina.
  • the barrier film 120 is not an essential component, and may be omitted if it is unnecessary.
  • the gate insulating film 140 is made of, for example, an inorganic insulating material such as silicon oxide, silicon oxynitride, silicon nitride, and alumina. The same applies to the interlayer insulating film 150.
  • the first and second electrodes 160, 162, and the gate electrode 170 are composed of metals such as, for example, aluminum, copper and silver, or other conductive materials.
  • the passivation film 180 plays a role of protecting the element, and is made of, for example, silicon oxide, silicon oxynitride, silicon nitride, and alumina.
  • the semiconductor layer 130 is formed of the first compound having the above-described characteristics.
  • IGZO compound In—Ga—Zn—O
  • the IGZO compounds exhibit behavior in which the characteristics change depending on the presence or absence of light irradiation. Therefore, for example, in the conventional TFT containing the IGZO compound as the semiconductor layer, the leakage current is increased under the light irradiation as compared with the case where the light is not irradiated. In addition, such a TFT may not only increase the leak current but also shift the threshold voltage in the negative direction under the negative voltage application light irradiation environment, which may make the off operation impossible.
  • the lower side of the semiconductor layer 130 is such that light is not irradiated to the semiconductor layer 130 when the substrate 110 is transparent in the configuration shown in FIG.
  • the light shielding layer is a pattern layer made of metal or resin, not electrically connected to the electrode of the semiconductor element, and means a layer that shields incident light.
  • the first compound having the above-described characteristics is applied as the semiconductor layer 130.
  • the characteristic change due to the presence or absence of light irradiation can be significantly suppressed.
  • the first semiconductor element 100 is used in a negative voltage application light irradiation environment, fluctuation of characteristics can be significantly suppressed.
  • the first semiconductor device 100 it is not necessary to add a light shielding layer as in the prior art, and the structure of the semiconductor device and the manufacturing process can be simplified. Further, with this, in the first semiconductor element 100, it is possible to significantly increase the degree of freedom of the configuration.
  • the semiconductor layer 130 can be manufactured by pulse laser deposition or sputtering. By using these manufacturing methods, a film with few defects can be obtained, and carriers can be generated even at deep donor levels. On the other hand, in the light irradiation environment or the negative voltage application light irradiation environment, it is possible to suppress the increase of the leak current and the shift of the threshold voltage in the negative direction by suppressing the carrier generation due to the defect level.
  • the semiconductor layer 130 is disposed between the substrate 110 and the gate electrode 170.
  • the thin film transistor 100A includes a barrier film 120A, a gate electrode 170A, a gate insulating film 140A, a semiconductor layer 130A, a first electrode (source or drain) 160A, and a second electrode on a substrate 110A.
  • Each layer of (drain or source) 162A and passivation film 180A is disposed and configured.
  • the light shielding layer is applied to a portion of the semiconductor layer 130A not covered by the first electrode 160A and the second electrode 162A. Can avoid the need to set up.
  • the substrate 110 is prepared.
  • the substrate 110 may be, for example, a transparent insulating substrate such as a glass substrate, a ceramic substrate, a plastic (for example, polycarbonate or polyethylene terephthalate) substrate, or a resin substrate.
  • a transparent insulating substrate such as a glass substrate, a ceramic substrate, a plastic (for example, polycarbonate or polyethylene terephthalate) substrate, or a resin substrate.
  • the substrate 110 is used after being sufficiently cleaned.
  • a barrier film 120 is formed on one surface of the substrate 110, if necessary.
  • the barrier film 120 may be made of silicon oxide, silicon oxynitride, silicon nitride, alumina or the like as described above.
  • a material having an ultraviolet absorbing function such as zinc oxide may be used as the barrier film 120. In this case, the ultraviolet light entering the first semiconductor element 100 can be absorbed.
  • the method of forming the barrier film 120 is not particularly limited.
  • the barrier film 120 may be formed using various film formation techniques such as, for example, a sputtering method, a pulse laser deposition method, an atmospheric pressure CVD method, a low pressure CVD method, and a plasma CVD method.
  • the thickness of the barrier film 120 is, for example, in the range of 10 nm to 500 nm.
  • the barrier film 120 is a layer provided when necessary, and may be omitted.
  • the semiconductor layer 130 is formed on the barrier film 120 (or the substrate 110 when the barrier film 120 does not exist).
  • the semiconductor layer 130 is made of the above-described first compound.
  • the semiconductor layer 130 is formed using, for example, a film formation technique such as sputtering, pulse laser deposition, atmospheric pressure CVD, low pressure CVD, and plasma CVD.
  • the semiconductor layer 130 is formed by sputtering
  • a target formed of the above-described first compound is used as a target.
  • the film formation environment may be a low oxygen partial pressure environment (for example, a reduced pressure environment).
  • the semiconductor layer 130 may be formed by a sputtering method in an atmosphere containing fluorine (for example, an atmosphere containing F 2 gas).
  • an atmosphere containing fluorine for example, an atmosphere containing F 2 gas.
  • a compound containing no fluorine that is, a target containing the aforementioned essential element (i) and the selective element (ii) may be used.
  • the film formation of the semiconductor layer 130 may be performed continuously with the film formation of the barrier film 120 using an apparatus used for the film formation of the barrier film 120.
  • the thickness of the semiconductor layer 130 is preferably in the range of 10 nm to 90 nm. If the thickness is 10 nm or more, a sufficient storage electron layer can be formed. 20 nm or more is more preferable, and, as for the thickness of the semiconductor layer 130, 30 nm or more is more preferable. If the thickness of the semiconductor layer 130 is 90 nm or less, voltage consumption in the thickness direction can be ignored. The thickness of the semiconductor layer 130 is more preferably 80 nm or less, still more preferably 60 nm or less.
  • the semiconductor layer 130 is patterned to form a desired pattern.
  • Examples of a method of pattern processing of the semiconductor layer 130 include a general method such as a mask film formation method and a lift off method.
  • a general method such as a mask film formation method and a lift off method.
  • an island-shaped resist pattern may be disposed on the upper side, and the semiconductor layer 130 may be etched using the resist pattern as a mask.
  • an aqueous solution of hydrochloric acid an aqueous solution of EDTA (ethylenediaminetetraacetic acid), an aqueous solution of TMAH (tetramethylammonium hydride), or the like can be used as an etchant.
  • EDTA ethylenediaminetetraacetic acid
  • TMAH tetramethylammonium hydride
  • the semiconductor layer 130 is preferably annealed after patterning.
  • the annealing atmosphere is selected from air, reduced pressure, inert gases such as oxygen, hydrogen, nitrogen, argon, helium and neon, and water vapor.
  • the annealing temperature is preferably 100 ° C. to 400 ° C. When the annealing temperature is 400 ° C. or less, the field effect mobility of the semiconductor layer 130 becomes uniform. As for the annealing temperature, 350 degrees C or less is more preferable, and 300 degrees C or less is more preferable.
  • FIG. 3 schematically shows the state in which the barrier film 120 and the patterned semiconductor layer 130 are disposed on the substrate 110.
  • the intermediate member as shown in FIG. 3, that is, the laminate having the semiconductor layer 130 on the substrate 110 is used for various devices and elements in various fields other than the first semiconductor element 100. It can be used as an intermediate of
  • Such a stack may or may not have the barrier film 120, and the semiconductor layer 130 may or may not be patterned.
  • the insulating film 138 and the conductive film 168 are sequentially provided on the semiconductor layer 130.
  • the insulating film 138 is formed of a material to be the gate insulating film 140 later.
  • the insulating film 138 may be made of silicon oxide, silicon oxynitride, silicon nitride, alumina, or the like.
  • the insulating film 138 may be formed, for example, by using a film forming technique such as a sputtering method, a pulse laser deposition method, an atmospheric pressure CVD method, a low pressure CVD method, and a plasma CVD method.
  • the thickness of the insulating film 138 is preferably 30 nm to 600 nm. If the thickness of the insulating film 138 is 30 nm or more, between the gate electrode 170 and the semiconductor layer 130, between the gate electrode 170 and the first electrode (source or drain) 160, or between the gate electrode 170 and the second A short circuit with the electrode (drain or source) 162 is suppressed. If the thickness of the insulating film 138 is 600 nm or less, high on current can be obtained. The thickness of the insulating film 138 is more preferably 50 nm or more, and still more preferably 150 nm or more. The thickness of the insulating film 138 is more preferably 500 nm or less, and still more preferably 400 nm or less.
  • the conductive film 168 is formed of a material to be the gate electrode 170 later.
  • the conductive film 168 may be made of chromium (Cr), molybdenum (Mo), aluminum (Al), copper (Cu), silver (Ag), tantalum (Ta), titanium (Ti) or a composite material containing them and / or It may be made of an alloy.
  • the conductive film 168 may be a laminated film.
  • a transparent conductive film may be used as the conductive film 168.
  • a transparent conductive film for example, ITO (In-Sn-O), ZnO, AZO (Al-Zn-O), GZO (Ga-Zn-O), IZO (In-Zn-O), and SnO 2 is mentioned.
  • the conductive film 168 may be formed by a conventional film formation method such as a sputtering method or an evaporation method.
  • the insulating film 138 and the conductive film 168 may be continuously formed by the same film formation apparatus.
  • the thickness of the conductive film 168 is preferably 30 nm to 600 nm. If the thickness of the conductive film 168 is 30 nm or more, low resistance can be obtained, and if the thickness is 600 nm or less, between the conductive film 168 and the first electrode (source or drain) 160 or the conductive film 168 And a short circuit between the second electrode (drain or source) 162 is suppressed.
  • the thickness of the conductive film 168 is more preferably 50 nm or more, and still more preferably 150 nm or more.
  • the thickness of the conductive film 168 is more preferably 500 nm or less, and still more preferably 400 nm or less.
  • the insulating film 138 and the conductive film 168 are patterned to form the gate insulating film 140 and the gate electrode 170, respectively.
  • a method used in a general TFT array process that is, a combination of photolithography process / etching process may be used.
  • a process of lowering the electrical resistance that is, a process of reducing the resistance
  • a process of reducing the resistance is performed on the protruding portion 132 (see FIG. 5) projecting from the gate electrode 170 of the semiconductor layer 130 in top view.
  • Such resistance reduction processing can be performed by, for example, a method of performing hydrogen plasma processing on the protruding portion 132, or a method of performing hydrogen ion implantation on the protruding portion 132, or the like.
  • the process of reducing the resistance of the projecting portion 132 makes it possible to reduce the on-resistance of the TFT.
  • Interlayer insulating film 150 is formed on the laminated film.
  • Interlayer insulating film 150 may be made of silicon oxide, silicon oxynitride, silicon nitride, alumina or the like as described above.
  • the interlayer insulating film 150 is formed by a general film forming technique such as, for example, a sputtering method, a pulse laser deposition method, an atmospheric pressure CVD method, a low pressure CVD method, and a plasma CVD method.
  • the interlayer insulating film 150 is patterned so that a part of the protruding portion 132 of the semiconductor layer 130 is exposed on both sides of the gate electrode 170.
  • a common photolithography process / etching process combination may be used for such interlayer insulating film patterning.
  • the first electrode 160 and the second electrode 162 are installed and patterned.
  • the first and second electrodes 160, 162 are, for example, drain and source electrodes, respectively, or vice versa.
  • the first electrode 160 and the second electrode 162 are placed and patterned so as to be in ohmic contact with at least a part of the projecting portion 132 of the semiconductor layer 130.
  • a combination of general photolithography process / etching process may be used.
  • the first electrode 160 and the second electrode 162 may be chromium, molybdenum, aluminum, copper, silver, tantalum, titanium, or a composite material and / or alloy including them. Further, the first electrode 160 and the second electrode 162 may be a laminated film. Alternatively, as in the case of the gate electrode 170, the first electrode 160 and the second electrode 162 can be transparent conductive films.
  • a passivation film 180 is formed to cover the laminated film.
  • the passivation film 180 may be made of silicon oxide, silicon oxynitride, silicon nitride or the like.
  • the passivation film 180 may be formed by using a film forming technique such as a sputtering method, a pulse laser deposition method, an atmospheric pressure CVD method, a low pressure CVD method, or a plasma CVD method.
  • a film forming technique such as a sputtering method, a pulse laser deposition method, an atmospheric pressure CVD method, a low pressure CVD method, or a plasma CVD method.
  • the thickness of the passivation film 180 is preferably 30 nm to 600 nm. If the thickness of the passivation film 180 is 30 nm or more, the exposed electrode can be covered, and if it is 600 nm or less, deflection of the substrate 110 due to film stress is small.
  • the thickness of the passivation film 180 is more preferably 50 nm or more, and still more preferably 150 nm or more.
  • the thickness of the passivation film 180 is more preferably 500 nm or less, and still more preferably 400 nm or less.
  • the first semiconductor element 100 can be manufactured.
  • the first semiconductor device 100 may be manufactured by other methods.
  • auxiliary capacitance lines, terminals, and / or current compensation circuits, etc. are formed in addition to the above films. is there.
  • FIG. 9 schematically shows a cross section of a solar cell (hereinafter, referred to as “second semiconductor element”) according to an embodiment of the present invention.
  • each layer of the silicon layer 220, the semiconductor layer 230, and the electrode layer 240 is arranged on the support body 210 as the second semiconductor element 200.
  • the support 210 has a role of supporting each layer on the top.
  • the support 210 may be made of, for example, a transparent insulating substrate such as a glass substrate, a ceramic substrate, a plastic (for example, polycarbonate or polyethylene terephthalate) substrate, or a resin substrate.
  • the electrode layer 240 is made of a conductive material such as metal.
  • the method of manufacturing the second semiconductor element 200 can be easily grasped by referring to the method of manufacturing the first semiconductor element 100 described above. Therefore, the description of the method of manufacturing the second semiconductor element 200 is omitted here.
  • the semiconductor layer 230 is formed of the above-described first compound.
  • the second semiconductor element 200 it is possible to obtain the above-described effects, that is, the effect that the characteristic change due to the presence or absence of light irradiation can be significantly suppressed. For example, even when the second semiconductor element 200 is used in a negative voltage application light irradiation environment, the characteristic variation can be significantly suppressed.
  • FIG. 10 schematically shows a cross section of an OLED (hereinafter, referred to as “third semiconductor device”) according to an embodiment of the present invention.
  • each layer of a first electrode (cathode) 320, a semiconductor layer 330, an organic layer 340, and a second electrode (anode) 350 is formed on a substrate 310. They are arranged and configured in this order.
  • the substrate 310 has a role of supporting each layer on the top.
  • the substrate 310 may be made of, for example, a transparent insulating substrate such as a glass substrate, a ceramic substrate, a plastic (for example, polycarbonate or polyethylene terephthalate) substrate, or a resin substrate.
  • the semiconductor layer 330 has a function as an electron injection layer or an electron transport layer.
  • the organic layer 340 may include an electron injection layer, an electron transport layer, an organic light emitting layer, a hole transport layer, a hole injection layer, and the like in addition to the organic light emitting layer. However, each layer other than the organic light emitting layer may be omitted if unnecessary.
  • the side of the substrate 310 is a light extraction surface. Therefore, the substrate 310 is a transparent substrate, the first electrode 320 is a transparent electrode, and the semiconductor layer 330 is a transparent layer.
  • the method of manufacturing such a third semiconductor device 300 can be easily grasped by referring to the method of manufacturing the first semiconductor device 100 described above. Therefore, the description of the method of manufacturing the third semiconductor element 300 is omitted here.
  • the semiconductor layer 330 is formed of the above-described first compound.
  • the third semiconductor element 300 it is possible to obtain the above-described effects, that is, the effect that the characteristic change due to the presence or absence of light irradiation can be significantly suppressed. For example, even when the third semiconductor element 300 is used in a negative voltage application light irradiation environment, fluctuation of characteristics can be significantly suppressed.
  • the semiconductor compound according to one embodiment of the present invention can also be applied to a target for film formation.
  • the oxide-based semiconductor compound is With gallium, zinc and oxygen At least one of tin, aluminum, titanium and indium; With fluorine
  • the target is provided, including
  • the content of gallium contained in the target is preferably in the range of 10 at% to 40 at% with respect to all cationic species.
  • Gallium is more preferably in the range of 10 atomic% to 35 atomic% with respect to all cationic species. More preferably, gallium is in the range of 13 atomic percent to 27 atomic percent with respect to the total cationic species.
  • zinc contained in the target is preferably in the range of 20 atomic% to 62 atomic% with respect to all cationic species.
  • Zinc is more preferably in the range of 49 atomic% to 62 atomic% with respect to all cationic species.
  • Zinc is more preferably in the range of 54 atomic% to 60 atomic% with respect to the total cationic species.
  • the fluorine contained in the target is preferably in the range of 0.001 mol% to 2 mol%.
  • a target contains tin or indium as a “selective element.”
  • tin is preferably contained in the range of 10 atomic% to 35 atomic% with respect to all cationic species. More preferably, tin is contained in the range of 15 atomic% to 29 atomic% with respect to the total cationic species.
  • indium is preferably contained in the range of 10 atomic% to 40 atomic% with respect to all cation species.
  • the target may include unavoidable materials (metals, semiconductors, and / or compounds) as described above.
  • the application form of the first compound has been described by taking a TFT, a solar cell, an OLED, and a target for film formation as an example.
  • the first compound can be applied to other devices or elements.
  • a bio-FET (field effect transistor) sensor etc. are mentioned, for example.
  • Example 1 Evaluation of semiconductor compound film
  • An oxide-based semiconductor compound containing Ga, Zn, Sn, and F was deposited by the following method, and the characteristics were evaluated.
  • CaF 2 powder calcium fluoride
  • first sintered body a sintered body having a diameter of 50.8 mm and a height of 5 mm
  • a thin film was formed on a substrate by a sputtering method using the first sintered body as a target.
  • a quartz glass substrate was used as the substrate.
  • the deposition conditions are as follows: A film forming atmosphere gas mixture of Ar and O 2, the O 2 concentration of 0.35% Pressure of deposition gas: 1 Pa Applied power: RF200W Distance between substrate and target: 10 cm.
  • first glass substrate sample an oxide-based film containing Ga, Zn, Sn, and F with a thickness of about 168 nm was formed on the substrate.
  • first glass substrate sample the obtained laminate is referred to as “first glass substrate sample”.
  • first film the film obtained by the above film forming method is referred to as a "first film”.
  • the evaluation of crystallinity was performed by X-ray diffraction measurement of the first glass substrate sample.
  • a Bruker D2 Phaser was used as a measuring device.
  • FIG. 11 the X-ray-diffraction measurement result obtained in the 1st glass substrate sample is shown. From this result, it is understood that only the broad halo pattern is recognized in the first glass substrate sample. From the above, it was confirmed that the first film was amorphous.
  • first TFT sample a TFT element (hereinafter, referred to as “first TFT sample”) was manufactured by the following method.
  • FIG. 12 schematically shows the cross-sectional configuration of the first TFT sample.
  • the first TFT sample 400 has a silicon substrate 410, a thermal oxide film 420, a semiconductor layer 430, and a drain electrode 440 and a source electrode 450.
  • a silicon substrate 410 13 mm ⁇ 13 mm with a thermal oxide film 420 was prepared.
  • the silicon substrate 410 is n-type and has a specific resistance of 0.001 ⁇ cm.
  • the thermal oxide film 420 was formed by oxidizing the silicon substrate 410.
  • the thickness of the thermal oxide film 420 is 150 nm.
  • the silicon substrate 410 was used as a gate electrode of the first TFT sample 400, and the thermal oxide film 420 was used as a gate insulating film of the first TFT sample 400.
  • a photoresist was placed on the thermal oxide film 420. Also, this photoresist was patterned by a general photolithography method. The photoresist pattern was shaped to have a rectangular missing area of 900 ⁇ m long ⁇ 300 ⁇ m wide (length in the X direction in FIG. 12) in the central portion.
  • a semiconductor layer was formed on the thermal oxide film 420 by a sputtering method using the photoresist as a mask.
  • the semiconductor layer was formed under the same conditions as the above-described film formation conditions for the first film. However, the thickness of the semiconductor layer was 50 nm.
  • the silicon substrate 410 was immersed in acetone and ultrasonic cleaning was performed for 5 minutes. Furthermore, ultrasonic cleaning was performed for 5 minutes in ethanol. Thus, the photoresist and the semiconductor layer formed over the photoresist were removed. As a result, an island-shaped semiconductor layer 430 was formed in the central portion of the thermal oxide film 420.
  • the silicon substrate 410 was annealed at 400 ° C. for one hour in the air.
  • the drain electrode 440 and the source electrode 450 in the form as shown in FIG. 12 were formed.
  • the electrodes 440 and 450 were formed by a general sputtering method using metal aluminum and using the photoresist pattern as described above as a mask.
  • the dimensions of the drain electrode 440 and the source electrode 450 are set to 300 ⁇ m long ⁇ 200 ⁇ m wide (length in the X direction in FIG. 12) ⁇ 50 nm thick (maximum portion).
  • the distance Lt (see FIG. 12) between the drain electrode 440 and the source electrode 450 was 50 ⁇ m.
  • the end face of the silicon substrate 410 is polished to expose the conductive surface, and the exposed surface is used as a conductive part.
  • the first TFT sample 400 was manufactured by the above steps. From the above description, it is clear that the semiconductor layer 430 of the first TFT sample 400 corresponds to the above-mentioned “first film”.
  • the first TFT sample 400 is irradiated with light from the side opposite to the silicon substrate 410, and a negative voltage is further applied to the gate electrode (silicon substrate 410). Changes in the characteristics that occur in
  • the semiconductor parameter analyzer (4155C: made by Agilent) was used for the measurement of characteristic change.
  • a white LED light source was used as a light source.
  • the illumination of the white LED light source was 11000 Lux.
  • the measurement was performed after setting the gate electrode to -10 V and the drain electrode 440 and the source electrode 450 to 0 V under light irradiation of the light source and holding for a certain time.
  • FIG. 13 shows the evaluation results obtained for the first TFT sample 400.
  • FIG. 14 shows, for reference, evaluation results of a conventional TFT sample manufactured in the same manner as the first TFT sample 400.
  • an IGZO compound was used as the semiconductor layer.
  • the “initial” line is the measurement result in the dark state, that is, in the state without light irradiation.
  • ⁇ V th V th ( ) between the threshold voltage V th (1) when held for 1 second in a negative voltage application light irradiation environment and the threshold voltage V th (2) when held for 3600 seconds. 2) -V th (1) ) was -10.4V.
  • ⁇ V th is referred to as “threshold voltage difference”.
  • I d is a drain current
  • ⁇ is a field effect mobility
  • C ox is a capacitance per unit area formed by the gate electrode and the semiconductor layer 430
  • V gs is between the gate electrode and the source electrode 450 Represents a voltage.
  • ⁇ can be expressed by W / Lt.
  • the threshold voltage difference ⁇ V th was ⁇ 0.75 V.
  • the field effect mobility of the first film calculated from the saturation region characteristic of the first TFT sample in the dark state was 18.8 cm 2 V ⁇ 1 s ⁇ 1 .
  • Example 2 Evaluation of semiconductor compound film
  • the target for sputtering film formation was produced as follows.
  • a thin film was formed on a substrate by sputtering.
  • a quartz glass substrate was used as the substrate.
  • second glass substrate sample a glass substrate having a semiconductor compound film (hereinafter, referred to as “second glass substrate sample”) was produced by the same method as in Example 1.
  • the second film As a result of performing X-ray diffraction measurement of a film (hereinafter, referred to as "second film") using the second glass substrate sample, the second film was amorphous.
  • TFT sample a TFT element (hereinafter, referred to as “second TFT sample”) was manufactured by the same method as the first TFT sample in Example 1 described above.
  • the semiconductor layer is a second film.
  • the threshold voltage difference ⁇ V th was ⁇ 0.75 V.
  • the field effect mobility of the second film calculated from the saturation region characteristic of the second TFT sample in the dark state was 14.0 cm 2 V ⁇ 1 s ⁇ 1 .
  • Example 3 Evaluation of semiconductor compound film
  • the target for sputtering film formation was produced as follows.
  • third glass substrate sample a glass substrate having a semiconductor compound film (hereinafter, referred to as “third glass substrate sample”) was produced by the same method as in Example 1.
  • the third film As a result of performing X-ray diffraction measurement of a film (hereinafter, referred to as “third film”) using the third glass substrate sample, the third film was amorphous.
  • TFT sample a TFT element (hereinafter, referred to as “third TFT sample”) was manufactured by the same method as the first TFT sample in Example 1 described above.
  • the semiconductor layer is a third film.
  • the threshold voltage difference ⁇ V th was ⁇ 0.53 V.
  • the field-effect mobility of the third film calculated from the saturation region characteristic of the third TFT sample in the dark state was 11.8 cm 2 V ⁇ 1 s ⁇ 1 .
  • Example 4 Evaluation of semiconductor compound film
  • the target for sputtering film formation was produced as follows.
  • a thin film was formed on a substrate by sputtering.
  • a quartz glass substrate was used as the substrate.
  • fourth glass substrate sample a glass substrate having a semiconductor compound film (hereinafter, referred to as “fourth glass substrate sample”) was produced by the same method as in Example 1.
  • the fourth film As a result of performing X-ray diffraction measurement of a film (hereinafter, referred to as “fourth film”) using the fourth glass substrate sample, the fourth film was amorphous.
  • a TFT element (hereinafter, referred to as “fourth TFT sample”) was manufactured by the same method as the first TFT sample in Example 1 described above.
  • the semiconductor layer is the fourth film.
  • the threshold voltage difference ⁇ V th was obtained by the above-mentioned method, the threshold voltage difference ⁇ V th was ⁇ 0.37 V.
  • the field effect mobility of the fourth film calculated from the saturation region characteristic of the fourth TFT sample in the dark state was 9.7 cm 2 V ⁇ 1 s ⁇ 1 .
  • Example 5 Evaluation of semiconductor compound film
  • the target for sputtering film formation was produced as follows.
  • MgF 2 magnesium fluoride
  • a thin film was formed on a substrate by sputtering using the fifth sintered body as a target.
  • a quartz glass substrate was used as the substrate.
  • glass substrate sample a glass substrate having a semiconductor compound film (hereinafter, referred to as “fifth glass substrate sample”) was produced by the same method as in Example 1.
  • the fifth film was amorphous.
  • a TFT element (hereinafter, referred to as a “fifth TFT sample”) was manufactured by the same method as the first TFT sample in Example 1 described above. However, here, the semiconductor layer is the fifth film.
  • the threshold voltage difference ⁇ V th was ⁇ 1.21 V.
  • the field-effect mobility of the fifth film calculated from the saturation region characteristic of the fifth TFT sample in the dark state was 18.5 cm 2 V ⁇ 1 s ⁇ 1 .
  • Example 6 Evaluation of semiconductor compound film
  • the target for sputtering film formation was produced as follows.
  • MgF 2 magnesium fluoride
  • a thin film was formed on the substrate by sputtering using the sixth sintered body as a target.
  • a quartz glass substrate was used as the substrate.
  • a glass substrate having a semiconductor compound film (hereinafter, referred to as “sixth glass substrate sample”) was produced by the same method as in Example 1.
  • the sixth film As a result of performing X-ray diffraction measurement of a film (hereinafter, referred to as “sixth film”) using the sixth glass substrate sample, the sixth film was amorphous.
  • a TFT element (hereinafter, referred to as a “sixth TFT sample”) was manufactured by the same method as the first TFT sample in Example 1 described above.
  • the semiconductor layer is a sixth film.
  • the threshold voltage difference ⁇ V th was ⁇ 0.32 V.
  • the field-effect mobility of the sixth film calculated from the saturation region characteristic of the sixth TFT sample in the dark state was 11.1 cm 2 V ⁇ 1 s ⁇ 1 .
  • FIG. 15 collectively shows the threshold voltage difference ⁇ V th obtained for each TFT sample.
  • the horizontal axis represents the amount (atomic%) of Ga contained in the semiconductor layer of the TFT sample, and the vertical axis is the threshold voltage difference ⁇ V th .
  • the absolute value of the threshold voltage difference ⁇ V th obtained in the first to sixth TFT samples is less than 1.5 V at maximum, and the absolute value of the threshold voltage difference ⁇ V th in the conventional TFT sample (10 It can be seen that it is significantly smaller than that of 4V).
  • the characteristic variation is significantly suppressed even under the negative voltage application light irradiation environment. Furthermore, it was confirmed that the first to sixth TFT samples exhibit high field effect mobility even in the state in which the characteristic variation is significantly suppressed.
  • Example 7 Preparation of semiconductor compound film
  • a green compact was formed from the obtained mixed powder. Furthermore, the green compact was fired to obtain a sintered body (hereinafter, referred to as “seventh sintered body”).
  • a film was formed on the substrate by a pulse laser deposition (PLD) method using the seventh sintered body as a target.
  • PLD pulse laser deposition
  • the power of the KrF laser was 95 mJ, and the distance between the substrate and the target was about 30 mm.
  • the back pressure of the vacuum chamber was 6.0 ⁇ 10 ⁇ 5 Pa.
  • the vacuum chamber was provided with three gas supply lines, and the reaction gas was supplied to the vacuum chamber from each gas supply line.
  • Oxygen gas is supplied to the first gas supply line
  • argon gas is supplied to the second gas supply line
  • a mixed gas of argon and fluorine gas (Ar / F) is supplied to the third gas supply line. 2 ) gas was supplied.
  • the pressure in the vacuum chamber was 5 Pa.
  • the concentration of oxygen gas was 97%, and the concentration of fluorine gas was 40 ppm.
  • the substrate was heat-treated in oxygen gas.
  • the heat treatment temperature was 300 ° C., and the heat treatment time was 1 hour.
  • first fluorine-free film a film was produced by the same method without introducing F 2 gas into the vacuum chamber at the time of film formation (that is, the concentration of fluorine gas is substantially zero).
  • the obtained film is referred to as "first fluorine-free film”.
  • the C F / (C O + C F ) value was 8.9%.
  • C F represents the concentration of fluorine (cm -3) contained in the membrane
  • C O represents the concentration of oxygen contained in the film (cm -3).
  • H - concentration was 1.1 ⁇ 10 19 cm -3.
  • H 2 - concentration was 6.9 ⁇ 10 19 cm ⁇ 3 .
  • FIG. 16 shows the results of FTIR measurement obtained for both films.
  • the OH concentration was 6.0 ⁇ 10 20 cm ⁇ 3 .
  • the OH concentration was 8.6 ⁇ 10 20 cm ⁇ 3 .
  • FIG. 17 shows the results of FTIR measurement.
  • the density of each film was 6.0 gcm ⁇ 3 or more.
  • Light absorption characteristics The light absorption characteristics of the obtained film were evaluated.
  • FIG. 18 collectively shows the light absorption characteristics of the seventh film and the first non-fluorine-containing film.
  • the optical band gap of the first fluorine-free film was estimated to be 3.1 eV.
  • the optical band gap of the seventh film was 3.3 eV, which was significantly increased as compared to the first fluorine-free film.
  • TFT sample (Preparation and evaluation of TFT sample) Next, a TFT element (hereinafter, referred to as a “seventh TFT sample”) was manufactured by the same method as the first TFT sample in Example 1 described above.
  • the semiconductor layer is the seventh film.
  • the thickness of the semiconductor layer was 40 nm, and the source / drain electrode was Ti.
  • the annealing conditions for the silicon substrate were 300 ° C. and one hour.
  • FIG. 19 shows the evaluation results obtained for the seventh TFT sample.
  • a TFT sample was produced by the same method, using the semiconductor layer as the first fluorine-free film described above.
  • this TFT sample is referred to as “a TFT sample according to a comparative example”.
  • the characteristics evaluation under the negative voltage application light irradiation environment was performed using the TFT sample concerning this comparative example.
  • FIG. 20 shows the evaluation results obtained for the TFT sample according to the comparative example.
  • the field-effect mobility of the seventh film calculated from the saturation region characteristic of the seventh TFT sample in the dark state was 0.6 cm 2 V ⁇ 1 s ⁇ 1 .
  • Example 8 (Preparation of semiconductor compound film) A semiconductor compound film was produced in the same manner as in Example 1.
  • the target for sputtering film-forming was produced as follows.
  • a green compact was formed from the obtained mixed powder. Furthermore, this green compact was fired to obtain a sintered body having a diameter of 50.8 mm and a height of 5 mm (hereinafter, referred to as “eighth sintered body”).
  • the 8-2 sintered body a sintered body (hereinafter referred to as “the 8-2 sintered body”) was obtained from the mixed powder by the same method. However, if the first 8-2 sintered bodies, calcium fluoride in the mixed powder is in the charge composition was added C F / (C O + C F) value that is 1.5%.
  • a film was formed on a substrate by sputtering using these sintered bodies as a target.
  • a glass substrate was used as the substrate.
  • MiniLab 060A manufactured by Moore Field
  • film formation was performed with the substrate rotated at 23 rpm.
  • the power supply was RF 150 W
  • the back pressure of the vacuum chamber was 2 ⁇ 10 ⁇ 5 Pa.
  • the pressure in the vacuum chamber was 0.5 Pa.
  • the oxygen concentration was adjusted to 3% using an Ar / O 2 mixed gas.
  • the film obtained by using the eighth sintered body as a target is referred to as the “eighth film”, and the film obtained by using the eighth sintered body as a target is “the eighth film”. ".
  • the hydrogen negative ion H 2 - concentration in both films was evaluated by FTIR measurement.
  • the hydrogen negative ion H ⁇ concentration was estimated to be 5 ⁇ 10 19 cm ⁇ 3 or less in any of the films.
  • the OH concentration in both films was evaluated by FTIR measurement. As a result, the OH concentration was estimated to be 1 ⁇ 10 21 cm ⁇ 3 or less in any of the films.
  • FIG. 21 shows the results of FTIR measurement obtained for both films.
  • TFT element was produced by the same method as the first TFT sample in Example 1 described above.
  • the semiconductor layers are referred to as “eighth-1 film” and “eighth-2 film”.
  • a TFT element having an eighth film as a semiconductor layer is referred to as a “eighth TFT sample”, and a TFT element having an eighth film as a semiconductor layer is referred to It is called "TFT sample”.
  • the oxygen concentration at the time of film formation of the semiconductor layer was 3%.
  • FIG. 22 shows the evaluation results obtained for the eighth TFT sample. Also, FIG. 23 shows the evaluation results obtained for the eighth TFT sample.
  • the eighth TFT sample and the eighth TFT sample have characteristics even after holding for 3600 seconds in a negative voltage application light irradiation environment. It turned out that it does not change much.
  • the threshold voltage difference [Delta] V th in the 8-1 TFT samples became -5.0 V.
  • the threshold voltage difference ⁇ V th in the eighth TFT sample was ⁇ 5.0 V.
  • the field effect mobility of the 8-1th film calculated from the saturation region characteristic of the 8-1th TFT sample in the dark state was 12.2 cm 2 V ⁇ 1 s ⁇ 1 .
  • the field effect mobility of the 8-2nd film calculated from the saturation region characteristic of the 8-2nd TFT sample was 11.6 cm 2 V ⁇ 1 s ⁇ 1 .
  • Example 9 Preparation of semiconductor compound film
  • a target of a LaF 3 sintered body (hereinafter referred to as “target B”)
  • a glass substrate having a semiconductor compound film was produced by co-sputtering using
  • MiniLab 060A manufactured by Moore Field
  • film formation was performed with the substrate rotated at 23 rpm.
  • the applied power to the target A was RF 150 W.
  • the applied power to the target B was selected from three types: 0.08 times, 0.25 times, and 0.5 times the applied power to the target A.
  • the back pressure of the vacuum chamber was 2 ⁇ 10 ⁇ 5 Pa.
  • the pressure in the vacuum chamber was 0.5 Pa.
  • the oxygen concentration was adjusted to 3% using an Ar / O 2 mixed gas.
  • a film obtained under the condition that the applied power to the target B is 0.08 times the applied power to the target A is referred to as a “ninth film”.
  • a film obtained under the condition that the applied power to the target B is 0.25 times the applied power to the target A is referred to as “the 9-2nd film”.
  • a film obtained under the condition that the applied power to the target B is 0.5 times the applied power to the target A is referred to as “the 9-3 film”.
  • the F concentration in each film was measured by the EDS method.
  • the C 2 F 2 / (C 2 O 4 + C 2 F 6 ) value in the 9-2th film was 5.7%.
  • the C F / (C O + C F ) value in the ninth film was 9.7%.
  • the optical band gaps in the films 9-1 to 9-3 were found to be 3.2 eV, 3.3 eV and 3.5 eV, respectively.
  • FIG. 24 collectively shows light absorption spectra obtained for each film.
  • the light absorption spectrum of the IGZO compound is also shown for comparison.
  • TFT element was produced by the same method as the first TFT sample in Example 1 described above.
  • the semiconductor layer is the 9-1st film, the 9-2th film, or the 9-3th film.
  • a TFT element having the 9-1th film as a semiconductor layer is referred to as a “9-1th TFT sample”
  • a TFT element having a 9-2th film as a semiconductor layer is referred to as “9-2
  • a TFT element referred to as a TFT sample and having a ninth film as a semiconductor layer is referred to as a ninth TFT sample.
  • the oxygen concentration at the time of film formation of the semiconductor layer was 3%.
  • the characteristics were evaluated in the negative voltage application light irradiation environment in the same manner as in Example 1. Here, however, the voltage applied to the gate electrode is set to -30V.
  • FIG. 25 shows the evaluation results obtained for the 9-1th TFT sample.
  • threshold voltage difference [Delta] V th When the above-mentioned method was determined threshold voltage difference [Delta] V th, the threshold voltage difference [Delta] V th in the 9-1 TFT samples became -3.7V. Further, the threshold voltage difference ⁇ V th in the 9-2nd TFT sample was ⁇ 3.0 V. Furthermore, the threshold voltage difference ⁇ V th in the ninth sample TFT sample was + 0.07V.
  • the field effect mobility of the 9-1th film calculated from the saturation region characteristic of the 9-1th TFT sample in the dark state was 12.2 cm 2 V ⁇ 1 s ⁇ 1 .
  • the field effect mobility of the 9-2nd film calculated from the saturation region characteristic of the 9-2nd TFT sample was 6.2 cm 2 V ⁇ 1 s ⁇ 1 .
  • the field effect mobility of the ninth film was 1.9 cm 2 V ⁇ 1 s ⁇ 1 , which was calculated from the saturation region characteristic of the ninth TFT sample.
  • First Semiconductor Device 100A Another thin film transistor 110, 110A substrate 120, 120A barrier film 130, 130A semiconductor layer 132 protruding portion 138 insulating film 140, 140A gate insulating film 150 interlayer insulating film 160, 160A first electrode 162, 162A second electrode 168 conduction Film 170, 170A gate electrode 180, 180A passivation film 200 second semiconductor element (solar cell) 210 support 220 silicon layer 230 semiconductor layer 240 electrode layer 300 third semiconductor element (OLED) 310 substrate 320 first electrode (cathode) 330 semiconductor layer 340 organic layer 350 second electrode (anode) 400 First TFT sample 410 Silicon substrate 420 Thermal oxide film 430 Semiconductor layer 440 Drain electrode 450 Source electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Structural Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Photovoltaic Devices (AREA)

Abstract

金属カチオンおよび酸素を含む酸化物系の半導体化合物であって、前記金属カチオンと結合していた水素負イオンＨ－がフッ素イオンＦ－で置換されており、１個～３個の金属カチオンと結合しているフッ素イオンＦ－を有する、酸化物系の半導体化合物。

Description

半導体化合物、半導体化合物の層を有する半導体素子、積層体、およびターゲット
　本発明は、半導体化合物、そのような半導体化合物の層を有する半導体素子および積層体、ならびにそのような半導体化合物で構成された成膜用のターゲットに関する。
　従来より、例えば薄膜トランジスタ（ＴＦＴ）などの半導体素子における半導体材料として、シリコンが広く使用されてきた。
　最近では、金属カチオンを含む酸化物半導体の中には、光学バンドギャップが比較的広く、移動度が比較的大きい化合物が存在することが知られるようになり、そのような酸化物半導体を半導体素子に適用する試みがなされている。
　中でも、ＺｎＯおよびＩｎ－Ｇａ－Ｚｎ－Ｏなどの酸化物半導体は、透明である上、アモルファスシリコンや低温ポリシリコンに匹敵する特性を有し、次世代のＴＦＴへの適用が注目されている（例えば特許文献１）。
特許第５５８９０３０号明細書 特開２００７－１１５９０２号公報
　前述のように、酸化物半導体化合物は、シリコンに代わる材料として、半導体素子への適用が期待されている。
　ただし、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物などの酸化物半導体化合物は、光照射環境下において、特性が変動することが知られている。このような特性変動の問題は、酸化物半導体化合物を各種半導体素子に適用する際に問題となる。
　例えば、従来の酸化物半導体化合物を液晶パネルの駆動素子として用いた場合、バックライトからの可視光、および／または紫外線を含んだ外光が、酸化物半導体化合物に照射され得る。また、従来の酸化物半導体化合物をＯＬＥＤ（有機発光ダイオード）パネルの駆動素子として用いた場合、酸化物半導体化合物には、発光により生じた光が照射され得る。このような光照射環境では、例えば、酸化物半導体化合物におけるリーク電流の増大が生じ得る。また、これにより、液晶パネルおよびＯＬＥＤパネルのコントラストの低下などの不具合が生じ得る。
　そこで、このような問題に対処するため、従来の酸化物半導体化合物は、遮光層により遮光されるようにして、半導体素子内に適用される（例えば、特許文献２）。
　光照射環境下での酸化物半導体化合物のそのような特性変動を抑制することができれば、遮光層を設ける必要がなくなり、その結果、半導体素子の構成自由度が飛躍的に高まることが予想される。
　本発明は、このような背景に鑑みなされたものであり、本発明では、前述のような光照射環境下における特性変動を有意に抑制できる半導体化合物を提供することを目的とする。また、本発明では、そのような半導体化合物の層を有する半導体素子および積層体を提供することを目的とする。さらに、本発明では、そのような半導体化合物で構成された成膜用のターゲットを提供することを目的とする。
　本発明では、
　金属カチオンおよび酸素を含む酸化物系の半導体化合物であって、
　前記金属カチオンと結合した水素負イオンＨ－がフッ素イオンＦ－で置換されており、
　１個～３個の金属カチオンと結合したフッ素イオンＦ－を有する、酸化物系の半導体化合物が提供される。
　また、本発明では、
　半導体化合物であって、
　ガリウム、亜鉛、および酸素と、
　スズ、アルミニウム、チタンおよびインジウムの少なくとも一つと
　を含み、
　さらにフッ素を含む、酸化物系の半導体化合物が提供される。
　また、本発明では、
　半導体化合物の層を含む半導体素子であって、
　前記半導体素子は、ＴＦＴ（薄膜トランジスタ）、太陽電池、またはＯＬＥＤ（有機発光ダイオード）のいずれかであり、
　前記層は、前述の特徴を有する半導体化合物で構成される、半導体素子が提供される。
　また、本発明では、
　積層体であって、
　基板と、
　該基板の上部に設置された半導体化合物の層と、
　を有し、
　前記層は、前述の特徴を有する半導体化合物で構成される、積層体が提供される。
　さらに、本発明では、
　成膜用のターゲットであって、
　前述の特徴を有する半導体化合物で構成された、ターゲットが提供される。
　また、本発明では、
　半導体化合物であって、
　ガリウム、亜鉛、および酸素と、
　スズ、アルミニウム、チタンおよびインジウムの少なくとも一つと
　を含み、
　全カチオン原子に対するガリウム原子の原子比は、１０％～４０％の範囲である、半導体化合物が提供される。
　本発明では、光照射環境下における特性変動を有意に抑制できる半導体化合物を提供することができる。また、本発明では、そのような半導体化合物の層を有する半導体素子および積層体を提供することができる。さらに、本発明では、そのような半導体化合物で構成された成膜用のターゲットを提供することができる。
本発明の一実施形態による薄膜トランジスタの断面を模式的に示した図である。 本発明の一実施形態による別の薄膜トランジスタの断面を模式的に示した図である。 本発明の一実施形態による薄膜トランジスタを製造する際の一工程を模式的に示した図である。 本発明の一実施形態による薄膜トランジスタを製造する際の一工程を模式的に示した図である。 本発明の一実施形態による薄膜トランジスタを製造する際の一工程を模式的に示した図である。 本発明の一実施形態による薄膜トランジスタを製造する際の一工程を模式的に示した図である。 本発明の一実施形態による薄膜トランジスタを製造する際の一工程を模式的に示した図である。 本発明の一実施形態による薄膜トランジスタを製造する際の一工程を模式的に示した図である。 本発明の一実施形態による太陽電池の断面を模式的に示した図である。 本発明の一実施形態による有機発光ダイオードの断面を模式的に示した図である。 第１のガラス基板サンプルにおいて得られたＸ線回折測定結果を示したチャートである。 第１のＴＦＴサンプルの構成を概略的に示した断面図である。 第１のＴＦＴサンプルにおいて得られた、白色ＬＥＤ光源による照射下での特性評価結果を示した図である。 従来の構成のＴＦＴサンプルにおいて得られた、白色ＬＥＤ光源による照射下での特性評価結果を示した図である。 各ＴＦＴサンプルにおいて得られた閾値電圧差ΔＶｔｈを、半導体層に含まれるＧａの量（原子％）の関数として示したグラフである。 例７において作製された２種類の膜における水素負イオンＨ－濃度評価（ＦＴＩＲ）の結果を示したグラフである。 例７において作製された２種類の膜におけるＯＨ濃度評価（ＦＴＩＲ）の結果を示したグラフである。 例７において作製された２種類の膜における光吸収特性をまとめて示したグラフである。 第７のＴＦＴサンプルにおいて得られた、白色ＬＥＤ光源による照射下での特性評価結果を示した図である。 比較例に係るＴＦＴサンプにおいて得られた、白色ＬＥＤ光源による照射下での特性評価結果を示した図である。 例８において作製された２種類の膜におけるＦＴＩＲの結果を示したグラフである。 第８－１のＴＦＴサンプルにおいて得られた、白色ＬＥＤ光源による照射下での特性評価結果を示した図である。 第８－２のＴＦＴサンプルにおいて得られた、白色ＬＥＤ光源による照射下での特性評価結果を示した図である。 例９において作製された各膜の光吸収スペクトルをまとめて示したグラフである。 第９－１のＴＦＴサンプルにおいて得られた、白色ＬＥＤ光源による照射下での特性評価結果を示した図である。
　以下、本発明の一実施形態について説明する。
　（本発明の一実施形態による半導体化合物）
　本発明の一実施形態では、
　金属カチオンおよび酸素を含む酸化物系の半導体化合物であって、
　前記金属カチオンと結合した水素負イオンＨ－がフッ素イオンＦ－で置換されており、
　１個～３個の金属カチオンと結合したフッ素イオンＦ－を有する、酸化物系の半導体化合物が提供される。
　また、本発明の一実施形態では
　半導体化合物であって、
　ガリウム、亜鉛、および酸素と、
　スズ、アルミニウム、チタンおよびインジウムの少なくとも一つと
　を含み、
　さらにフッ素を含む、酸化物系の半導体化合物が提供される。
　このような半導体化合物を、例えば、ＴＦＴのような半導体素子に適用した場合、以降に詳しく示すように、光照射の有無による特性変化を有意に抑制することができる。例えば、光照射環境下でのリーク電流を有意に抑制することができる。
　また、本発明の一実施形態による半導体化合物を備える半導体素子に対して、光照射環境下で負の電圧を印加させても（以下、そのような環境を「負電圧印加光照射環境（ｎｅｇａｔｉｖｅ　ｂｉａｓ　ｉｌｌｕｍｉｎａｔｉｏｎ　ｓｔｒｅｓｓ：ＮＢＩＳ）」と称する）、半導体素子の電圧－電流特性に、変動が生じ難くなる。従って、本発明の一実施形態による半導体化合物を半導体素子に適用した場合、従来の遮光層のような追加の層が不要となり、構成の自由度を有意に高めることが可能となる。
　ＮＢＩＳ下で閾値電圧が負にシフトする現象は、従来の酸化物半導体において、結晶および非晶質の何れにも広く観察される。例として、結晶ＺｎＯ、非晶質Ｉｎ－Ｚｎ－Ｏ、Ｚｎ－Ｓｎ－Ｏ、Ｉｎ－Ｇａ－Ｚｎ－Ｏ、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ、Ｈｆ－Ｉｎ－Ｚｎ－Ｏがあげられる。
　これらの酸化物半導体におけるＮＢＩＳにおける不安定性のメカニズムは、以下の通りである：
（ｉ）バンドギャップ内の価電子帯近傍へのサブギャップ状態の形成。
（ｉｉ）光照射によりサブギャップ状態が励起され、生成した電子が伝導帯へ、正孔はサブギャップ状態に残る。
（ｉｉｉ）負のゲート電圧下で、ゲート絶縁膜と酸化物半導体の界面へ向けて、生成した正孔が移動し、閾値電圧を負にシフトさせる。
　本願発明者らは、上記のサブギャップ状態は、酸化物半導体中で、金属カチオンと結合した水素負イオンＨ－により形成された準位であることを報告している（詳細は、Ｊ．Ｂａｎｇ，Ｓ．Ｍａｔｓｕｉｓｈｉ，Ｈ．Ｈｏｓｏｎｏ　ｅｔｃ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，ｖｏｌ．１１０，２３２１０５（２０１７）参照）。この金属カチオンと水素負イオンＨ－の結合による準位は、価電子帯上端を０ｅＶとすると、０．４ｅＶのエネルギーで最大の状態密度を有し、バンドギャップ内に形成される。非晶質ＩＧＺＯの場合、この水素負イオンと結合した金属イオンの数（配位数）は、１～３である。
　また、本願発明者らは、非晶質ＩＧＺＯにおいて、水素の化学状態として、部分的に水素が正に荷電したＯＨ－と、負に荷電した水素負イオンＨ－が存在し、それらの濃度は、それぞれ、およそ１．５×１０２０ｃｍ－３（約０．２原子％）、およそ７．６×１０１９ｃｍ－３（約０．１原子％）であることを報告している。このうち、ＯＨ－は６００℃以上に加熱処理することにより除去することができるものの、このような処理を行っても、ＮＢＩＳ下での不安定性は大きくは改善されない。一方、サブギャップ状態を形成するＨ－は、結晶化が開始する６００℃以上に加熱処理を行っても、３０％程度減少するものの、７０％は残存する。
　水素負イオン（Ｈ－、ハイドライドイオン）を取り除く方法としては、真空チャンバー内に含まれる水分や水素ガスを取り除くことが考えられるが、これらのガスは真空中に残存し易く、実用的には取り除くことが非常に困難である。また、Ｈ－の濃度を低減させた場合、酸化物半導体中に新たに酸素欠陥が生成し、１．１ｅＶのエネルギーを持つ、新たなサブギャップ状態が生じる。この酸素欠陥は、例えば、ポストアニールなどのプロセス中の水分と反応し、金属カチオンと水素負イオンとの結合を再度形成して、ＮＢＩＳ下の不安定性の原因となる。また、Ｈ－の濃度を低減させた場合、酸化物半導体中に新たに金属-金属結合が生成し、バンドギャップ内に新たな欠陥準位を形成する。
　本発明では、水素負イオン（Ｈ－、ハイドライドイオン）を取り除き、かつ、酸素欠陥を生成しない方法として、水素負イオンがフッ素イオンＦ－で置換された酸化物半導体を提供する。本発明では、金属カチオンＭとＦ－の結合を有する酸化物半導体が提供される。また、本発明では、この水素負イオンと結合した金属カチオンＭの数（配位数）は、１～３である。
　本発明では、フッ素イオンの濃度が１×１０１７ｃｍ－３以上、水素負イオンの濃度が５×１０１９ｃｍ－３以下である酸化物系（酸フッ化物）半導体化合物が提供される。
　以上の結合を構成する金属は、ガリウム、亜鉛、スズ、インジウムが好ましい。この金属カチオンとフッ素イオンＦ－の結合による準位は、価電子帯上端を０ｅＶとすると、負のエネルギーを有するので、バンドギャップ内には形成されず、サブギャップ状態を生じない。
　また、金属カチオンＭとＦ－の結合は、金属カチオンと水素負イオンＨ－の結合と比べて、さらに熱的に安定であるので、成膜中、加熱処理、プラズマ処理、あるいは電極形成中などの、ＴＦＴの作製工程において、酸素欠陥や金属－金属結合が生じにくい。
　また、半導体化合物にフッ素を導入する方法としては、以下が挙げられる：
（ｉ）スパッタターゲットにフッ素化合物を混合させる方法。
（ｉｉ）成膜ガス中にフッ素ガスを導入する方法。
（ｉｉｉ）ゲート絶縁膜中に予めフッ素を導入し、ＴＦＴ作製後の再加熱による半導体化合物中に熱拡散させる方法。
（ｉｖ）イオン注入による方法。
　このうち、（ｉ）および（ｉｉ）の方法を用いると、迅速に、かつ、深さ方向および面内方向で均質性の高い半導体化合物を得ることができるため、好ましい。これらの方法を用いると、成膜中にフッ素化合物あるいはフッ素ガスが活性化され、前述の金属カチオンと結合したフッ素イオンを有する半導体化合物が得られる。また、成膜雰囲気中の水分および水素濃度を低減させることができ、好ましい。上記のフッ素化合物としては、ＣａＦ２、ＭｇＦ２、ＧａＦ３、ＺｎＦ２、ＳｎＦ４、ＩｎＦ３およびＬａＦ３などを用いることができる。特に、ＣａＦ２またはＭｇＦ２を用いると、ターゲット作製中にフッ素化合物が分解し難く、焼結密度を向上させ、また、フッ素含有量を制御しやすく、好ましい。さらに、ＬａＦ３を用いると、ターゲット作製中にフッ素化合物が分解し難くなり、焼結密度が向上する。また、フッ素含有量を制御することが容易になる。
　上記のうち、（ｉｉｉ）および（ｉｖ）の方法は、ＴＦＴ作製を迅速に行えず、また、フッ素の濃度を制御することが難しく、不均一となる。
　なお、本発明の一実施形態による半導体化合物において、光照射環境下での特性変化が抑制される理由は、以下の通りである：
１．金属カチオンとフッ素イオン間の結合形成による、水素負イオンの低減。
２．水素負イオンの低減による、サブギャップ状態の抑制。
３．金属カチオンとフッ素イオン間の結合が熱的に安定であることによる、酸素欠陥あるいは金属－金属結合の生成の抑制。
　（本発明の一実施形態による半導体化合物の組成）
　次に、本発明の一実施形態による半導体化合物の組成の一例について説明する。
　本発明の一実施形態による半導体化合物（以下、単に「第１の化合物」と称する）は、
　（ｉ）ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および酸素（Ｏ）と、
　（ｉｉ）スズ（Ｓｎ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、およびインジウム（Ｉｎ）の少なくとも一つと、
　（ｉｉｉ）フッ素（Ｆ）と、
　を含む酸化物系の化合物で構成される。
　以下、第１の化合物において、前述の（ｉ）に含まれる元素を、特に「必須元素」と称し、（ｉｉ）に含まれる元素を、特に「選択性元素」と称する。
　ここで、「酸化物系」と言う用語は、本願における第１の化合物が、酸化物を主体としながらも、フッ素をさらに含むために使用されている。すなわち、「酸化物系」とは、アニオンの大部分が酸素で構成されるものの、酸素以外のアニオンが少量含まれる化合物を意味する。
　第１の化合物において、ガリウムは、全カチオン種に対して、１０原子％～４０原子％の範囲で含まれることが好ましい。ガリウムは、全カチオン種に対して、１０原子％～３５原子％の範囲で含まれることがより好ましい。ガリウムは、全カチオン種に対して、１３原子％～２７原子％の範囲であることがさらに好ましい。
　一方、第１の化合物において、亜鉛は、全カチオン種に対して、２０原子％～６２原子％の範囲で含まれることが好ましい。亜鉛は、全カチオン種に対して、４９原子％～６２原子％の範囲で含まれることがより好ましい。亜鉛は、全カチオン種に対して、５４原子％～６０原子％の範囲であることがさらに好ましい。
　第１の化合物において、フッ素は、０．００１ｍｏｌ％～２ｍｏｌ％の範囲で含まれることが好ましい。
　また、第１の化合物は、「選択性元素」として、スズまたはインジウムを含むことが好ましい。第１の化合物が「選択性元素」として、スズを含む場合、スズは、全カチオン種に対して、１０原子％～３５原子％の範囲で含まれることが好ましい。スズは、全カチオン種に対して、１５原子％～２９原子％の範囲で含まれることがより好ましい。
　一方、第１の化合物が「選択性元素」として、インジウムを含む場合、インジウムは、全カチオン種に対して、１０原子％～４０原子％の範囲で含まれることが好ましい。
　第１の化合物は、実質的に、前記（ｉ）～（ｉｉｉ）の元素で構成されることが好ましい。
　ただし、実際には、第１の化合物には、前記（ｉ）～（ｉｉｉ）には示されていない、不可避的材料（金属、半導体、および／または化合物）が含まれ得る。そのような不可避的材料の大部分は、第１の化合物の製造プロセス中に混入されるものと考えられる。「実質的に、～で構成される」とは、そのような不可避的材料が含まれても良いことを意味する。
　第１の化合物は、負の水素イオン（Ｈ－）をできるだけ含まないことが好ましい。第１の化合物に含まれる負の水素イオン（Ｈ－）は、第１の化合物のサブギャップ状態に影響を及ぼし得るからである（詳細は、Ｊ．Ｂａｎｇ，Ｓ．Ｍａｔｓｕｉｓｈｉ，Ｈ．Ｈｏｓｏｎｏ　ｅｔｃ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，ｖｏｌ．１１０，２３２１０５（２０１７）参照）。
　例えば、負の水素イオン（Ｈ－）の濃度は、５×１０１９ｃｍ－３以下であることが好ましい。なお、負の水素イオン（Ｈ－）の濃度は、赤外線分光分析法により測定することができる。
　また、第１の化合物において、ＯＨ濃度は１×１０２１ｃｍ－３以下であることが好ましい。ＯＨ－イオンはサブギャップ状態の形成には直接は関わらないが、ＯＨ濃度が１×１０２１ｃｍ－３超であると、膜の密度が低下して、半導体特性が低下することがある。ＯＨ濃度は１×１０２０ｃｍ－３以下であることがより好ましい。
　第１の化合物は、非晶質または非晶質の状態が支配的であっても良い。
　ここで、非晶質とは、Ｘ線回折測定において鋭いピークが生じない物質を意味する。具体的には、下記（１）式で表されるシェラーの式で求められる結晶子径（シェラー径）が、６．０ｎｍ以下である物質を意味する。シェラー径Ｌは、シェラー定数をＫ、Ｘ線波長をλ、半値幅をβ、ピーク位置をθとすると、
 
　　Ｌ＝Ｋλ／（βｃｏｓθ）　　　　（１）式
で与えられる。例えば、Ｘ線波長λが０．１５４ｎｍのとき、シェラー定数Ｋは０．９となる。
　また、「非晶質の状態が支配的である」とは、非晶質が体積割合で５０％より多く存在している状態を意味する。
　第１の化合物において、非晶質または非晶質の状態が支配的であれば、粒界の欠陥準位の影響が少なく、電気的特性のバラツキが小さくなる。第１の化合物は、微結晶であっても、非晶質と微結晶が混在する形態であっても良い。
　ここで微結晶とは、シェラー径が６．０ｎｍより大きく、１００ｎｍより小さい結晶である。第１の化合物が微結晶であれば、導電性が向上するため好ましい。第１の化合物が非晶質と微結晶が混在する形態であれば、平滑性と導電性とがともに向上するため好ましい。
　（本発明のその他の実施形態による半導体化合物の組成）
　本発明のその他の実施形態は、半導体化合物であって、ガリウム、亜鉛、および酸素と、スズ、アルミニウム、チタンおよびインジウムの少なくとも一つとを含み、全カチオン原子に対するガリウム原子の原子比は、１０％～４０％の範囲である、半導体化合物として提供される。
　ガリウムは、全カチオン種に対して、１０原子％～３５原子％の範囲で含まれることがより好ましい。ガリウムは、全カチオン種に対して、１３原子％～２７原子％の範囲であることがさらに好ましい。
　一方、亜鉛は、全カチオン種に対して、２０原子％～６２原子％の範囲で含まれることが好ましい。亜鉛は、全カチオン種に対して、４９原子％～６２原子％の範囲で含まれることがより好ましい。亜鉛は、全カチオン種に対して、５４原子％～６０原子％の範囲であることがさらに好ましい。
　また、上記半導体化合物は、スズまたはインジウムを含むことが好ましく、「選択性元素」として、スズを含む場合、スズは、全カチオン種に対して、１０原子％～３５原子％の範囲で含まれることが好ましい。スズは、全カチオン種に対して、１５原子％～２９原子％の範囲で含まれることがより好ましい。
　一方、「選択性元素」として、インジウムを含む場合、インジウムは、全カチオン種に対して、１０原子％～４０原子％の範囲で含まれることが好ましい。
　（本発明の一実施形態による半導体化合物の適用例）
　前述のような特徴を有する第１の化合物は、例えば、薄膜トランジスタ（ＴＦＴ）、太陽電池、および有機発光ダイオード（ＯＬＥＤ）など、各種半導体素子に適用することができる。以下、図面を参照して、そのような半導体素子の一例について、具体的に説明する。
　（薄膜トランジスタ）
　図１には、本発明の一実施形態による薄膜トランジスタ（以下、「第１の半導体素子」と称する）の断面を模式的に示す。
　図１に示すように、第１の半導体素子１００は、基板１１０の上に、バリア膜１２０、半導体層１３０、ゲート絶縁膜１４０、層間絶縁膜１５０、第１の電極（ソースまたはドレイン）１６０、第２の電極（ドレインまたはソース）１６２、ゲート電極１７０、およびパッシベーション膜１８０の各層が配置されて構成される。
　基板１１０は、例えば、ガラス基板、セラミック基板、プラスチック基板、または樹脂基板などの絶縁基板である。また、基板１１０は、透明な基板であっても良い。
　バリア膜１２０は、基板１１０と半導体層１３０の間に配置され、基板１１０と半導体層１３０のバックチャネル界面を形成する役割を有する。バリア膜１２０は、例えば、酸化ケイ素、酸窒化ケイ素、窒化ケイ素、およびアルミナなどで構成される。なお、バリア膜１２０は必須の構成ではなく、不要な場合、省略しても良い。
　ゲート絶縁膜１４０は、例えば、酸化ケイ素、酸窒化ケイ素、窒化ケイ素、およびアルミナなどの無機絶縁材料で構成される。層間絶縁膜１５０も同様である。
　第１および第２の電極１６０、１６２、ならびにゲート電極１７０は、例えばアルミニウム、銅および銀のような金属、または他の導電性材料で構成される。
　パッシベーション膜１８０は、素子を保護する役割を有し、例えば、酸化ケイ素、酸窒化ケイ素、窒化ケイ素、およびアルミナなどで構成される。
　ここで、第１の半導体素子１００において、半導体層１３０は、前述の特徴を有する第１の化合物で構成される。
　従来のＴＦＴでは、半導体層として、例えばＩｎ－Ｇａ－Ｚｎ－Ｏなどの半導体化合物（以下、「ＩＧＺＯ化合物」と称する）が使用されてきた。
　しかしながら、ＩＧＺＯ化合物は、前述のように、光照射の有無により、特性が変化する挙動を示す。このため、例えば、ＩＧＺＯ化合物を半導体層として含む従来のＴＦＴは、光照射下では、光非照射下に比べてリーク電流が増大する。また、そのようなＴＦＴは、負電圧印加光照射環境下では、リーク電流の増大のみならず、閾値電圧のマイナス方向へのシフトも生じる場合があり、このためオフ動作ができなくなる場合がある。
　このような問題のため、ＩＧＺＯ化合物を半導体層として含む従来のＴＦＴでは、図１に示した構成において、基板１１０が透明な場合、半導体層１３０に光が照射されないよう、半導体層１３０の下側、例えば基板１１０とバリア膜１２０の間に、遮光層を設置する必要がある。また、ゲート電極１７０のサイズによっては、半導体層１３０の上側にも、半導体層１３０に光が照射されないよう、別の遮光層を設置する必要がある。ここで、遮光層とは、金属または樹脂で構成されるパターン層であって、半導体素子の電極と電気的に接続されておらず、入射光を遮る層を意味する。
　このような遮光層の設置は、半導体素子の構造を複雑にし、半導体素子の製造プロセスを煩雑にするだけでなく、半導体素子の構成の自由度を著しく制約するという問題がある。
　これに対して、第１の半導体素子１００では、半導体層１３０として、前述の特徴を有する第１の化合物が適用される。この場合、光照射の有無による特性変化を有意に抑制することができる。例えば、第１の半導体素子１００を負電圧印加光照射環境下で使用しても、特性の変動を有意に抑制することができる。
　従って、第１の半導体素子１００では、従来のような遮光層を追加する必要がなくなり、半導体素子の構造、および製造プロセスを単純化することができる。また、これにより、第１の半導体素子１００では、構成の自由度を有意に高めることが可能になる。
　半導体層１３０は、パルスレーザーデポジション法やスパッタリング法によって作製され得る。これらの製法を用いることにより、欠陥の少ない膜が得られ、深いドナー準位においてもキャリア生成が可能となる。一方で、光照射環境または負電圧印加光照射環境において、欠陥準位起因のキャリア生成が抑制されることなどにより、リーク電流の増大や閾値電圧のマイナス方向へのシフトを抑制することができる。
　なお、図１に示した第１の半導体素子１００の例では、半導体層１３０は、基板１１０とゲート電極１７０の間に配置される。
　しかしながら、本発明の一実施形態による薄膜トランジスタの別の例として、図２に示すような、いわゆる逆スタガー型の構成も考えられる。
　図２に示すように、この薄膜トランジスタ１００Ａは、基板１１０Ａの上に、バリア膜１２０Ａ、ゲート電極１７０Ａ、ゲート絶縁膜１４０Ａ、半導体層１３０Ａ、第１の電極（ソースまたはドレイン）１６０Ａ、第２の電極（ドレインまたはソース）１６２Ａ、およびパッシベーション膜１８０Ａの各層が配置されて構成される。
　このような構成においても、半導体層１３０Ａとして、前述の第１の化合物を適用した場合、半導体層１３０Ａの第１の電極１６０Ａおよび第２の電極１６２Ａによって被覆されていない部分に対して、遮光層を設置する必要性を回避することができる。
　（薄膜トランジスタの製造方法）
　次に、図３～図８を参照して、図１に示したような第１の半導体素子１００の製造方法について説明する。
　第１の半導体素子１００を製造する際には、まず、基板１１０が準備される。
　前述のように、基板１１０は、例えば、ガラス基板、セラミック基板、プラスチック（例えば、ポリカーボネートまたはポリエチレンテレフタレート）基板、または樹脂基板などの透明絶縁基板であっても良い。基板１１０は、十分に洗浄してから使用される。
　次に、必要な場合、基板１１０の一方の表面に、バリア膜１２０が形成される。
　バリア膜１２０は、前述のように、酸化ケイ素、酸窒化ケイ素、窒化ケイ素、およびアルミナなどで構成されても良い。あるいは、バリア膜１２０として、酸化亜鉛のような、紫外線吸収機能を有する材料を使用しても良い。この場合、第１の半導体素子１００に進入する紫外光を吸収することができる。
　バリア膜１２０の形成方法は、特に限られない。バリア膜１２０は、例えば、スパッタリング法、パルスレーザーデポジション法、常圧ＣＶＤ法、減圧ＣＶＤ法、およびプラズマＣＶＤ法など、各種成膜技術を用いて成膜しても良い。バリア膜１２０の厚さは、例えば、１０ｎｍから５００ｎｍの範囲である。
　なお、前述のように、バリア膜１２０は、必要な際に設置される層であり、省略されても良い。
　次に、バリア膜１２０（またはバリア膜１２０が存在しない場合、基板１１０）の上に、半導体層１３０が形成される。
　半導体層１３０は、前述の第１の化合物で構成される。半導体層１３０は、例えば、スパッタリング法、パルスレーザーデポジション法、常圧ＣＶＤ法、減圧ＣＶＤ法、およびプラズマＣＶＤ法などの成膜技術を用いて成膜される。
　半導体層１３０をスパッタリング法により成膜する場合、例えば、ターゲットとして、前述の第１の化合物で構成されたターゲットが使用される。この場合、成膜環境は、低酸素分圧環境（例えば減圧環境）であっても良い。
　あるいは、半導体層１３０は、フッ素を含む雰囲気（例えば、Ｆ２ガス含有雰囲気）でのスパッタリング法により、成膜されても良い。この場合、ターゲットには、フッ素を含まない化合物、すなわち前述の必須元素（ｉ）および選択性元素（ｉｉ）を含むターゲットが使用されても良い。
　なお、半導体層１３０の成膜は、バリア膜１２０の成膜に使用される装置を用いて、バリア膜１２０の成膜と連続して実施しても良い。
　半導体層１３０の厚さは、１０ｎｍから９０ｎｍの範囲が好ましい。厚さが１０ｎｍ以上であれば、十分な蓄積電子層が形成できる。半導体層１３０の厚さは、２０ｎｍ以上がより好ましく、３０ｎｍ以上がさらに好ましい。半導体層１３０の厚さが９０ｎｍ以下であれば、厚さ方向の電圧消費が無視できる。半導体層１３０の厚さは、８０ｎｍ以下がより好ましく、６０ｎｍ以下がさらに好ましい。
　次に、半導体層１３０がパターン処理され、所望のパターンが形成される。
　半導体層１３０のパターン処理の方法としては、一般的な方法、例えば、マスク成膜法およびリフトオフ法などが挙げられる。また、半導体層１３０を成膜した後に、上部に島状のレジストパターンを配置し、これをマスクとして半導体層１３０をエッチングする方法も考えられる。
　半導体層１３０をエッチングする場合、エッチャントとして、塩酸水溶液、ＥＤＴA（エチレンジアミン４酢酸）水溶液、およびＴＭＡＨ（テトラメチルアンモニウムハイドライド）水溶液などが適用できる。
　半導体層１３０は、パターン処理後、アニールすることが好ましい。アニール雰囲気は、大気、減圧、酸素、水素、窒素、アルゴン、ヘリウム、およびネオンのような不活性ガス、ならびに水蒸気などから選択される。アニール温度は、１００℃から４００℃が好ましい。アニール温度が４００℃以下であれば、半導体層１３０の電界効果移動度が均一になる。アニール温度は、３５０℃以下がより好ましく、３００℃以下がさらに好ましい。
　図３には、基板１１０の上に、バリア膜１２０と、パターン化された半導体層１３０とが配置された状態を、模式的に示す。
　なお、図３に示したような途中段階の部材、すなわち基板１１０の上に半導体層１３０を有する積層体は、第１の半導体素子１００の他にも、様々な分野において、各種装置および素子用の中間体として、利用することができる。
　そのような積層体は、バリア膜１２０を有しても有さなくても良く、半導体層１３０がパターン化されていてもされていなくても良い。
　次に、図４に示すように、半導体層１３０の上に、絶縁膜１３８と、導電膜１６８とが順次設置される。
　絶縁膜１３８は、後にゲート絶縁膜１４０となる材料で構成される。例えば、絶縁膜１３８は、酸化ケイ素、酸窒化ケイ素、窒化ケイ素、およびアルミナなどで構成されても良い。絶縁膜１３８は、例えば、スパッタリング法、パルスレーザーデポジション法、常圧ＣＶＤ法、減圧ＣＶＤ法、およびプラズマＣＶＤ法などの成膜技術を用いて成膜されても良い。
　絶縁膜１３８の厚さは、３０ｎｍから６００ｎｍが好ましい。絶縁膜１３８の厚さが３０ｎｍ以上であれば、ゲート電極１７０と半導体層１３０との間、ゲート電極１７０と第１の電極（ソースまたはドレイン）１６０との間、またはゲート電極１７０と第２の電極（ドレインまたはソース）１６２との間の短絡が抑制される。絶縁膜１３８の厚さが６００ｎｍ以下であれば、高いオン電流が得られる。絶縁膜１３８の厚さは、５０ｎｍ以上がより好ましく、１５０ｎｍ以上がさらに好ましい。また、絶縁膜１３８の厚さは、５００ｎｍ以下がより好ましく、４００ｎｍ以下がさらに好ましい。
　一方、導電膜１６８は、後にゲート電極１７０となる材料で構成される。例えば、導電膜１６８は、クロム（Ｃｒ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、タンタル（Ｔａ）、チタン（Ｔｉ）またはそれらを含む複合材料および／または合金で構成されても良い。導電膜１６８は、積層膜であっても良い。
　なお、第１の半導体素子１００では、前述のように、半導体層１３０を遮光する必要がないため、導電膜１６８として、透明導電膜を使用しても良い。そのような透明導電膜としては、例えば、ＩＴＯ（Ｉｎ－Ｓｎ－Ｏ）、ＺｎＯ、ＡＺＯ（Ａｌ－Ｚｎ－Ｏ）、ＧＺＯ（Ｇａ－Ｚｎ－Ｏ）、ＩＺＯ（Ｉｎ－Ｚｎ－Ｏ）、およびＳｎＯ２が挙げられる。
　導電膜１６８は、スパッタリング法および蒸着法など、従来の成膜方法により成膜されても良い。また、絶縁膜１３８と導電膜１６８は、同一成膜装置で連続的に成膜されても良い。
　導電膜１６８の厚さは、３０ｎｍから６００ｎｍが好ましい。導電膜１６８の厚さが３０ｎｍ以上であれば、低抵抗が得られ、厚さが６００ｎｍ以下であれば、導電膜１６８と第１の電極（ソースまたはドレイン）１６０との間、または導電膜１６８と第２の電極（ドレインまたはソース）１６２との間の短絡が抑制される。導電膜１６８の厚さは、５０ｎｍ以上がより好ましく、１５０ｎｍ以上がさらに好ましい。導電膜１６８の厚さは、５００ｎｍ以下がより好ましく、４００ｎｍ以下がさらに好ましい。
　次に、図５に示すように、絶縁膜１３８および導電膜１６８がパターン処理され、これにより、ゲート絶縁膜１４０およびゲート電極１７０がそれぞれ形成される。
　絶縁膜１３８および導電膜１６８のパターン処理には、一般的なＴＦＴアレイプロセスで用いられる方法、すなわちフォトリソグラフィプロセス／エッチングプロセスの組み合わせが使用されても良い。
　両層のパターン処理が完了した後、上面視、半導体層１３０のゲート電極１７０から突出している突出部分１３２（図５参照）に対して、電気抵抗を低下させる処理、すなわち低抵抗化処理を実施しても良い。そのような低抵抗化処理は、例えば、突出部分１３２に水素プラズマ処理を行う方法、または突出部分１３２に水素イオン注入を行う方法などにより、実施することができる。
　突出部分１３２の低抵抗化処理により、ＴＦＴのオン抵抗を低減することが可能になる。
　次に、積層膜の上に層間絶縁膜１５０が形成される。層間絶縁膜１５０は、前述のように、酸化ケイ素、酸窒化ケイ素、窒化ケイ素、およびアルミナなどで構成されても良い。層間絶縁膜１５０は、例えば、スパッタリング法、パルスレーザーデポジション法、常圧ＣＶＤ法、減圧ＣＶＤ法、およびプラズマＣＶＤ法などの一般的な成膜技術により成膜される。
　なお、図６に示すように、層間絶縁膜１５０は、ゲート電極１７０の両側において、半導体層１３０の突出部分１３２の一部が露出するように、パターン処理される。そのような層間絶縁膜のパターン処理には、一般的なフォトリソグラフィプロセス／エッチングプロセスの組み合わせが使用されても良い。
　次に、図７に示すように、第１の電極１６０および第２の電極１６２が設置、パターン化される。第１および第２の電極１６０、１６２は、それぞれ、例えばドレイン電極およびソース電極であり、あるいはその逆である。
　第１の電極１６０および第２の電極１６２は、半導体層１３０の前記突出部分１３２の少なくとも一部とオーミック接触するように設置、パターン化される。第１の電極１６０および第２の電極１６２のパターン処理には、一般的なフォトリソグラフィプロセス／エッチングプロセスの組み合わせが使用されても良い。
　第１の電極１６０および第２の電極１６２は、クロム、モリブデン、アルミニウム、銅、銀、タンタル、チタン、またはそれらを含む複合材料および／または合金であっても良い。また、第１の電極１６０および第２の電極１６２は、積層膜であっても良い。あるいは、第１の電極１６０および第２の電極１６２は、ゲート電極１７０と同様、透明導電膜とすることも可能である。
　次に、図８に示すように、積層膜を覆うように、パッシベーション膜１８０が形成される。パッシベーション膜１８０は、酸化ケイ素、酸窒化ケイ素、窒化ケイ素などで構成されても良い。
　パッシベーション膜１８０は、スパッタリング法、パルスレーザーデポジション法、常圧ＣＶＤ法、減圧ＣＶＤ法、またはプラズマＣＶＤ法などの成膜技術を用いて成膜しても良い。
　パッシベーション膜１８０の厚さは、３０ｎｍから６００ｎｍが好ましい。パッシベーション膜１８０の厚さが３０ｎｍ以上であれば、露出している電極を被覆でき、６００ｎｍ以下であれば、膜応力による基板１１０のたわみが小さい。パッシベーション膜１８０の厚さは、５０ｎｍ以上がより好ましく、１５０ｎｍ以上がさらに好ましい。また、パッシベーション膜１８０の厚さは５００ｎｍ以下がより好ましく、４００ｎｍ以下がさらに好ましい。
　以上の工程を経て、第１の半導体素子１００を製造することができる。
　なお、上記製造方法は、単なる一例であって、第１の半導体素子１００は、その他の方法で製造されても良いことは当業者には明らかである。例えば、第１の半導体素子１００により、液晶または有機エレクトロルミネッセントアレイを駆動する際には、上記膜の他に、補助容量配線、端子、および／または電流補償回路などが形成される場合がある。
　（太陽電池）
　次に、図９を参照して、本発明の一実施形態による太陽電池の構成について説明する。
　図９には、本発明の一実施形態による太陽電池（以下、「第２の半導体素子」と称する）の断面を模式的に示す。
　図９に示すように、第２の半導体素子２００は、支持体２１０の上に、シリコン層２２０、半導体層２３０、および電極層２４０の各層が配置されて構成される。
　支持体２１０は、上部に各層を支持する役割を有する。支持体２１０は、例えば、ガラス基板、セラミック基板、プラスチック（例えば、ポリカーボネートまたはポリエチレンテレフタレート）基板、または樹脂基板などの透明絶縁基板で構成されても良い。
　電極層２４０は、金属などの導電性材料で構成される。
　なお、第２の半導体素子２００の製造方法は、前述の第１の半導体素子１００の製造方法を参照することにより、容易に把握することができる。従って、ここでは、第２の半導体素子２００の製造方法の記載を省略する。
　ここで、第２の半導体素子２００において、半導体層２３０は、前述の第１の化合物で構成される。
　従って、第２の半導体素子２００においても、前述のような効果、すなわち、光照射の有無による特性変化を有意に抑制することができるという効果を得ることができる。例えば、第２の半導体素子２００を負電圧印加光照射環境下で使用しても、特性の変動を有意に抑制することができる。
　（有機発光ダイオード）
　次に、図１０を参照して、本発明の一実施形態による有機発光ダイオード（ＯＬＥＤ）の構成について説明する。
　図１０には、本発明の一実施形態によるＯＬＥＤ（以下、「第３の半導体素子」と称する）の断面を模式的に示す。
　図１０に示すように、第３の半導体素子３００は、基板３１０の上に、第１の電極（陰極）３２０、半導体層３３０、有機層３４０、および第２の電極（陽極）３５０の各層がこの順に配置されて構成される。
　基板３１０は、上部に各層を支持する役割を有する。基板３１０は、例えば、ガラス基板、セラミック基板、プラスチック（例えば、ポリカーボネートまたはポリエチレンテレフタレート）基板、または樹脂基板などの透明絶縁基板で構成されても良い。
　半導体層３３０は、電子注入層または電子輸送層としての機能を有する。
　有機層３４０は、有機発光層の他、電子注入層、電子輸送層、有機発光層、ホール輸送層、およびホール注入層などを含んでも良い。ただし、有機発光層以外の各層は不要な場合、省略しても良い。
　なお、図１０の例では、基板３１０の側が光取り出し面となっている。従って、基板３１０は透明基板であり、第１の電極３２０は透明電極であり、半導体層３３０は透明層である。
　このような第３の半導体素子３００の製造方法は、前述の第１の半導体素子１００の製造方法を参照することにより、容易に把握することができる。従って、ここでは、第３の半導体素子３００の製造方法の記載を省略する。
　ここで、第３の半導体素子３００において、半導体層３３０は、前述の第１の化合物で構成される。
　従って、第３の半導体素子３００においても、前述のような効果、すなわち、光照射の有無による特性変化を有意に抑制することができるという効果を得ることができる。例えば、第３の半導体素子３００を負電圧印加光照射環境下で使用しても、特性の変動を有意に抑制することができる。
　（成膜用のターゲット）
　本発明の一実施形態による半導体化合物は、成膜用のターゲットにも適用することができる。
　すなわち、本発明の一実施形態では、
　成膜用のターゲットであって、
　酸化物系の半導体化合物を含み、
　該酸化物系の半導体化合物は、
　　ガリウム、亜鉛、および酸素と、
　　スズ、アルミニウム、チタンおよびインジウムの少なくとも一つと、
　　フッ素と、
　を含む、ターゲットが提供される。
　ターゲット中に含まれるガリウムは、全カチオン種に対して、１０原子％～４０原子％の範囲であることが好ましい。ガリウムは、全カチオン種に対して、１０原子％～３５原子％の範囲であることがより好ましい。ガリウムは、全カチオン種に対して、１３原子％～２７原子％の範囲であることがさらに好ましい。
　一方、ターゲット中に含まれる亜鉛は、全カチオン種に対して、２０原子％～６２原子％の範囲であることが好ましい。亜鉛は、全カチオン種に対して、４９原子％～６２原子％の範囲であることがより好ましい。亜鉛は、全カチオン種に対して、５４原子％～６０原子％の範囲であることがさらに好ましい。
　ターゲット中に含まれるフッ素は、０．００１ｍｏｌ％～２ｍｏｌ％の範囲であることが好ましい。
　また、ターゲットは、「選択性元素」として、スズまたはインジウムを含むことが好ましい。ターゲットが「選択性元素」として、スズを含む場合、スズは、全カチオン種に対して、１０原子％～３５原子％の範囲で含まれることが好ましい。スズは、全カチオン種に対して、１５原子％～２９原子％の範囲で含まれることがより好ましい。
　一方、ターゲットが「選択性元素」として、インジウムを含む場合、インジウムは、全カチオン種に対して、１０原子％～４０原子％の範囲で含まれることが好ましい。
　なお、ターゲットには、前述のような不可避的材料（金属、半導体、および／または化合物）が含まれ得る。
　このようなターゲットを使用して、スパッタリング法により、基板に膜を形成した場合、前述のような特徴を有する半導体化合物の薄膜を得ることができる。
　以上、ＴＦＴ、太陽電池、ＯＬＥＤ、および成膜用のターゲットを例に、第１の化合物の適用形態について説明した。
　しかしながら、これらは単なる一例であって、第１の化合物が、その他の装置または素子に適用され得ることは当業者には明らかである。そのような素子としては、例えば、バイオＦＥＴ（電界効果トランジスタ）センサなどが挙げられる。
　次に、本発明の実施例について説明する。
　（例１）
　（半導体化合物膜の評価）
　以下の方法で、Ｇａ、Ｚｎ、Ｓｎ、およびＦを含む酸化物系の半導体化合物を成膜し、その特性を評価した。
　まず、スパッタリング成膜用のターゲットを作製した。
　ターゲットは、以下のように作製した：
　Ｇａ２Ｏ３粉末と、ＺｎＯ粉末と、ＳｎＯ２粉末とを、カチオン原子％比率でＧａ：Ｚｎ：Ｓｎ＝１３．３：６０：２６．７となるよう秤量、混合し、混合粉末を調製した。さらに、この粉末に対して、１ｍｏｌ％のフッ化カルシウム（ＣａＦ２粉末）を加え、混合粉末を調製した。
　次に、得られた混合粉末から、圧粉体を形成した。さらに、この圧粉体を焼成して、直径５０．８ｍｍ、高さ５ｍｍの焼結体（以下、「第１の焼結体」という）を得た。
　第１の焼結体をターゲットとして用いて、スパッタリング法により、基板に薄膜を成膜した。基板には、石英ガラス基板を使用した。
　成膜条件は、以下の通りである：
　　成膜雰囲気：ＡｒとＯ２の混合ガス、Ｏ２の濃度は０．３５％
　　成膜ガスの圧力：１Ｐａ
　　印加電力：ＲＦ２００Ｗ
　　基板とターゲットの距離：１０ｃｍ。
　これにより、基板上に、厚さ約１６８ｎｍのＧａ、Ｚｎ、Ｓｎ、およびＦを含む酸化物系の膜が形成された。以下、得られた積層体を「第１のガラス基板サンプル」と称する。
　また、上記成膜方法で得られた膜を、「第１の膜」と称する。
　次に、第１の膜の結晶性の評価を行った。
　結晶性の評価は、第１のガラス基板サンプルのＸ線回折測定により実施した。測定装置には、Ｂｒｕｋｅｒ社製のＤ２　Ｐｈａｓｅｒを使用した。
　図１１には、第１のガラス基板サンプルにおいて得られたＸ線回折測定結果を示す。この結果から、第１のガラス基板サンプルでは、ブロードなハローパターンのみが認められることがわかる。以上のことから、第１の膜は、非晶質であることが確認された。
　（ＴＦＴサンプルの作製）
　次に、以下の方法により、ＴＦＴ素子（以下、「第１のＴＦＴサンプル」という）を作製した。
　図１２には、第１のＴＦＴサンプルの断面構成を模式的に示す。
　図１２に示すように、第１のＴＦＴサンプル４００は、シリコン基板４１０と、熱酸化膜４２０と、半導体層４３０と、ドレイン電極４４０およびソース電極４５０とを有する。
　このような第１のＴＦＴサンプル４００を作製するため、まず、熱酸化膜４２０付きシリコン基板４１０（１３ｍｍ×１３ｍｍ）を用意した。シリコン基板４１０は、ｎ型であり、０．００１Ωｃｍの比抵抗を有する。熱酸化膜４２０は、シリコン基板４１０を酸化させることにより形成した。熱酸化膜４２０の厚さは、１５０ｎｍである。
　なお、シリコン基板４１０は、第１のＴＦＴサンプル４００のゲート電極として用い、熱酸化膜４２０は、第１のＴＦＴサンプル４００のゲート絶縁膜として用いた。
　次に、熱酸化膜４２０上にフォトレジストを設置した。また、一般的なフォトリソグラフィ法により、このフォトレジストをパターン処理した。フォトレジストのパターンは、中央部に、縦９００μｍ×横（図１２のＸ方向の長さ）３００μｍの矩形状の抜け領域を有する形状とした。
　次に、フォトレジストをマスクとして、スパッタリング法により、熱酸化膜４２０上に半導体層を形成した。
　半導体層は、前述の第１の膜の成膜条件と同様の条件で成膜した。ただし、半導体層の厚さは、５０ｎｍとした。
　その後、シリコン基板４１０をアセトン中に浸漬し、５分間超音波洗浄を実施した。さらに、エタノール中で５分間超音波洗浄を行った。これにより、フォトレジストおよび該フォトレジスト上に成膜された半導体層が除去された。その結果、熱酸化膜４２０の中央部に、島状の半導体層４３０が形成された。
　次に、シリコン基板４１０を、大気雰囲気下、４００℃で１時間アニールした。
　次に、熱酸化膜４２０および半導体層４３０の上に、図１２に示すような形態のドレイン電極４４０およびソース電極４５０を形成した。
　これらの電極４４０、４５０は、金属アルミニウムとし、前述のようなフォトレジストパターンをマスクとして利用した、一般的なスパッタリング法により形成した。
　上面視、ドレイン電極４４０およびソース電極４５０の寸法は、縦３００μｍ×横（図１２のＸ方向の長さ）２００μｍ×厚さ（最大部分）５０ｎｍとした。また、ドレイン電極４４０とソース電極４５０の間の距離Ｌｔ（図１２参照）は、５０μｍとした。
　最後に、シリコン基板４１０の端面を研磨し、導電性の表面を露出させ、この露出表面を通電部とした。
　以上の工程により、第１のＴＦＴサンプル４００が作製された。なお、上記記載から、第１のＴＦＴサンプル４００の半導体層４３０が、前述の「第１の膜」に相当することは明らかである。
　（第１のＴＦＴサンプルの評価）
　前述のように作製された第１のＴＦＴサンプル４００を用いて、負電圧印加光照射環境下での特性評価を行った。
　具体的には、第１のＴＦＴサンプル４００に、シリコン基板４１０とは反対の側から光を照射し、さらにゲート電極（シリコン基板４１０）にマイナス電圧を印加した状態で、第１のＴＦＴサンプル４００に生じる特性の変化を測定した。
　特性変化の測定には、半導体パラメータアナライザ（４１５５Ｃ：Ａｇｉｌｅｎｔ社製）を用いた。光源には、白色ＬＥＤ光源を用いた。白色ＬＥＤ光源の照度は、１１０００Ｌｕｘであった。
　特性評価の際には、前記光源の光照射下で、ゲート電極を－１０Ｖに設定し、ドレイン電極４４０およびソース電極４５０を０Ｖに設定して、一定時間保持した後、測定を実施した。
　図１３には、第１のＴＦＴサンプル４００において得られた評価結果を示す。
　また、図１４には、参考のため、第１のＴＦＴサンプル４００と同様の方法で作製した、従来の構成のＴＦＴサンプルにおける評価結果を示す。従来の構成のＴＦＴサンプルでは、半導体層として、ＩＧＺＯ化合物を使用した。ＩＧＺＯ化合物の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４０：３６：２４（原子比）である。
　なお、図１３および図１４において、「初期」の線は、暗状態、すなわち光照射をしない状態での測定結果である。
　図１４から、半導体層としてＩＧＺＯ化合物を使用したＴＦＴサンプルの場合、負電圧印加光照射環境下では、特性が大きく変化することがわかる。例えば、このＴＦＴサンプルを負電圧印加光照射環境下で３６００秒間保持した場合、初期に比べて、ドレイン電流が立ち上がるゲート電圧が、大きく負側にシフトすることがわかる。
　図１４から、負電圧印加光照射環境下で１秒間保持した際の閾値電圧Ｖｔｈ（１）と、３６００秒間保持した際の閾値電圧Ｖｔｈ（２）との差ΔＶｔｈ（＝Ｖｔｈ（２）－Ｖｔｈ（１））は、－１０．４Ｖであった。ΔＶｔｈを、以下、「閾値電圧差」と称する。
　なお、閾値電圧Ｖｔｈ（１）は、第１のＴＦＴサンプル４００の飽和領域において、次の（２）式から求められる：
 
　　Ｉｄ＝α×μＣｏｘ×１／２（Ｖｇｓ－Ｖｔｈ（１））２　　　　（２）式
 
ここで、Ｉｄはドレイン電流、μは電界効果移動度、Ｃｏｘはゲート電極と半導体層４３０で形成される単位面積当たりの静電容量、Ｖｇｓはゲート電極とソース電極４５０との間の電圧を表す。αは、例えば半導体層４３０の長さをＬｔ、幅をＷとしたとき、Ｗ／Ｌｔで表すことができる。
　Ｖｔｈ（２）についても同様である。
　一方、図１３から、半導体層４３０として第１の膜を有する第１のＴＦＴサンプル４００の場合、負電圧印加光照射環境下で３６００秒間保持した後でも、特性がほとんど変化しないことがわかる。
　第１のＴＦＴサンプル４００では、閾値電圧差ΔＶｔｈは、－０．７５Ｖであった。
　このように、第１の膜は、負電圧印加光照射環境下においても、特性変動が有意に抑制されることがわかった。なお、暗状態における、第１のＴＦＴサンプルの飽和領域特性から算出した、第１の膜の電界効果移動度は、１８．８ｃｍ２Ｖ－１ｓ－１であった。
　（例２）
　（半導体化合物膜の評価）
　例１と同様の方法により、半導体化合物膜を形成し、その評価を行った。
　ただし、この例２では、スパッタリング成膜用のターゲットは、以下のように作製した。
　Ｇａ２Ｏ３粉末と、ＺｎＯ粉末と、ＳｎＯ２粉末とを、カチオン原子％比率で、Ｇａ：Ｚｎ：Ｓｎ＝２０：５６．７：２３．３となるよう秤量、混合し、混合粉末を調製した。さらに、この粉末に対して、１ｍｏｌ％のフッ化カルシウム（ＣａＦ２）粉末を加え、混合粉末を調製した。また、得られた混合粉末から、圧粉体を形成した。この圧粉体を焼成して、直径５０．８ｍｍ、高さ５ｍｍの焼結体（以下、「第２の焼結体」という）を作製した。
　この第２の焼結体をターゲットとして用いて、スパッタリング法により、基板に薄膜を成膜した。基板には、石英ガラス基板を使用した。
　その後は、例１と同様の方法により、半導体化合物膜を有するガラス基板（以下、「第２のガラス基板サンプル」と称する）を作製した。
　第２のガラス基板サンプルを用いて、膜（以下、「第２の膜」と称する）のＸ線回折測定を実施した結果、第２の膜は、非晶質であった。
　（ＴＦＴサンプルの作製および評価）
　次に、前述の例１における第１のＴＦＴサンプルと同様の方法により、ＴＦＴ素子（以下、「第２のＴＦＴサンプル」という）を作製した。ただし、ここでは、半導体層は、第２の膜とした。
　得られた第２のＴＦＴサンプルを用いて、例１の場合と同様の方法で、負電圧印加光照射環境下での特性評価を行った。
　その結果、第２のＴＦＴサンプルでは、負電圧印加光照射環境下で３６００秒間保持した後でも、特性がほとんど変化しないことがわかった。
　なお、前述の方法で閾値電圧差ΔＶｔｈを求めたところ、閾値電圧差ΔＶｔｈは、－０．７５Ｖとなった。
　このように、第２の膜は、負電圧印加光照射環境下においても、特性変動が有意に抑制されることがわかった。なお、暗状態における、第２のＴＦＴサンプルの飽和領域特性から算出した、第２の膜の電界効果移動度は、１４．０ｃｍ２Ｖ－１ｓ－１であった。
　（例３）
　（半導体化合物膜の評価）
　例１と同様の方法により、半導体化合物膜を形成し、その評価を行った。
　ただし、この例３では、スパッタリング成膜用のターゲットは、以下のように作製した。
　Ｇａ２Ｏ３粉末と、ＺｎＯ粉末と、ＳｎＯ２粉末とを、カチオン原子％比率で、Ｇａ：Ｚｎ：Ｓｎ＝２６．７：５３．３：２０となるよう秤量、混合し、混合粉末を調製した。さらに、この粉末に対して、１ｍｏｌ％のフッ化カルシウム（ＣａＦ２）粉末を加え、混合粉末を調製した。また、得られた混合粉末から、圧粉体を形成した。さらに、この圧粉体を焼成して、直径５０．８ｍｍ、高さ５ｍｍの焼結体（以下、「第３の焼結体」という）を得た。
　この第３の焼結体をターゲットとして用いて、スパッタリング法により、基板に薄膜を成膜した。基板には、石英ガラス基板を使用した。
　その後は、例１と同様の方法により、半導体化合物膜を有するガラス基板（以下、「第３のガラス基板サンプル」と称する）を作製した。
　第３のガラス基板サンプルを用いて、膜（以下、「第３の膜」と称する）のＸ線回折測定を実施した結果、第３の膜は、非晶質であった。
　（ＴＦＴサンプルの作製および評価）
　次に、前述の例１における第１のＴＦＴサンプルと同様の方法により、ＴＦＴ素子（以下、「第３のＴＦＴサンプル」という）を作製した。ただし、ここでは、半導体層は、第３の膜とした。
　得られた第３のＴＦＴサンプルを用いて、例１の場合と同様の方法で、負電圧印加光照射環境下での特性評価を行った。
　その結果、第３のＴＦＴサンプルでは、負電圧印加光照射環境下で３６００秒間保持した後でも、特性がほとんど変化しないことがわかった。
　なお、前述の方法で閾値電圧差ΔＶｔｈを求めたところ、閾値電圧差ΔＶｔｈは、－０．５３Ｖとなった。
　このように、第３の膜は、負電圧印加光照射環境下においても、特性変動が有意に抑制されることがわかった。なお、暗状態における、第３のＴＦＴサンプルの飽和領域特性から算出した、第３の膜の電界効果移動度は、１１．８ｃｍ２Ｖ－１ｓ－１であった。
　（例４）
　（半導体化合物膜の評価）
　例１と同様の方法により、半導体化合物膜を形成し、その評価を行った。
　ただし、この例４では、スパッタリング成膜用のターゲットは、以下のように作製した。
　Ｇａ２Ｏ３粉末と、ＺｎＯ粉末と、ＳｎＯ２粉末とを、カチオン原子％比率で、Ｇａ：Ｚｎ：Ｓｎ＝３３．３：５０：１６．７となるよう秤量、混合し、混合粉末を調製した。さらに、この粉末に対して、１ｍｏｌ％のフッ化カルシウム（ＣａＦ２）粉末を加え、混合粉末を調製した。また、得られた混合粉末から、圧粉体を形成した。さらに、この圧粉体を焼成して、直径５０．８ｍｍ、高さ５ｍｍの焼結体（以下、「第４の焼結体」という）を得た。
　この第４の焼結体をターゲットとして用いて、スパッタリング法により、基板に薄膜を成膜した。基板には、石英ガラス基板を使用した。
　その後は、例１と同様の方法により、半導体化合物膜を有するガラス基板（以下、「第４のガラス基板サンプル」と称する）を作製した。
　第４のガラス基板サンプルを用いて、膜（以下、「第４の膜」と称する）のＸ線回折測定を実施した結果、第４の膜は、非晶質であった。
　（ＴＦＴサンプルの作製および評価）
　次に、前述の例１における第１のＴＦＴサンプルと同様の方法により、ＴＦＴ素子（以下、「第４のＴＦＴサンプル」という）を作製した。ただし、ここでは、半導体層は、第４の膜とした。
　得られた第４のＴＦＴサンプルを用いて、例１の場合と同様の方法で、負電圧印加光照射環境下での特性評価を行った。
　その結果、第４のＴＦＴサンプルでは、負電圧印加光照射環境下で３６００秒間保持した後でも、特性がほとんど変化しないことがわかった。
　なお、前述の方法で閾値電圧差ΔＶｔｈを求めたところ、閾値電圧差ΔＶｔｈは、－０．３７Ｖとなった。
　このように、第４の膜は、負電圧印加光照射環境下においても、特性変動が有意に抑制されることがわかった。なお、暗状態における、第４のＴＦＴサンプルの飽和領域特性から算出した、第４の膜の電界効果移動度は、９．７ｃｍ２Ｖ－１ｓ－１であった。
　（例５）
　（半導体化合物膜の評価）
　例１と同様の方法により、半導体化合物膜を形成し、その評価を行った。
　ただし、この例５では、スパッタリング成膜用のターゲットは、以下のように作製した。
　Ｇａ２Ｏ３粉末と、ＺｎＯ粉末と、ＳｎＯ２粉末とを、カチオン原子％比率で、Ｇａ：Ｚｎ：Ｓｎ＝１３．３：６０：２６．７となるよう秤量、混合し、混合粉末を調製した。さらに、この粉末に対して、１ｍｏｌ％のフッ化マグネシウム（ＭｇＦ２）粉末を加え、混合粉末を調製した。また、得られた混合粉末から、圧粉体を形成した。さらに、この圧粉体を焼成して、直径５０．８ｍｍ、高さ５ｍｍの焼結体（以下、「第５の焼結体」という）を得た。
　この第５の焼結体をターゲットとして用いて、スパッタリング法により、基板に薄膜を成膜した。基板には、石英ガラス基板を使用した。
　その後は、例１と同様の方法により、半導体化合物膜を有するガラス基板（以下、「第５のガラス基板サンプル」と称する）を作製した。
　第５のガラス基板サンプルを用いて、膜（以下、「第５の膜」と称する）のＸ線回折測定を実施した結果、第５の膜は、非晶質であった。
　（ＴＦＴサンプルの作製および評価）
　次に、前述の例１における第１のＴＦＴサンプルと同様の方法により、ＴＦＴ素子（以下、「第５のＴＦＴサンプル」という）を作製した。ただし、ここでは、半導体層は、第５の膜とした。
　得られた第５のＴＦＴサンプルを用いて、例１の場合と同様の方法で、負電圧印加光照射環境下での特性評価を行った。
　その結果、第５のＴＦＴサンプルでは、負電圧印加光照射環境下で３６００秒間保持した後でも、特性がほとんど変化しないことがわかった。
　なお、前述の方法で閾値電圧差ΔＶｔｈを求めたところ、閾値電圧差ΔＶｔｈは、－１．２１Ｖとなった。
　このように、第５の膜は、負電圧印加光照射環境下においても、特性変動が有意に抑制されることがわかった。なお、暗状態における、第５のＴＦＴサンプルの飽和領域特性から算出した、第５の膜の電界効果移動度は、１８．５ｃｍ２Ｖ－１ｓ－１であった。
　（例６）
　（半導体化合物膜の評価）
　例１と同様の方法により、半導体化合物膜を形成し、その評価を行った。
　ただし、この例６では、スパッタリング成膜用のターゲットは、以下のように作製した。
　Ｇａ２Ｏ３粉末と、ＺｎＯ粉末と、ＳｎＯ２粉末とを、カチオン原子％比率で、Ｇａ：Ｚｎ：Ｓｎ＝３３．３：５０：１６．７となるよう秤量、混合し、混合粉末を調製した。さらに、この粉末に対して、１ｍｏｌ％のフッ化マグネシウム（ＭｇＦ２）粉末を加え、混合粉末を調製した。また、得られた混合粉末から、圧粉体を形成した。さらに、この圧粉体を焼成して、直径５０．８ｍｍ、高さ５ｍｍの焼結体（以下、「第６の焼結体」という）を得た。
　この第６の焼結体をターゲットとして用いて、スパッタリング法により、基板に薄膜を成膜した。基板には、石英ガラス基板を使用した。
　その後は、例１と同様の方法により、半導体化合物膜を有するガラス基板（以下、「第６のガラス基板サンプル」と称する）を作製した。
　第６のガラス基板サンプルを用いて、膜（以下、「第６の膜」と称する）のＸ線回折測定を実施した結果、第６の膜は、非晶質であった。
　（ＴＦＴサンプルの作製および評価）
　次に、前述の例１における第１のＴＦＴサンプルと同様の方法により、ＴＦＴ素子（以下、「第６のＴＦＴサンプル」という）を作製した。ただし、ここでは、半導体層は、第６の膜とした。
　得られた第６のＴＦＴサンプルを用いて、例１の場合と同様の方法で、負電圧印加光照射環境下での特性評価を行った。
　その結果、第６のＴＦＴサンプルでは、負電圧印加光照射環境下で３６００秒間保持した後でも、特性がほとんど変化しないことがわかった。
　なお、前述の方法で閾値電圧差ΔＶｔｈを求めたところ、閾値電圧差ΔＶｔｈは、－０．３２Ｖとなった。
　このように、第６の膜は、負電圧印加光照射環境下においても、特性変動が有意に抑制されることがわかった。なお、暗状態における、第６のＴＦＴサンプルの飽和領域特性から算出した、第６の膜の電界効果移動度は、１１．１ｃｍ２Ｖ－１ｓ－１であった。
　図１５には、各ＴＦＴサンプルにおいて得られた閾値電圧差ΔＶｔｈをまとめて示す。図１５において、横軸は、ＴＦＴサンプルの半導体層に含まれるＧａの量（原子％）を表しており、縦軸は、閾値電圧差ΔＶｔｈである。
　図１５から、第１～第６のＴＦＴサンプルにおいて得られた閾値電圧差ΔＶｔｈの絶対値は、最大でも１．５Ｖ未満であり、従来のＴＦＴサンプルにおける閾値電圧差ΔＶｔｈの絶対値（１０．４Ｖ）に比べて有意に小さくなっていることがわかる。
　このように、本発明の一実施形態による半導体化合物を含む、第１～第６のＴＦＴサンプルでは、負電圧印加光照射環境下においても、特性変動が有意に抑制されることが確認された。さらに、第１～第６のＴＦＴサンプルでは、特性変動が有意に抑制された状態であっても、高い電界効果移動度を示すことが確認された。
　（例７）
　（半導体化合物膜の作製）
　Ｉｎ２Ｏ３粉末と、Ｇａ２Ｏ３粉末と、ＺｎＯ粉末とを、カチオン原子％比率で、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１となるよう秤量、混合し、混合粉末を調製した。得られた混合粉末から、圧粉体を形成した。さらに、この圧粉体を焼成して、焼結体（以下、「第７の焼結体」という）を得た。
　第７の焼結体をターゲットとして、パルスレーザーデポジション（ＰＬＤ）法により、基板に膜を成膜した。
　レーザー光源には、ＫｒＦエキシマレーザー（λ＝２４８ｎｍ、ＣＯＨＥＲＥＮＴ社製）を使用した。ＫｒＦレーザーのパワーは９５ｍＪ、基板－ターゲット間距離は約３０ｍｍとした。真空チャンバーの背圧は、６．０×１０－５Ｐａであった。
　真空チャンバーには３本のガス供給ラインを設け、それぞれのガス供給ラインから、真空チャンバに反応ガスを供給した。第１のガス供給ラインには、酸素ガスを供給し、第２のガス供給ラインには、アルゴンガスを供給し、第３のガス供給ラインには、アルゴンとフッ素ガスの混合ガス（Ａｒ／Ｆ２ガス）を供給した。
　真空チャンバー内の圧力は５Ｐａとした。酸素ガスの濃度は９７％とし、フッ素ガスの濃度は４０ｐｐｍとした。
　成膜後に、酸素ガス中で基板を熱処理した。熱処理温度は３００℃とし、熱処理時間は１時間とした。
　これにより、基板上に膜が作製された。以下、得られた膜を、「第７の膜」と称する。
　なお、比較のため、成膜の際に真空チャンバ内にＦ２ガスを導入しないで（すなわちフッ素ガスの濃度はほぼゼロ）、同様の方法により膜を作製した。得られた膜を、「第１のフッ素非含有膜」と称する。
　（半導体化合物膜の評価）
　（フッ素濃度）
　得られた膜についてＥＰＭＡ測定を行い、膜中のフッ素濃度を評価した。
　その結果、第７の膜では、ＣＦ／（ＣＯ＋ＣＦ）値は、８．９％であった。ここで、ＣＦは、膜に含まれるフッ素の濃度（ｃｍ－３）を表し、ＣＯは、膜に含まれる酸素の濃度（ｃｍ－３）を表す。
　また、第１のフッ素非含有膜では、膜中にＦは検出されず、ＣＦ／（ＣＯ＋ＣＦ）値はゼロであった。
 　（Ｈ－濃度）
　得られた膜についてＦＴＩＲ測定を行い、水素負イオンＨ－濃度を評価した。
　その結果、第７の膜では、Ｈ－濃度は、１．１×１０１９ｃｍ－３であった。一方、第１のフッ素非含有膜では、Ｈ－濃度は、６．９×１０１９ｃｍ－３であった。
　図１６には、両膜において得られたＦＴＩＲ測定の結果を示す。
　このように、ＩＧＺＯ化合物中にフッ素を導入することにより、水素負イオンＨ－濃度を低減できることがわかった。
　（ＯＨ濃度および密度）
　得られた膜についてＦＴＩＲ測定を行い、ＯＨ濃度を測定した。
　その結果、第７の膜では、ＯＨ濃度は、６．０×１０２０ｃｍ－３であった。一方、第１のフッ素非含有膜では、ＯＨ濃度は、８．６×１０２０ｃｍ－３であった。
　図１７には、ＦＴＩＲ測定の結果を示す。いずれの膜においても、密度は６．０ｇｃｍ－３以上であった。
　（光吸収特性）
　得られた膜について光吸収特性を評価した。
　図１８には、第７の膜および第１のフッ素非含有膜の光吸収特性をまとめて示す。
　第１のフッ素非含有膜の光学バンドギャップは、３．１ｅＶと見積もられた。一方、第７の膜の光学バンドギャップは、３．３ｅＶとなり、第１のフッ素非含有膜と比べて、有意に増大していることがわかった。
　（ＴＦＴサンプルの作製および評価）
　次に、前述の例１における第１のＴＦＴサンプルと同様の方法により、ＴＦＴ素子（以下、「第７のＴＦＴサンプル」という）を作製した。
　ただし、ここでは、半導体層は第７の膜とした。また、半導体層の厚みは４０ｎｍとし、ソースドレイン電極はＴｉとした。さらに、シリコン基板のアニール条件は、３００℃、１時間とした。
　得られた第７のＴＦＴサンプルを用いて、例１の場合と同様の方法で、負電圧印加光照射環境下での特性評価を行った。ただし、ここでは、ゲート電極に印加する電圧を－４０Ｖとした。
　図１９には、第７のＴＦＴサンプルにおいて得られた評価結果を示す。
　この図に示すように、第７のＴＦＴサンプルでは、負電圧印加光照射環境下で２９００秒間保持した後でも、特性がほとんど変化しないことがわかった。
　なお、前述の方法で閾値電圧差ΔＶｔｈを求めたところ、閾値電圧差ΔＶｔｈは、＋１．１６Ｖとなった。
　比較のため、半導体層を前述の第１のフッ素非含有膜として、同様の方法により、ＴＦＴサンプルを作製した。以下、このＴＦＴサンプルを「比較例に係るＴＦＴサンプル」と称する。この比較例に係るＴＦＴサンプルを用いて、負電圧印加光照射環境下での特性評価を行った。
　図２０には、比較例に係るＴＦＴサンプルにおいて得られた評価結果を示す。
　この結果から、半導体層としてＩＧＺＯ化合物を使用した、比較例に係るＴＦＴサンプルの場合、負電圧印加光照射環境下では、特性が大きく変化することがわかった。
　このように、第７の膜は、負電圧印加光照射環境下においても、特性変動が有意に抑制されることがわかった。なお、暗状態における、第７のＴＦＴサンプルの飽和領域特性から算出した、第７の膜の電界効果移動度は、０．６ｃｍ２Ｖ－１ｓ－１であった。
　（例８）
　（半導体化合物膜の作製）
　例１と同様の方法により、半導体化合物膜を作製した。
　ただし、この例８では、スパッタリング成膜用のターゲットは、以下のように作製した。
　Ｉｎ２Ｏ３粉末と、Ｇａ２Ｏ３粉末と、ＺｎＯ粉末とを、カチオン原子％比率で、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１となるよう秤量、混合した。さらに、この粉末に対して、フッ化カルシウム（ＣａＦ２）粉末を加え、混合粉末を調製した。フッ化カルシウムは、仕込み組成において、ＣＦ／（ＣＯ＋ＣＦ）値が０．５％となるよう添加した。
　次に、得られた混合粉末から、圧粉体を形成した。さらに、この圧粉体を焼成して、直径５０．８ｍｍ、高さ５ｍｍの焼結体（以下、「第８－１の焼結体」と称する）を得た。
　また、同様の方法により、混合粉末から焼結体（以下、「第８－２の焼結体」と称する）を得た。ただし、この第８－２の焼結体の場合、混合粉末中におけるフッ化カルシウムは、仕込み組成において、ＣＦ／（ＣＯ＋ＣＦ）値が１．５％となるよう添加した。
　これらの焼結体をターゲットとして用いて、スパッタリング法により、基板に膜を成膜した。基板には、ガラス基板を使用した。
　スパッタ装置には、ＭｉｎｉＬａｂ０６０Ａ（Ｍｏｏｒｅ　Ｆｉｅｌｄ社製）を用い、基板を２３ｒｐｍで回転させた状態で、成膜を行った。電源はＲＦ１５０Ｗとし、真空チャンバの背圧は２×１０－５Ｐａとした。
　真空チャンバ内の圧力は０．５Ｐａとした。Ａｒ／Ｏ２混合ガスを用いて、酸素濃度を３％に調整した。
　これにより、基板上に膜が形成された。第８－１の焼結体をーゲットとして得られた膜を「第８－１の膜」と称し、第８－２の焼結体をーゲットとして得られた膜を「第８－２の膜」と称する。
　得られた両膜に対して、Ｘ線回折測定を実施した。その結果、第８－１の膜および第８－２の膜は、いずれも非晶質であることがわかった。
　（半導体化合物膜の評価）
　得られた両膜について、以下の評価を行った。
　（Ｆ濃度、Ｈ－濃度、およびＯＨ濃度）
　ＥＰＭＡ法により、両膜中のＦ濃度を測定した。分析の結果、第８－１の膜におけるＣＦ／（ＣＯ＋ＣＦ）値は、０．２７％であった。一方、第８－２の膜におけるＣＦ／（ＣＯ＋ＣＦ）値は、１．５％であった。なお。いずれの膜においても、膜中のフッ素の分布は、ほぼ均一であった。
　また、ＦＴＩＲ測定により、両膜中の水素負イオンＨ－濃度を評価した。その結果、水素負イオンＨ－濃度は、いずれの膜においても、５×１０１９ｃｍ－３以下と見積もられた。
　ＦＴＩＲ測定により、両膜中のＯＨ濃度を評価した。その結果、ＯＨ濃度は、いずれの膜においても、１×１０２１ｃｍ－３以下と見積もられた。
　図２１には、両膜において得られたＦＴＩＲの測定結果を示す。
　（ＴＦＴサンプルの作製および評価）
　次に、前述の例１における第１のＴＦＴサンプルと同様の方法により、ＴＦＴ素子を作製した。
　ただし、ここでは、半導体層は、「第８－１の膜」および「第８－２の膜」とした。以下、半導体層として第８－１の膜を有するＴＦＴ素子を、「第８－１のＴＦＴサンプル」と称し、半導体層として第８－２の膜を有するＴＦＴ素子を、「第８－２のＴＦＴサンプル」と称する。
　また、半導体層の成膜の際の酸素濃度は、３％とした。
　得られた第８－１のＴＦＴサンプルおよび第８－２のＴＦＴサンプルを用いて、例１の場合と同様の方法で、負電圧印加光照射環境下での特性評価を行った。ただし、ここでは、ゲート電極に印加する電圧を－３０Ｖとした。
　図２２には、第８－１のＴＦＴサンプルにおいて得られた評価結果を示す。また、図２３には、第８－２のＴＦＴサンプルにおいて得られた評価結果を示す。
　図２２および図２３と、前述の図２０との比較から、第８－１のＴＦＴサンプルおよび第８－２のＴＦＴサンプルでは、負電圧印加光照射環境下で３６００秒間保持した後でも、特性があまり変化しないことがわかった。
　なお、前述の方法で閾値電圧差ΔＶｔｈを求めたところ、第８－１のＴＦＴサンプルにおける閾値電圧差ΔＶｔｈは、－５．０Ｖとなった。また、第８－２のＴＦＴサンプルにおける閾値電圧差ΔＶｔｈは、－５．０Ｖとなった。
　このように、第８－１の膜および第８－２の膜は、負電圧印加光照射環境下においても、特性変動が有意に抑制されることがわかった。なお、暗状態における、第８－１のＴＦＴサンプルの飽和領域特性から算出した、第８－１の膜の電界効果移動度は、１２．２ｃｍ２Ｖ－１ｓ－１であった。また、第８－２のＴＦＴサンプルの飽和領域特性から算出した、第８－２の膜の電界効果移動度は、１１．６ｃｍ２Ｖ－１ｓ－１であった。
　（例９）
　（半導体化合物膜の作製）
　ＩＧＺＯ化合物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）の焼結体のターゲット（以下、「ターゲットＡ」と称する）、およびＬａＦ３焼結体のターゲット（以下、「ターゲットＢ」と称する）を用いて、共スパッタリング法により、半導体化合物膜を有するガラス基板を作製した。
　スパッタ装置には、ＭｉｎｉＬａｂ０６０Ａ（Ｍｏｏｒｅ　Ｆｉｅｌｄ社製）を用い、基板を２３ｒｐｍで回転させた状態で、成膜を行った。
　ターゲットＡに対する印加パワーは、ＲＦ１５０Ｗとした。一方、ターゲットＢに対する印加パワーは、ターゲットＡに対する印加パワーの０．０８倍、０．２５倍、および０．５倍の３種類から選定した。
　真空チャンバの背圧は２×１０－５Ｐａとした。
　真空チャンバ内の圧力は０．５Ｐａとした。Ａｒ／Ｏ２混合ガスを用いて、酸素濃度を３％に調整した。
　これにより、基板上に膜が形成された。ターゲットＢへの印加パワーがターゲットＡへの印加パワーの０．０８倍の条件で得られた膜を「第９－１の膜」と称する。ターゲットＢへの印加パワーがターゲットＡへの印加パワーの０．２５倍の条件で得られた膜を「第９－２の膜」と称する。また、ターゲットＢへの印加パワーがターゲットＡへの印加パワーの０．５倍の条件で得られた膜を「第９－３の膜」と称する。
　得られた３種類の膜に対して、Ｘ線回折測定を実施した。その結果、第９－１の膜、第９－２の膜、および第９－３の膜は、いずれも非晶質であることがわかった。
　（半導体化合物膜の評価）
　得られた３種類の膜について、以下の評価を行った。
　（Ｆ濃度および光吸収特性）
　ＥＤＳ法により、各膜中のＦ濃度を測定した。分析の結果、第９－１の膜におけるＣＦ／（ＣＯ＋ＣＦ）値は、２．４％であった。また、第９－２の膜におけるＣＦ／（ＣＯ＋ＣＦ）値は、５．７％であった。さらに、第９－３の膜におけるＣＦ／（ＣＯ＋ＣＦ）値は、９．７％であった。
　また、第９－１の膜～第９－３の膜における光学バンドギャップは、それぞれ、３．２ｅＶ、３．３ｅＶ、および３．５ｅＶであることがわかった。
　図２４には、各膜において得られた光吸収スペクトルをまとめて示す。なお、この図には、比較のため、ＩＧＺＯ化合物の光吸収スペクトルも示されている。
　（ＴＦＴサンプルの作製および評価）
　次に、前述の例１における第１のＴＦＴサンプルと同様の方法により、ＴＦＴ素子を作製した。
　ただし、ここでは、半導体層は、第９－１の膜、第９－２の膜、または第９－３の膜とした。以下、半導体層として第９－１の膜を有するＴＦＴ素子を、「第９－１のＴＦＴサンプル」と称し、半導体層として第９－２の膜を有するＴＦＴ素子を、「第９－２のＴＦＴサンプル」と称し、半導体層として第９－３の膜を有するＴＦＴ素子を、「第９－３のＴＦＴサンプル」と称する。
　また、半導体層の成膜の際の酸素濃度は、３％とした。
　得られた第９－１～第９－３のＴＦＴサンプルを用いて、例１の場合と同様の方法で、負電圧印加光照射環境下での特性評価を行った。ただし、ここでは、ゲート電極に印加する電圧を－３０Ｖとした。
　図２５には、第９－１のＴＦＴサンプルにおいて得られた評価結果を示す。
　測定の結果、第９－１～第９－３のＴＦＴサンプルでは、いずれも、負電圧印加光照射環境下で３６００秒間保持した後でも、特性があまり変化しないことがわかった。
　前述の方法で閾値電圧差ΔＶｔｈを求めたところ、第９－１のＴＦＴサンプルにおける閾値電圧差ΔＶｔｈは、－３．７Ｖとなった。また、第９－２のＴＦＴサンプルにおける閾値電圧差ΔＶｔｈは、－３．０Ｖとなった。さらに、第９－３のＴＦＴサンプルにおける閾値電圧差ΔＶｔｈは、＋０．０７Ｖとなった。
　このように、第９－１の膜～第９－３の膜は、負電圧印加光照射環境下においても、特性変動が有意に抑制されることがわかった。なお、暗状態における、第９－１のＴＦＴサンプルの飽和領域特性から算出した、第９－１の膜の電界効果移動度は、１２．２ｃｍ２Ｖ－１ｓ－１であった。また、第９－２のＴＦＴサンプルの飽和領域特性から算出した、第９－２の膜の電界効果移動度は、６．２ｃｍ２Ｖ－１ｓ－１であった。さらに、第９－３のＴＦＴサンプルの飽和領域特性から算出した、第９－２の膜の電界効果移動度は、１．９ｃｍ２Ｖ－１ｓ－１であった。
　本願は、２０１７年１１月２８日に出願した日本国特許出願２０１７－２２８０２２号に基づく優先権を主張するものであり、同日本国出願の全内容を本願に参照により援用する。
　１００　　　第１の半導体素子（薄膜トランジスタ）
　１００Ａ　　別の薄膜トランジスタ
　１１０、１１０Ａ　基板
　１２０、１２０Ａ　バリア膜
　１３０、１３０Ａ　半導体層
　１３２　　　突出部分
　１３８　　　絶縁膜
　１４０、１４０Ａ　ゲート絶縁膜
　１５０　　　層間絶縁膜
　１６０、１６０Ａ　第１の電極
　１６２、１６２Ａ　第２の電極
　１６８　　　導電膜
　１７０、１７０Ａ　ゲート電極
　１８０、１８０Ａ　パッシベーション膜
　２００　　　第２の半導体素子（太陽電池）
　２１０　　　支持体
　２２０　　　シリコン層
　２３０　　　半導体層
　２４０　　　電極層
　３００　　　第３の半導体素子（ＯＬＥＤ）
　３１０　　　基板
　３２０　　　第１の電極（陰極）
　３３０　　　半導体層
　３４０　　　有機層
　３５０　　　第２の電極（陽極）
　４００　　　第１のＴＦＴサンプル
　４１０　　　シリコン基板
　４２０　　　熱酸化膜
　４３０　　　半導体層
　４４０　　　ドレイン電極
　４５０　　　ソース電極

Claims (19)

  1. 　金属カチオンおよび酸素を含む酸化物系の半導体化合物であって、
    　前記金属カチオンと結合していた水素負イオンＨ－がフッ素イオンＦ－で置換されており、
    　１個～３個の金属カチオンと結合しているフッ素イオンＦ－を有する、酸化物系の半導体化合物。
  2. 　フッ素イオンＦ－の濃度が１×１０１７ｃｍ－３以上であり、
    　水素負イオンＨ－の濃度が５×１０１９ｃｍ－３以下である、請求項１に記載の酸化物系の半導体化合物。
  3. 　ＣＦをフッ素濃度（ｃｍ－３）とし、ＣＯを酸素濃度（ｃｍ－３）としたとき、
    　ＣＦ／（ＣＯ＋ＣＦ）値が１％～１０％の範囲である、請求項１または２に記載の半導体化合物。
  4. 　ＯＨ濃度が１×１０２１ｃｍ－３以下である、請求項１乃至３のいずれか一つに記載の半導体化合物。
  5. 　半導体化合物であって、
    　ガリウム、亜鉛、および酸素と、
    　スズ、アルミニウム、チタンおよびインジウムの少なくとも一つと
    　を含み、
    　さらにフッ素を含む、半導体化合物。
  6. 　フッ素の含有量は、０．００１ｍｏｌ％～２ｍｏｌ％の範囲である、請求項５に記載の半導体化合物。
  7. 　全カチオン原子に対するガリウム原子の原子比は、１０％～４０％の範囲である、請求項５または６に記載の半導体化合物。
  8. 　スズを含む、請求項５乃至７のいずれか一つに記載の半導体化合物。
  9. 　全カチオン原子に対するスズ原子の原子比は、１０％～３５％の範囲である、請求項８に記載の半導体化合物。
  10. 　インジウムを含む、請求項５乃至７のいずれか一つに記載の半導体化合物。
  11. 　全カチオン原子に対するインジウム原子の原子比は、１０％～４０％の範囲である、請求項１０に記載の半導体化合物。
  12. 　非晶質である、請求項５乃至１１のいずれか一つに記載の半導体化合物。
  13. 　半導体化合物の層を含む半導体素子であって、
    　前記半導体素子は、ＴＦＴ（薄膜トランジスタ）、太陽電池、またはＯＬＥＤ（有機発光ダイオード）のいずれかであり、
    　前記層は、請求項５乃至１２のいずれか一つに記載の半導体化合物で構成される、半導体素子。
  14. 　前記半導体素子は、基板と、該基板の上部に配置された前記層と、該層の上部に配置されたゲート電極と、前記層と接触するソース電極およびドレイン電極とを有する、請求項１３に記載の半導体素子。
  15. 　前記半導体素子は、基板と、該基板の上部に配置されたゲート電極と、該ゲート電極の上部に配置された前記層と、該層と接触するソース電極およびドレイン電極とを有する、請求項１３に記載の半導体素子。
  16. 　積層体であって、
    　基板と、
    　該基板の上部に設置された半導体化合物の層と、
    　を有し、
    　前記層は、請求項５乃至１２のいずれか一つに記載の半導体化合物で構成される、積層体。
  17. 　成膜用のターゲットであって、
    　請求項５乃至１２のいずれか一つに記載の半導体化合物で構成される、ターゲット。
  18. 　半導体化合物であって、
    　ガリウム、亜鉛、および酸素と、
    　スズ、アルミニウム、チタンおよびインジウムの少なくとも一つと
    　を含み、
    　全カチオン原子に対するガリウム原子の原子比は、１０％～４０％の範囲である、半導体化合物。
  19. 　水素負イオンＨ－の濃度が１０１９ｃｍ－３以下である、請求項１８に記載の半導体化合物。
PCT/JP2018/040343 2017-11-28 2018-10-30 半導体化合物、半導体化合物の層を有する半導体素子、積層体、およびターゲット WO2019107046A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020207014389A KR20200088335A (ko) 2017-11-28 2018-10-30 반도체 화합물, 반도체 화합물의 층을 갖는 반도체 소자, 적층체 및 타깃
CN201880076573.9A CN111406324A (zh) 2017-11-28 2018-10-30 半导体化合物、具有半导体化合物的层的半导体元件、层叠体、及靶
JP2019557079A JPWO2019107046A1 (ja) 2017-11-28 2018-10-30 半導体化合物、半導体化合物の層を有する半導体素子、積層体、およびターゲット

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017228022 2017-11-28
JP2017-228022 2017-11-28

Publications (1)

Publication Number Publication Date
WO2019107046A1 true WO2019107046A1 (ja) 2019-06-06

Family

ID=66664973

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/040343 WO2019107046A1 (ja) 2017-11-28 2018-10-30 半導体化合物、半導体化合物の層を有する半導体素子、積層体、およびターゲット

Country Status (5)

Country Link
US (1) US20200287002A1 (ja)
JP (1) JPWO2019107046A1 (ja)
KR (1) KR20200088335A (ja)
CN (1) CN111406324A (ja)
WO (1) WO2019107046A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7194122B2 (ja) 2018-01-05 2022-12-21 株式会社半導体エネルギー研究所 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258939A (ja) * 2010-05-14 2011-12-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2015082575A (ja) * 2013-10-22 2015-04-27 株式会社神戸製鋼所 バックチャネル型薄膜トランジスタおよび表示装置
WO2015198604A1 (ja) * 2014-06-26 2015-12-30 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び有機ｅｌ表示装置
JP2016048800A (ja) * 2009-12-04 2016-04-07 株式会社半導体エネルギー研究所 半導体装置
JP2016184767A (ja) * 2009-11-20 2016-10-20 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2369940C2 (ru) 2004-11-10 2009-10-10 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016184767A (ja) * 2009-11-20 2016-10-20 株式会社半導体エネルギー研究所 半導体装置
JP2016048800A (ja) * 2009-12-04 2016-04-07 株式会社半導体エネルギー研究所 半導体装置
JP2011258939A (ja) * 2010-05-14 2011-12-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2015082575A (ja) * 2013-10-22 2015-04-27 株式会社神戸製鋼所 バックチャネル型薄膜トランジスタおよび表示装置
WO2015198604A1 (ja) * 2014-06-26 2015-12-30 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び有機ｅｌ表示装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
BANG, JOON-HO ET AL.: "Hydrogen anion and subgap states in amorphous In-Ga-Zn-O thin films for TFT applications", APPLIED PHYSICS LETTERS, vol. 110, 8 June 2017 (2017-06-08), pages 232105 - 1-232105-5, XP012219487 *
MIYAKAWA, MASASHI ET AL.: "Improvement of TFT characteristics by fluorine additive on solution-processed oxide semiconductor", THE JAPAN SOCIETY OF APPLIED PHYSICS, 1 March 2017 (2017-03-01), pages 16 - 048 *
YAMASAKI, HARUKA ET AL.: "The Influence of Fluorinated Silicon Nitride Gate Insulator on Positive Bias Stability toward Highly Reliable Amorphous InGaZnO Thin-Film Transistors", ECS JOURNAL OF SOLID STATE SCIENCE AND TECHNOLOGY, vol. 3, no. 2, 3 December 2013 (2013-12-03), pages Q20 - Q23, XP055615927 *

Also Published As

Publication number Publication date
KR20200088335A (ko) 2020-07-22
JPWO2019107046A1 (ja) 2020-12-17
CN111406324A (zh) 2020-07-10
US20200287002A1 (en) 2020-09-10

Similar Documents

Publication Publication Date Title
EP1815530B1 (en) Field effect transistor employing an amorphous oxide
US8129718B2 (en) Amorphous oxide semiconductor and thin film transistor using the same
US8084307B2 (en) Method for manufacturing thin film transistor
KR101568631B1 (ko) 박막 트랜지스터
KR101536101B1 (ko) 박막 반도체 물질들을 이용하는 박막 트랜지스터들
JP6231880B2 (ja) 薄膜トランジスタ
CN102938420A (zh) 无定形氧化物和场效应晶体管
KR20130091770A (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃 및 박막 트랜지스터
US20100224870A1 (en) Field effect transistor
KR20150016789A (ko) 박막 트랜지스터 및 그 제조방법
CN103155154A (zh) 半导体薄膜、薄膜晶体管及其制造方法
US9837543B2 (en) Oxide semiconductor target, oxide semiconductor film and method for producing same, and thin film transistor
WO2019107046A1 (ja) 半導体化合物、半導体化合物の層を有する半導体素子、積層体、およびターゲット
TWI732828B (zh) 氧化物半導體化合物、具備氧化物半導體化合物層之半導體元件、及積層體
JP7070130B2 (ja) 酸化物半導体層、酸化物半導体層形成用スパッタリングターゲット、および薄膜トランジスタ
Abusabee Thin film engineering for transparent thin film transistors

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18883269

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019557079

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18883269

Country of ref document: EP

Kind code of ref document: A1