TWI732828B - 氧化物半導體化合物、具備氧化物半導體化合物層之半導體元件、及積層體 - Google Patents

氧化物半導體化合物、具備氧化物半導體化合物層之半導體元件、及積層體 Download PDF

Info

Publication number
TWI732828B
TWI732828B TW106106613A TW106106613A TWI732828B TW I732828 B TWI732828 B TW I732828B TW 106106613 A TW106106613 A TW 106106613A TW 106106613 A TW106106613 A TW 106106613A TW I732828 B TWI732828 B TW I732828B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
film
layer
substrate
semiconductor compound
Prior art date
Application number
TW106106613A
Other languages
English (en)
Other versions
TW201732885A (zh
Inventor
細野秀雄
神谷利夫
雲見日出也
金正煥
中村伸宏
渡邉暁
宮川直通
Original Assignee
國立大學法人東京工業大學
日商Ａｇｃ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立大學法人東京工業大學, 日商Ａｇｃ股份有限公司 filed Critical 國立大學法人東京工業大學
Publication of TW201732885A publication Critical patent/TW201732885A/zh
Application granted granted Critical
Publication of TWI732828B publication Critical patent/TWI732828B/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/06—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances
    • H01B1/08—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C23C14/28—Vacuum evaporation by wave energy or particle radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Light Receiving Elements (AREA)

Abstract

本發明係一種氧化物半導體化合物，其包含鎵及氧，光學帶隙為3.4 eV以上，並且300 K下之藉由霍爾(Hall)測定而獲得之電子之霍爾(Hall)遷移率為3 cm2 /Vs以上。

Description

氧化物半導體化合物、具備氧化物半導體化合物層之半導體元件、及積層體
本發明係關於一種氧化物半導體化合物、具備氧化物半導體化合物層之半導體元件、及積層體。
先前以來，例如作為TFT(薄膜電晶體)等半導體元件中之半導體材料，廣泛使用矽。 最近，已知有於包含金屬陽離子之氧化物半導體中，存在光學帶隙相對較寬、遷移率相對較大之化合物，嘗試將此種氧化物半導體應用於半導體元件。 其中，ZnO及In-Ga-Zn-O等氧化物半導體為透明且具有與非晶矽或低溫多晶矽匹配之特性，而被關注應用於下一代TFT(例如專利文獻1)。 先前技術文獻 專利文獻 專利文獻1：日本專利第5589030號說明書 專利文獻2：日本專利特開2007-115902號公報
[發明所欲解決之問題] 如上所述，氧化物半導體化合物作為代替矽之材料，被期待應用於半導體元件。 於將該等氧化物半導體用作液晶面板之驅動元件之情形時，有可能接收來自背光裝置之可見光或包含紫外線之外界光。又，於用作OLED(有機發光二極體)面板之驅動元件之情形時，有可能受到所發出之光之照射。已知於此種狀況下，In-Ga-Zn-O等氧化物半導體之漏電流增大，而產生液晶面板或OLED面板之對比度降低等不良情況。因此，此種氧化物半導體必須於半導體元件內由遮光層遮光而使用(例如專利文獻2)。 只要可抑制氧化物半導體之光照射環境下之此種特性變動，則無需設置遮光層，預測包含此種氧化物半導體之半導體元件之構成自由度飛躍性地提高。 本發明係鑒於此種背景而完成者，於本發明中，目的在於提供一種可顯著抑制如上所述般因光照射產生漏電流之氧化物半導體化合物。又，於本發明中，目的在於提供一種具備此種氧化物半導體化合物層之半導體元件及積層體。 [解決問題之技術手段] 於本發明中，提供一種氧化物半導體化合物，其包含鎵及氧，光學帶隙為3.4 eV以上，並且300 K下之藉由霍爾(Hall)測定而獲得之電子之霍爾(Hall)遷移率為3 cm2 /Vs以上。 此處，亦可為，於由以下之式表示藉由上述霍爾(Hall)測定而獲得之電子密度N之溫度依存性時， N＝N0 exp(-Ea/kT)       (1)式 N0 為1016 cm-3 以上。其中，T為測定溫度(K)，k為玻耳茲曼常數(eVK-1 )，Ea為活化能(eV)。 又，於本發明中，提供一種半導體元件，其特徵在於：其係具備氧化物半導體化合物層者， 上述半導體元件為TFT(薄膜電晶體)、太陽電池、或OLED(有機發光二極體)中之任一者，並且 上述層係由具有如上所述之特徵之氧化物半導體化合物構成。 又，於本發明中，提供一種半導體元件，其特徵在於：其係具備氧化物半導體化合物層者， 上述半導體元件為TFT(薄膜電晶體)，並且 上述層包含鎵及氧，光學帶隙為3.4 eV以上，場效遷移率為5 cm2 /Vs以上。 進而，於本發明中，提供一種積層體，其特徵在於：包含基板、及 設置於該基板之上部之氧化物半導體化合物層，並且 上述層係由具有如上所述之特徵之氧化物半導體化合物構成。 [發明之效果] 於本發明中，能夠提供一種可顯著抑制如上所述般因光照射產生漏電流之氧化物半導體化合物。又，於本發明中，能夠提供一種具備此種氧化物半導體化合物層之半導體元件及積層體。
以下，參照圖式，對本發明之一實施形態進行說明。 (本發明之一實施形態之氧化物半導體化合物) 於本發明之一實施形態中，提供一種氧化物半導體化合物(以下稱為「第1化合物」)，其包含鎵及氧，光學帶隙為3.4 eV以上，並且300 K下之藉由霍爾(Hall)測定而獲得之電子之霍爾(Hall)遷移率為3 cm2 /Vs以上。 此處，於本申請案中，材料之光學帶隙係指室溫下之值，可根據以下之(2)式掌握。 (αhν)1/2 ∝ (hν－Eg )          (2)式 此處，α為吸收係數，h為普朗克常數，ν為光之振動數，Eg 為光學帶隙。 又，電子之霍爾(Hall)遷移率及電子密度N係藉由霍爾(Hall)測定而獲得。 再者，電子密度N之溫度依存性如(1)式般表示。 N＝N0 ×exp(-Ea /kT)     (1)式 此處，k為玻耳茲曼常數(eVK-1 )，T為溫度(K)，N0 為常數，Ea 為活化能(eV)。 第1化合物之光學帶隙為3.4 eV以上。若光學帶隙為3.4 eV以上，則對於可見光照射，由於光學帶隙大於可見光能，故而可抑制漏電流增大。光學帶隙較佳為3.6 eV以上，進而較佳為3.7 eV以上。於光學帶隙為3.6 eV以上之情形時，不僅對於可見光抑制漏電流增加，對於紫外線光照射亦可抑制漏電流增加。 又，電子之霍爾(Hall)遷移率為3 cm2 /Vs以上。若電子之霍爾(Hall)遷移率為3 cm2 /Vs以上，則材料之缺陷能階較少。因此，於此情形時，可抑制因光照射時之缺陷能階導致之載子產生，其結果，可抑制漏電流增加。又，於形成半導體元件時，電壓損失較少。霍爾遷移率更佳為5 cm2 /Vs以上，進而較佳為5.5 cm2 /Vs以上，尤佳為6 cm2 /Vs以上。 又，(1)式中之N0 較佳為1016 以上。若N0 為1016 cm-3 以上，則於將氧化物半導體用作液晶面板等之驅動元件之情形時，於在可見光照射環境下施加負電壓時，可抑制閾值電壓向負方向偏移，而可進行斷開動作。N0 較佳為1017 cm-3 以上，進而較佳為1018 cm-3 以上。若為1018 cm-3 以上，則不僅於可見光照射環境下，於在紫外線光照射環境下施加負電壓時，亦可抑制閾值電壓向負方向偏移。 活化能Ea較佳為0.04 eV以上。於N0 為1016 cm-3 以上之情形時，藉由將活化能Ea 設為0.04 eV以上，於在可見光照射環境下施加負電壓時，可抑制閾值電壓向負方向偏移。 活化能Ea 較佳為0.10 eV以上，進而較佳為0.15 eV以上。若活化能Ea 為0.15 eV以上，則不僅於可見光照射環境下，於在紫外線光照射環境下施加負電壓時，亦可抑制閾值電壓向負方向偏移。 又，於第1化合物為膜狀之情形時，其膜密度較佳為5.0 g/cm-3 至5.4 g/cm-3 。若膜密度為5.0 g/cm-3 以上，則成為緻密之膜，而獲得較高之霍爾(Hall)遷移率。較佳為5.1 g/cm-3 以上，更佳為5.2 g/cm-3 以上。 入射光能3.5 eV之吸收係數較佳為10000 cm-1 以下。若入射光能3.5 eV之吸收係數為10000 cm-1 以下，則因光激發所致之載子產生減少，故而漏電流較小。入射光能3.5 eV之吸收係數更佳為5000 cm-1 以下，進而較佳為1000 cm-1 以下。 於將此種第1化合物應用於如TFT之半導體元件之情形時，可抑制因光照射產生之漏電流。又，可獲得相對較良好之開關特性。 又，對於具備第1化合物之半導體元件，即便於光照射環境下施加負電壓(以下，將此種環境稱為「負電壓施加光照射環境」)，亦不易使半導體元件之電壓-電流特性產生變動。因此，於將第1化合物應用於半導體元件之情形時，無需如先前之遮光層般之追加之層，而可大幅度提高構成之自由度。 (本發明之一實施形態之氧化物半導體化合物之組成) 其次，對第1化合物之組成之一例進行說明。 第1化合物除包含鎵以外，亦可包含其他金屬陽離子。 此種金屬陽離子例如為鋅(Zn)、銦(In)、錫(Sn)、及矽(Si)中之至少一種。於該等金屬陽離子中，尤佳為鋅。 又，於第1化合物亦包含除鎵以外之金屬陽離子之情形時，鎵原子相對於所有金屬陽離子之原子比較佳為35%以上。若為35%以上，則對於可見光照射，可抑制漏電流增大。又，抑制閾值電壓變動。鎵原子相對於所有金屬陽離子之原子比更佳為50%以上，進而較佳為60%以上，尤佳為70%以上。若為70%以上，則不僅於可見光照射環境下，於在紫外線光照射環境下施加負電壓時，亦可抑制漏電流增大，且可抑制閾值電壓向負方向偏移。鎵原子相對於所有金屬陽離子之原子比較佳為95%以下。若為95%以下，則光照射前之閾值電壓較低，且不僅於可見光照射環境下，於在紫外線光照射環境下施加負電壓時，亦可抑制漏電流增大。又，可抑制閾值電壓向負方向偏移。 又，例如於第1化合物實質上包含鎵與鋅之氧化物之情形時，可抑制閾值電壓上升，故而較佳。鎵原子相對於所有金屬陽離子(即Ga＋Zn)之原子比較佳為35%～95%之範圍。若為35%以上，則光照射前之閾值電壓較低，且對於可見光照射，抑制漏電流增大或閾值電壓變動。若為95%以下，則抑制閾值電壓上升，且維持較高之場效遷移率，對於可見光照射，抑制漏電流增大或閾值電壓變動。鎵原子相對於Ga＋Zn之原子比可為50%以上，亦可為70%以上。又，可為90%以下，亦可為85%以下。 但實際上，於第1化合物中可能包含上述記載中未表示之不可避免之材料(金屬、半導體、及/或化合物)。認為此種不可避免之材料之大部分為於第1化合物之製造製程中混入者。所謂「實質上包含鎵與鋅之氧化物」係指亦可包含除鎵與鋅之氧化物以外之不可避免之材料。 再者，第1化合物中可為，非晶質或非晶質之狀態為支配性。此處，所謂非晶質係指於X射線繞射測定中未賦予尖銳峰之物質。具體而言，藉由以下述(3)式表示之謝樂公式求出之微晶直徑(謝樂直徑)為6.0 nm以下。若將謝樂常數設為K，將X射線波長設為λ，將半高寬設為β，將波峰位置設為θ，則謝樂直徑L成為如下式： L＝Kλ/(βcosθ)       (3)式 例如，於X射線波長λ為0.154 nm時，謝樂常數K成為0.9。 又，所謂「非晶質之狀態為支配性」係指非晶質以體積比率計多於50%而存在之狀態。 若第1化合物中非晶質或非晶質之狀態為支配性，則晶界之缺陷能階之影響較少，而電特性之偏差變小。第1化合物可為微晶，亦可為非晶質與微晶混合存在之形態。 此處，所謂微晶係謝樂直徑大於6.0 nm且小於100 nm之結晶。若第1化合物為微晶，則導電性提高，故而較佳。若第1化合物為非晶質與微晶混合存在之形態，則平滑性與導電性一併提高，故而較佳。 (本發明之一實施形態之氧化物半導體化合物之應用例) 具有如上所述之特徵之第1化合物可應用於薄膜電晶體(TFT)、太陽電池、及有機發光二極體(OLED)等各種半導體元件。以下，參照圖式，對此種半導體元件之一例具體地進行說明。 (薄膜電晶體) 於圖1中，模式性地表示本發明之一實施形態之薄膜電晶體(以下稱為「第1元件」)之剖面。 如圖1所示，第1元件100係於基板110之上配置障壁膜120、氧化物半導體層130、閘極絕緣膜140、層間絕緣膜150、第1電極(源極或汲極)160、第2電極(汲極或源極)162、閘極電極170、及鈍化膜180之各層而構成。 基板110例如為玻璃基板、陶瓷基板、塑膠基板、或樹脂基板等絕緣基板。又，基板110亦可為透明之基板。 障壁膜120配置於基板110與氧化物半導體層130之間，具有形成基板110與氧化物半導體層130之反向通道界面之作用。障壁膜120例如由氧化矽、氮氧化矽、氮化矽、及氧化鋁等構成。再者，障壁膜120並非必需之構成，於不需要之情形時，亦可省略。 閘極絕緣膜140例如由氧化矽、氮氧化矽、氮化矽、及氧化鋁等無機絕緣材料構成。層間絕緣膜150亦相同。 第1及第2電極160、162、以及閘極電極170例如由如鋁、銅及銀之金屬、或其他導電性材料構成。 鈍化膜180具有保護元件之作用，例如由氧化矽、氮氧化矽、氮化矽、及氧化鋁等構成。 此處，於第1元件100中，氧化物半導體層130由具有上述特徵之第1化合物構成。 於先前之TFT中，例如使用In-Ga-Zn-O等化合物作為氧化物半導體層。 然而，如上所述，該化合物於光照射下，漏電流增大。又，該化合物有於負電壓施加光照射環境下，不僅漏電流增大，亦產生閾值電壓向負方向偏移之情形，因此，存在無法進行斷開動作之情形。 因此，於先前之TFT中，必須於圖1所示之構成中，於氧化物半導體層130之下側、例如基板110與障壁膜120之間設置遮光層，以免於基板110為透明之情形時光照射至氧化物半導體層130。又，根據閘極電極170之尺寸，亦必須於氧化物半導體層130之上側設置另一遮光層，以免光照射至氧化物半導體層130。此處，所謂遮光層係指由金屬或樹脂構成之圖案層且不與半導體元件之電極電性連接而遮蔽入射光之層。 此種遮光層之設置存在如下問題：不僅使元件之構造複雜而使元件之製造製程變得繁雜，亦明顯制約半導體元件之構成之自由度。 相對於此，於第1元件100中，應用具有上述特徵之第1化合物作為氧化物半導體層130。於此情形時，即便於負電壓施加光照射環境下使用第1元件100，亦可顯著抑制特性變動。 因此，於第1元件100中，無須追加如先前之遮光層，而可使元件之構造、及製造製程簡化。又，藉此，於第1元件100中，能夠顯著提高構成之自由度。 於使波長550 nm之光自基板110之下側相對於基板110垂直地入射至第1元件100之情形時，於將入射光之強度設為100時，入射光透過基板110及氧化物半導體層130、以及閘極絕緣膜140且由閘極電極170反射，透過閘極絕緣膜140、氧化物半導體層130、及基板110之反射光之強度較佳為60以上。反射光之強度更佳為65以上，進而較佳為70以上。 於第1元件100中，氧化物半導體層130之場效遷移率及閾值電壓於第1元件100之飽和區域係由以下之(4)式而求出： Id ＝α×μCox ×1/2(Vgs －Vth )2 (4)式 此處，Id 表示汲極電流，μ表示場效遷移率，Cox 表示由閘極電極170與氧化物半導體層130形成之每單位面積之靜電電容，Vgs 表示閘極電極170與源極電極之間之電壓，Vth 表示閾值電壓。於例如將於氧化物半導體層130中電流流動之長度設為L，將寬度設為W時，α表示為W/L。 場效遷移率與上述霍爾(Hall)遷移率同樣地，與固定電場中之載子之速度成比例，場效遷移率與霍爾(Hall)遷移率有關聯。若場效遷移率為5 cm2 /Vs以上，則材料之缺陷能階較少。因此，於此情形時，可抑制於光照射時因缺陷能階所致之載子產生，其結果，可抑制漏電流增加。又，於形成半導體元件時，電壓損失較少。 又，若氧化物半導體層130之場效遷移率為5 cm2 /Vs以上，則氧化物半導體層130之300 K下之藉由霍爾(Hall)測定而獲得之電子的霍爾(Hall)遷移率成為3 cm2 /Vs以上。 氧化物半導體層130之場效遷移率較佳為5.0 cm2 /Vs以上。於氧化物半導體層130之光學帶隙為3.4 eV以上且場效遷移率為5.0 cm2 /Vs以上之情形時，可抑制光照射環境或負電壓施加光照射環境下之漏電流之增大。場效遷移率較佳為6.0 cm2 /Vs以上，更佳為8.0 cm2 /Vs以上。 閾值電壓較佳為20 V以下。例如，藉由將閘極絕緣膜設為膜厚為75 nm～150 nm之SiOx ，可使閾值電壓成為20 V以下。 於氧化物半導體層130之光學帶隙為3.4 eV以上，閘極絕緣膜為SiOx ，膜厚為75 nm～150 nm之情形時，藉由將閾值電壓設為20 V以下，可抑制光照射環境或負電壓施加光照射環境下之漏電流之增大或閾值電壓向負方向之偏移。 為了獲得該等效果，閾值電壓較佳為20 V以下，更佳為10 V以下。又，開關比較佳為108 ～1010 。若開關比為108 以上，則於液晶面板或OLED面板中獲得串擾之畫面。開關比更佳為109 以上。 氧化物半導體層130係藉由脈衝雷射沈積法或濺鍍法而製作。藉由使用該等製造方法，獲得缺陷較少之膜，即便於較深之施體能階中亦可產生載子，閾值電壓成為20 V以下，場效遷移率成為5.0～8.0 cm2 /Vs。另一方面，於光照射環境或負電壓施加光照射環境下，藉由抑制因缺陷能階所致之載子產生等，可抑制漏電流增大或閾值電壓向負方向偏移。 再者，於圖1所示之第1元件100之例中，氧化物半導體層130配置於基板110與閘極電極170之間。 然而，作為薄膜電晶體(TFT)之另一例，亦考慮如圖2所示之所謂反向交錯型之構成。 如圖2所示，該TFT100A係於基板110A之上配置障壁膜120A、閘極電極170A、閘極絕緣膜140A、氧化物半導體層130A、第1電極(源極或汲極)160A、第2電極(汲極或源極)162A、及鈍化膜180A之各層而構成。 於此種構成中，無須對氧化物半導體層130A之未被第1電極160A及第2電極162A被覆之部分進行遮光。 於使波長550 nm之光自鈍化膜180A之上側相對於鈍化膜180A垂直地入射至TFT100A之情形時，於將入射光之強度設為100時，入射光透過鈍化膜180A、氧化物半導體層130A、及閘極絕緣膜140A且由閘極電極170A反射，已透過閘極絕緣膜140A、氧化物半導體層130A、及鈍化膜180A之反射光之強度較佳為60以上。反射光之強度更佳為65以上，進而較佳為70以上。 (薄膜電晶體之製造方法) 其次，參照圖3～圖8，對如圖1所示之第1元件100之製造方法進行說明。 於製造第1元件100時，首先準備基板110。 如上所述，基板110例如亦可為玻璃基板、陶瓷基板、塑膠(例如聚碳酸酯或聚對苯二甲酸乙二酯)基板、或樹脂基板等透明絕緣基板。將基板110充分洗淨。 繼而，於必要之情形時，於基板110之一表面形成障壁膜120。 如上所述，障壁膜120亦可由氧化矽、氮氧化矽、氮化矽、及氧化鋁等構成。或者，亦可使用如氧化鋅之具有紫外線吸收功能之材料作為障壁膜120。於此情形時，可吸收進入至第1元件100之紫外線光。 障壁膜120之形成方法並無特別限制。障壁膜120例如亦可使用濺鍍法、脈衝雷射沈積法、常壓CVD(chemical vapor deposition，化學氣相沈積)法、減壓CVD法、及電漿CVD法等各種成膜技術而進行成膜。障壁膜120之膜厚較佳為10 nm至500 nm之範圍。 再者，如上所述，障壁膜120係於必要時設置之層，亦可被省略。 繼而，於障壁膜120(或基板110)之上形成氧化物半導體層130。 氧化物半導體層130係由上述第1化合物構成。氧化物半導體層130之形成方法並無特別限制。例如，氧化物半導體層130亦可使用濺鍍法、脈衝雷射沈積法、常壓CVD法、減壓CVD法、及電漿CVD法等各種成膜技術而進行成膜。 再者，氧化物半導體層130之成膜亦可使用在障壁膜120之成膜中使用之裝置，而與障壁膜120之成膜連續地實施。 氧化物半導體層130之膜厚較佳為10 nm至90 nm之範圍。若膜厚為10 nm以上，則可形成充分之儲存電子層。氧化物半導體層130之膜厚更佳為20 nm以上，進而較佳為30 nm以上。若氧化物半導體層130之膜厚為90 nm以下，則可忽視膜厚方向之電壓消耗。氧化物半導體層130之膜厚更佳為80 nm以下，進而較佳為60 nm以下。 繼而，對氧化物半導體層130進行圖案處理，而形成氧化物半導體層130所需之圖案。 作為圖案處理之方法，可列舉通常之方法、例如遮罩成膜法及舉離法等。又，亦考慮如下方法：於成膜氧化物半導體層130後，於上部配置島狀之抗蝕圖案，將其作為遮罩而對氧化物半導體層130進行蝕刻。 於對氧化物半導體層130進行蝕刻之情形時，作為蝕刻劑，可應用鹽酸水溶液、EDTA(乙二胺四乙酸)水溶液、及TMAH(氫氧化四甲基銨)水溶液等。 氧化物半導體層130較佳為於圖案處理後進行退火。退火氛圍選自大氣、減壓、氧氣、氫氣、氮氣、如氬氣、氦氣及氖氣之惰性氣體、以及水蒸氣等中。退火溫度較佳為100℃至400℃。若退火溫度為100℃以上，則可獲得5 cm2 /Vs以上之場效遷移率。若為400℃以下，則氧化物半導體層130之場效遷移率變得均勻。退火溫度更佳為350℃以下，進而較佳為300℃以下。 於圖3中，模式性地表示於基板110之上配置有障壁膜120、及經圖案化之氧化物半導體層130之狀態。 再者，如圖3所示之中途階段之構件、即於基板110之上具有氧化物半導體層130之積層體除第1元件100以外，亦可於各種領域中作為各種裝置及元件用之中間物利用。 此種積層體可具有障壁膜120亦可不具有障壁膜120，氧化物半導體層130可被圖案化亦可不被圖案化。 繼而，如圖4所示，於氧化物半導體層130之上設置絕緣膜138、及導電膜168。 絕緣膜138係由其後將成為閘極絕緣膜140之材料構成。例如，絕緣膜138亦可由氧化矽、氮氧化矽、氮化矽、及氧化鋁等構成。絕緣膜138例如亦可使用濺鍍法、脈衝雷射沈積法、常壓CVD法、減壓CVD法、及電漿CVD法等成膜技術而進行成膜。 絕緣膜138之厚度較佳為30 nm至600 nm。若絕緣膜138之厚度為30 nm以上，則可抑制閘極電極170與氧化物半導體層130之間、閘極電極170與第1電極(源極或汲極)160之間、或閘極電極170與第2電極(汲極或源極)162之間之短路。若絕緣膜138之厚度為600 nm以下，則可獲得較高之接通電流。絕緣膜138之厚度更佳為50 nm以上，進而較佳為150 nm以上。又，絕緣膜138之厚度更佳為500 nm以下，進而較佳為400 nm以下。 另一方面，導電膜168係由其後將成為閘極電極170之材料構成。例如，導電膜168亦可由鉻(Cr)、鉬(Mo)、鋁(Al)、銅(Cu)、銀(Ag)、鉭(Ta)、鈦(Ti)或者包含其等之複合材料及/或合金構成。導電膜168亦可為積層膜。 再者，如上所述，於第1元件100中，無須對氧化物半導體層130進行遮光，故而亦可使用透明導電膜作為導電膜168。作為此種透明導電膜，例如可列舉ITO(In-Sn-O)、ZnO、AZO(Al-Zn-O)、GZO(Ga-Zn-O)、IZO(In-Zn-O)、及SnO2 。 導電膜168亦可藉由濺鍍法及蒸鍍法等先前之成膜方法進行成膜。又，絕緣膜138與導電膜168亦可藉由同一成膜裝置連續地進行成膜。 導電膜168之膜厚較佳為30 nm至600 nm。若導電膜168之膜厚為30 nm以上，則可獲得低電阻，若膜厚為600 nm以下，則可抑制導電膜168與第1電極(源極或汲極)160之間、或導電膜168與第2電極(汲極或源極)162之間之短路。導電膜168之膜厚更佳為50 nm以上，進而較佳為150 nm以上。導電膜168之膜厚更佳為500 nm以下，進而較佳為400 nm以下。 繼而，如圖5所示，對絕緣膜138及導電膜168進行圖案處理，藉此，分別形成閘極絕緣膜140及閘極電極170。 對於絕緣膜138及導電膜168之圖案處理，亦可使用通常之TFT陣列製程中使用之方法、即光微影製程/蝕刻製程之組合。 於兩層之圖案處理完成後，亦可對於俯視下氧化物半導體層130之自閘極電極170突出之突出部分132(參照圖5)實施使電阻降低之處理(低電阻下處理)。此種低電阻化處理例如可藉由對突出部分132進行氫電漿處理之方法、或對突出部分132進行氫離子布植之方法等而實施。 藉由突出部分132之低電阻化處理，能夠降低TFT之接通電阻。 繼而，於積層膜之上形成層間絕緣膜150。如上所述，層間絕緣膜150亦可由氧化矽、氮氧化矽、氮化矽、及氧化鋁等構成。層間絕緣膜150例如藉由濺鍍法、脈衝雷射沈積法、常壓CVD法、減壓CVD法、及電漿CVD法等通常之成膜技術而進行成膜。 再者，如圖6所示，對層間絕緣膜150以氧化物半導體層130之突出部分132之一部分於閘極電極170之兩側露出之方式進行圖案處理。對於此種層間絕緣膜之圖案處理，亦可使用通常之光微影製程/蝕刻製程之組合。 繼而，如圖7所示，設置第1電極160及第2電極162而進行圖案化。第1及第2電極160、162分別為例如汲極電極及源極電極，或者與之相反。 第1電極160及第2電極162係以與氧化物半導體層130之上述突出部分132之至少一部分歐姆接觸之方式進行設置、圖案化。對於第1電極160及第2電極162之圖案處理，亦可使用通常之光微影製程/蝕刻製程之組合。 第1電極160及第2電極162亦可為鉻、鉬、鋁、銅、銀、鉭、鈦、或包含其等之複合材料及/或合金。又，第1電極160及第2電極162亦可為積層膜。或者，第1電極160及第2電極162亦可與閘極電極170同樣地設為透明導電膜。 繼而，如圖8所示，以覆蓋積層膜之方式形成鈍化膜180。鈍化膜180亦可由氧化矽、氮氧化矽、氮化矽、氧化鋁等構成。 鈍化膜180亦可使用濺鍍法、脈衝雷射沈積法、常壓CVD法、減壓CVD法、電漿CVD法等成膜技術而進行成膜。 鈍化膜180之厚度較佳為30 nm至600 nm。鈍化膜180之厚度若為30 nm以上，則可被覆所露出之電極，若為600 nm以下，則因膜應力引起之基板110之撓曲較小。鈍化膜180之厚度更佳為50 nm以上，進而較佳為150 nm以上。又，鈍化膜180之厚度更佳為500 nm以下，進而較佳為400 nm以下。 經由以上步驟，可製造第1元件100。 再者，上述製造方法僅為一例，業者應明確第1元件100亦可藉由其他方法製造。例如，存在如下情形：於藉由第1元件100驅動液晶或有機電致發光陣列時，除上述膜以外，還形成輔助電容配線、端子、及/或電流補償電路等。 (太陽電池) 其次，參照圖9，對本發明之一實施形態之太陽電池之構成進行說明。 於圖9中，模式性地表示本發明之一實施形態之太陽電池(以下稱為「第2元件」)之剖面。 如圖9所示，第2元件200係於支持體210之上配置矽層220、氧化物半導體層230、及電極層240之各層而構成。 支持體210具有於上部支持各層之作用。支持體210例如亦可由玻璃基板、陶瓷基板、塑膠(例如聚碳酸酯或聚對苯二甲酸乙二酯)基板、或樹脂基板等透明絕緣基板構成。 電極層240由金屬等導電性材料構成。 再者，第2元件200之製造方法可藉由參照上述第1元件100之製造方法而容易地掌握。因此，此處省略第2元件200之製造方法之記載。 此處，於第2元件200中，氧化物半導體層230係由上述第1化合物構成。 因此，於第2元件200中，亦可獲得如上所述之效果，即如下效果：即便於在負電壓施加光照射環境下使用第2元件200，亦可顯著抑制特性變動。 (有機發光二極體) 其次，參照圖10，對本發明之一實施形態之有機發光二極體(OLED)之構成進行說明。 於圖10中，模式性地表示本發明之一實施形態之OLED(以下稱為「第3元件」)之剖面。 如圖10所示，第3元件300係於基板310之上依序配置第1電極(陰極)320、氧化物半導體層330、有機層340、及第2電極(陽極)350之各層而構成。 基板310具有於上部支持各層之作用。基板310例如亦可由玻璃基板、陶瓷基板、塑膠(例如聚碳酸酯或聚對苯二甲酸乙二酯)基板、或樹脂基板等透明絕緣基板構成。 氧化物半導體層330具有作為電子注入層或電子傳輸層之功能。 有機層340除包含有機發光層以外，亦可包含電子注入層、電子傳輸層、有機發光層、電洞傳輸層、及電洞注入層等。但於無需除有機發光層以外之各層之情形時，亦可省略上述層。 再者，於圖10之例中，基板310之側成為光提取面。因此，基板310為透明基板，第1電極320為透明電極，氧化物半導體層330為透明層。 此種第3元件300之製造方法可藉由參照上述第1元件100之製造方法而容易地掌握。因此，此處省略第3元件300之製造方法之記載。 此處，於第3元件300中，氧化物半導體層330係由上述第1化合物構成。 因此，於第3元件300中，亦可獲得如上所述之效果，即如下效果：即便於在負電壓施加光照射環境下使用第3元件300，亦可顯著抑制特性變動。 以上，以TFT、太陽電池、及OLED為例，對第1化合物之應用形態進行了說明。 然而，其等僅為一例，業者應明確第1化合物可應用於其他裝置或元件。作為此種元件，例如可列舉記憶體元件等。 實施例 其次，對本發明之實施例進行說明。 (例1) (第1膜之評價) 藉由以下方法，成膜包含Ga及Zn作為陽離子之氧化物半導體化合物，並評價其特性。 首先，製作脈衝雷射沈積用顆粒。 該顆粒係以如下方式製作。對Ga2 O3 粉末(高純度化學公司製造)與ZnO粉末(高純度化學公司製造)以按陽離子原子%比率計成為Ga：Zn＝70：30之方式進行稱量，並利用研缽將該等粉末混合。由混合粉末形成壓粉體。 將該壓粉體於大氣氛圍下以1400℃煅燒5小時，而獲得直徑15 mm、高度8 mm之顆粒(以下稱為「第1顆粒」)。 使用第1顆粒，藉由脈衝雷射沈積法，於基板上成膜薄膜。基板使用玻璃基板(AN100：旭硝子公司製造)及石英玻璃基板該2種。 成膜係藉由將第1顆粒安裝於收容有基板之真空腔室內之顆粒固持器並對該顆粒照射雷射脈衝而實施。雷射使用波長248 nm之KrF雷射(COHERENT公司製造之COMPLEX PRO 110F)。輸入功率設為60 mJ，重複頻率設為10 Hz。再者，將腔室內設為氧氣氛圍，將氧分壓設為5 Pa。基板溫度設定為26℃。 藉此，於基板上形成厚度150 nm之包含Ga、Zn之氧化膜。 其後，於200℃之真空環境(3×10-3 Pa)下，對基板進行1小時退火。藉此，獲得具有氧化膜之玻璃基板(以下稱為「第1玻璃基板樣品」)、及具有氧化膜之石英玻璃基板(以下稱為「第1石英玻璃基板樣品」)。 為了研究氧化膜中之Ga與Zn之比率，而使用第1玻璃基板樣品，進行螢光X射線分析。對於分析使用螢光X射線測定裝置(ZSX100e：Rigaku公司製造)。 分析之結果為，Ga與Zn之比率與第1顆粒之組成相同。即，氧化膜之組成為Ga：Zn＝70：30(原子比)。以下，將藉由上述成膜方法獲得之氧化膜稱為「第1膜」。再者，第1膜之組成以Ga0.7 Zn0.3 Ox 表示。 繼而，對第1膜之結晶性及光學帶隙進行評價。 結晶性之評價係藉由第1玻璃基板樣品之X射線繞射測定而實施。測定裝置使用Rigaku公司製造之Smart Lab(9 kW)。 於圖11中，表示於第1玻璃基板樣品中獲得之X射線繞射測定結果。根據該結果可知，於第1玻璃基板樣品中僅確認到較寬之暈樣式。根據上述(3)式獲得之謝樂直徑為1.5 nm，而可確認第1膜為非晶質。 繼而，使用第1石英玻璃基板樣品進行光學帶隙之評價。 首先，使用分光光度計(U-4100：日立製作所製造)，測定第1石英玻璃基板樣品之透過率T(%)及反射率R(%)。 根據該等測定結果，使用以下(5)式，算出第1膜之吸收係數α： 吸收係數α＝-1/d×ln(T/(100－R))       (5)式 此處，d為第1石英玻璃基板樣品中所包含之第1膜之厚度。又，石英玻璃基板之吸收係數較小為可忽視之程度。 於圖12中，表示根據(5)式算出之第1膜之吸收係數。第1膜之入射光能3.5 eV之吸收係數為990 cm-1 。 於第1膜為非晶質之情形時，吸收係數α與光之能量之關係由下式給出： (αhν)1/2 ∝ (hν－Eg )          (6)式 此處，h為普朗克常數，ν為光之振動數，Eg 為光學帶隙。 因此，於αhν之平方根與hν處於直線關係之情形時，可根據該(6)式而推算出第1膜之光學帶隙。第1膜之光學帶隙為3.76 eV。 繼而，藉由上述第1石英玻璃基板樣品之霍爾(Hall)測定，評價第1膜之載子密度及遷移率。 於霍爾(Hall)測定前，於第1石英玻璃基板樣品之第1膜之4角形成厚度50 nm之Al圖案(2 mm×2 mm)，而用作電極。 霍爾(Hall)測定使用霍爾測定裝置(ResiTest8300，東陽技術公司製造)。將磁場強度設為0.34 T，電流值之測定使用自動設定模式。測定係於160 K～300 K之溫度範圍中每10 K而進行。 於圖13中，表示藉由霍爾(Hall)測定而獲得之電子之霍爾(Hall)遷移率之溫度依存性。又，於圖14中，表示藉由霍爾(Hall)測定而獲得之載子密度之溫度依存性。再者，於任一情形時，載子均為電子。 根據圖13及圖14可知，載子(電子)遷移率及載子(電子)濃度均良好地遵循阿瑞尼斯(Arrhenius)法則。300 K下之載子(電子)遷移率為6.9 cm2 /Vs。 根據所獲得之載子(電子)密度N之溫度依存性，並基於上述(1)式，求出N0 及活化能Ea ，結果為N0 ＝1.5×1018 cm-3 ，活化能Ea ＝0.16 eV。 又，使用Rigaku公司製造之Smartlab，並藉由XRR(X-ray Reflectivity，X射線反射率)法測定第1膜之膜密度。其結果，膜密度為5.25 g/cm3 。 (第1TFT樣品之製作) 繼而，藉由以下方法，製作TFT元件(以下稱為「第1TFT樣品」)。 於圖15中，模式性地表示第1第1TFT樣品之剖面構成。 如圖15所示，第1TFT樣品400包含矽基板410、熱氧化膜420、氧化物半導體層430、以及汲極電極440及源極電極450。 為了製作第1TFT樣品400，首先，準備附熱氧化膜420之矽基板410(13 mm×13 mm)。矽基板410為n型，且具有0.001 Ωcm之比電阻。熱氧化膜420係藉由使矽基板410氧化而形成。熱氧化膜420之厚度為150 nm。 再者，矽基板410用作第1TFT樣品400之閘極電極，熱氧化膜420用作第1TFT樣品400之閘極絕緣膜。 繼而，於熱氧化膜420上設置光阻。又，藉由通常之光微影法，對該光阻進行圖案處理。光阻之圖案設為於中央部具有縱900 μm×橫(圖15之X方向之長度)300 μm之矩形狀之空心區域之形狀。 繼而，將光阻作為遮罩，藉由脈衝雷射沈積法，於熱氧化膜420上形成氧化物半導體層。 氧化物半導體層設為包含Ga與Zn之氧化物之層，並以上述(第1膜之評價)之欄所示之成膜條件進行成膜。其中，氧化物半導體層之厚度設為50 nm。 其後，將矽基板410浸漬於丙酮中，實施5分鐘之超音波洗淨。進而，於乙醇中進行5分鐘之超音波洗淨。藉此，去除光阻及形成於該光阻上之氧化物半導體層。其結果，於熱氧化膜420之中央部形成島狀之氧化物半導體層430。 繼而，於3.0×10-3 Pa之減壓下以200℃對矽基板410進行1小時退火。 繼而，於熱氧化膜420及氧化物半導體層430之上，形成如圖15所示之形態之汲極電極440及源極電極450。 該等電極440、450設為金屬鋁，藉由將如上所述之光阻圖案用作遮罩之通常之濺鍍法而形成。 於俯視下，汲極電極440及源極電極450之尺寸設為縱300 μm×橫(圖15之X方向之長度)200 μm×厚度(最大部分)50 nm。又，汲極電極440與源極電極450之間之距離Lt(參照圖15)設為50 μm。 最後，研磨矽基板410之端面，使導電性之表面露出，並將該露出表面設為通電部。 藉由以上步驟，製作第1TFT樣品400。再者，根據上述記載可明確，第1TFT樣品400之氧化物半導體層430相當於上述「第1膜」。 (第1TFT樣品之評價) 使用以上述方法製成之第1TFT樣品400，進行負電壓施加光照射環境下之特性評價。 具體而言，於對第1TFT樣品400自與矽基板410相反之側照射光進而對閘極電極(矽基板410)施加負電壓之狀態下，測定於第1TFT樣品400產生之特性之變化。 特性變化之測定係使用半導體參數分析器(4155C：Agilent公司製造)。光源使用白色LED光源、及探測器自帶之螢光燈。白色LED光源之照度為11000 lux，螢光燈之照度為17000 lux。 於圖16中，表示所使用之白色LED光源之發光光譜。又，於圖17中，表示所使用之螢光燈之發光光譜。 於特性評價時，於上述光源之光照射下，將閘極電極設定為-20 V，將汲極電極440及源極電極450設定為0 V，並保持固定時間，其後，測定TFT特性。 於圖18及圖19中，表示於第1TFT樣品400中獲得之評價結果。圖18係藉由白色LED光源之照射下之結果，圖19係藉由螢光燈之照射下之結果。 再者，於該等圖中，「初期」之線係暗狀態、即未進行光照射之狀態下之測定結果。 根據圖18及圖19可知，於具有第1膜作為氧化物半導體層430之第1TFT樣品400之情形時，即便於在負電壓施加光照射環境下保持7200秒後，特性亦幾乎不變化。又，可知其結果為不依存於光源之種類。 如此般，可確認，組成以Ga0.7 Zn0.3 Ox 表示之第1膜即便於負電壓施加光照射環境下亦顯著抑制特性變動。 再者，第1TFT樣品400之暗狀態下之開/關比為108 ～109 ，自飽和區域算出之氧化物半導體層430之場效遷移率為7.1 cm2 /Vs，閾值電壓為0 V。 (例2) (第2膜之評價) 藉由與例1之情形同樣之方法，成膜包含Ga及Zn作為陽離子之氧化物半導體化合物，並評價其特性。 但於該例2中，於製作脈衝雷射沈積用顆粒時，將Ga2 O3 粉末(高純度化學公司製造)與ZnO粉末(高純度化學公司製造)以按陽離子原子%比率計成為Ga：Zn＝35：65之方式進行稱量、混合。其他顆粒之製作條件與例1之情形相同。藉此，獲得第2顆粒。 使用第2顆粒，以與例1之情形同樣之條件，藉由脈衝雷射沈積法，將薄膜成膜於玻璃基板及石英玻璃基板。其後，以上述條件對各基板進行退火。 藉此，於2種基板上形成厚度約150 nm之包含Ga、Zn之氧化膜。以下，將具有該氧化膜之玻璃基板稱為「第2玻璃基板樣品」，將具有該氧化膜之石英玻璃基板稱為「第2石英玻璃基板樣品」。 使用第2玻璃基板樣品，藉由螢光X射線分析評價氧化膜中之Ga與Zn之比率，結果為Ga與Zn之比率與第2顆粒之組成相同。即，氧化膜之組成為Ga：Zn＝35：65(原子比)。以下，將藉由本成膜方法獲得之膜稱為「第2膜」。再者，第2膜之組成以Ga0.35 Zn0.65 Oy 表示。 藉由與例1之情形同樣之方法，對第2膜之結晶性進行評價。 於圖20中，表示於第2玻璃基板樣品中獲得之X射線繞射測定之結果。根據該結果可知，於第2玻璃基板樣品中僅確認到較寬之暈樣式。根據上述(3)式獲得之謝樂直徑為1.3 nm，根據該情況，可確認第2膜為非晶質。 繼而，根據上述(5)式，對第2膜之吸收係數進行評價。於圖12中，表示第2膜之吸收係數。第2膜之入射光能3.5 eV之吸收係數為3062 cm-1 。又，根據(6)式，對第2膜之光學帶隙進行評價。其結果，第2膜之光學帶隙推算為3.47 eV。 繼而，藉由第2石英玻璃基板樣品之霍爾(Hall)測定，評價第2膜之載子密度及遷移率。霍爾(Hall)測定之方法與上述例1之情形相同。 於圖21中，表示藉由霍爾(Hall)測定而獲得之遷移率之溫度依存性。又，於圖22中，表示藉由霍爾(Hall)測定而獲得之載子密度之溫度依存性。再者，於任一情形時，載子均為電子。 根據圖21及圖22可知，載子(電子)遷移率及載子(電子)濃度均良好地遵循阿瑞尼斯法則。300 K下之載子(電子)遷移率為5.9 cm2 /Vs。 根據所獲得之載子(電子)密度N之溫度依存性，並基於上述(1)式，求出N0 及活化能Ea ，結果為N0 ＝1.0×1018 cm-3 ，活化能Ea ＝0.04 eV。 又，使用Rigaku公司製造之Smartlab，並藉由XRR法測定第2膜之膜密度。其結果，膜密度為5.25 g/cm3 。 (第2TFT樣品之製作) 繼而，藉由與上述例1之情形同樣之方法，製作TFT元件(以下稱為「第2TFT樣品」)。但於該例2中，使用第2膜作為氧化物半導體層。該膜之成膜方法如上述(第2膜之評價)中之記載所述。 (第2TFT樣品之評價) 使用第2TFT樣品，進行與例1之情形同樣之負電壓施加光照射環境下之特性評價。 於圖23中，表示於第2TFT樣品中獲得之評價結果。光源設為具有如上述圖16所示之光譜強度之白色LED光。再者，於圖23中，「初期」之線係暗狀態、即未進行光照射之狀態下之測定結果。 根據圖23可知，於具有第2膜作為氧化物半導體層之第2TFT樣品之情形時，確認到閾值電壓之偏移或輕微之斷開電流之增加。但由於閾值電壓收斂於-5 V附近，故而例如只要將閘極斷開電壓設定為-25 V，則即便於光照射下亦可用作開關元件。 如此般，可確認，組成以Ga0.35 Zn0.65 Oy 表示之第2膜即便於負電壓施加光照射環境下亦可明顯抑制特性變動。 再者，第2TFT樣品之暗狀態下之開/關比為109 ，自飽和區域算出之氧化物半導體層之場效遷移率為5.5 cm2 /Vs，閾值電壓為-1.1 V。 (例3) (第3膜之評價) 藉由以下方法，成膜包含Ga及Zn作為陽離子之氧化物半導體化合物，並評價其特性。作為成膜方法，使用濺鍍法，靶係自豐島製作所購入以莫耳比計成為Ga2 O3 ：ZnO＝50：50之氧化物靶。 使用該靶，藉由濺鍍法，於基板上成膜薄膜。基板設為玻璃基板及石英玻璃基板。 成膜係於真空腔室內設置基板及靶並藉由濺鍍法而實施。濺鍍電源13.56 MHz之RF(Radio Frequency，射頻)電源。氛圍設為Ar氣體與O2 氣體之混合氣體氛圍。Ar氣體之流量設為39.9 sccm，O2 氣體之流量設為0.1 sccm。壓力設為1 Pa，功率設為150 W。再者，基板與靶之間之距離設為100 mm。 藉此，於2種基板上形成包含Ga、Zn之氧化膜。以下，將具有該氧化膜之玻璃基板稱為「第3玻璃基板樣品」，將具有該氧化膜之石英玻璃基板稱為「第3石英玻璃基板樣品」。 再者，第3玻璃基板樣品中之氧化膜之厚度為200 nm。另一方面，第3石英玻璃基板樣品中之氧化膜之厚度為50 nm。 為了研究所獲得之氧化膜中之Ga與Zn之比率，藉由與例1之情形同樣之方法，進行螢光X射線分析。 分析之結果為，Ga/(Zn＋Ga)之莫耳比為65%。即，氧化膜之組成為Ga：Zn＝65：35(原子比)。以下，將藉由上述成膜方法獲得之膜稱為「第3膜」。再者，第3膜之組成以Ga0.65 Zn0.35 Oz 表示。 繼而，根據上述(6)式，進行第3膜之光學帶隙之評價。其結果，第3膜之光學帶隙推算為3.90 eV。 又，第3膜之300 K下之霍爾(Hall)遷移率為4.82 cm2 /Vs。 進而，使用Rigaku公司製造之Smartlab，並藉由XRR法測定第3膜之膜密度。其結果，膜密度為5.36 g/cm3 。 (第3TFT樣品之製作) 繼而，藉由與上述例1之情形同樣之方法，製作TFT元件(以下稱為「第3TFT樣品」)。 但於該例3中，使用第3膜作為氧化物半導體層。該膜之成膜方法如上述(第3膜之評價)中之記載所述。又，於例3中，對所製成之TFT元件進行表面處理。表面處理係藉由將TFT元件於氫氧化四甲基銨(TMAH)之2.38%水溶液中浸漬3秒而實施。 藉此，製作第3TFT樣品。 (第3TFT樣品之評價) 使用第3TFT樣品，進行與例1之情形同樣之負電壓施加光照射環境下之特性評價。 於圖24中，表示於第3TFT樣品中獲得之評價結果。光源設為具有如上述圖17所示之光譜強度之螢光燈。再者，於圖24中，「初期」之線係暗狀態、即未進行光照射之狀態下之特性測定結果。又，「螢光燈點亮」之線係光照射狀態下之特性測定結果。於後者中，源極電極設為0 V，汲極電壓設為40 V。 於圖25中，表示螢光燈照射下之驅動中之第3TFT樣品之電流值的經時變化。第3TFT樣品之驅動條件係閘極電壓-30 V、汲極電壓10 V、源極電壓0 V。 根據圖24及圖25可知，於第3TFT樣品之情形時，即便於光照射環境下，亦幾乎未確認到閾值電壓之偏移或斷開電流之增加。 如此般，可確認組成以Ga0.65 Zn0.35 Oy 表示之第3膜即便於負電壓施加光照射環境下亦顯著抑制特性變動。 再者，第3TFT樣品之暗狀態下之開/關比為1010 ，自飽和區域算出之氧化物半導體層之場效遷移率為8.04 cm2 /Vs，閾值電壓為19.0 V。 (例4) (第4膜之評價) 藉由以下方法，成膜包含In、Ga及Zn作為陽離子之氧化物半導體化合物，並評價其特性。 首先，製作濺鍍用之靶。 該靶係以如下方式製作。將In2 O3 粉末(高純度化學公司製造)、Ga2 O3 粉末(高純度化學公司製造)及ZnO粉末(高純度化學公司製造)以按莫耳比計成為In2 O3 ：Ga2 O3 ：ZnO＝1：1：2之方式進行稱量，並藉由研缽將該等粉末混合。由混合粉末形成壓粉體。 將該壓粉體於大氣氛圍下以1400℃煅燒5小時，而獲得直徑76.2 mm、高度8 mm之靶。 使用該靶，並藉由濺鍍法，於基板上成膜薄膜。基板使用玻璃基板及石英玻璃基板。 成膜係於真空腔室內設置基板及靶並藉由濺鍍法而實施。濺鍍電源使用13.56 MHz之RF電源。環境設為Ar氣體與O2 氣體之混合氣體環境。Ar氣體之流量設為19.6 sccm，O2 氣體之流量設為0.4 sccm。壓力設為0.55 Pa，功率設為70 W。再者，基板與靶之間之距離設為100 mm。 於成膜後，於純氧氛圍下以300℃對基板進行1小時退火。 藉此，於基板上形成厚度約30 nm之包含In、Ga及Zn之氧化膜。以下，將具有該氧化膜之玻璃基板稱為「第4玻璃基板樣品」。又，將具有該氧化膜之石英玻璃基板稱為「第4石英玻璃基板樣品」。 為了研究所獲得之第4玻璃基板樣品之氧化膜中之Ga與Zn之比率，藉由與例1之情形同樣之方法，進行螢光X射線分析。 分析之結果為，In、Ga、及Zn之原子%分別為40%、36%、及24%。以下，將藉由上述成膜方法獲得之膜稱為「第4膜」。 根據上述(5)式，進行第4膜之吸收係數之評價。於圖12中，表示第4膜之吸收係數。第4膜之入射光能3.5 eV之吸收係數算出為30023 cm-1 。又，根據(6)式，進行第4膜之光學帶隙之評價。其結果，第4膜之光學帶隙推算為3.1 eV。 繼而，藉由第4石英玻璃基板樣品之霍爾(Hall)測定，評價第4膜之載子密度及遷移率。霍爾(Hall)測定之方法與上述例1之情形相同。 測定之結果可知，載子為電子，載子(電子)遷移率及載子(電子)濃度均良好地遵循阿瑞尼斯法則。基於上述(1)式算出之活化能Ea 為0.05 eV，N0 為8.0×1015 cm-3 。又，300 K下之載子(電子)遷移率為5.9 cm2 /Vs。 (第4TFT樣品之製作) 繼而，藉由與上述例3之情形同樣之方法，製作TFT元件(以下稱為「第4TFT樣品」)。 但於該例4中，使用第4膜作為氧化物半導體層。該膜之成膜方法如上述(第4膜之評價)中之記載所述。 (第4TFT樣品之評價) 使用第4TFT樣品，進行與例1之情形同樣之負電壓施加光照射環境下之特性評價。 於圖26及圖27中，表示於第4TFT樣品中獲得之評價結果。圖26係藉由白色LED光源之照射下之結果，圖27係藉由螢光燈之照射下之結果。 再者，於該等圖中，「初期」之線係暗狀態、即未進行光照射之狀態下之測定結果。 根據圖26及圖27可知，於具有第4膜作為氧化物半導體層之第4TFT樣品之情形時，於負電壓施加光照射環境下，無論光源之種類為何，特性均大幅度變動。 尤其根據圖26可知，於使用白色LED光源作為光源之情形時，負電壓施加光照射環境下之第4TFT樣品之漏電流超過100 pA。另一方面，根據圖27可知，於使用螢光燈作為光源之情形時，相較於使用白色LED光源作為光源之情形，閾值電壓之偏移寬度及漏電流變大，特性進一步劣化。 如此般，可確認，於不具有本發明之一實施形態之氧化物半導體層之第4TFT樣品中，負電壓施加光照射環境下之特性大幅度地降低，相對於此，於具有本發明之一實施形態之氧化物半導體層之TFT元件(第1～第3TFT樣品)中，顯著抑制負電壓施加光照射環境下之特性降低。 本申請案係主張基於2016年3月2日申請之日本專利申請2016-040498號之優先權者，將該日本申請案之全部內容作為本申請案之參照而引用。
100‧‧‧TFT(第1元件) 100A‧‧‧TFT 110‧‧‧基板 110A‧‧‧基板 120‧‧‧障壁膜 120A‧‧‧障壁膜 130‧‧‧氧化物半導體層 130A‧‧‧氧化物半導體層 132‧‧‧突出部分 138‧‧‧絕緣膜 140‧‧‧閘極絕緣膜 140A‧‧‧閘極絕緣膜 150‧‧‧層間絕緣膜 160‧‧‧第1電極 160A‧‧‧第1電極 162‧‧‧第2電極 162A‧‧‧第2電極 168‧‧‧導電膜 170‧‧‧閘極電極 170A‧‧‧閘極電極 180‧‧‧鈍化膜 180A‧‧‧鈍化膜 200‧‧‧太陽電池(第2元件) 210‧‧‧支持體 220‧‧‧矽層 230‧‧‧氧化物半導體層 240‧‧‧電極層 300‧‧‧OLED(第3元件) 310‧‧‧基板 320‧‧‧第1電極(陰極) 330‧‧‧氧化物半導體層 340‧‧‧有機層 350‧‧‧第2電極(陽極) 400‧‧‧第1TFT樣品 410‧‧‧矽基板 420‧‧‧熱氧化膜 430‧‧‧氧化物半導體層 440‧‧‧汲極電極 450‧‧‧源極電極 Lt‧‧‧距離
圖1係模式性地表示本發明之一實施形態之薄膜電晶體之剖面的圖。 圖2係模式性地表示本發明之一實施形態之另一薄膜電晶體之剖面的圖。 圖3係模式性地表示製造本發明之一實施形態之薄膜電晶體時之一步驟的圖。 圖4係模式性地表示製造本發明之一實施形態之薄膜電晶體時之一步驟的圖。 圖5係模式性地表示製造本發明之一實施形態之薄膜電晶體時之一步驟的圖。 圖6係模式性地表示製造本發明之一實施形態之薄膜電晶體時之一步驟的圖。 圖7係模式性地表示製造本發明之一實施形態之薄膜電晶體時之一步驟的圖。 圖8係模式性地表示製造本發明之一實施形態之薄膜電晶體時之一步驟的圖。 圖9係模式性地表示本發明之一實施形態之太陽電池之剖面的圖。 圖10係模式性地表示本發明之一實施形態之有機發光二極體之剖面的圖。 圖11係表示於第1玻璃基板樣品中獲得之X射線繞射測定結果之圖。 圖12係表示例1中之第1膜、例2中之第2膜、及例4中之第4膜中吸收係數之圖表。 圖13係表示於例1中之第1膜中藉由霍爾(Hall)測定而獲得之遷移率之溫度依存性的圖表。 圖14係表示於例1中之第1膜中藉由霍爾(Hall)測定而獲得之載子密度之溫度依存性的圖表。 圖15係概略性地表示第1TFT元件之構成之剖視圖。 圖16係表示用於第1TFT元件之特性評價之白色LED(light emitting diode，發光二極體)光源之發光光譜的圖。 圖17係表示用於第1TFT元件之特性評價之螢光燈之發光光譜的圖。 圖18係表示於第1TFT元件中獲得之藉由白色LED光源之照射下之特性評價結果的圖。 圖19係表示於第1TFT元件中獲得之藉由螢光燈之照射下之特性評價結果的圖。 圖20係表示於第2玻璃基板樣品中獲得之X射線繞射測定結果之圖。 圖21係表示於例2中之第2膜中藉由霍爾(Hall)測定而獲得之遷移率之溫度依存性的圖表。 圖22係表示於例2中之第2膜中藉由霍爾(Hall)測定而獲得之載子密度之溫度依存性的圖表。 圖23係表示於第2TFT元件中獲得之藉由白色LED光源之照射下之特性評價結果的圖。 圖24係表示於第3TFT元件中獲得之藉由螢光燈之照射下之特性評價結果的圖。 圖25係表示於第3TFT元件中獲得之藉由螢光燈之照射下之特性評價結果的圖。 圖26係表示於第4TFT元件中獲得之藉由白色LED光源之照射下之特性評價結果的圖。 圖27係表示於第4TFT元件中獲得之藉由螢光燈之照射下之特性評價結果的圖。
100‧‧‧TFT(第1元件)
110‧‧‧基板
120‧‧‧障壁膜
130‧‧‧氧化物半導體層
140‧‧‧閘極絕緣膜
150‧‧‧層間絕緣膜
160‧‧‧第1電極
162‧‧‧第2電極
170‧‧‧閘極電極
180‧‧‧鈍化膜

Claims (20)

  1. 一種氧化物半導體化合物，其包含鎵及氧，光學帶隙為3.4eV以上，並且300K下之藉由霍爾(Hall)測定而獲得之電子之霍爾(Hall)遷移率為3cm2/Vs以上，上述氧化物半導體化合物為具有6.0nm以下之微晶直徑L之非晶質，該微晶直徑L係藉由以下謝樂公式求出：L=Kλ/(βcosθ)；此處，K為謝樂常數，λ為X射線波長，β為半高寬，θ為波峰位置。
  2. 如請求項1之氧化物半導體化合物，其中於由以下之式表示藉由上述霍爾(Hall)測定而獲得之電子密度N之溫度依然性時，N=N0exp(-Ea/kT) (1)式N0為1016cm-3以上，此處，T為測定溫度(K)，k為玻耳茲曼常數(eVK-1)，Ea為活化能(eV)。
  3. 如請求項2之氧化物半導體化合物，其中上述活化能Ea為0.04eV以上。
  4. 如請求項1至3中任一項之氧化物半導體化合物，其中入射光能3.5eV之吸收係數為10000cm-1以下。
  5. 如請求項1之氧化物半導體化合物，其進而包含鋅。
  6. 如請求項1之氧化物半導體化合物，其中鎵原子相對於所有陽離子原子之原子比為35%以上。
  7. 如請求項1之氧化物半導體化合物，其實質上包含鎵與鋅之氧化物。
  8. 如請求項7之氧化物半導體化合物，其中鎵原子相對於鎵原子與鋅原子之總量之原子比為35%~95%之範圍。
  9. 一種半導體元件，其特徵在於：其係具備氧化物半導體化合物層者，上述半導體元件為TFT(薄膜電晶體)、太陽電池、或OLED(有機發光二極體)中之任一者，並且上述層包含如請求項1至8中任一項之氧化物半導體化合物。
  10. 如請求項9之半導體元件，其中上述半導體元件為TFT，並且上述層具有5cm2/Vs以上之場效遷移率。
  11. 一種半導體元件，其特徵在於：其係具備氧化物半導體化合物層者，上述半導體元件為TFT(薄膜電晶體)，並且上述層包含鎵及氧，光學帶隙為3.4eV以上，場效遷移率為5cm2/Vs 以上，且不含銦。
  12. 如請求項9至11中任一項之半導體元件，其中上述半導體元件包含基板、配置於該基板之上部之上述層、配置於該層之上部之閘極電極、以及與上述層接觸之源極電極及汲極電極，並且上述層於上述基板之側未被遮光層遮蔽。
  13. 如請求項9至11中任一項之半導體元件，其中上述半導體元件包含基板、配置於該基板之上部之閘極電極、配置於該閘極電極之上部之上述層、以及與該層接觸之源極電極及汲極電極，並且上述層於與上述基板及上述閘極電極相反之側未被遮光層遮蔽。
  14. 一種積層體，其特徵在於：包含基板、及設置於該基板之上部之氧化物半導體化合物層，並且上述層係由如請求項1至8中任一項之氧化物半導體化合物構成。
  15. 如請求項14之積層體，其進而於上述基板與上述層之間具有障壁膜。
  16. 如請求項14或15之積層體，其中上述基板為玻璃基板。
  17. 如請求項1之氧化物半導體化合物，其包含氧化鎵與氧化鋅。
  18. 如請求項17之氧化物半導體化合物，其中相對於鎵原子與鋅原子之總量，鎵原子之原子比為35%~95%之範圍。
  19. 如請求項1之氧化物半導體化合物，其中上述氧化物半導體化合物不含銦。
  20. 如請求項1之氧化物半導體化合物，其中上述光學帶隙為3.90eV以下。
TW106106613A 2016-03-02 2017-03-01 氧化物半導體化合物、具備氧化物半導體化合物層之半導體元件、及積層體 TWI732828B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP??2016-040498 2016-03-02
JP2016040498 2016-03-02

Publications (2)

Publication Number Publication Date
TW201732885A TW201732885A (zh) 2017-09-16
TWI732828B true TWI732828B (zh) 2021-07-11

Family

ID=59744137

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106106613A TWI732828B (zh) 2016-03-02 2017-03-01 氧化物半導體化合物、具備氧化物半導體化合物層之半導體元件、及積層體

Country Status (7)

Country Link
US (1) US11075303B2 (zh)
EP (1) EP3425678A4 (zh)
JP (1) JP7130209B2 (zh)
KR (1) KR20180121892A (zh)
CN (1) CN109075205A (zh)
TW (1) TWI732828B (zh)
WO (1) WO2017150351A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113711378A (zh) * 2019-04-25 2021-11-26 Ａｇｃ株式会社 纳米粒子的集合体、纳米粒子的分散液、油墨、薄膜、有机发光二极管和纳米粒子的集合体的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110012107A1 (en) * 2004-11-10 2011-01-20 Canon Kabushiki Kaisha Field effect transistor
US20110042668A1 (en) * 2009-08-18 2011-02-24 Fujifilm Corporation Amorphous oxide semiconductor material, field-effect transistor, and display device
US20110049511A1 (en) * 2008-01-17 2011-03-03 Idemitsu Kosan Co., Ltd. Field effect transistor, semiconductor device and semiconductor device manufacturing method
US20130214854A1 (en) * 2010-11-08 2013-08-22 Canon Kabushiki Kaisha Semiconductor device and method of driving the same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5589030A (en) 1978-12-20 1980-07-05 Towa Seiki Kk Automatic feeder for overlapped cups
JP4068308B2 (ja) 2000-02-10 2008-03-26 Ｔｄｋ株式会社 光情報媒体
KR101019337B1 (ko) * 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5395994B2 (ja) * 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
JP2009123957A (ja) * 2007-11-15 2009-06-04 Sumitomo Chemical Co Ltd 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
JP2012033854A (ja) * 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2012017843A1 (en) * 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit
JP5626978B2 (ja) * 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2012235104A (ja) * 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
KR101891650B1 (ko) * 2011-09-22 2018-08-27 삼성디스플레이 주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터, 및 박막 트랜지스터 표시판
TWI562361B (en) * 2012-02-02 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device
KR101352537B1 (ko) * 2012-06-08 2014-01-21 한국과학기술연구원 Ｓｅ 또는 Ｓ계 박막태양전지 및 그 제조방법
US20140021464A1 (en) * 2012-07-17 2014-01-23 National Chung Cheng University Yttrium-doped Indium Oxide Transparent Conductive Thin-Film Transistor and Method for Making Same
TW201427027A (zh) * 2012-12-26 2014-07-01 Hon Hai Prec Ind Co Ltd 薄膜電晶體
KR102151696B1 (ko) * 2012-12-28 2020-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
JP2015109315A (ja) * 2013-12-03 2015-06-11 出光興産株式会社 薄膜トランジスタ、その製造方法、酸化物半導体層、表示装置及び半導体装置
EP3089229B1 (en) 2013-12-26 2018-10-17 Tokyo Institute of Technology Organic electroluminescence element and organic solar cell provided with metal oxide thin film
JP2018032839A (ja) * 2015-12-11 2018-03-01 株式会社半導体エネルギー研究所 トランジスタ、回路、半導体装置、表示装置および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110012107A1 (en) * 2004-11-10 2011-01-20 Canon Kabushiki Kaisha Field effect transistor
US20110049511A1 (en) * 2008-01-17 2011-03-03 Idemitsu Kosan Co., Ltd. Field effect transistor, semiconductor device and semiconductor device manufacturing method
US20110042668A1 (en) * 2009-08-18 2011-02-24 Fujifilm Corporation Amorphous oxide semiconductor material, field-effect transistor, and display device
US20130214854A1 (en) * 2010-11-08 2013-08-22 Canon Kabushiki Kaisha Semiconductor device and method of driving the same

Also Published As

Publication number Publication date
JP7130209B2 (ja) 2022-09-05
TW201732885A (zh) 2017-09-16
US20180374959A1 (en) 2018-12-27
KR20180121892A (ko) 2018-11-09
EP3425678A4 (en) 2019-10-09
JPWO2017150351A1 (ja) 2019-01-10
CN109075205A (zh) 2018-12-21
US11075303B2 (en) 2021-07-27
WO2017150351A1 (ja) 2017-09-08
EP3425678A1 (en) 2019-01-09

Similar Documents

Publication Publication Date Title
KR101510581B1 (ko) 박막 트랜지스터 구조, 및 그 구조를 구비한 박막 트랜지스터 및 표시 장치
KR101568631B1 (ko) 박막 트랜지스터
JP6231880B2 (ja) 薄膜トランジスタ
KR101459983B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃 및 박막 트랜지스터
US10468535B2 (en) Oxide for semiconductor layer of thin film transistor, sputtering target, and thin film transistor
KR101536491B1 (ko) 배선 구조 및 스퍼터링 타깃
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
US9178073B2 (en) Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
KR101626241B1 (ko) 박막 트랜지스터의 반도체층용 산화물, 박막 트랜지스터, 표시 장치 및 스퍼터링 타깃
EP1815530A1 (en) Field effect transistor employing an amorphous oxide
JP2012151469A (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
KR20150038352A (ko) 박막 트랜지스터 및 표시 장치
Nguyen et al. Impact of passivation conditions on characteristics of bottom-gate IGZO thin-film transistors
TWI732828B (zh) 氧化物半導體化合物、具備氧化物半導體化合物層之半導體元件、及積層體
US20200287002A1 (en) Semiconductor compound, semiconductor device and laminate having layer of semiconductor compound, and target
JP7373428B2 (ja) 薄膜トランジスタ、酸化物半導体薄膜、およびスパッタリングターゲット