JP7440372B2 - 酸化物半導体膜の形成方法及び電子部品 - Google Patents
酸化物半導体膜の形成方法及び電子部品 Download PDFInfo
- Publication number
- JP7440372B2 JP7440372B2 JP2020135777A JP2020135777A JP7440372B2 JP 7440372 B2 JP7440372 B2 JP 7440372B2 JP 2020135777 A JP2020135777 A JP 2020135777A JP 2020135777 A JP2020135777 A JP 2020135777A JP 7440372 B2 JP7440372 B2 JP 7440372B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- active layer
- oxide semiconductor
- heat treatment
- less
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 44
- 238000000034 method Methods 0.000 title claims description 22
- 230000015572 biosynthetic process Effects 0.000 title description 8
- 238000010438 heat treatment Methods 0.000 claims description 46
- 229910052760 oxygen Inorganic materials 0.000 claims description 46
- 239000007789 gas Substances 0.000 claims description 37
- 229910052732 germanium Inorganic materials 0.000 claims description 34
- 229910052718 tin Inorganic materials 0.000 claims description 32
- 239000012535 impurity Substances 0.000 claims description 28
- 238000009792 diffusion process Methods 0.000 claims description 27
- 229910052738 indium Inorganic materials 0.000 claims description 27
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 25
- 239000001301 oxygen Substances 0.000 claims description 25
- 239000003990 capacitor Substances 0.000 claims description 17
- 239000001257 hydrogen Substances 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 1
- 239000010410 layer Substances 0.000 description 69
- 239000000758 substrate Substances 0.000 description 16
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 229910020923 Sn-O Inorganic materials 0.000 description 5
- 238000002441 X-ray diffraction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910007541 Zn O Inorganic materials 0.000 description 2
- 229910007604 Zn—Sn—O Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000005513 bias potential Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- UOACKFBJUYNSLK-XRKIENNPSA-N Estradiol Cypionate Chemical compound O([C@H]1CC[C@H]2[C@H]3[C@@H](C4=CC=C(O)C=C4CC3)CC[C@@]21C)C(=O)CCC1CCCC1 UOACKFBJUYNSLK-XRKIENNPSA-N 0.000 description 1
- 229910005793 GeO 2 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000001941 electron spectroscopy Methods 0.000 description 1
- 238000000921 elemental analysis Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、酸化物半導体膜の形成方法及び電子部品に関する。
ＤＲＡＭ等の電子部品の微細加工が進行する中、ゲートリーク電流の増加、オン抵抗の増加などが顕在化してくる。
このような状況の中、酸化物半導体層をチャネル層とする酸化物半導体トランジスタが注目されている（例えば、特許文献１参照）。チャネル層を酸化物半導体層とすることにより、オフ動作時のチャネルリーク電流が抑えられ、オン抵抗の増加が抑えられる。
しかしながら、酸化物半導体層においては、上記の特性が抑えられたとしても、酸化物半導体層を形成した後のウェーハプロセスによって酸化物半導体層に熱負荷がかけられたり、あるいは、加熱処理時に特定の雰囲気ガスに晒されたりすると、その特性が変化するものがある。
以上のような事情に鑑み、本発明の目的は、加熱処理を施しても、所望の特性を維持する酸化物半導体膜の形成方法及び電子部品を提供することにある。
上記目的を達成するため、本発明の一形態に係る酸化物半導体膜の形成方法では、Ｉｎ、Ｇｅ、及びＳｎを下地に向けて放出することが可能な成膜源を真空容器内に設け、上記真空容器内に酸素を含むプラズマが形成される。
上記下地に５．０ａｔ％以上２５．０ａｔ％以下のＩｎ、８．０aｔ％以上４０．０aｔ％以下のＧｅ、５．０ａｔ％以上１２．０ａｔ％以下のＳｎ、及び５０．０ａｔ％以上６０．０ａｔ％以下の酸素を含む膜が形成される。
上記下地に５．０ａｔ％以上２５．０ａｔ％以下のＩｎ、８．０aｔ％以上４０．０aｔ％以下のＧｅ、５．０ａｔ％以上１２．０ａｔ％以下のＳｎ、及び５０．０ａｔ％以上６０．０ａｔ％以下の酸素を含む膜が形成される。
このような酸化物半導体膜の形成方法によれば、酸化物半導体膜に加熱処理が施されても、酸化物半導体膜は、所望の特性を維持する。
上記の酸化物半導体膜の形成方法においては、上記プラズマは、上記真空容器内に供給される酸素を含むガスによって形成され、酸素の流量が全ガス流量の２０％以上３０％以下であってもよい。
このような酸化物半導体膜の形成方法によれば、酸素流量が上記流量に調整されるため、酸化物半導体膜が所望の特性を維持する。
上記の酸化物半導体膜の形成方法においては、上記膜を大気雰囲気下で３５０℃、３０分間の第１加熱処理を行った場合と、上記膜を水素を含むガス雰囲気下で３５０℃、３０分の第２加熱処理を行った場合、上記膜の上記第１加熱処理後の移動度に対する上記膜の上記第２加熱処理後の移動度の割合が９０％以上１００％以下であってもよい。
このような酸化物半導体膜の形成方法によれば、酸化物半導体膜の第１加熱処理後の移動度に対する膜の上記第２加熱処理後の移動度の割合が９０％以上１００％以下であるため、酸化物半導体膜が所望の特性を維持する。
上記目的を達成するため、本発明の一形態に係る電子部品は、ゲート電極と、活性層と、ゲート絶縁膜と、不純物拡散領域とを具備する。
上記活性層は、５．０ａｔ％以上２５．０ａｔ％以下のＩｎ、８．０aｔ％以上４０．０aｔ％以下のＧｅ、５．０ａｔ％以上１２．０ａｔ％以下のＳｎ、及び５０．０ａｔ％以上６０．０ａｔ％以下の酸素を含む酸化物半導体膜で構成される。
上記ゲート絶縁膜は、上記ゲート電極と上記活性層との間に配置される。
上記不純物拡散領域は、上記活性層に電気的に接続される。
上記活性層は、５．０ａｔ％以上２５．０ａｔ％以下のＩｎ、８．０aｔ％以上４０．０aｔ％以下のＧｅ、５．０ａｔ％以上１２．０ａｔ％以下のＳｎ、及び５０．０ａｔ％以上６０．０ａｔ％以下の酸素を含む酸化物半導体膜で構成される。
上記ゲート絶縁膜は、上記ゲート電極と上記活性層との間に配置される。
上記不純物拡散領域は、上記活性層に電気的に接続される。
このような電子部品によれば、酸化物半導体膜に加熱処理が施されても、酸化物半導体膜は、所望の特性を維持する。
上記の電子部品においては、上記不純物拡散領域に電気的に接続されたキャパシタをさらに具備してもよい。
このような電子部品によれば、酸化物半導体膜が所望の特性を維持した状態で、キャパシタが有効に機能する。
上記の電子部品においては、上記活性層は、非晶質でもよい。
このような電子部品によれば、活性層が優れたエッチング加工性を有する。
以上述べたように、本発明によれば、加熱処理を施しても、所望の特性を維持する酸化物半導体膜の形成方法及び電子部品が提供される。
以下、図面を参照しながら、本発明の実施形態を説明する。各図面には、ＸＹＺ軸座標が導入される場合がある。また、同一の部材または同一の機能を有する部材には同一の符号を付す場合があり、その部材を説明した後には適宜説明を省略する場合がある。また、以下に示す数値は例示であり、この例に限らない。
本実施形態で提示される酸化物半導体膜の形成方法を説明する前に、酸化物半導体膜が適用されるデバイスの一例について説明する。
図１は、本実施形態の電子部品の一例を表す模式的断面図である。
図１には、ＤＲＡＭ（Dynamic Random Access Memory）として機能する半導体素子の要部が例示されている。図１では、メモリ部とスイッチング素子を示し、メモリ部及びスイッチング素子の周辺回路の記載を省略している。
電子部品１は、ゲート電極１１、１２と、活性層２０と、ゲート絶縁膜１５、１６と、不純物拡散領域３０、３１、３２と、キャパシタ４１、４２とを具備する。活性層２０は、酸化物半導体膜で構成される。活性層２０は、非晶質層である。ゲート絶縁膜１５は、ゲート電極１１と活性層２０との間に設けられる。ゲート絶縁膜１６は、ゲート電極１２と活性層２０との間に設けられる。不純物拡散領域３０、３１、３２のそれぞれは、活性層２０に電気的に接続される。キャパシタ４１は、不純物拡散領域３１に電気的に接続される。キャパシタ４２は、不純物拡散領域３２に電気的に接続される。
活性層２０は、図示しない半導体基板の表面に設けられる。半導体基板は、所定濃度の不純物を含有する半導体基材（例えば、Ｓｉ基板）で構成される。活性層２０は、ＩｎｐＧｅｑＳｎｒＯｓで表される酸化物半導体で構成される。例えば、ａｔ％を原子分率とした場合、活性層２０は、５．０ａｔ％以上２５．０ａｔ％以下のＩｎ、８．０aｔ％以上４０．０aｔ％以下のＧｅ、５．０ａｔ％以上１２．０ａｔ％以下のＳｎ、及び５０．０ａｔ％以上６０．０ａｔ％以下の酸素（Ｏ）を含む膜によって構成されている。Ｉｎ、Ｇｅ、Ｓｎ、及びＯのそれぞれの濃度の組み合わせは、Ｉｎ、Ｇｅ、Ｓｎ、及びＯのそれぞれの原子分率を足し合わせた合計が１００ａｔ％になるように、Ｉｎ、Ｇｅ、Ｓｎ、及びＯの原子分率が組み合わされる。
このような活性層２０であれば、活性層２０が形成された後のウェーハプロセスによって活性層２０に熱負荷がかけられたり、加熱処理時に水素ガス等の還元性のガスに晒されたりしても、活性層２０の移動度の変化及びシート抵抗率の変化が抑えられる。
活性層２０の表面には、ソース・ドレイン領域として機能する不純物拡散領域３０、３１、３２が設けられている。また、活性層２０の表面には、素子分離領域２５、２６が設けられる。素子分離領域２５から素子分離領域２６に向かう方向（Ｙ軸方向）において、不純物拡散領域３１、不純物拡散領域３０、不純物拡散領域３２がこの順に並んでいる。例えば、中央に配置された不純物拡散領域３０がソース領域、不純物拡散領域３０の両側に配置された不純物拡散領域３１、３２がドレイン領域として機能する。
また、活性層２０上には、ゲート絶縁膜１５、１６が設けられている。ゲート絶縁膜１５上にはゲート電極１１が設けられ、ゲート絶縁膜１６上にはゲート電極１２が設けられている。ゲート電極１１は、ゲート絶縁膜１５を介して活性層２０に対向している。ゲート電極１２は、ゲート絶縁膜１６を介して活性層２０に対向している。ゲート電極１１、１２は、Ｙ軸方向に並ぶ。
不純物拡散領域３０の一部は、ゲート絶縁膜１５を介してゲート電極１１と対向する。また、不純物拡散領域３０の該一部と反対側の不純物拡散領域３０の一部は、ゲート絶縁膜１５を介してゲート電極１１と対向している。不純物拡散領域３１の一部は、ゲート絶縁膜１５を介してゲート電極１１と対向している。不純物拡散領域３０の一部は、ゲート絶縁膜１５を介してゲート電極１１と対向している。また、ゲート電極１１、１２のそれぞれの上には、絶縁膜１７が設けられている。ゲート電極１１、１２のそれぞれの側壁には、絶縁物で構成された側壁膜１８が設けられている。
電子部品１において、ゲート電極１１、ゲート絶縁膜１５、活性層２０、及び不純物拡散領域３０、３１によってＭＯＳトランジスタが構成され、ゲート電極１２、ゲート絶縁膜１６、活性層２０、及び不純物拡散領域３０、３２によって別のＭＯＳトランジスタが構成される。これら２つのＭＯＳトランジスタは、素子分離領域２５、２６によって、素子分離領域２５、２６によって囲まれた活性層２０外の領域から絶縁分離されている。これらのＭＯＳトランジスタは、選択用スイッチング素子として機能する。
また、電子部品１には、一例として、シリンダ型のキャパシタ４１、４２が設けられている。キャパシタ４１、４２は、Ｙ軸方向に並ぶ。キャパシタ４１は、コンタクトプラグ５１を介して、不純物拡散領域３１に電気的に接続される。キャパシタ４２は、コンタクトプラグ５２を介して、不純物拡散領域３２に電気的に接続される。コンタクトプラグ５１、５２のそれぞれは、Ｚ軸方向に延在する。
キャパシタ４１は、下部電極４１０と、上部電極４１２と、下部電極４１０と上部電極４１２との間に設けられた絶縁層４１１とを有する。キャパシタ４２は、下部電極４２０と、上部電極４２２と、下部電極４２０と上部電極４２２との間に設けられた絶縁層４２１とを有する。下部電極、上部電極、及び下部電極と上部電極とに挟まれた絶縁層により、データを蓄積するキャパシタが構成される。
また、電子部品１においては、コンタクトプラグ５０の下端が不純物拡散領域３１に電気的に接続されている。コンタクトプラグ５０は、Ｚ軸方向に延在する。また、コンタクトプラグ５０の上端は、配線５５（Bit LineまたはDigit Line）に電気的に接続される。
キャパシタ４１、４２、コンタクトプラグ５０、５１、５２、及び配線５５は、絶縁層６０内に設けられる。絶縁層６０の上方には図示しない層間配線、層間絶縁膜、コンタクトプラグ等がさらに設けられている。絶縁層６０は、単層に限らず、複数の絶縁層が積層されたものでもよい。電子部品１において、キャパシタ及びＭＯＳトランジスタのそれぞれの数については、図示した例に限らない。
図２は、活性層を形成する成膜装置の一例を示す模式図である。
図２には、多元スパッタリング装置が例示されている。成膜装置２００Ａは、真空容器２０１と、ターゲット（スパッタリングターゲット）２０２Ｉ、２０２Ｇ、２０２Ｓと、電源２０３と、ステージ２０４と、圧力計２０５と、ガス供給系２０６、２０８と、ガス流量計２０７、２０９と、排気系２３０と、制御装置２１０とを具備する。ステージ２０４上には、ウェーハ状の基板２２０が設置されている。基板２２０は、シリコン等の半導体材を含む。ターゲット２０２Ｉ、２０２Ｇ、２０２Ｓのそれぞれの周辺には、防着板２１１が設けられている。
真空容器２０１は、排気系２３０によって減圧雰囲気を維持する。真空容器２０１は、ターゲット２０２Ｉ、２０２Ｇ、２０２Ｓ、ステージ２０４、及び基板２２０等を収容する。真空容器２０１には、真空容器２０１内の圧力を計測する圧力計２０５が取り付けられる。また、真空容器２０１には、放電ガス（例えば、Ａｒ）を供給するガス供給系２０６が取り付けられる。ガス供給系２０６から真空容器２０１内に供給されるガス流量は、ガス流量計２０７で調整される。さらに、真空容器２０１には、酸素を供給するガス供給系２０８が取り付けられる。ガス供給系２０８から真空容器２０１内に供給されるガス流量は、ガス流量計２０９で調整される。
ターゲット２０２Ｉ、２０２Ｇ、２０２Ｓは、成膜装置２００Ａの成膜源である。成膜源は、Ｉｎ、Ｇｅ、及びＳｎを下地である基板２２０に向けて放出することできる。ターゲット２０２Ｉは、例えば、Ｉｎ２Ｏ３焼結体で構成されている。ターゲット２０２Ｇは、例えば、ＧｅＯ２焼結体で構成されている。ターゲット２０２Ｓは、例えば、ＳｎＯ２焼結体で構成されている。また、ターゲット２０２Ｉは、Ｉｎで構成され、ターゲット２０２Ｇは、Ｇｅで構成され、ターゲット２０２Ｓは、Ｓｎで構成されてもよい。
電源２０３は、ターゲット２０２Ｉ、２０２Ｇ、２０２Ｓのそれぞれに独立して放電電力を供給することができる。電源２０３としては、ＲＦ、ＶＨＦ等の高周波電源が適用される。真空容器２０１内に、Ａｒ／Ｏ２ガスが供給されて、ターゲット２０２Ｉ、２０２Ｇ、２０２Ｓに電源２０３から放電電力が供給されると、ターゲット２０２Ｉ、２０２Ｇ、２０２Ｓのスパッタリング面の近傍にＡｒとＯとが活性化したプラズマが形成される。
これにより、ターゲット２０２Ｉからは、ＩｎとＯとが放出され、ターゲット２０２Ｇからは、ＧｅとＯとが放出され、ターゲット２０２Ｓからは、ＳｎとＯとが放出される。さらに、プラズマ中のＯが基板２２０に入射することによって、基板２２０に、Ｉｎ、Ｇｅ、Ｓｎ、及びＯを含む活性層２０が形成される。
ステージ２０４は、ターゲット２０２Ｉ、２０２Ｇ、２０２Ｓに対向する。ステージ２０４は、基板２２０を支持する。ステージ２０４には、温調機構が設けられている。ステージ２０４には、必要に応じてバイアス電位を印加することができる。
制御装置２１０は、成膜装置２００Ａを制御する。例えば、制御装置２１０は、電源２０３の電力、ガス流量計２０７、２０９の開度、ステージ２０４に印加されるバイアス電位、ステージ２０４の温度等を制御する。圧力計２０５で計測された圧力は、制御装置２１０に送られる。
制御装置２１０が成膜条件を変更することにより、基板２２０上に形成される膜中の元素濃度比を変えることができる。例えば、ターゲット２０２Ｉ、２０２Ｇ、２０２Ｓのそれぞれに投入する電力を個別に調整することにより、ターゲット２０２Ｉから放出されるＩｎ及びＯの相対量が調整され、ターゲット２０２Ｇから放出されるＧｅ及びＯの放出量が調整され、ターゲット２０２Ｓから放出されるＳｎ及びＯの放出量が調整される。
成膜中の真空容器２０１内の圧力は。例えば、制御装置２１０がガス流量計２０７の開度を調整したり、排気系２３０に設けられたバルブの開度を調整したりすることで、所定値に維持される。
図３は、活性層を形成する別の成膜装置の例を示す模式図である。
成膜装置の成膜源は、多元ターゲットに限ることなく、成膜装置２００Ｂのように、1つのターゲット２０２を用いてもよい。この場合、ターゲット２０２は、Ｉｎ、Ｇｅ、Ｓｎ、及びＯを含む。
例えば、ターゲット２０２は、ＩｎｐＧｅｑＳｎｒＯｓで表される酸化物半導体で構成される。例えば、ターゲット２０２は、５．０ａｔ％以上２５．０ａｔ％以下のＩｎ、８．０aｔ％以上４０．０aｔ％以下のＧｅ、５．０ａｔ％以上１２．０ａｔ％以下のＳｎ、及び５０．０ａｔ％以上６０．０ａｔ％以下の酸素（Ｏ）を含む材料によって構成されている。Ｉｎ、Ｇｅ、Ｓｎ、及びＯのそれぞれの濃度の組み合わせは、Ｉｎ、Ｇｅ、Ｓｎ、及びＯのそれぞれの原子分率を足し合わせた合計が１００ａｔ％になるように、Ｉｎ、Ｇｅ、Ｓｎ、及びＯの原子分率が組み合わされる。
成膜装置２００Ａによって活性層２０を形成する方法では、真空容器２０１内において成膜源と下地である基板との間に酸素を含むプラズマが形成される。これにより、成膜源からＩｎ、Ｇｅ及びＳｎ、またはＩｎ、Ｇｅ、Ｓｎ、及びＯが基板に向けて放出され、プラズマ中の酸素が膜に取り込まれて、基板に酸化物半導体膜が形成される。酸化物半導体膜は、５．０ａｔ％以上２５．０ａｔ％以下のＩｎ、８．０aｔ％以上４０．０aｔ％以下のＧｅ、５．０ａｔ％以上１２．０ａｔ％以下のＳｎ、及び５０．０ａｔ％以上６０．０ａｔ％以下の酸素を含む。Ｉｎ、Ｇｅ、Ｓｎ、及びＯのそれぞれの濃度の組み合わせは、Ｉｎ、Ｇｅ、Ｓｎ、及びＯのそれぞれの原子分率を足し合わせた合計が１００ａｔ％になるように、Ｉｎ、Ｇｅ、Ｓｎ、及びＯの原子分率が組み合わされる。
ここで、プラズマは、Ａｒ等の不活性ガスに酸素が含まれるガスによって形成される。真空容器２０１内に供給される酸素の流量は、全ガス流量の２０％以上３０％以下に調整される。酸化物半導体膜におけるＩｎ、Ｇｅ、Ｓｎの含有率は、同じでもよい。
以下、具体的な活性層２０の成膜条件と、活性層２０の具体的な組成と、活性層２０の特性評価について説明する。活性層２０としては、Ｉｎ－Ｇｅ－Ｓｎ－Ｏ系の７種のサンプル（sampleＡ～sampleＧ）を準備した。各サンプルの膜厚は、８０ｎｍで、ＳｉＯ２膜（１００ｎｍ）付のＳｉ基板上に形成した。表１にsampleＡ～sampleＧの成膜条件を示す。
表１における流量の単位sccmは、standard cc/min(1013hPa)の略である。表１には、酸素の流量について、全ガス流量における率（％）が示されている。各スパッタリングターゲットの直径は、４４０ｍｍである。電源２０３は、１３．５６ＭＨｚのＲＦ電源である。ステージ２０４の温度は、１００℃に設定される。成膜時の圧力は、０．０５Ｐａ以上１．５Ｐａ以下である。
表１に示すように、各ターゲットに投入する電力を個別に調整することで、目的値に応じた組成を持つ酸化物半導体膜が形成される。
sampleＡ～sampleＧにおいて、活性層２０である膜を大気雰囲気下で３５０℃、３０分間の加熱処理を行った後の場合と、水素を含むガス雰囲気下で３５０℃、３０分の加熱処理を行った後の場合とに分けて、それぞれのサンプルにおける、移動度（ｃｍ２／Ｖｓ）、キャリア密度（ｃｍ－３）、及びシート抵抗（Ω／square）をホール測定器（ECOPIA HMS-5000、Vander Pauw方法）で測定した。前者の加熱処理を第１加熱処理とし、後者の加熱処理を第２加熱処理とする。
ここで、水素を含むガスとは、窒素と水素とを含む混合ガス中に、水素の流量が全流量の２％となるように調整されたガスである。このようなガスを用いる根拠として、活性層２０を形成した後の別の層形成でのＣＶＤ工程、還元性ガス雰囲気でのアニール工程等を想定している。いずれの工程において、水素雰囲気でのアニール処理がなされる。
本実施形態では、活性層２０の特性が安定しているか否かの指標として、第１加熱処理後の移動度（Ａ）に対する第２加熱処理後の移動度（Ｂ）の割合（Ｂ／Ａ（％））を導入する。この割合が１００％に漸近するほど、第１加熱処理の後の移動度と第２加熱処理の後の移動度との差が小さいこと意味する。換言すれば、この割合が１００％に近いということは、第１加熱処理及び第２加熱処理という、異なる条件での加熱処理が活性層２０に施されたとしても、活性層２０がそれぞれの加熱処理に対する耐性がより高いことを意味する。
表２に、Ｂ／Ａ値の結果を示す。表２において、「ａ」は、極めて良好であることを意味し、「ｂ」は、良好であることを意味し、「ｆ」は、良好でないことを意味する。表２に示すように、sampleＡ、Ｂ、Ｆでは、Ｂ／Ａ値が９０％より低くなり、sampleＥ、Ｇでは、Ｂ／Ａ値が１５０％を超えた。特に、sampleＥ、Ｇでは、Ｉｎ、Ｓｎのいずれかの含有率が他の元素の２倍となることが元素分析で判明しており、sampleＥ、Ｇでは、Ｂ／Ａ値が１００％に漸近しなかった。
これに対し、sampleＡ、Ｂ、Ｃ、Ｄ、Ｆでは、Ｂ／Ａ値が８０％以上１００％以下の範囲に収まり、第１加熱処理及び第２加熱処理での移動度の差が小さくなることが分かった。特に、sampleＣ、Ｄでは、Ｂ／Ａ値が９０％以上１００％以下の範囲に収まり、第１加熱処理及び第２加熱処理での移動度の差がより小さくなることが分かった。また、sampleＣ、Ｄにおいては、第１加熱処理の後のシート抵抗と第２加熱処理の後のシート抵抗との差について、その差が一桁ほどの差に収まった。
このように、sampleＣ、Ｄのように、スパッタリング時、Ａｒ／Ｏ２ガスにおける酸素の流量を全ガス流量の２０％以上３０％以下に調整し、ＩｎとＧｅとＳｎとの含有率の比を目的値に設定することで、第１及び第２加熱処理を施した後においても優れた特性を維持する活性層２０が形成できることが分かった。
特に、移動度の変化及びシート抵抗の変化が抑制された活性層であれば、電子部品１がオフ状態となっても活性層でのリーク電流がより抑えられることになる。これにより、電子部品１は、キャパシタからの電荷の漏れが抑制された信頼性の高いＤＲＡＭ素子として機能する。
表３に、sampleＡ～Ｇに、Ｉｎ、Ｇｅ、Ｓｎ、及びＯの組成比の測定結果を示す。組成分析手段は、例えば、Ｘ線電子分光法（ＸＰＳ）に従い、Ｉｎ、Ｇｅ、Ｓｎ、及びＯのそれぞれの信号線から濃度を測定した。なお、表３には、酸素の流量が全ガス流量における率（％）で示されている。
これにより、sampleＡ、Ｂ、Ｃ、Ｄ、Ｆの評価結果（ａまたはｂ）と、その濃度が示すように、１９．８ａｔ％以上２４．１ａｔ％以下のＩｎ、８．７aｔ％以上１３．３aｔ％以下のＧｅ、８．９ａｔ％以上１１．１ａｔ％以下のＳｎ、及び５６．６ａｔ％以上５８．０ａｔ％以下の酸素を含むＩｎ－Ｇｅ－Ｓｎ－Ｏ系のサンプルにおいて、Ｂ／Ａ値が８０％以上１００％以下の範囲に収まり、第１加熱処理及び第２加熱処理での移動度の差が小さくなることが分かった。
さらに追試によって、５．０ａｔ％以上２５．０ａｔ％以下のＩｎ、８．０aｔ％以上４０．０aｔ％以下のＧｅ、５．０ａｔ％以上１２．０ａｔ％以下のＳｎ、及び５０．０ａｔ％以上６０．０ａｔ％以下の酸素を含むＩｎ－Ｇｅ－Ｓｎ－Ｏ系のサンプルにおいて、Ｂ／Ａ値が１００±２０％以下の範囲に収まり、第１加熱処理及び第２加熱処理での移動度の差が採用可能な程度であることが分かった。
特に、sampleＣ、Ｄの評価結果（ａ）と、その濃度が示すように、２２．５ａｔ％以上２３．１ａｔ％以下のＩｎ、８．８aｔ％以上９．０aｔ％以下のＧｅ、１０．６ａｔ％以上１１．１ａｔ％以下のＳｎ、及び５７．２ａｔ％以上５８．０ａｔ％以下の酸素を含むＩｎ－Ｇｅ－Ｓｎ－Ｏ系のサンプルにおいて、Ｂ／Ａ値が９０％以上１００％以下の範囲に収まり、第１加熱処理及び第２加熱処理での移動度の差がより小さくなることが分かった。
なお、Ｂ／Ａ値が８０％以上１００％以下の範囲、より好ましくはＢ／Ａ値が９０％以上１００％以下の範囲に収まるサンプルでは、Ｉｎ、Ｇｅ、Ｓｎ、及びＯのそれぞれの濃度の組み合わせがＩｎ、Ｇｅ、Ｓｎ、及びＯのそれぞれの原子分率を足し合わせた合計が１００ａｔ％になるように、Ｉｎ、Ｇｅ、Ｓｎ、及びＯの原子分率が組み合わされる。
ここで、比較例のサンプルとして、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の５種のサンプル（refＡ～refＥ）と、Ｉｎ－Ｇａ－Ｓｎ－Ｏ系のサンプルrefＦと、Ｉｎ－Ｚｎ－Ｓｎ－Ｏ系のサンプルrefＧとを準備した。表４にrefＡ～refＧの成膜条件を示す。
また、表５にrefＡ～refＧにおける移動度（ｃｍ２／Ｖｓ）、キャリア密度（ｃｍ－３）、及びシート抵抗（Ω／square）の測定結果を示す。
表５に示すように、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系のサンプルrefＡ～refＥでは、refＡのＢ／Ａ値が１５０％近くになり、refＢのＢ／Ａ値は２００％を超えた。また、refＣ～refＥでは、第１加熱処理後の移動が計測できず、Ｂ／Ａ値が求まらない結果になった。また、refＡ～refＥの中には、移動度以外の一部評価項目の測定ができないものがあった。
Ｉｎ－Ｇａ－Ｓｎ－Ｏ系のサンプルrefＦにおいては、Ｂ／Ａ値が２００％を超えた。また、Ｉｎ－Ｚｎ－Ｓｎ－Ｏ系のサンプルrefＧにおいては、Ｂ／Ａ値が１５０％を超えた。
このように、活性層２０を構成する酸化物半導体の３元金属元素の組み合わせとしては、Ｉｎ、Ｇａ、Ｚｎ、Ｇｅ、及びＳｎの中からＩｎ、Ｇｅ、及びＳｎを選択することが適正であることが分かった。
図４は、活性層のＸ線回折結果を示す図である。
図４には、例えば、sampleＤに係る成膜直後（as depo）、第１加熱処理後、及び第２加熱処理後のＸ線回折結果が示されている。Ｘ線回折測定は、θ－２θ法に従った。図４に示すように、成膜直後、第１加熱処理後、及び第２加熱処理後のいずれのＸ線回折において結晶性を示すピークが観測されなかった。
活性層２０が加熱処理後において非晶質状態を維持することから、活性層２０はウェーハプロセスにおいて、エッチング加工性に優れた膜であることが分かった。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。各実施形態は、独立の形態とは限らず、技術的に可能な限り複合することができる。
１…電子部品
１１、１２…ゲート電極
１５、１６…ゲート絶縁膜
１７…絶縁膜
１８…側壁膜
２０…活性層
２５…素子分離領域
２６…素子分離領域
３０、３１、３２…不純物拡散領域
４１、４２…キャパシタ
５０、５１、５２…コンタクトプラグ
５５…配線
６０…絶縁層
２００Ａ、２００Ｂ…成膜装置
２０１…真空容器
２０２、２０２Ｉ、２０２Ｓ、２０２Ｇ…ターゲット
２０３…電源
２０４…ステージ
２０５…圧力計
２０６、２０８…ガス供給系
２０７、２０９…ガス流量計
２１０…制御装置
２１１…防着板
２２０…基板
２３０…排気系
４１０、４２０…下部電極
４１１、４２１…絶縁層
４１２、４２２…上部電極
１１、１２…ゲート電極
１５、１６…ゲート絶縁膜
１７…絶縁膜
１８…側壁膜
２０…活性層
２５…素子分離領域
２６…素子分離領域
３０、３１、３２…不純物拡散領域
４１、４２…キャパシタ
５０、５１、５２…コンタクトプラグ
５５…配線
６０…絶縁層
２００Ａ、２００Ｂ…成膜装置
２０１…真空容器
２０２、２０２Ｉ、２０２Ｓ、２０２Ｇ…ターゲット
２０３…電源
２０４…ステージ
２０５…圧力計
２０６、２０８…ガス供給系
２０７、２０９…ガス流量計
２１０…制御装置
２１１…防着板
２２０…基板
２３０…排気系
４１０、４２０…下部電極
４１１、４２１…絶縁層
４１２、４２２…上部電極
Claims (6)
- Ｉｎ、Ｇｅ、及びＳｎを下地に向けて放出することが可能な成膜源を真空容器内に設け、前記真空容器内に酸素を含むプラズマを形成し、
前記下地に５．０ａｔ％以上２５．０ａｔ％以下のＩｎ、８．０aｔ％以上４０．０aｔ％以下のＧｅ、５．０ａｔ％以上１２．０ａｔ％以下のＳｎ、及び５０．０ａｔ％以上６０．０ａｔ％以下の酸素を含む膜を形成する
酸化物半導体膜の形成方法。 - 請求項１に記載された酸化物半導体膜の形成方法において、
前記プラズマは、前記真空容器内に供給される酸素を含むガスによって形成され、酸素の流量が全ガス流量の２０％以上３０％以下である
酸化物半導体膜の形成方法。 - 請求項１または２に記載された酸化物半導体膜の形成方法において、
前記膜を大気雰囲気下で３５０℃、３０分間の第１加熱処理を行った場合と、前記膜を水素を含むガス雰囲気下で３５０℃、３０分の第２加熱処理を行った場合、前記膜の前記第１加熱処理後の移動度に対する前記膜の前記第２加熱処理後の移動度の割合が９０％以上１００％以下である
酸化物半導体膜の形成方法。 - ゲート電極と、
５．０ａｔ％以上２５．０ａｔ％以下のＩｎ、８．０aｔ％以上４０．０aｔ％以下のＧｅ、５．０ａｔ％以上１２．０ａｔ％以下のＳｎ、及び５０．０ａｔ％以上６０．０ａｔ％以下の酸素を含む酸化物半導体膜で構成された活性層と、
前記ゲート電極と前記活性層との間に配置されたゲート絶縁膜と、
前記活性層に電気的に接続された不純物拡散領域と
を具備する電子部品。 - 請求項４に記載された電子部品において、
前記不純物拡散領域に電気的に接続されたキャパシタをさらに具備する
電子部品。 - 請求項４または５に記載された電子部品において、
前記活性層は、非晶質である
電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020135777A JP7440372B2 (ja) | 2020-08-11 | 2020-08-11 | 酸化物半導体膜の形成方法及び電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020135777A JP7440372B2 (ja) | 2020-08-11 | 2020-08-11 | 酸化物半導体膜の形成方法及び電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022032215A JP2022032215A (ja) | 2022-02-25 |
| JP7440372B2 true JP7440372B2 (ja) | 2024-02-28 |
Family
ID=80349821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020135777A Active JP7440372B2 (ja) | 2020-08-11 | 2020-08-11 | 酸化物半導体膜の形成方法及び電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7440372B2 (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004241296A (ja) | 2003-02-07 | 2004-08-26 | Sumitomo Metal Mining Co Ltd | 透明導電性薄膜とその製造方法、それを用いた表示パネル用透明導電性基材及びエレクトロルミネッセンス素子 |
| US20050199880A1 (en) | 2004-03-12 | 2005-09-15 | Hoffman Randy L. | Semiconductor device |
| WO2011093506A1 (ja) | 2010-02-01 | 2011-08-04 | 日本電気株式会社 | アモルファス酸化物薄膜、これを用いた薄膜トランジスタ及びその製造方法 |
| JP2013070010A (ja) | 2010-11-26 | 2013-04-18 | Kobe Steel Ltd | 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ |
| JP2013080929A (ja) | 2007-12-25 | 2013-05-02 | Idemitsu Kosan Co Ltd | 酸化物半導体電界効果型トランジスタ及びその製造方法 |
| US20170168331A1 (en) | 2015-12-11 | 2017-06-15 | Samsung Display Co., Ltd. | Liquid crystal display and method of manufacturing thereof |
| WO2019244945A1 (ja) | 2018-06-21 | 2019-12-26 | 株式会社アルバック | 酸化物半導体薄膜、薄膜トランジスタおよびその製造方法、ならびにスパッタリングターゲット |
-
2020
- 2020-08-11 JP JP2020135777A patent/JP7440372B2/ja active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004241296A (ja) | 2003-02-07 | 2004-08-26 | Sumitomo Metal Mining Co Ltd | 透明導電性薄膜とその製造方法、それを用いた表示パネル用透明導電性基材及びエレクトロルミネッセンス素子 |
| US20050199880A1 (en) | 2004-03-12 | 2005-09-15 | Hoffman Randy L. | Semiconductor device |
| JP2013080929A (ja) | 2007-12-25 | 2013-05-02 | Idemitsu Kosan Co Ltd | 酸化物半導体電界効果型トランジスタ及びその製造方法 |
| WO2011093506A1 (ja) | 2010-02-01 | 2011-08-04 | 日本電気株式会社 | アモルファス酸化物薄膜、これを用いた薄膜トランジスタ及びその製造方法 |
| JP2013070010A (ja) | 2010-11-26 | 2013-04-18 | Kobe Steel Ltd | 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ |
| US20170168331A1 (en) | 2015-12-11 | 2017-06-15 | Samsung Display Co., Ltd. | Liquid crystal display and method of manufacturing thereof |
| WO2019244945A1 (ja) | 2018-06-21 | 2019-12-26 | 株式会社アルバック | 酸化物半導体薄膜、薄膜トランジスタおよびその製造方法、ならびにスパッタリングターゲット |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022032215A (ja) | 2022-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kotecki et al. | (Ba, Sr) TiO 3 dielectrics for future stacked-capacitor DRAM | |
| US6524867B2 (en) | Method for forming platinum-rhodium stack as an oxygen barrier | |
| US6919273B1 (en) | Method for forming TiSiN film, diffusion preventive film comprising TiSiN film, semiconductor device and its production method, and apparatus for forming TiSiN film | |
| US4959745A (en) | Capacitor and method for producing the same | |
| US7825043B2 (en) | Method for fabricating capacitor in semiconductor device | |
| US6576967B1 (en) | Semiconductor structure and process for forming a metal oxy-nitride dielectric layer | |
| US20080017954A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| Kumar et al. | Growth and properties of TiN and TiOxNy diffusion barriers in silicon on sapphire integrated circuits | |
| US7923357B2 (en) | Method for forming poly-silicon film | |
| WO2000019508A1 (en) | Silicon carbide deposition method and use as a barrier layer and passivation layer | |
| US20050227459A1 (en) | Film formation method and apparatus for semiconductor process | |
| US6177305B1 (en) | Fabrication of metal-insulator-metal capacitive structures | |
| US20090289327A1 (en) | Capacitor insulating film and method for forming the same, and capacitor and semiconductor device | |
| JPS59224159A (ja) | 低い抵抗温度係数を有する高抵抗層の製法 | |
| US20020047146A1 (en) | Ferroelectric memory device and manufacturing method thereof | |
| JP7440372B2 (ja) | 酸化物半導体膜の形成方法及び電子部品 | |
| JPS63175418A (ja) | 半導体装置用のドープされた多結晶質シリコン層 | |
| US6271077B1 (en) | Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same | |
| US6770561B2 (en) | Method for depositing metal film through chemical vapor deposition process | |
| WO2020175152A1 (ja) | プラズマｃｖｄ装置、および、プラズマｃｖｄ法 | |
| JP2020004913A (ja) | 半導体装置の製造方法 | |
| CN113337805B (zh) | 半导体处理系统、金属-绝缘体-金属电容器及其形成方法 | |
| KR20000015240A (ko) | 확산장벽이 구비된 적층 캐패시터 | |
| WO2024095887A1 (ja) | 半導体装置の製造方法、半導体装置の製造装置及び半導体装置 | |
| Tarutani et al. | Improved fabrication process for Ru/BST/Ru capacitor by liquid source chemical vapor deposition |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230607 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20230607 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240130 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240215 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7440372 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |